JPH103281A - プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ - Google Patents

プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Info

Publication number
JPH103281A
JPH103281A JP8157013A JP15701396A JPH103281A JP H103281 A JPH103281 A JP H103281A JP 8157013 A JP8157013 A JP 8157013A JP 15701396 A JP15701396 A JP 15701396A JP H103281 A JPH103281 A JP H103281A
Authority
JP
Japan
Prior art keywords
electrode
subfield
pulse
voltage
plasma display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8157013A
Other languages
English (en)
Other versions
JP3704813B2 (ja
Inventor
Sadayuki Matsumoto
貞行 松本
Takashi Hashimoto
隆 橋本
Takahiro Urakabe
隆浩 浦壁
Shigeki Harada
茂樹 原田
Masao Kano
雅夫 狩野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP15701396A priority Critical patent/JP3704813B2/ja
Priority to US08/782,917 priority patent/US5854540A/en
Priority to KR1019970000931A priority patent/KR100314331B1/ko
Publication of JPH103281A publication Critical patent/JPH103281A/ja
Application granted granted Critical
Publication of JP3704813B2 publication Critical patent/JP3704813B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

(57)【要約】 【課題】 黒表示における発光輝度を低く押さえ、良好
な表示画面を得ることを目的とする。 【解決手段】 画像表示のための１フィールドを、行電
極Ｘ−Ｙ間に、全画素に対して放電を行う電圧値とパル
ス幅を持ったプライミングパルスＰｐを印加し、全画素
を放電させた後、両行電極間の印加電圧を０として壁電
荷を消去するリセット期間を設けた第１種類目のサブフ
ィールド（サブフィールドＡ）と、前のサブフィールド
に放電していた画素のみ放電する電圧値とパルス幅を持
った消去パルスＥｐを印加し、前のサブフィールドに放
電していた画素のみ放電させた後、行電極Ｘ−Ｙ間の印
加電圧を０として壁電荷を消滅させるリセット期間を設
けた第２種類目のサブフィールド（サブフィールドＢ）
の、少なくとも２種類のサブフィールドを含む、複数の
サブフィールドで構成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は交流型プラズマデ
ィスプレイのうち、特に面放電型の交流型プラズマディ
スプレイパネルの駆動方法及びその駆動方法を実現する
プラズマディスプレイに関する。
【０００２】
【従来の技術】図１８に、例えば特開平７−１４０９２
２号公報や特開平７−２８７５４８号公報に示された、
従来の交流型プラズマディスプレイの１つである面放電
型交流型プラズマディスプレイの構造を説明する一部斜
視図を示す。図のように、面放電型プラズマディスプレ
イパネル１００は次のように構成される。表示面である
前面ガラス基板１０２と背面ガラス基板１０３とが放電
空間を挟んで対向配置され、前記前面ガラス基板１０３
上に互いに対となるように第１の行電極１０４（Ｘ１〜
Ｘｎ）及び第２の行電極１０５（Ｙ１〜Ｙｎ）が形成さ
れ、これら行電極１０４、１０５上に誘電体層１０６、
さらにその上にＭｇＯ（酸化マグネシウム）１０７が被
覆されている。背面ガラス基板１０３上には行電極１０
４、１０５と直交するように形成された列電極１０８
（Ｗ１〜Ｗｍ）が形成され、さらに列電極１０８上に列
電極毎にそれぞれ赤，緑，青に発光する蛍光体層１０９
が順序よくストライプ状に設けられている。ここで、互
いに対となる行電極１０４、１０５と直交する列電極１
０８の交点の放電セルが画素となり、この放電セルを分
離し、放電空間を維持する隔壁１１０が設けられてい
る。
【０００３】次に、動作について説明する。第１の行電
極１０４と第２の行電極１０５との間に交互に電圧パル
スを印加し、半周期毎に極性の反転する放電を起こし、
セルを発光させる。カラー表示では、各セルに形成され
た蛍光体層１０９が放電からの紫外線によって励起され
発光する。表示用の放電を行う第１の行電極１０４と第
２の行電極１０５が誘電体層１０６で被覆されているの
で、各セルの電極間で一度放電が起こると放電空間中で
生成された電子やイオンは印加電圧の方向に移動し、誘
電体層１０６の上に蓄積する。この誘電体層１０６上に
蓄積した電子やイオンなどの電荷を壁電荷と呼ぶ。この
壁電荷が形成する電界が、印加電界を弱める方向に働く
ため、壁電荷の形成にともない、放電は急速に消滅す
る。放電が消滅した後、先の放電と極性の反転した電界
が印加されると、壁電荷を形成する電界と印加電界が重
畳するため、先の放電に比べ低い印加電圧で放電可能と
なる。それ以降はこの低い電圧を半周期毎に反転させる
ことによって、放電を維持することができる。このよう
な機能をメモり機能と呼ぶ。このメモリ機能を利用して
低い印加電圧で維持する放電を維持放電と呼び、半周期
毎に第１の行電極及び第２の行電極に印加される電圧パ
ルスを維持パルスと呼ぶ。この維持放電は壁電荷が消滅
されるまで、維持パルスが印加される限り持続される。
壁電荷を消滅させることを消去と呼び、一方、最初に壁
電荷を誘電体上に形成することを書き込みと呼ぶ。
【０００４】次に、交流型プラズマディスプレイの階調
表示方法について簡単に説明する。図１９は例えば特開
平７−１６０２１８号公報に示された階調表示を行う場
合の１フィールドの構成図である。１フィールドとは画
面に１枚の絵を出力するための時間で、ＮＴＳＣの場合
は約１６．７ｍｓｅｃ（６０Ｈｚ）である。図において
表示ラインとは交流型プラズマディスプレイの第１及び
第２の行電極からなる行方向のラインであり、図の横方
向は時間の流れを示す。１フィールドはいくつかのサブ
フィールドに分割され、各サブフィールドはそれぞれ、
リセット期間・アドレス期間・維持放電期間で構成され
る。例えば、２５６階調（２8階調）表示を行う場合、
１フィールド内のサブフィールドは８個となり、各々の
サブフィールドの維持放電期間の時間を２n（ｎ＝０〜
７）の割合とする。
【０００５】図２０は、例えば特開平７−１６０２１８
号公報に示された、従来のプラズマディスプレイパネル
の駆動方法の１サブフィールド内の電圧波形を示す図で
ある。この従来例では第１の行電極Ｘは共通に接続され
ており、全ての第１の行電極Ｘについて同一の電圧が印
加される。一方、第２の行電極Ｙ及び列電極Ｗは各ライ
ン毎に個別の電圧を印加することができる。図の電圧波
形は上から順に列電極Ｗｊ、第１の行電極Ｘ、第２の行
電極Ｙ１，Ｙ２，Ｙｎの印加電圧波形である。
【０００６】まず、リセット期間とは交流型プラズマデ
ィスプレイの全セルを同じ状態にする期間で、リセット
期間の初めの図２０中ａで全画面に共通に接続された第
１の行電極Ｘに全面書き込みパルスＰｐ（プライミング
パルス）が印加される。この全面書き込みパルスＰｐは
第１の行電極Ｘと第２の行電極Ｙ間の放電開始電圧以上
に設定されているので、前のサブフィールドの発光・非
発光に関係なく全セルが放電発光する。このとき列電極
Ｗにも電圧パルスが印加されているが、これは第１の行
電極Ｘと列電極Ｗの間で放電が起こらないように、Ｘ−
Ｗ電極間の電位差を小さくするためのもので、Ｘ−Ｙ電
極間電圧のおよそ１／２の値に設定される。全面書き込
みパルスＰｐが印加されるとＸ−Ｙ電極間で強い放電が
起こり、Ｘ−Ｙ電極間に多量の壁電荷が蓄積し放電が終
了する。次に図中ｂで全面書き込みパルスＰｐが立ち下
がり、第１の行電極Ｘ及び第２の行電極Ｙの印加電圧が
なくなると、Ｘ−Ｙ電極間には先の全面書き込みパルス
Ｐｐで蓄積した壁電荷による電界が残る。この電界は大
きく、それ自体で再び放電を開始することができるの
で、再びＸ−Ｙ電極間で放電が起こる。しかし、外部印
加電圧は無いので、この放電で生じた電子やイオンは行
電極Ｘ，Ｙに引きつけられることなく、中和されて消滅
する。このように前のサブフィールドでの壁電荷の“有
り”“無し”に関係なく、全セルを書き込みそして消去
することにより全画面のセルの壁電荷を“無し”の状態
にすることができ、リセットが行われる。この外部印加
電圧が無くても蓄積した壁電荷だけで放電し、壁電荷の
消去が行われる放電を自己消去放電という。
【０００７】リセット期間が終わり図中ｃのときには第
１の行電極及び第２の行電極には壁電荷は殆ど残ってい
ない。一方、放電セル内には前の全面書き込みパルスＰ
ｐによる放電で生じた荷電粒子が微量に残っている。こ
の荷電粒子は次の書き込みでの放電を確実にするための
もので、書き込み放電の種火の役割をし、プライミング
（種火）効果と消去の効果を一つのパルスで兼ね備えて
いる。
【０００８】アドレス期間とは画面の任意のセルを行電
極と列電極のマトリクス選択により、各セルの壁電荷の
“有り”と“無し”を制御する期間で、上記の書き込み
もこのアドレス期間に行われる。このアドレス期間にな
ると独立した第２の行電極Ｙ１〜Ｙｎに順に負のスキャ
ンパルスＳｃｐが印加され、走査が行われる。一方、列
電極Ｗには画像データ内容に応じて正のアドレスパルス
Ａｐが印加される。この第２の行電極Ｙに印加されるス
キャンパルスＳｃｐと、列電極Ｗに印加されるアドレス
パルスＡｐによって、画面の任意のセルをマトリクス選
択できる。スキャンパルスＳｃｐとアドレスパルスＡｐ
の合計電圧値は、セルのＹ−Ｗ電極間の放電開始電圧以
上に設定されているので、スキャンパルスＳｃｐとアド
レスパルスＡｐが同時に印加されたセルはＹ−Ｗ電極間
で放電が起こる。またアドレス期間中、共通の第１の行
電極Ｘは正の電圧値に保たれている。この電圧値はスキ
ャンパルスＳｃｐの電圧値と合計してもＸ−Ｙ電極間で
放電しないが、Ｙ−Ｗ電極間で放電が起こったとき、こ
の放電をトリガにして、同時にＸ−Ｙ電極間でも放電が
起こるような電圧値に設定されている。このＹ−Ｗ電極
間の放電をトリガにして起こるＸ−Ｙ電極間の放電は書
き込み維持放電と呼ばれることがある。この書き込み維
持放電によって第１及び第２の行電極上には壁電荷が蓄
積される。
【０００９】そして、全画面の走査が終わった後、維持
放電期間になる。この維持放電期間はアドレス期間後に
壁電荷“有り”となったセルのみ維持放電を行う。この
維持放電による発光が表示に利用され、１フィールド内
に維持放電で発光する時間が長いセルほど明るく光る。
このように、各セルについて発光時間を制御することに
より階調表示を行うことができる。まず、全画面一斉に
維持パルスＳｐが印加され、アドレス期間でアドレスさ
れ壁電荷を蓄積したセルのみ維持放電を行う。そして、
再び次のサブフィールドとなりリセット期間で全セルに
全面書き込みパルスＰｐが印加されリセットが行われ
る。このように各サブフィールド前に全セルを放電させ
全セルに壁電荷を蓄積させた後、自己消去放電により全
セルの壁電荷を“無し”にするリセットを行うので、常
に同じ状態でアドレスを行うことができる反面、毎サブ
フィールドで発光させるため、例えば２５６階調表示の
場合、全面書き込みパルスの立ち上がりと立ち下がりで
放電が起こるので、２×８＝１６で１フィールドに最低
１６回は発光してしまい、黒表示の輝度が高くなり、コ
ントラストの低い画面になってしまう。
【００１０】上記のように、交流型プラズマディスプレ
イの画面全体でアドレス期間と維持放電期間を分離する
駆動方法は「アドレス・表示（維持）分離法」と呼ばれ
る。
【００１１】上記の全面書き込みによる種火効果は比較
的長時間持続されるので、必ずしも毎サブフィールドで
行う必要はない。全面書き込みによる黒表示の輝度の上
昇を押さえる方法として、１フィールドあたりの全面点
灯の回数を減らす方法がある。図２１及び２２は例えば
特開平５−３１３５９８号公報、特開平７−４９６６３
号公報に示された、１フィールドあたりの全面書き込み
の回数を減らした、従来のプラズマディスプレイパネル
の駆動方法を示す図である。この例では１フィールドに
１回だけ全面書き込みを行っているが、１フィールドに
数回、例えば全部で８サブフィールドの内４サブフィー
ルドに全面書き込みを設けてもよい。
【００１２】図２２は、全面書き込みを設けたサブフィ
ールド（第１サブフィールド）と全面書き込みを設けて
いないサブフィールド（第２サブフィールド）の電圧波
形を示したものである。全面書き込みを設けたサブフィ
ールドも、設けていないサブフィールドも全面消去には
同一の消去パルスＥｐが印加される。また、全面書き込
みパルスＰｐの後には１回維持放電を行うパルスＳｐが
印加されている。これは、全面書き込み放電と維持放電
では放電の強度が異なるので、全面書き込みを行ったサ
ブフィールドと、全面書き込みを行わないサブフィール
ドで、同じ消去パルスＥｐによる消去を行うために、放
電により蓄積される壁電荷を同じにするためである。消
去パルスには細幅消去パルス（維持パルスと同程度の電
圧値でパルス幅が０．５μｓｅｃ程度のパルス）と太幅
消去パルス（維持パルスと同程度のパルス幅で電圧値が
低いパルス）のいずれを使用してもよいようであるが、
実際細幅消去パルスと太幅消去パルスの両方を印加する
ことが多い。
【００１３】
【発明が解決しようとする課題】上記第１の従来例の駆
動方法ではリセット期間の消去に自己消去を用いるの
で、消去マージンが広く確実にリセットできるが、全サ
ブフィールドが発光してしまい黒表示の輝度が上昇して
しまうという問題点があった。
【００１４】一方、上記第２の駆動方法では従来知られ
ている細幅消去や太幅消去では実用的な消去マージンは
狭く、リセットが不完全になるという問題点があり、さ
らに全面書き込みパルスを設けたサブフィールドも消去
パルスでの消去条件を同じにするため、数回維持放電を
行わなければならず、そのため黒表示の輝度を十分に押
さえることができないという問題点もあった。また全面
書き込みを設けるサブフィールドには自己消去による消
去法を用い、他のサブフィールドに太幅・細幅消去法を
用いる方法も考えられるが、消去法が異なるため、サブ
フィールドによってリセット後（消去後）の状態も異な
り、すなわち壁電荷の消滅具合が異なり、それにより次
のサブフィールドの書き込み電圧が異なり、アドレスマ
ージンが変化してしまうという問題点があった。
【００１５】この発明は上述のような問題点を解決する
ためになされたもので、プライミングパルス（全面書き
込みパルス）の役割を、プライミング効果の担い手であ
る微量な荷電粒子を供給する役割と、壁電荷を消去して
リセットを行う役割とに分離し、黒表示における発光輝
度を低く押さえることのできるプラズマディスプレイ及
びそのパネルの駆動方法を提供すること目的とする。
【００１６】すなわち、プライミングパルスにより全面
書き込みを行うサブフィールド数を減少し、黒表示にお
ける発光輝度を低く押さえ、しかも、プライミングパル
スによる自己消去を利用したサブフィールドと、消去パ
ルスを印加して全面書き込みを行わないサブフィールド
の両者のリセット後の状態を同じにし、消去・アドレス
・維持の各動作を安定に行い、良好な表示画面を得るこ
とを目的とする。
【００１７】また、プライミングパルスをプラズマディ
スプレイパネルの１行置きあるいは数行置きに行い、プ
ライミングパルスによる放電で発生した荷電粒子が近傍
の行にも広がることを利用し、全画面にプライミング効
果を持たせながら、プライミングパルスによる黒表示の
輝度を半分あるいは数分の１にすることを目的とする。
さらに、プライミングパルスを印加して、プライミング
パルスによる自己消去によりリセットを行う行と、プラ
イミングパルスを印加せず消去パルスを印加してリセッ
トを行う行の、両者のリセット後の状態を同じにし、消
去・アドレス・維持の各動作を安定に行い、良好な表示
画面を得ることを目的とする。
【００１８】
【課題を解決するための手段】本発明の請求項１に係わ
るプラズマディスプレイパネルの駆動方法は、誘電体で
覆われた複数の第１の電極及び第２の電極と、前記第１
の電極及び第２の電極のうち少なくとも一方と直交して
セルを形成するように複数配設された第３の電極とを備
えたプラズマディスプレイパネルの駆動方法において、
画像表示のためのフィールドが、前記第１の電極及び前
記第２の電極間で全セルに対して放電させる電圧値とパ
ルス幅を有したプライミングパルスを印加して、全セル
を放電させた後、前記第１及び第２の電極間の印加電圧
を０として前記誘電体上に蓄積した壁電荷を消去する第
１のリセット期間、前記第１の電極あるいは第２の電極
と前記第３の電極との間で放電させ、前記誘電体上に壁
電荷を蓄積し、書き込みを行うアドレス期間、及び前記
第１の電極及び第２の電極間に交流電圧を印加し、上記
誘電体上に蓄積した壁電荷を利用して維持放電を行う維
持放電期間を備えた第１のサブフィールドと、前のサブ
フィールドで放電していたセルのみ放電させる電圧値と
パルス幅を有した消去パルスを印加して、前のサブフィ
ールドで放電していたセルのみ放電させた後、上記第１
及び第２の電極間の印加電圧を０として前記誘電体上に
蓄積した壁電荷を消去させる第２のリセット期間、前記
第１の電極あるいは第２の電極と前記第３の電極との間
で放電させ、前記誘電体上に壁電荷を蓄積し、書き込み
を行うアドレス期間、及び前記第１の電極及び第２の電
極間に交流電圧を印加し、上記誘電体上に蓄積した壁電
荷を利用して維持放電を行う維持放電期間を備えた第２
のサブフィールドとの少なくとも２種類のサブフィール
ドを備えたフィールドにより構成されるものである。
【００１９】本発明の請求項２に係わるプラズマディス
プレイパネルの駆動方法は、請求項１において、第１の
サブフィールドのプライミングパルス及び第２のサブフ
ィールドの消去パルスは、それぞれプラズマディスプレ
イパネルの全セルに同時に印加されることを規定するも
のである。
【００２０】本発明の請求項３に係わるプラズマディス
プレイパネルの駆動方法は、請求項１において、第１の
サブフィールドのプライミングパルスはプラズマディス
プレイパネルの行方向の線順次走査で印加されることを
規定するものである。
【００２１】本発明の請求項４に係わるプラズマディス
プレイパネルの駆動方法は、誘電体で覆われた複数の第
１の電極及び第２の電極と、前記第１の電極及び第２の
電極のうち少なくとも一方と直交してセルを形成するよ
うに複数配設された第３の電極とを備えたプラズマディ
スプレイパネルの駆動方法において、画像表示のための
フィールドが少なくとも、前記第１の電極及び前記第２
の電極間で全セルに対して放電させる電圧値とパルス幅
を有したプライミングパルスを印加して、全セルを放電
させた後、前記誘電体上に蓄積した壁電荷を消去する第
１のリセット期間、前記第１の電極あるいは第２の電極
と前記第３の電極との間で放電させ、前記誘電体上に壁
電荷を蓄積し、書き込みを行うアドレス期間、及び前記
第１の電極及び第２の電極間に交流電圧を印加し、上記
誘電体上に蓄積した壁電荷を利用して維持放電を行う維
持放電期間を備えた第１のサブフィールドを備え、前記
第１のサブフィールドが、前記プラズマディスプレイパ
ネルの１行置きあるいは数行置きに実行されるものであ
る。
【００２２】本発明の請求項５に係わるプラズマディス
プレイパネルの駆動方法は、請求項４において、第１の
サブフィールドの第１のリセット期間は、第１の電極及
び第２の電極間で全セルに対して放電させる電圧値とパ
ルス幅を有したプライミングパルスを印加して、全セル
を放電させた後、前記第１の電極及び第２の電極間の印
加電圧を０として、前記誘電体上に蓄積した壁電荷を消
去するリセット期間であり、画像表示のためのフィール
ドがさらに、前のサブフィールドで放電していたセルの
み放電させる電圧値とパルス幅を有した消去パルスを印
加して、前のサブフィールドで放電していたセルのみ放
電させた後、上記第１及び第２の電極間の印加電圧を０
として前記誘電体上に蓄積した壁電荷を消去させる第２
のリセット期間、前記第１の電極あるいは第２の電極と
前記第３の電極との間で放電させ、前記誘電体上に壁電
荷を蓄積し、書き込みを行うアドレス期間、及び前記第
１の電極及び第２の電極間に交流電圧を印加し、上記誘
電体上に蓄積した壁電荷を利用して維持放電を行う維持
放電期間を備えた第２のサブフィールドを備え、第１の
サブフィールドが実行されていないセルには、第２のサ
ブフィールドを実行させるものである。
【００２３】本発明の請求項６に係わるプラズマディス
プレイパネルの駆動方法は、請求項４または５におい
て、プラズマディスプレイパネルの第１の電極あるいは
第２の電極は、奇数行同士、偶数行同士で共通に接続さ
れ、前記奇数行あるいは前記偶数行のうち一方は、前記
プライミングパルスを有する第１のサブフィールドが少
なくとも１回実行されることを規定するものである。
【００２４】本発明の請求項７に係わるプラズマディス
プレイパネルの駆動方法は、請求項４または５におい
て、プラズマディスプレイパネルの第１の電極あるいは
第２の電極は、奇数行同士、偶数行同士で共通に接続さ
れ、前記プライミングパルスを有する第１のサブフィー
ルドが前記奇数行同士、偶数行同士で交互に実行される
ことを規定するものである。
【００２５】本発明の請求項８に係わるプラズマディス
プレイパネルの駆動方法は、請求項１、２、３、５、
６、７のいずれか１項において、プライミングパルスは
パルス幅が２μｓｅｃ以上の電圧パルスであり、消去パ
ルスはパルス幅が１．５μｓｅｃ以下の電圧パルスであ
り、上記消去パルスの電圧値はプライミングパルスの電
圧値以下であることを規定するものである。
【００２６】本発明の請求項９に係わるプラズマディス
プレイパネルの駆動方法は、請求項８において、消去パ
ルスの電圧値は、維持期間において維持放電を行うため
の維持パルスの電圧値以上であることを規定するもので
ある。
【００２７】本発明の請求項１０に係わるプラズマディ
スプレイパネルの駆動方法は、請求項９において、消去
パルスの電圧値は自己消去放電が起こる電圧値以上であ
ることを規定するものである。
【００２８】本発明の請求項１１に係わるプラズマディ
スプレイパネルの駆動方法は、請求項８において、消去
パルスとプライミングパルスとは同一のスイッチング素
子によるパルス発生手段で作られ、同じ電圧値であるこ
とを規定するものである。
【００２９】本発明の請求項１２に係わるプラズマディ
スプレイパネルの駆動方法は、請求項１または５におい
て、１フィールドは互いに維持放電期間の異なる複数の
サブフィールドで構成され、前記複数のサブフィールド
のうち、最も維持放電期間が短いサブフィールドとその
次に実行されるサブフィールドとを、第１及び第２のサ
ブフィールドのうち異なるサブフィールドとしたことを
規定するものである。
【００３０】本発明の請求項１３に係わるプラズマディ
スプレイパネルの駆動方法は、請求項１２において、最
も維持放電期間が短いサブフィールドと２番目に維持放
電期間が短いサブフィールドとの間に少なくとも１つの
サブフィールドを設け、前記２番目に維持放電期間が短
いサブフィールドとその次に実行されるサブフィールド
とを、第１及び第２のサブフィールドのうち異なるサブ
フィールドとしたことを規定するものである。
【００３１】本発明の請求項１４に係わるプラズマディ
スプレイパネルの駆動方法は、請求項１、４、５のいず
れか１項において、１フィールドは互いに維持放電期間
の異なる複数のサブフィールドで構成され、前記複数の
サブフィールドのうち、最も維持放電期間が長いサブフ
ィールドをプライミングパルスを有する第１のサブフィ
ールドとしたことを規定するものである。
【００３２】本発明の請求項１５に係わるプラズマディ
スプレイパネルの駆動方法は、請求項１４において、さ
らに、２番目に維持放電期間が長いサブフィールドをプ
ライミングパルスを有する第１のサブフィールドとした
ことを規定するものである。
【００３３】本発明の請求項１６に係わるプラズマディ
スプレイパネルの駆動方法は、請求項１５において、１
フィールドは繰り返し連続して実行され、前記１フィー
ルドを構成する前記最も維持放電期間が長いサブフィー
ルドと、２番目に維持放電期間が長いサブフィールドと
は、相互の時間間隔が最大になるように配置されること
を規定するものである。
【００３４】本発明の請求項１７に係わるプラズマディ
スプレイは、誘電体で覆われた複数の第１の電極及び第
２の電極と、前記第１の電極及び第２の電極のうち少な
くとも一方と直交してセルを形成するように複数配設さ
れた第３の電極とを備えたパネルであって、前記第１の
電極及び第２の電極の０行目にそれぞれ配設されたリセ
ット電極とを備えたパネルと、前記第１の電極及び第２
の電極の０行目にそれぞれ配設されたリセット電極に電
圧を印加するリセット電極用駆動回路と、前記第１の電
極に電圧を印加する第１の電極用駆動回路と、前記第２
の電極に電圧を印加する第２の電極用駆動回路と、前記
第３の電極に電圧を印加する第３の電極用駆動回路とを
備えたものである。
【００３５】
【発明の実施の形態】
実施の形態１．以下、本発明の一実施の形態を図につい
て説明する。図１はこの発明の一実施の形態であるプラ
ズマディスプレイパネルの駆動方法が適用される面放電
型プラズマディスプレイパネルのセルの一部断面図であ
る。図のように、面放電型プラズマディスプレイパネル
のセル１は以下のように構成される。表示面である前面
ガラス基板２と放電空間を挟んで背面ガラス基板３とが
対向配置され、前記前面ガラス基板２上に第１行電極４
（Ｘｉ）及び第２の行電極（Ｙｉ）が配置される。これ
ら行電極４、５上には誘電体層６、さらにその上にはＭ
ｇＯ７が形成される。背面ガラス基板３上に行電極４、
５（Ｘｉ，Ｙｉ）と直交するように列電極８（Ｗｊ）が
設けられ、その上に蛍光体層９が形成される。前面ガラ
ス基板２と背面ガラス基板３との間の放電空間にはＮｅ
−Ｘｅ混合ガスあるいはＨｅ−Ｘｅ混合ガスなどの放電
用ガスが封入される。
【００３６】図２はこの発明の一実施の形態であるプラ
ズマディスプレイパネルの駆動方法を示す電圧波形（タ
イミングチャート）で、図において電圧波形は上から順
に、列電極Ｗｊ、第１の行電極Ｘｉ、第２の行電極Ｙｉ
に印加される電圧波形である。またサブフィールドＡは
プライミングパルスＰｐが印加されるサブフィールド、
サブフィールドＢは消去パルスＥｐが印加されるサブフ
ィールドである。Ｐｐは全面書き込み及び自己消去を行
うプライミングパルス（全面書き込みパルス）、Ｅｐは
壁電荷を消去する消去パルス、Ｓｐは維持放電を行う維
持パルス、Ｓｃｐは走査用のスキャンパルス、Ａｐは表
示データ内容に応じて印加されるアドレスパルスであ
る。本実施の形態においては、例えば、プライミングパ
ルスＰｐはパルス幅３μｓｅｃ、電圧２９０Ｖ、消去パ
ルスＥｐはパルス幅１μｓｅｃ、電圧２９０Ｖに設定さ
れている。また維持パルスＳｐは約１８０Ｖ、スキャン
パルスＳｃｐは約−１８０Ｖ、アドレスパルスＡｐは約
６０Ｖに設定されている。また、本実施の形態では、プ
ライミングパルスＰｐと消去パルスＥｐが同じ電圧値と
し、駆動回路の同一のＭＯＳ−ＦＥＴのスイッチング信
号を制御することで、両者を出力させている。
【００３７】次に動作を説明する。なお、本実施の形態
では、１フィールドは上記プライミングパルスＰｐを持
つ第１種類目のサブフィールド（以下、サブフィールド
Ａと呼ぶ）と、上記消去パルスＥｐを持つ第２種類目の
サブフィールド（以下、サブフィールドＢと呼ぶ）で構
成されるものについて説明する。サブフィールドＡとサ
ブフィールドＢは互いに順序よく実行される必要はな
く、任意の順序で実行されてもよい。例えば、サブフィ
ールドＢを２回実行した後、サブフィールドＡを２回実
行し、その後再びサブフィールドＢを３回実行し、再び
サブフィールドＡを１回実行して、１フィールドの合計
サブフィールド数を８回としてもよい。また、１フィー
ルドのサブフィールド数は８回に限るものではなく、６
４階調（２6階調）であれば６回、５１２階調（２9）階
調であれば９回としてよい。すなわち、この発明はプラ
イミングパルスＰｐが印加され全面書き込みが行われる
サブフィールドＡと、消去パルスＥｐが印加され全面書
き込みが行われないサブフィールドＢで、壁電荷を消去
したリセット状態を同じにするものである。本実施の形
態ではサブフィールドＡの後にサブフィールドＢがある
場合の動作について説明する。
【００３８】サブフィールドＡで第１の行電極Ｘｉにプ
ライミングパルスＰｐが印加されると、前のサブフィー
ルドの点灯・非点灯に関わらず第１の行電極Ｘｉと第２
の行電極Ｙｉ間で放電が起こる。このとき両行電極間に
は多量の壁電荷が蓄積し放電が停止する。また、列電極
Ｗｊにも電圧パルスが印加されるが、これは第１の行電
極と列電極との間の放電を防ぎ、セルの発光を小さく押
さえるように作用する。しかし、この電圧パルスは無く
てもよい。
【００３９】次に、プライミングパルスＰｐが立ち下が
り、全ての電極が０Ｖになると、両行電極間に蓄積した
壁電荷だけで自己消去放電が起き、壁電荷が消滅され
る。次にアドレス期間になりスキャンパルスＳｃｐ及び
アドレスパルスＡｐが第１の行電極Ｘｉ及び列電極Ｗｊ
に印加され、マトリクス状に配置されたセルのうち選択
されたセルは、第１の行電極Ｘｉと列電極Ｗｊの間で放
電が起きると同時に、第１の行電極Ｘｉと第２の行電極
Ｙｉの間で書き込み維持放電も起こり、第１および第２
行電極上に壁電荷を形成する。また、スキャンパルスＳ
ｃｐとアドレスパルスＡｐにより選択されなかったセル
は壁電荷を形成しない。アドレス期間で全セルをスキャ
ンし、任意のセルに壁電荷を蓄積した後、維持放電期間
になると全セル一斉に維持パルスＳｐが印加される。こ
のとき壁電荷を形成したセルは維持放電を行い、壁電荷
を形成していないセルは維持放電を行わない。
【００４０】サブフィールドＡの維持期間が終わり、サ
ブフィールドＢのリセット期間になると、消去パルスＥ
ｐが印加される。この消去パルスＥｐはプライミングパ
ルスＰｐと同じ電圧値であるが、パルス幅が１μｓｅｃ
と狭いため、前のサブフィールドで発光していたセルの
み放電し、壁電荷を消去する。一方、前のサブフィール
ドで発光していなかったセルには影響を与えない。これ
で、再び全セルの壁電荷が無い状態にり、リセットが行
われる。続いて、アドレス期間及び維持期間はサブフィ
ールドＡと同じ動作が行われる。
【００４１】次に、この発明の上記消去パルスの作用に
ついて詳しく述べる。この発明の主たる特徴はプライミ
ングパルスＰｐの自己消去による消去後の壁電荷のリセ
ット状態と、同じ壁電荷のリセット状態を実現する消去
パルスＥｐを得ることである。図３は図２と同様の電圧
波形で消去パルスＥｐのパルス幅と電圧値を変えて、前
のサブフィールドが発光していたとき、その壁電荷を消
去できる消去パルスＥｐのパルス幅と電圧値の範囲と、
前のサブフィールドが消えているとき発光してしまう、
すなわちプライミングパルスと同様、全面書き込みが起
きる消去パルスＥｐのパルス幅と電圧値との関係を示し
たもので、実験的に得られたものである。
【００４２】図中、斜線部分の領域が前のサブフィール
ドで放電していたセルは放電し壁電荷の消去を行うが、
前のサブフィールドで放電していないセルには何も起こ
らない、すなわち発光しないパルス幅及び電圧値の範囲
である。一方、図中点々のハッチング領域は前のフィー
ルドでの放電の有無に依らず発光させるパルス幅及び電
圧値の範囲、すなわち全面書き込みをして自己消去をす
る領域である。これら、斜線部分の領域と、点々のハッ
チング領域とを合わせた領域が消去領域である。図より
プライミングパルスとして働く、すなわち、消えている
セルについても発光させるパルス幅は概ね２μｓｅｃ以
上あれば（図中Ａ）、を除いて電圧値に依存しない。ほ
ぼ一定で、それ以下のパルス幅ではパルス幅が小さくな
るに従って、高い電圧が必要になってくることが分か
る。また、パルス幅２μｓｅｃ以上のパルスでもプライ
ミングとして働く電圧と消去として働く電圧に差がある
ことが分かる。これはプライミングが起きない程度の電
圧でも前のサブフィールドで壁電荷の蓄積があると、電
圧値が高いため自己消去放電が発生し、壁電荷を消滅さ
せるためである（図中領域Ｂ）。
【００４３】本実施の形態では図中Ｘでの消去パルス
（パルス幅１μｓｅｃ、電圧値が２９０Ｖ）であり、維
持放電していたセルに対しては自己消去放電は起こる
が、維持放電していなかったセルに対しては放電しない
電圧値（点線Ｙ上）である。図より、プライミングパル
スＰｐと消去パルスＥｐを同じ電圧値としても、プライ
ミングパルス幅が概ね２μｓｅｃ以上、消去パルス幅が
概ね１．５μｓｅｃ以下（図中Ｃ領域）のものを用いれ
ば、プライミングパルスＰｐを持つサブフィールドＡは
全面書き込みを行った後、全セルの壁電荷を消去しリセ
ットを行い、消去パルスＥｐを持つサブフィールドＢは
前のサブフィールドで壁電荷を蓄積していたセルのみ放
電を起こし壁電荷を消去し、リセットを行うことができ
る。なお、プライミングパルス幅は長い方が良いが、表
示特性上サブフィールドの時間を考慮すると高々５０μ
ｓｅｃであろう。
【００４４】一方、パルス幅が１μｓｅｃ以下、例えば
０．５μｓｅｃ程度になると、自己消去による消去可能
範囲が大幅に広がっている。これは自己消去による消去
の部分と、パルス幅０．５μｓｅｃという細幅の電圧パ
ルスの細幅消去による消去の部分が重なっているためで
ある。この場合も消去パルスの電圧値が高い方が安定し
た消去動作が可能で、好ましくは維持パルスＳｐの電圧
値以上が良い。本実施の形態におけるＳｐを図中に記し
た。なお、消去パルスはパルス幅が０でなければ、十分
小さくても構わない。
【００４５】パルス幅０．５μｓｅｃ程度では自己消去
部分と細幅消去部分が重なり、かなり広い消去マージン
があるが、面放電型構造では、直接維持放電には関係し
ていない列電極についてもリセットを行う必要が生じて
くる。列電極は維持放電には直接関係ないが、アドレス
時に書き込み放電を行う、あるいは維持放電中に放電に
さらされるため、前のサブフィールドで維持放電を行っ
ているセルは、列電極にも壁電荷が蓄積している。すな
わち、両行電極間で弱い細幅消去を行ったのであれば、
列電極に蓄積している壁電荷を消去することができず、
リセット後のアドレス電圧に影響を与えてしまう。
【００４６】図４は、図２と同様の電圧波形でプライミ
ングパルスＰｐの自己消去による消去でリセットを行っ
た後の正常動作するアドレスパルスＡｐの電圧範囲（ア
ドレスマージン）と、パルス幅０．５μｓｅｃの消去パ
ルスＥｐでリセットを行った後のアドレスマージンを比
較したものである。消去パルスＥｐの電圧値を変化させ
て、プライミングパルスＰｐによるリセットと比較し
た。スキャンパルスＳｃｐの電圧値は−１８０Ｖ一定で
行った。図より消去パルスＥｐの電圧値が高いほど、ア
ドレス電圧が低下し、プライミングパルスＰｐによるリ
セット後のアドレスマージンに近づくことが分かる。ア
ドレス電圧が大きく低下し出す消去パルスＥｐの電圧値
は、およそ自己消去が起き出す電圧値である（図３中の
自己消去領域Ｂの下限での電圧に相当し、図４中→で示
す）。この電圧値はおよそプラズマディスプレイパネル
の最小維持電圧の１．５倍程度である。最小維持電圧は
維持放電を行っている交流型プラズマディスプレイの維
持パルスの電圧値を徐々に下げていき、維持放電しなく
なる電圧値を測定することで求められる。また、消去パ
ルスＥｐの電圧値がこの電圧値より低くなるにしたがっ
て、アドレス電圧は上昇し、プライミングパルスＰｐに
よるリセットから大きくずれてしまう。消去パルスＥｐ
の電圧値が維持パルスＳｐの電圧値以下（図中点線より
左側の領域）になると、極端に高くなってしまい、安定
動作が難しくなる（これが上述した、消去パルスＥｐの
電圧値が好ましくは維持パルスＳｐの電圧値以上の方が
良い理由である）。このような結果が得られるのは、た
とえパルス幅０．５μｓｅｃの細幅消去であっても、そ
の消去放電が小さいと、そこで発生する空間電荷量が少
ないので、列電極に蓄積した壁電荷を中和する空間電荷
の絶対量が少ないためであると考えられる。以上のこと
から、消去パルスＥｐの電圧値は維持パルスＳｐの電圧
値より高い方がよく、さらに自己消去放電が起こる電圧
より高い方がよりよいことになる。
【００４７】以上のような理由から、本実施の形態で述
べたような好ましいパルス幅及び電圧範囲の消去パルス
Ｅｐを用いれば、プライミングパルスＰｐによる自己消
去と同じリセット状態の消去が行えるので、広い消去マ
ージン及びアドレスマージンが得られ、サブフィールド
ＡとサブフィールドＢでアドレス及び維持期間に同一駆
動条件で安定した動作が行うことができ、また、サブフ
ィールドＢは黒表示であれば全く発光しないので、黒表
示の輝度を押さえることができるので、コントラストの
良い画面を提供することができる。
【００４８】なお、本実施の形態においては、プライミ
ングパルスＰｐと自己消去パルスＥｐを同一電圧とし
て、同一駆動回路からの出力とし、パルス幅のみ制御し
て動作させたので、回路構成が簡便となったが、上記の
条件を満たせば、プライミングパルスＰｐと自己消去パ
ルスＥｐを同一電圧にする必要はないことは言うまでも
ない。
【００４９】また、本実施の形態においては１フィール
ドがサブフィールドＡとサブフィールドＢとから構成さ
れるものについて示したが、少なくともサブフィールド
ＡとサブフィールドＢととを備えていれば、他のサブフ
ィールドを備えていてもよい。
【００５０】実施の形態２．以下、本発明の別の実施の
形態を図について説明する。本発明の形態では、上記実
施の形態１において、特にアドレス期間にライン走査を
行う場合の例について説明する。図５はこの発明の他の
実施の形態のプラズマディスプレイパネルの駆動方法の
電圧波形を示す図である。図６は、上記実施の形態１と
同様の構造（図１）のプラズマディスプレイパネル装置
の構成を示した図で、特に周辺駆動回路を含めた構成を
示す図である。第１の行電極Ｘ１〜Ｘｎは共通に接続さ
れ、一つのＸ側駆動回路１１に接続されている。第２の
行電極Ｙ１〜Ｙｎ及び列電極Ｗ１〜Ｗｍは、それぞれ電
極毎に独立に電圧が印加できるＹ側駆動回路１２及びＷ
側駆動回路１３に接続される。図５の電圧波形は上から
順に列電極Ｗｊ、第１の行電極Ｘ、第２の行電極Ｙ１、
Ｙ２、Ｙｎに印加される電圧波形である。サブフィール
ドＡ及びサブフィールドＢは上記実施の形態１と同様、
プライミングパルスＰｐ及び消去パルスＥｐによるリセ
ットを行うサブフィールドである。また、１フィールド
を構成する各サブフィールドの数及び順序は、先の実施
例と同様、任意の数及び順序でよい。
【００５１】サブフィールドＡのリセット期間で第１の
行電極に、Ｘ側駆動回路からプライミングパルスＰｐが
印加されると、交流型プラズマディスプレイパネルの全
画面の全セルで放電が生じ、その後、全ての電極の電位
を０Ｖとすることで、自己消去放電がおき、全てのセル
の壁電荷が消去され、リセットが行われる。その後アド
レス期間になると第２の行電極に１ライン目からｎライ
ン目まで順にスキャンパルスＳｃｐが印加され、ライン
走査が行われる。このとき第１の行電極は第２の行電極
との間で書き込み維持放電を起こすことができる電圧値
Ｖ1に設定されている。スキャンパルスＳｃｐにより選
択されたとき、列電極にアドレスパルスＡｐを印加す
る。この時、スキャンパルスＳｃｐが印加されている第
２の行電極と、アドレスパルスＡｐが印加された列電極
との間で放電が生じ、同時に第１の行電極と第２の行電
極との間でも放電が生じ、壁電荷が形成される。この動
作を順次繰り返して、Ｙ１〜Ｙｎまで全画面について任
意のセルに壁電荷を形成した後、維持期間に移る。維持
期間では、第１の行電極Ｘと、第２の行電極Ｙ１〜Ｙｎ
に維持パルスＳｐが交互に印加され、アドレス期間で選
択したセルのみ維持放電を行うことができる。所望の時
間維持放電を行った後、サブフィールドＢのリセット期
間に移る。サブフィールドＢのリセット期間に移ると、
第１の行電極に消去パルスＥｐが印加され、先の実施の
形態と同様、前のサブフィールドで維持放電していたセ
ルのみ放電し、壁電荷の消去が行われる。リセットが行
われた後は全セル同じ状態になり再び、アドレス動作が
行われる。
【００５２】上記のように、アドレス期間で順次ライン
毎の走査でアドレス（書き込み）を行うものの、全面同
時にリセットするので、駆動方法が簡便で、上記実施の
形態１と同様高コントラスト化も可能である。
【００５３】このような場合においても、プライミング
パルスＰｐ及び消去パルスＥｐに対して好ましいパルス
幅及び電圧値は実施の形態１で述べた範囲であり、これ
を使用すれば実施の形態１と同様の効果が得られる。
【００５４】実施の形態３．以下、本発明の別の実施の
形態を図について説明する。本発明の形態では、上記実
施の形態１において、特にリセットを行うプライミング
パルスＰｐをライン走査して印加する場合の例について
説明する。図７は本実施の形態のプラズマディスプレイ
パネルの駆動方法の電圧波形を示す図、図８は周辺駆動
回路を含めた構成を示すプラズマディスプレイパネル装
置の構成図である。図において、第１の行電極４は共通
に接続され、第２の行電極５及び列電極８はそれぞれ独
立となっている。また、第１及び第２の行電極４、５の
０行目にそれぞれ１つの電極を増設し、第１の行用リセ
ット電極４ａ、第２の行用リセット電極５ａを設けて、
リセット電極対を構成する。また、リセット電極５ａは
リセット電極を駆動するためのリセット電極用駆動回路
１４に接続される。このリセット電極対は表示には影響
を与えない行電極対である。
【００５５】本実施の形態においては、リセットを行う
プライミングパルスＰｐをライン走査で印加し、その後
にスキャンパルスＳｃｐをライン走査しながら印加して
いくので、リセット期間とアドレス期間の区別はプラズ
マディスプレイパネル画面全体ではなく、ライン毎に分
かれている。一方、維持期間は全ラインのアドレスが終
わった後に、画面全体に一斉に行われる。プライミング
パルスＰｐは近傍のラインが放電した後であれば、その
荷電粒子が周りのセルにも広がるので低い電圧パルスで
行うことができる。本実施の形態はこれを利用して、低
い電圧値でプライミングパルスＰｐをライン走査するも
のである。プライミングパルスＰｐの電圧値を低くする
ことは、全面書き込みの発光を小さく押さえることがで
き、さらなる黒表示の輝度の低下が可能である。０行目
のリセット電極対は近傍のラインから荷電粒子をもらう
ことができないので、走査するプライミングパルスＰｐ
より高い電圧値が必要となる。または、０行目のリセッ
ト電極対の電極間隔を表示に使用する第１及び第２の行
電極対の電極間隔より狭くするなど構造自体を変えて、
放電開始電圧を下げ、走査されるプライミングパルスＰ
ｐと同じ電圧値を使用することもできる。ここではリセ
ット電極対が第１及び第２の行電極と同じ構造の場合に
ついて述べる。すなわち表示には無関係な０行目ライン
で、その一方の電極は第１の行電極と共通に接続され、
他方の電極はリセット電極用駆動回路に接続されている
ものとする。
【００５６】以下、図７を用いて動作について説明す
る。図７の電圧波形は上から順に、列電極Ｗｊ、第１の
行電極Ｘ、リセット電極、第２の行電極Ｙ１、Ｙ２、Ｙ
ｎに印加される電圧波形である。リセット電極にはリセ
ット電極用駆動回路よりリセットパルスＲｐが印加され
る。リセットパルスＲｐはプライミングパルスＰｐより
高い電圧値に設定される。サブフィールドＡ及びサブフ
ィールドＢは上記実施例と同様、プライミングパルスＰ
ｐによるリセットを行うサブフィールドと消去パルスＥ
ｐによるリセットを行うサブフィールドである。これら
サブフィールドの組み合わせ方も上記実施例と同様、任
意の数及び順序でよい。
【００５７】前のサブフィールドが終わりサブフィール
ドＡが始まると、まずリセット電極用駆動回路１４より
リセット電極５ａにリセットパルスＲｐが印加され、リ
セット電極４ａ、５ａ間で放電が生じる。この放電によ
って生じた荷電粒子は近傍に広がり、１ライン目の行電
極付近にも達する。リセットパルスＲｐが立ち下がる
と、１行目の第２の行電極５（Ｙ１）に、Ｙ側駆動回路
１２よりプライミングパルスＰｐが印加され、１行目の
全セルが放電し、自己消去によるリセットが行われる。
この１行目の放電で生じた荷電粒子は２行目に広がり、
すると今度は２行目の第２の行電極５（Ｙ２）に、Ｙ側
駆動回路１２よりプライミングパルスＰｐが印加され、
２行目の全セルが放電し、自己消去によるリセットが行
われる。このようにして画面の最終ラインであるｎ行目
まで荷電粒子の転送を行いながら、ライン走査でプライ
ミングパルスＰｐを印加していく。
【００５８】また、各ラインのマトリクス選択を行うた
めのスキャンパルスＳｃｐは、各ラインのプライミング
パルスＰｐが印加されて数１０μｓｅｃ程度経った後に
順に印加される。プライミングパルスＰｐが印加された
直後はセル内に多量の空間電荷が残存しており、そこで
アドレスを行うと、放電しやすいためアドレス電圧が低
くなる。これはアドレス電圧を低下させるためには良い
ことであるが、プライミングパルスＰｐを印加せずに消
去パルスＥｐを印加するサブフィールドＢとのアドレス
電圧の差を生じてしまう。この観点からは、好ましくは
プライミングパルスＰｐが印加されてから５０μｓｅｃ
以上経っていることが望ましい。
【００５９】以上のような走査を全ラインについて行
い、所望のセルに壁電荷を蓄積した後、維持期間になり
全画面一斉に維持パルスが印加され、維持放電が行われ
る。その後サブフィールドＢで、消去パルスＥｐが第２
の行電極Ｙ１〜Ｙｎに全画面一斉に印加され、壁電荷の
消去を行いリセットが行われる。消去パルスＥｐはライ
ン走査してもよいが、近傍ラインの荷電粒子の影響を利
用する訳ではないので、全画面に一斉に印加しても良
い。
【００６０】上記のように、表示に関係しないリセット
電極を設け、このリセット電極間でのリセット用放電を
種火として、リセットパルスより小さい電圧でプライミ
ングパルスを発生させ、さらにプライミングパルスによ
り発生した荷電粒子を、順次ライン毎の走査（線順次走
査）で転送するので、プライミングパルスの電圧値が低
くても全面書き込みを行うことができる。従って、プラ
イミングパルスによる放電の発光を小さくでき、さらな
る高コントラスト化が可能となる。
【００６１】上記実施の形態３においても、プライミン
グパルスＰｐ及び消去パルスＥｐに対して好ましいパル
ス幅及び電圧値は実施の形態１で述べた範囲であり、こ
れを使用すれば実施の形態１と同様の効果が得られる。
【００６２】実施の形態４．以下、本発明の一実施の形
態を図について説明する。図９は本実施の形態のプラズ
マディスプレイパネルの駆動方法の電圧波形を示す図、
図１０は周辺駆動回路を含めた構成を示すプラズマディ
スプレイパネル装置の構成図である。図において、プラ
ズマディスプレイパネルの第１の行電極４は奇数行目ラ
インと偶数行目ラインで分けてそれぞれ共通に接続さ
れ、それぞれ奇数行目用Ｘ側駆動回路１１ａ、奇数行目
用Ｘ側駆動回路１１ｂに接続され、奇数行目ラインと偶
数行目ラインには個別の電圧が印加できるようになって
いる。また第２の行電極５及び列電極８は独立してＹ側
駆動回路１２及びＷ側駆動回路１３に接続されており、
それぞれ独立した電圧が印加できるようになっている。
【００６３】そもそも、プライミングパルスは、放電セ
ル内に微量の荷電粒子を発生させ、アドレス時にアドレ
スミスを抑制し、書き込み放電が確実に起こせるように
するためのものである。従って、プライミングによる放
電はアドレスミスの抑制の観点から必要最小限行えばよ
い。
【００６４】本発明の実施の形態においては、奇数行目
ラインと偶数行目ラインでプライミング放電を行うサブ
フィールドと、プライミング放電を行わないサブフィー
ルドとを交互に繰り返すことにより、先の実施の形態と
同様、プライミング放電により生じた荷電粒子が近傍ラ
インにまで広がるので、プライミング放電を行わなかっ
たラインにも荷電粒子が供給されることになる。すなわ
ち奇数行目ラインにプライミング放電を行った場合で
も、そのとき生じた荷電粒子は偶数行目ラインにも供給
されることになり、種火効果を利用できる。
【００６５】図９に従って、動作について説明する。第
１のサブフィールド期間において、第１の行電極のうち
奇数行目ラインはサブフィールドＡが実行され、偶数行
目ラインはサブフィールドＢが実行される。また、次の
第２のサブフィールドの期間では、逆に奇数行目ライン
はサブフィールドＢが実行され、偶数行目ラインはサブ
フィールドＡが実行される。このように、プライミング
パルスＰｐと消去パルスＥｐを印加するサブフィールド
を奇数行目ラインと偶数行目ラインで分けて、これが順
次繰り返される。このように、奇数行目ラインと偶数行
目ラインで分けても、前記実施の形態と同様に、プライ
ミングパルスによる放電により生じた荷電粒子が近傍の
ラインにまで広がるので、プライミング放電を行わなか
った隣接するラインにも供給される。例えば、奇数行目
ラインにプライミング放電を行った場合でも、その時生
じた荷電粒子は偶数行目ラインにも供給されることにな
る。なお、本実施の形態では奇数行毎あるいは偶数行毎
に、プライミングパルスＰｐによる一斉書き込みを行う
ので、全面書き込みと呼ばず、プライミング放電と呼ぶ
が、奇数行毎あるいは偶数行毎に、プライミングパルス
Ｐｐによる一斉書き込みを行うことの他、作用等は先の
実施の形態の全面書き込みと同様である。
【００６６】このようにプライミング放電を奇数行目ラ
インと偶数行目ラインに分けて交互に行うと、全てのラ
インに全面書き込み（プライミング放電）を行う場合に
対し、黒表示の輝度を半分に押さえることができ、十分
なプライミング効果を持たせながら、コントラストの良
い画面を提供することができる。
【００６７】また本実施の形態では、奇数行目ラインと
偶数行目ラインとに分け、すなわち１行置きにプライミ
ング放電を、１サブフィールド毎に行うとしたが、２行
置きあるいは３行置きにプライミング放電を行い、２サ
ブフィールド置きあるいは３サブフィールド置きに行っ
てもよい。また、複数のラインで群を形成し、奇数行目
ライン群と偶数行目ライン群とにわけてプライミング放
電をおこなってもよい。図１１に２本ずつ群を形成し、
２行目おきにプライミング放電を行う場合の電圧波形を
示す。また、図１２にそのときの周辺駆動回路を含めた
構成を示すプラズマディスプレイパネル装置の構成図を
示す。
【００６８】さらに、本実施の形態ではあるサブフィー
ルドの期間に奇数行目のラインがサブフィールドＡで偶
数行目のラインがサブフィールドＢで、その次の期間に
は奇数行目のラインがサブフィールドＢで偶数行目のラ
インがサブフィールドＡになるというように、奇数行と
偶数行で交互に繰り返されることについて述べたが、例
えば、奇数行目のラインにだけサブフィールドＡが実行
され、偶数行目のラインはサブフィールドＢのみしか実
行されない場合であってもよ。さらに、偶数行目のライ
ンはサブフィールドＢのみを実行し、奇数行目のライン
は上記実施の形態のようにサブフィールドＡとサブフィ
ールドＢの両者を用いて実行してもよい。奇数行目のラ
インと偶数行目のラインを入れ替えても同様であること
は言うまでもない。
【００６９】また、上記実施の形態のサブフィールド
Ａ、Ｂはそれぞれ、実施の形態１で示されたものを用い
ているが、実施の形態２（図５）や実施の形態３（図
７）で用いた電圧波形のパターンを用いてもよいことは
言うまでもない。
【００７０】なお、ここでは上記実施例と同様のプライ
ミングパルスと消去パルスを用いる駆動方法について述
べたが、この発明は１行置きあるいは数行置きにプライ
ミングパルスを印加し、黒表示における輝度を２分の１
あるいは数分の１にするものであれば、特にプライミン
グパルス及び消去パルスが制限されるものではない。
【００７１】また、プライミングパルス及び消去パルス
の条件は上記実施の形態１で記載したのと同様な条件を
用いればよい。
【００７２】実施の形態５．以下、本発明の一実施の形
態を図について説明する。図１３は、本発明の実施の形
態のプラズマディスプレイパネルの駆動方法を示すもの
で、２５６階調表示の１フィールド内のサブフィールド
の構成を示す図である。なお、本実施の形態ではリセッ
ト期間を全画面一斉に行う場合（実施の形態１、２の
例）について述べるが、プライミングパルスＰｐをライ
ン走査して行うリセット方法（実施の形態３の例）にも
適用できる。図において、サブフィールド番号“２
n（ｎ＝０〜７）”はサブフィールドの発光時間の比に
対応している。すなわち“２0”のサブフィールドが最
も維持放電期間の短いサブフィールド、“２7”のサブ
フィールドが最も維持放電期間の長いサブフィールドで
ある。全サブフィールドの内、最も維持放電期間の短い
サブフィールドはＬＳＢ（Least Significant Bit）、
最も維持放電期間の長いサブフィールドはＭＳＢ（Most
Significant Bit）と呼ばれる。また、上記実施の形態
と同様、図でサブフィールドＡはプライミングパルスＷ
ｐによる全面書き込みを行った後、自己消去放電により
壁電荷を消去するリセットを行うサブフィールド、サブ
フィールドＢは消去パルスＥｐにより壁電荷を蓄積して
いたセルのみ放電させ、壁電荷を消去するリセットを行
うサブフィールドである。図１３においては、ＬＳＢを
サブフィールドＡとし、ＬＳＢの次のサブフィールドを
サブフィールドＢ（すなわちプライミング放電のないフ
ィールド）とした実施の形態を示した図である。残りの
６つのサブフィールドについては、サブフィールドＡか
サブフィールドＢのどちらかとなる。また、各サブフィ
ールドの順序は維持放電期間が短い順に並べて表記した
が、特にこれに限るものでなく、順は不同である。
【００７３】上記実施の形態において述べたが、プライ
ミングは毎サブフィールドごとに行わなくても、実用上
問題のない画像表示が行える。プライミングを行うサブ
フィールド数は少なければ少ないほど、黒表示の輝度を
低く押さえることができ、コントラストの良い画面が得
られる。一方、プライミングはアドレスの確実性を確保
するために行うもので、プライミングを毎サブフィール
ドで行えば、それだけアドレスの確実性が上がる。この
ように、コントラストの良い画面を得ることと、アドレ
スが確実な画面を得ることは相反し、どちらか一方を向
上させれば、どちらか一方が犠牲になるという関係にあ
る。しかし、本実施の形態のように、ＬＳＢ（最小ビッ
ト）のサブフィールドの後に、サブフィールドＢを配置
しても、ＬＳＢは１／２の確率で発光している（通常の
動画表示において、ＬＳＢが発光する確率が１／２であ
る）ので、ＬＳＢをサブフィールドＡとして確実にアド
レスするようにすれば、そのすぐ後のサブフィールドは
１／２の確率で十分な荷電粒子が供給されることにな
る。したがって、ＬＳＢの次のサブフィールドを全面書
き込みを行わないサブフィールドＢとしても、１／２の
確率で全面書き込みを行ったものと同様なアドレスが行
える。すなわち、少なくともＬＳＢの後のサブフィール
ドではプライミングパルスは無くてもアドレスの確実性
は維持され、同時にプライミングパルスを減らすことが
できる。
【００７４】例えば、交流型プラズマディスプレイをテ
レビジョン受像機として用いる場合、その画面は常に変
化しており、あるサブフィールドが発光するのか発光し
ないのかということも常に変化しているので、このよう
な用途に用いれば、プライミングパルスを減らして且
つ、確実なアドレスが行える。
【００７５】また、ＬＳＢは最も時間が短いので、例え
ＬＳＢが発光しないときでも、ＬＳＢで行った全面書き
込みによる荷電粒子が次のサブフィールドまで十分残っ
ており、ほぼ確実にアドレスが行われる。
【００７６】以上のように、維持放電期間が最も短いサ
ブフィールド（ＬＳＢ）は、維持放電期間に発光してい
る確率が最も高いので、その次のサブフィールドはプラ
イミングパルスを印加しなくても、プライミング効果が
十分ある確率が高く、アドレスに影響が少ないため、効
果的にプライミング回数を減らすことができ、コントラ
ストを向上させることが可能となる。
【００７７】実施の形態６．上記実施の形態５ではＬＳ
Ｂの発光する確率が１／２と高いことから、その次のサ
ブフィールドにプライミングパルスＰｐを印加しなくて
よい例について説明したが、２番目に維持放電期間が短
いサブフィールドも発光する確率が１／４と比較的高い
ので、上記実施の形態と同様の理由により、２番目に維
持放電期間が短いサブフィールドの次のサブフィールド
にはプライミングパルスＰｐを印加しなくてもほぼ確実
にアドレスが行われる。
【００７８】従って、ＬＳＢと２番目に維持放電期間が
短いサブフィールドの間に、１つ以上のサブフィールド
を置き、 ＬＳＢと２番目に維持放電期間が短いサブフ
ィールドをサブフィールドＡ、それらの次に実行される
サブフィールドをサブフィールドＢとすれば、さらに黒
表示の輝度を低くすることができ、実用上問題のないコ
ントラストとすることができる。
【００７９】実施の形態７．以下、本発明の他の実施の
形態を図について説明する。図１４は、本発明の実施の
形態のプラズマディスプレイパネルの駆動方法を示すも
ので、２５６階調表示の他の１フィールド内のサブフィ
ールドの構成を示す図である。本実施の形態ではＬＳＢ
を全面書き込みを行わないサブフィールドＢとしたもの
である。その他のサブフィールドについては、上記実施
の形態と同様、サブフィールドＡあるいはサブフィール
ドＢのいずれかである。
【００８０】ＬＳＢは１フィールド内で最も維持放電期
間の短いサブフィールドである。すなわち輝度が最も低
く、アドレスに失敗しても、表示画像に最も影響が少な
い。例えば、最大画面輝度２５６cd/ｍ2のプラズマディ
スプレイパネルであるとすると、ＬＳＢによる輝度分担
は１cd/ｍ2である。通常の画像表示では最大輝度を表示
することはまれであるから、例えば１００cd/ｍ2の輝度
を出したいとする。このとき、もしＬＳＢがアドレスに
失敗して発光しなかったとしても、１００−１＝９９cd
/ｍ2となるだけで、人の目ではほとんど認識できない。
従って、ＬＳＢにプライミング放電のないフィールドを
割り当てても、表示画像が大きく劣化することはなく、
コントラストを向上させることができる。
【００８１】上記実施の形態５、６から、ＬＳＢとその
次のサブフィールドを異なるサブフィールドの種類に設
定すれば、すなわちＬＳＢをサブフィールドＡとすれ
ば、次のサブフィールドをＢに、ＬＳＢをサブフィール
ドＢとすれば、次のサブフィールドをＡとすればよいこ
とがわかる。これにより、プライミングパルス数を減少
させることができる。また、同様に、２番目に維持放電
期間が短いサブフィールドとその次のサブフィールドを
異なるサブフィールドの種類に設定すればよい。
【００８２】実施の形態８．以下、本発明の一実施の形
態を図について説明する。図１５は、本発明の実施の形
態のプラズマディスプレイパネルの駆動方法を示すもの
で、２５６階調表示の他の１フィールド内のサブフィー
ルドの構成を示す図である。なお、本実施の形態ではリ
セット期間を全画面一斉に行う場合（実施の形態１、２
の例）について述べるが、プライミングパルスＰｐをラ
イン走査して行うリセット方法（実施の形態３の例）に
も適用できる。図において、サブフィールド番号“２n
（ｎ＝０〜７）”はサブフィールドの発光時間の比に対
応している。本実施の形態はＭＳＢを全面書き込みを行
うサブフィールドＡとしたものである。その他のサブフ
ィールドについては、先の実施の形態と同様、サブフィ
ールドＡあるいはサブフィールドＢのどちらであっても
よい。
【００８３】ＭＳＢは１フィールド内で最も維持放電期
間の長いサブフィールドである。このサブフィールドで
アドレスミスを生じると、表示画像に大きな影響が生じ
る。従って、ＭＳＢをサブフィールドＡとして、アドレ
スを確実に行うものである。
【００８４】以上のように、維持放電期間が最も長いサ
ブフィールド（ＭＳＢ）は、サブフィールドＡとし、そ
れ以外のフィールドは維持放電期間に応じて、プライミ
ングを減らせば、アドレスに影響を与えないようにし
て、効果的にプライミング回数を減らすことができ、コ
ントラストを向上させることが可能となる。
【００８５】実施の形態９．以下、本発明の他の実施の
形態を図について説明する。図１６は、本発明の実施の
形態のプラズマディスプレイパネルの駆動方法を示すも
ので、２５６階調表示の他の１フィールド内のサブフィ
ールドの構成を示す図である。図１７はプライミングを
行ってから、アドレスを行うまでの時間を変化させ、ア
ドレス電圧を調べたものである。プライミングは頻繁に
行えば行うほどよいが、プライミングの効果は図１７よ
り、１０ｍｓｅｃ程度までは十分有効であり、それ以内
であれば、プライミングなしで、アドレスできることが
分かる。従って、１フィールド（１６．７ｍｓｅｃ）に
２回プライミングを行えば、ほとんど問題なく、アドレ
スできることになる。これらを考慮したサブフィールド
の配列を、図１６に示す。
【００８６】アドレスミスが生じ、発光するはずの維持
放電が発光しなかったとき最も人の目に不良として影響
を感じさせるのがＭＳＢである。すなわち発光時間が長
いサブフィールドが発光しなかったとき、輝度が大きく
減少するからである。そこで、図のようにＭＳＢと２番
目に発光時間が長いサブフィールドをサブフィールドＡ
とし、残りのサブフィールドをサブフィールドＢとし、
ＭＳＢのプライミングから２6サブフィールドのプライ
ミングまでの時間と２6サブフィールドのプライミング
からＭＳＢのプライミングまでの時間の差を最小にした
サブフィールドの配列例である。このようにサブフィー
ルドを配列することによって、プライミング間隔を一定
にできる。また、サブフィールドによる階調表示を行っ
た場合に発生する疑似輪郭の防止にも役立つ。
【００８７】なお、本実施の形態のサブフィールドの配
列順序はアドレスパルスの幅や画面の走査ライン数によ
っても変化し、特にこの配列順序に限る物ではなく、Ｍ
ＳＢと２番目に維持放電期間が長いサブフィールドの相
互の時間の差が最小になるような配列であればよい。
【００８８】なお、上記実施の形態５乃至９においては
２５６階調表示の場合について述べたが、特にこれに限
るものではない。
【００８９】なお、上記実施の形態においては、図１で
代表されるような交流型プラズマディスプレイパネルの
例について説明したが、いずれの実施の形態もこれに限
定されるものではなく、第１の電極、第２の電極は平行
でなくてもよい。また、第３の電極を覆う誘電体や、第
３の電極と蛍光体との間に誘電体があってもよい。ま
た、白黒のディスプレイの場合は蛍光体がなくてもよい
ことは言うまでもない。
【００９０】
【発明の効果】以上のように、本発明の請求項１に係わ
るプラズマディスプレイパネルの駆動方法によれば、誘
電体で覆われた複数の第１の電極及び第２の電極と、前
記第１の電極及び第２の電極のうち少なくとも一方と直
交してセルを形成するように複数配設された第３の電極
とを備えたプラズマディスプレイパネルの駆動方法にお
いて、画像表示のためのフィールドが、前記第１の電極
及び前記第２の電極間で全セルに対して放電させる電圧
値とパルス幅を有したプライミングパルスを印加して、
全セルを放電させた後、前記第１及び第２の電極間の印
加電圧を０として前記誘電体上に蓄積した壁電荷を消去
する第１のリセット期間、前記第１の電極あるいは第２
の電極と前記第３の電極との間で放電させ、前記誘電体
上に壁電荷を蓄積し、書き込みを行うアドレス期間、及
び前記第１の電極及び第２の電極間に交流電圧を印加
し、上記誘電体上に蓄積した壁電荷を利用して維持放電
を行う維持放電期間を備えた第１のサブフィールドと、
前のサブフィールドで放電していたセルのみ放電させる
電圧値とパルス幅を有した消去パルスを印加して、前の
サブフィールドで放電していたセルのみ放電させた後、
上記第１及び第２の電極間の印加電圧を０として前記誘
電体上に蓄積した壁電荷を消去させる第２のリセット期
間、前記第１の電極あるいは第２の電極と前記第３の電
極との間で放電させ、前記誘電体上に壁電荷を蓄積し、
書き込みを行うアドレス期間、及び前記第１の電極及び
第２の電極間に交流電圧を印加し、上記誘電体上に蓄積
した壁電荷を利用して維持放電を行う維持放電期間を備
えた第２のサブフィールドとの少なくとも２種類のサブ
フィールドを備えたフィールドであるので、アドレス及
び維持放電の条件を変えることなくプライミングパルス
を減少させて駆動することができ、黒表示の輝度を低下
させてコントラストを向上させても、安定して動作し、
良好な画像表示が行える。
【００９１】本発明の請求項２に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項１において、
第１のサブフィールドのプライミングパルス及び第２の
サブフィールドの消去パルスは、それぞれプラズマディ
スプレイパネルの全セルに同時に印加されるので、全画
面同時にリセットを行うので、駆動方法が簡単となり低
コスト化できる。
【００９２】本発明の請求項３に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項１において、
第１のサブフィールドのプライミングパルスはプラズマ
ディスプレイパネルの行方向の線順次走査で印加される
ので、プライミングパルスの電圧値が低くても全面書き
込みを行うことができるので、プライミングパルスによ
る放電の発光を小さくでき、さらなる高コントラスト化
ができる。
【００９３】本発明の請求項４に係わるプラズマディス
プレイパネルの駆動方法によれば、誘電体で覆われた複
数の第１の電極及び第２の電極と、前記第１の電極及び
第２の電極のうち少なくとも一方と直交してセルを形成
するように複数配設された第３の電極とを備えたプラズ
マディスプレイパネルの駆動方法において、画像表示の
ためのフィールドが少なくとも、前記第１の電極及び前
記第２の電極間で全セルに対して放電させる電圧値とパ
ルス幅を有したプライミングパルスを印加して、全セル
を放電させた後、前記誘電体上に蓄積した壁電荷を消去
する第１のリセット期間、前記第１の電極あるいは第２
の電極と前記第３の電極との間で放電させ、前記誘電体
上に壁電荷を蓄積し、書き込みを行うアドレス期間、及
び前記第１の電極及び第２の電極間に交流電圧を印加
し、上記誘電体上に蓄積した壁電荷を利用して維持放電
を行う維持放電期間を備えた第１のサブフィールドを備
え、前記第１のサブフィールドが、前記プラズマディス
プレイパネルの１行置きあるいは数行置きに実行される
ので、プライミングパルス数が減少し、プライミングパ
ルスの放電による黒表示の画面輝度が２分の１あるいは
数分の１になり高コントラスト化が実現できる。
【００９４】本発明の請求項５に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項４において、
第１のサブフィールドの第１のリセット期間は、第１の
電極及び第２の電極間で全セルに対して放電させる電圧
値とパルス幅を有したプライミングパルスを印加して、
全セルを放電させた後、前記第１の電極及び第２の電極
間の印加電圧を０として、前記誘電体上に蓄積した壁電
荷を消去するリセット期間であり、画像表示のためのフ
ィールドがさらに、前のサブフィールドで放電していた
セルのみ放電させる電圧値とパルス幅を有した消去パル
スを印加して、前のサブフィールドで放電していたセル
のみ放電させた後、上記第１及び第２の電極間の印加電
圧を０として前記誘電体上に蓄積した壁電荷を消去させ
る第２のリセット期間、前記第１の電極あるいは第２の
電極と前記第３の電極との間で放電させ、前記誘電体上
に壁電荷を蓄積し、書き込みを行うアドレス期間、及び
前記第１の電極及び第２の電極間に交流電圧を印加し、
上記誘電体上に蓄積した壁電荷を利用して維持放電を行
う維持放電期間を備えた第２のサブフィールドを備え、
第１のサブフィールドが実行されていないセルには、第
２のサブフィールドを実行させるので、プライミングパ
ルスにより発生した荷電粒子が近傍ラインのセルにも広
がり、プライミングパルスが印加されなかったセルにも
プライミングの効果が及び、全画面にプライミング効果
が及び、確実にアドレスすることができ、良好な表示画
面を得ることができる。
【００９５】本発明の請求項６に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項４または５に
おいて、プラズマディスプレイパネルの第１の電極ある
いは第２の電極は、奇数行同士、偶数行同士で共通に接
続され、前記奇数行あるいは前記偶数行のうち一方は、
前記プライミングパルスを有する第１のサブフィールド
が少なくとも１回実行されるので、全画面にプライミン
グ効果がほぼ均一に及び、黒表示の輝度を低くしても確
実にアドレスが行える。
【００９６】本発明の請求項７に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項４または５に
おいて、プラズマディスプレイパネルの第１の電極ある
いは第２の電極は、奇数行同士、偶数行同士で共通に接
続され、前記プライミングパルスを有する第１のサブフ
ィールドが前記奇数行同士、偶数行同士で交互に実行さ
れるので、奇数行あるいは偶数行毎にプライミングパル
スが印加されるので、全画面にプライミング効果がほぼ
均一に及び、黒表示の輝度を低くしても確実にアドレス
が行える。
【００９７】本発明の請求項８に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項１、２、３、
５、６、７のいずれか１項において、プライミングパル
スはパルス幅が２μｓｅｃ以上の電圧パルスであり、消
去パルスはパルス幅が１．５μｓｅｃ以下の電圧パルス
であり、上記消去パルスの電圧値はプライミングパルス
の電圧値以下であるので、効率良く、安定にプライミン
グパルスを減少させて駆動することができ、黒表示の輝
度を低下させてコントラストを向上させても、良好な画
像表示が行える。
【００９８】本発明の請求項９に係わるプラズマディス
プレイパネルの駆動方法によれば、請求項８において、
消去パルスの電圧値は、維持期間において維持放電を行
うための維持パルスの電圧値以上であるので、効率良
く、安定にプライミングパルスを減少させて駆動するこ
とができ、黒表示の輝度を低下させてコントラストを向
上させても、良好な画像表示が行える。
【００９９】本発明の請求項１０に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項９におい
て、消去パルスの電圧値は自己消去放電が起こる電圧値
以上であるので、アドレス電圧を高くしなくても、確実
にアドレスが可能で、さらに、安定して動作し、良好な
画像表示が行える。
【０１００】本発明の請求項１１に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項８におい
て、消去パルスとプライミングパルスとは同一のスイッ
チング素子によるパルス発生手段で作られ、同じ電圧値
であるので、プライミングパルスと消去パルスを同一駆
動回路からの出力とし、制御信号によるパルス幅の制御
だけで両パルスを出力するので、プラズマディスプレイ
パネル装置を低コスト化でき、駆動方法が容易になる。
【０１０１】本発明の請求項１２に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項１または５
において、１フィールドは互いに維持放電期間の異なる
複数のサブフィールドで構成され、前記複数のサブフィ
ールドのうち、最も維持放電期間が短いサブフィールド
とその次に実行されるサブフィールドとを、第１及び第
２のサブフィールドのうち異なるサブフィールドとした
したので、維持放電期間が最も短いサブフィールドは、
維持放電期間に発光している確率が最も高いので、その
次のサブフィールドはプライミングパルスを印加しなく
ても、プライミング効果が十分ある確率が高く、アドレ
スに影響が少ないため、効果的にプライミング回数を減
らすことができる。また、最も維持放電期間が短いサブ
フィールドはアドレスミスが生じても目立たないので、
最も維持放電期間が短いサブフィールドにプライミング
パルスを与えなくても、その次のサブフィールドにプラ
イミングパルスを与えれば、表示画面に影響を与えず、
全面書き込みの回数を減らすことができる。
【０１０２】本発明の請求項１３に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項１２におい
て、最も維持放電期間が短いサブフィールドと２番目に
維持放電期間が短いサブフィールドとの間に少なくとも
１つのサブフィールドを設け、前記２番目に維持放電期
間が短いサブフィールドとその次に実行されるサブフィ
ールドとを、第１及び第２のサブフィールドのうち異な
るサブフィールドとしたので、維持放電期間が最も短い
サブフィールドと、２番目に短いサブフィールドの、そ
れぞれの次のサブフィールドの全面書き込みをなくすこ
とができるので実用上問題のないコントラストとするこ
とができる。
【０１０３】本発明の請求項１４に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項１、４、５
のいずれか１項において、１フィールドは互いに維持放
電期間の異なる複数のサブフィールドで構成され、前記
複数のサブフィールドのうち、最も維持放電期間が長い
サブフィールドをプライミングパルスを有する第１のサ
ブフィールドとしたので、最も維持放電期間が長いサブ
フィールドは全面書き込みが行われ、確実にアドレスさ
れ表示画面に影響を与えない。
【０１０４】本発明の請求項１５に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項１４におい
て、さらに、２番目に維持放電期間が長いサブフィール
ドをプライミングパルスを有する第１のサブフィールド
としたので、２番目に維持放電期間が長いサブフィール
ドは全面書き込みが行われ、アドレスの確実性がさらに
向上する。
【０１０５】本発明の請求項１６に係わるプラズマディ
スプレイパネルの駆動方法によれば、請求項１５におい
て、１フィールドは繰り返し連続して実行され、前記１
フィールドを構成する前記最も維持放電期間が長いサブ
フィールドと、２番目に維持放電期間が長いサブフィー
ルドとは、相互の時間間隔が最大になるように配置され
るので、確実にアドレスできる頻度で全面書き込みを行
い、黒表示の輝度を押さえるので、良好な画像が得られ
る。
【０１０６】本発明の請求項１７に係わるプラズマディ
スプレイによれば、誘電体で覆われた複数の第１の電極
及び第２の電極と、前記第１の電極及び第２の電極のう
ち少なくとも一方と直交してセルを形成するように複数
配設された第３の電極とを備えたパネルであって、前記
第１の電極及び第２の電極の０行目にそれぞれ配設され
たリセット電極とを備えたパネルと、前記第１の電極及
び第２の電極の０行目にそれぞれ配設されたリセット電
極に電圧を印加するリセット電極用駆動回路と、前記第
１の電極に電圧を印加する第１の電極用駆動回路と、前
記第２の電極に電圧を印加する第２の電極用駆動回路
と、前記第３の電極に電圧を印加する第３の電極用駆動
回路とを備えたので、リセット電極に与えたプライミン
グパルスにより発生した荷電粒子を、線順次走査で転送
するので、プライミングパルスの電圧値が低くても全面
書き込みを行うことができることにより、プライミング
パルスによる放電の発光を小さくでき、さらなる高コン
トラスト化ができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるプラズマディ
スプレイパネルの駆動方法が適用される面放電型交流型
プラズマディスプレイパネルのセルの一部断面図を示す
図である。
【図２】 この発明の実施の形態１によるプラズマディ
スプレイパネルの駆動方法を示す電圧波形（タイミング
チャート）である。
【図３】 この発明の消去パルスＥｐが消去パルスとし
て働くパルス幅と電圧値の範囲を示す図である。
【図４】 この発明の消去パルスＥｐによるリセットと
プライミングパルスＰｐによるリセット後のアドレスマ
ージンを比較する図である。
【図５】 この発明の実施の形態２によるプラズマディ
スプレイパネルの駆動方法を示す電圧波形である。
【図６】 この発明の実施の形態２によるプラズマディ
スプレイパネルの駆動方法が適用される面放電型交流型
プラズマディスプレイパネルの構成を示す図で、周辺回
路を含む図である。
【図７】 この発明の実施の形態３によるプラズマディ
スプレイパネルの駆動方法を示す電圧波形である。
【図８】 この発明の実施の形態３によるプラズマディ
スプレイパネルの駆動方法が適用される面放電型交流型
プラズマディスプレイパネルの構成を示す図で、周辺回
路を含む図である。
【図９】 この発明の実施の形態４によるプラズマディ
スプレイパネルの駆動方法を示す電圧波形である。
【図１０】 この発明の実施の形態４によるプラズマデ
ィスプレイパネルの駆動方法が適用される面放電型交流
型プラズマディスプレイパネルの構成を示す図で、周辺
回路を含む図である。
【図１１】 この発明の実施の形態４による別のプラズ
マディスプレイパネルの駆動方法を示す電圧波形であ
る。
【図１２】 この発明の実施の形態４による別のプラズ
マディスプレイパネルの駆動方法が適用される面放電型
交流型プラズマディスプレイパネルの構成を示す図で、
周辺回路を含む図である。
【図１３】 この発明の実施の形態５のプラズマディス
プレイパネルの駆動方法を用いた１フィールド内のサブ
フィールドの構成を示す図である。
【図１４】 この発明の実施の形態７のプラズマディス
プレイパネルの駆動方法を用いた１フィールド内のサブ
フィールドの構成を示す図である。
【図１５】 この発明の実施の形態８のプラズマディス
プレイパネルの駆動方法を用いた１フィールド内のサブ
フィールドの構成を示す図である。
【図１６】 この発明の実施の形態９のプラズマディス
プレイパネルの駆動方法を用いた１フィールド内のサブ
フィールドの構成を示す図である。
【図１７】 プライミングからアドレスまでの時間とア
ドレス電圧の関係を示す図である。
【図１８】 従来の面放電型プラズマディスプレイパネ
ルを示す一部斜視図である。
【図１９】 従来のプラズマディスプレイの階調表示方
法を示す１フィールド内の構成を示す図である。
【図２０】 第１の従来例であるプラズマディスプレイ
パネルの駆動方法を示す電圧波形である。
【図２１】 第２の従来例であるプラズマディスプレイ
パネルの駆動方法における１フィールド内の構成を示す
図である。
【図２２】 第２の従来例であるプラズマディスプレイ
パネルの駆動方法を示す電圧波形である。
【符号の説明】
１ プラズマディスプレイパネルのセル、 ２ 前面ガ
ラス基板、３ 背面ガラス基板、 ４ 第１の行電極
（Ｘ電極）、４ａ 第１の行用リセット電極、 ５ 第
２の行電極（Ｙ電極）、５ａ 第２の行用リセット電
極、 ６ 誘電体層、７ ＭｇＯ（酸化マグネシウ
ム）、 ８ 列電極（Ｗ電極）、９ 蛍光体層、
１０ 隔壁、１１ Ｘ側駆動回路、 １１ａ Ｘ側駆
動回路（奇数行用）、１１ｂ Ｘ側駆動回路（偶数行
用）、１２ Ｙ側駆動回路、 １３ Ｗ側駆動回路、１
４ リセット電極用駆動回路、Ｐｐ プライミングパル
ス（全面書き込みパルス）、Ｅｐ 消去パルス、Ａｐ
アドレスパルス、Ｓｐ 維持パルス、Ｓｃｐ スキャン
パルス、Ｖ１ 書き込み維持電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 原田 茂樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 狩野 雅夫 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 誘電体で覆われた複数の第１の電極及び
    第２の電極と、前記第１の電極及び第２の電極のうち少
    なくとも一方と直交してセルを形成するように複数配設
    された第３の電極とを備えたプラズマディスプレイパネ
    ルの駆動方法において、画像表示のためのフィールド
    が、前記第１の電極及び前記第２の電極間で全セルに対
    して放電させる電圧値とパルス幅を有したプライミング
    パルスを印加して、全セルを放電させた後、前記第１及
    び第２の電極間の印加電圧を０として前記誘電体上に蓄
    積した壁電荷を消去する第１のリセット期間、前記第１
    の電極あるいは第２の電極と前記第３の電極との間で放
    電させ、前記誘電体上に壁電荷を蓄積し、書き込みを行
    うアドレス期間、及び前記第１の電極及び第２の電極間
    に交流電圧を印加し、上記誘電体上に蓄積した壁電荷を
    利用して維持放電を行う維持放電期間を備えた第１のサ
    ブフィールドと、前のサブフィールドで放電していたセ
    ルのみ放電させる電圧値とパルス幅を有した消去パルス
    を印加して、前のサブフィールドで放電していたセルの
    み放電させた後、上記第１及び第２の電極間の印加電圧
    を０として前記誘電体上に蓄積した壁電荷を消去させる
    第２のリセット期間、前記第１の電極あるいは第２の電
    極と前記第３の電極との間で放電させ、前記誘電体上に
    壁電荷を蓄積し、書き込みを行うアドレス期間、及び前
    記第１の電極及び第２の電極間に交流電圧を印加し、上
    記誘電体上に蓄積した壁電荷を利用して維持放電を行う
    維持放電期間を備えた第２のサブフィールドとの少なく
    とも２種類のサブフィールドを備えたフィールドである
    ことを特徴とするプラズマディスプレイパネルの駆動方
    法。
  2. 【請求項２】 第１のサブフィールドのプライミングパ
    ルス及び第２のサブフィールドの消去パルスは、それぞ
    れプラズマディスプレイパネルの全セルに同時に印加さ
    れることを特徴とする請求項１に記載のプラズマディス
    プレイパネルの駆動方法。
  3. 【請求項３】 第１のサブフィールドのプライミングパ
    ルスはプラズマディスプレイパネルの行方向の線順次走
    査で印加されることを特徴とする請求項１に記載のプラ
    ズマディスプレイパネルの駆動方法。
  4. 【請求項４】 誘電体で覆われた複数の第１の電極及び
    第２の電極と、前記第１の電極及び第２の電極のうち少
    なくとも一方と直交してセルを形成するように複数配設
    された第３の電極とを備えたプラズマディスプレイパネ
    ルの駆動方法において、画像表示のためのフィールドが
    少なくとも、前記第１の電極及び前記第２の電極間で全
    セルに対して放電させる電圧値とパルス幅を有したプラ
    イミングパルスを印加して、全セルを放電させた後、前
    記誘電体上に蓄積した壁電荷を消去する第１のリセット
    期間、前記第１の電極あるいは第２の電極と前記第３の
    電極との間で放電させ、前記誘電体上に壁電荷を蓄積
    し、書き込みを行うアドレス期間、及び前記第１の電極
    及び第２の電極間に交流電圧を印加し、上記誘電体上に
    蓄積した壁電荷を利用して維持放電を行う維持放電期間
    を備えた第１のサブフィールドを備え、前記第１のサブ
    フィールドが、前記プラズマディスプレイパネルの１行
    置きあるいは数行置きに実行されることを特徴とするプ
    ラズマディスプレイパネルの駆動方法。
  5. 【請求項５】 第１のサブフィールドの第１のリセット
    期間は、第１の電極及び第２の電極間で全セルに対して
    放電させる電圧値とパルス幅を有したプライミングパル
    スを印加して、全セルを放電させた後、前記第１の電極
    及び第２の電極間の印加電圧を０として、前記誘電体上
    に蓄積した壁電荷を消去するリセット期間であり、画像
    表示のためのフィールドがさらに、前のサブフィールド
    で放電していたセルのみ放電させる電圧値とパルス幅を
    有した消去パルスを印加して、前のサブフィールドで放
    電していたセルのみ放電させた後、上記第１及び第２の
    電極間の印加電圧を０として前記誘電体上に蓄積した壁
    電荷を消去させる第２のリセット期間、前記第１の電極
    あるいは第２の電極と前記第３の電極との間で放電さ
    せ、前記誘電体上に壁電荷を蓄積し、書き込みを行うア
    ドレス期間、及び前記第１の電極及び第２の電極間に交
    流電圧を印加し、上記誘電体上に蓄積した壁電荷を利用
    して維持放電を行う維持放電期間を備えた第２のサブフ
    ィールドを備え、第１のサブフィールドが実行されてい
    ないセルには、第２のサブフィールドを実行させること
    を特徴とする請求項４に記載のプラズマディスプレイパ
    ネルの駆動方法。
  6. 【請求項６】 プラズマディスプレイパネルの第１の電
    極あるいは第２の電極は、奇数行同士、偶数行同士で共
    通に接続され、前記奇数行あるいは前記偶数行のうち一
    方は、前記プライミングパルスを有する第１のサブフィ
    ールドが少なくとも１回実行されることを特徴とする請
    求項４または５に記載のプラズマディスプレイパネルの
    駆動方法。
  7. 【請求項７】 プラズマディスプレイパネルの第１の電
    極あるいは第２の電極は、奇数行同士、偶数行同士で共
    通に接続され、前記プライミングパルスを有する第１の
    サブフィールドが前記奇数行同士、偶数行同士で交互に
    実行されることを特徴とする請求項４または５に記載の
    プラズマディスプレイパネルの駆動方法。
  8. 【請求項８】 プライミングパルスはパルス幅が２μｓ
    ｅｃ以上の電圧パルスであり、消去パルスはパルス幅が
    １．５μｓｅｃ以下の電圧パルスであり、上記消去パル
    スの電圧値はプライミングパルスの電圧値以下であるこ
    とを特徴とする請求項１、２、３、５、６、７のいずれ
    か１項に記載のプラズマディスプレイパネルの駆動方
    法。
  9. 【請求項９】 消去パルスの電圧値は、維持期間におい
    て維持放電を行うための維持パルスの電圧値以上である
    ことを特徴とする請求項８に記載のプラズマディスプレ
    イパネルの駆動方法。
  10. 【請求項１０】 消去パルスの電圧値は自己消去放電が
    起こる電圧値以上であることを特徴とする請求項９に記
    載のプラズマディスプレイパネルの駆動方法。
  11. 【請求項１１】 消去パルスとプライミングパルスとは
    同一のスイッチング素子によるパルス発生手段で作ら
    れ、同じ電圧値であることを特徴とする請求項８に記載
    のプラズマディスプレイパネルの駆動方法。
  12. 【請求項１２】 １フィールドは互いに維持放電期間の
    異なる複数のサブフィールドで構成され、前記複数のサ
    ブフィールドのうち、最も維持放電期間が短いサブフィ
    ールドとその次に実行されるサブフィールドとを、第１
    及び第２のサブフィールドのうち異なるサブフィールド
    としたことを特徴とする請求項１または５に記載のプラ
    ズマディスプレイパネルの駆動方法。
  13. 【請求項１３】 最も維持放電期間が短いサブフィール
    ドと２番目に維持放電期間が短いサブフィールドとの間
    に少なくとも１つのサブフィールドを設け、前記２番目
    に維持放電期間が短いサブフィールドとその次に実行さ
    れるサブフィールドとを、第１及び第２のサブフィール
    ドのうち異なるサブフィールドとしたことを特徴とする
    請求項１２に記載のプラズマディスプレイパネルの駆動
    方法。
  14. 【請求項１４】 １フィールドは互いに維持放電期間の
    異なる複数のサブフィールドで構成され、前記複数のサ
    ブフィールドのうち、最も維持放電期間が長いサブフィ
    ールドをプライミングパルスを有する第１のサブフィー
    ルドとしたことを特徴とする請求項１、４、５のいずれ
    か１項に記載のプラズマディスプレイパネルの駆動方
    法。
  15. 【請求項１５】 さらに、２番目に維持放電期間が長い
    サブフィールドをプライミングパルスを有する第１のサ
    ブフィールドとしたことを特徴とする請求項１４に記載
    のプラズマディスプレイパネルの駆動方法。
  16. 【請求項１６】 １フィールドは繰り返し連続して実行
    され、前記１フィールドを構成する前記最も維持放電期
    間が長いサブフィールドと、２番目に維持放電期間が長
    いサブフィールドとは、相互の時間間隔が最大になるよ
    うに配置されることを特徴とする請求項第１５に記載の
    プラズマディスプレイパネルの駆動方法。
  17. 【請求項１７】 誘電体で覆われた複数の第１の電極及
    び第２の電極と、前記第１の電極及び第２の電極のうち
    少なくとも一方と直交してセルを形成するように複数配
    設された第３の電極とを備えたパネルであって、前記第
    １の電極及び第２の電極の０行目にそれぞれ配設された
    リセット電極とを備えたパネルと、前記第１の電極及び
    第２の電極の０行目にそれぞれ配設されたリセット電極
    に電圧を印加するリセット電極用駆動回路と、前記第１
    の電極に電圧を印加する第１の電極用駆動回路と、前記
    第２の電極に電圧を印加する第２の電極用駆動回路と、
    前記第３の電極に電圧を印加する第３の電極用駆動回路
    とを備えたことを特徴とするプラズマディスプレイ。
JP15701396A 1996-06-18 1996-06-18 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ Expired - Fee Related JP3704813B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP15701396A JP3704813B2 (ja) 1996-06-18 1996-06-18 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US08/782,917 US5854540A (en) 1996-06-18 1997-01-13 Plasma display panel driving method and plasma display panel device therefor
KR1019970000931A KR100314331B1 (ko) 1996-06-18 1997-01-15 플라즈마디스플레이패널의구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15701396A JP3704813B2 (ja) 1996-06-18 1996-06-18 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Publications (2)

Publication Number Publication Date
JPH103281A true JPH103281A (ja) 1998-01-06
JP3704813B2 JP3704813B2 (ja) 2005-10-12

Family

ID=15640280

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15701396A Expired - Fee Related JP3704813B2 (ja) 1996-06-18 1996-06-18 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Country Status (3)

Country Link
US (1) US5854540A (ja)
JP (1) JP3704813B2 (ja)
KR (1) KR100314331B1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939391A1 (en) * 1998-02-25 1999-09-01 Nec Corporation Method for driving plasma display panel
KR20000034677A (ko) * 1998-11-30 2000-06-26 김영남 플라즈마 표시패널 구동방법
WO2002101706A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel display and its driving method
US6525701B1 (en) 1998-07-31 2003-02-25 Lg Electronics Inc. Method for driving plasma display panel
WO2004086342A1 (ja) * 2003-03-24 2004-10-07 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法
US6836261B1 (en) * 1999-04-21 2004-12-28 Fujitsu Limited Plasma display driving method and apparatus
JP2005505786A (ja) * 2001-05-30 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示パネルの駆動方法及び駆動装置
KR100496282B1 (ko) * 2000-02-08 2005-06-17 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동방법
JP2005301013A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR100563404B1 (ko) * 1998-06-30 2006-03-23 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 패널 구동 방법
KR100571205B1 (ko) * 1999-04-19 2006-04-17 엘지전자 주식회사 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
JP2006293112A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006293113A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006293206A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100643748B1 (ko) 2004-03-08 2006-11-10 파이오니아 가부시키가이샤 표시패널유닛을 구동하기 위한 방법 및 장치
WO2007000802A1 (ja) * 2005-06-27 2007-01-04 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
JP2007218963A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007249176A (ja) * 2006-02-14 2007-09-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100852569B1 (ko) * 2000-10-05 2008-08-18 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법
US7468713B2 (en) 2002-12-13 2008-12-23 Panasonic Corporation Plasma display panel drive method
US7583240B2 (en) 2004-01-28 2009-09-01 Panasonic Corporation Method of driving plasma display panel
WO2010116696A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2009101784A1 (ja) * 2008-02-14 2011-06-09 パナソニック株式会社 プラズマディスプレイ装置とその駆動方法

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580027B2 (ja) * 1996-06-06 2004-10-20 株式会社日立製作所 プラズマディスプレイ装置
JP3503727B2 (ja) * 1996-09-06 2004-03-08 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3524323B2 (ja) * 1996-10-04 2004-05-10 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
SG64446A1 (en) * 1996-10-08 1999-04-27 Hitachi Ltd Plasma display driving apparatus of plasma display panel and driving method thereof
JPH10247075A (ja) * 1996-11-30 1998-09-14 Lg Electron Inc ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）駆動方法
JP3767644B2 (ja) * 1997-01-21 2006-04-19 株式会社日立プラズマパテントライセンシング プラズマディスプレイ装置およびその駆動方法
JP3221341B2 (ja) * 1997-01-27 2001-10-22 富士通株式会社 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
JP3033546B2 (ja) * 1997-01-28 2000-04-17 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JPH10247456A (ja) * 1997-03-03 1998-09-14 Fujitsu Ltd プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法
US6020687A (en) * 1997-03-18 2000-02-01 Fujitsu Limited Method for driving a plasma display panel
JP3703247B2 (ja) * 1997-03-31 2005-10-05 三菱電機株式会社 プラズマディスプレイ装置及びプラズマディスプレイ駆動方法
US6160530A (en) * 1997-04-02 2000-12-12 Nec Corporation Method and device for driving a plasma display panel
JPH10282896A (ja) * 1997-04-07 1998-10-23 Mitsubishi Electric Corp 表示装置
JP3710592B2 (ja) * 1997-04-24 2005-10-26 三菱電機株式会社 プラズマディスプレイの駆動方法
JP3559143B2 (ja) * 1997-04-25 2004-08-25 パイオニア株式会社 マトリクス型表示装置
JP3633761B2 (ja) * 1997-04-30 2005-03-30 パイオニア株式会社 プラズマディスプレイパネルの駆動装置
KR100515821B1 (ko) * 1997-05-20 2005-12-05 삼성에스디아이 주식회사 플라즈마 방전 표시 소자 및 그 구동 방법
JP3750889B2 (ja) * 1997-07-02 2006-03-01 パイオニア株式会社 ディスプレイパネルの中間調表示方法
JP3573968B2 (ja) 1997-07-15 2004-10-06 富士通株式会社 プラズマディスプレイの駆動方法及び駆動装置
KR100441105B1 (ko) * 1997-07-16 2004-09-18 엘지전자 주식회사 3전극 면방전 플라즈마 디스플레이 패널의 구동방법
JP3526179B2 (ja) * 1997-07-29 2004-05-10 パイオニア株式会社 プラズマディスプレイ装置
DE69839542D1 (de) * 1997-08-07 2008-07-10 Hitachi Ltd Farbbildanzeigeeinrichtung und -verfahren
US6741227B2 (en) 1997-08-07 2004-05-25 Hitachi, Ltd. Color image display apparatus and method
JP3331918B2 (ja) * 1997-08-27 2002-10-07 日本電気株式会社 放電表示パネルの駆動方法
JPH1185098A (ja) * 1997-09-01 1999-03-30 Fujitsu Ltd プラズマ表示装置
FR2769115B1 (fr) * 1997-09-30 1999-12-03 Thomson Tubes Electroniques Procede de commande d'un panneau de visualisation alternatif integrant une ionisation
JP3511457B2 (ja) * 1997-12-05 2004-03-29 富士通株式会社 Ｐｄｐの駆動方法
JP2994633B2 (ja) 1997-12-10 1999-12-27 松下電器産業株式会社 疑似輪郭ノイズ検出装置およびそれを用いた表示装置
JP3039500B2 (ja) * 1998-01-13 2000-05-08 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US6335728B1 (en) * 1998-03-31 2002-01-01 Pioneer Corporation Display panel driving apparatus
KR100286823B1 (ko) 1998-06-27 2001-04-16 구자홍 플라즈마 디스플레이 패널 구동 방법
US6473061B1 (en) 1998-06-27 2002-10-29 Lg Electronics Inc. Plasma display panel drive method and apparatus
JP2000047635A (ja) * 1998-07-29 2000-02-18 Pioneer Electron Corp プラズマディスプレイ装置の駆動方法
KR100388901B1 (ko) * 1998-07-29 2003-08-19 삼성에스디아이 주식회사 플라즈마 표시 패널의 리셋팅 방법
US6597334B1 (en) * 1998-08-19 2003-07-22 Nec Corporation Driving method of plasma display panel
JP2000089720A (ja) * 1998-09-10 2000-03-31 Fujitsu Ltd プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
KR100289534B1 (ko) 1998-09-16 2001-05-02 김순택 플라즈마표시패널의계조표시방법및장치
JP3630290B2 (ja) * 1998-09-28 2005-03-16 パイオニアプラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ
JP2000112430A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
DE19856436A1 (de) * 1998-12-08 2000-06-15 Thomson Brandt Gmbh Verfahren zum Ansteuern eines Plasmabildschirms
EP1022713A3 (en) * 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Industrial Co Ltd Driving method for AC plasma display panel
JP2000305521A (ja) * 1999-04-16 2000-11-02 Matsushita Electric Ind Co Ltd 表示装置の駆動方法及び表示装置
JP3630584B2 (ja) * 1999-04-28 2005-03-16 パイオニア株式会社 ディスプレイパネルの駆動方法
JP3468284B2 (ja) * 1999-06-15 2003-11-17 日本電気株式会社 プラズマディスプレイパネルの駆動方法
KR100319098B1 (ko) * 1999-06-28 2001-12-29 김순택 자동 전력 제어가 가능한 플라즈마 표시패널의 구동방법 및 장치
KR100297700B1 (ko) * 1999-06-28 2001-11-01 김순택 플라즈마 표시 패널의 구동방법
JP4484276B2 (ja) * 1999-09-17 2010-06-16 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置およびその表示方法
JP3730826B2 (ja) * 1999-10-12 2006-01-05 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3560143B2 (ja) * 2000-02-28 2004-09-02 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
US7075239B2 (en) * 2000-03-14 2006-07-11 Lg Electronics Inc. Method and apparatus for driving plasma display panel using selective write and selective erase
US6653795B2 (en) * 2000-03-14 2003-11-25 Lg Electronics Inc. Method and apparatus for driving plasma display panel using selective writing and selective erasure
JP2001272948A (ja) * 2000-03-23 2001-10-05 Nec Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP3741416B2 (ja) * 2000-04-11 2006-02-01 パイオニア株式会社 ディスプレイパネルの駆動方法
JP3736672B2 (ja) * 2000-05-25 2006-01-18 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP4229577B2 (ja) * 2000-06-28 2009-02-25 パイオニア株式会社 Ａｃ型プラズマディスプレイ駆動方法
JP3620434B2 (ja) * 2000-07-26 2005-02-16 株式会社日立製作所 情報処理システム
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
JP2002132207A (ja) * 2000-10-26 2002-05-09 Nec Corp プラズマディスプレイパネルの駆動方法
KR100377401B1 (ko) * 2000-11-14 2003-03-26 삼성에스디아이 주식회사 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법
KR100373534B1 (ko) * 2001-01-06 2003-02-25 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4902068B2 (ja) * 2001-08-08 2012-03-21 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR100452688B1 (ko) * 2001-10-10 2004-10-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
DE10160841B4 (de) * 2001-12-12 2005-10-06 Grundig Multimedia B.V. Verfahren und Vorrichtung zur Kompensation der unterschiedlichen Anstiegs- und Abfallzeiten der Leuchtstoffe in einem Plasmadisplay
JP4271902B2 (ja) * 2002-05-27 2009-06-03 株式会社日立製作所 プラズマディスプレイパネル及びそれを用いた画像表示装置
KR100484647B1 (ko) * 2002-11-11 2005-04-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100489276B1 (ko) * 2003-01-16 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100508921B1 (ko) * 2003-04-29 2005-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005043682A (ja) * 2003-07-22 2005-02-17 Nec Plasma Display Corp プラズマ表示装置及びその駆動方法
KR100522699B1 (ko) * 2003-10-08 2005-10-19 삼성에스디아이 주식회사 유지기간을 위한 패널구동방법 및 디스플레이 패널
KR100608886B1 (ko) * 2003-12-31 2006-08-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP3988728B2 (ja) * 2004-01-28 2007-10-10 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
KR100536531B1 (ko) * 2004-05-31 2005-12-14 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
KR20050120204A (ko) * 2004-06-18 2005-12-22 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법
JP2006251624A (ja) * 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
KR100784510B1 (ko) * 2005-12-30 2007-12-11 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
JP4828994B2 (ja) * 2006-04-13 2011-11-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
JP4248572B2 (ja) * 2006-09-12 2009-04-02 日立プラズマディスプレイ株式会社 ガス放電表示装置
KR100816202B1 (ko) * 2006-11-27 2008-03-21 삼성에스디아이 주식회사 플라즈마 디스플레이 장치 및 그 구동 방법
JP5222539B2 (ja) * 2007-11-26 2013-06-26 花王株式会社 立体複合シートの製造装置
KR20090058822A (ko) * 2007-12-05 2009-06-10 삼성전자주식회사 삼차원 영상에 대한 디스플레이 장치 및 디스플레이 방법
KR20090095301A (ko) * 2008-03-05 2009-09-09 삼성에스디아이 주식회사 평판 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5247288A (en) * 1989-11-06 1993-09-21 Board Of Trustees Of University Of Illinois High speed addressing method and apparatus for independent sustain and address plasma display panel
US5250936A (en) * 1990-04-23 1993-10-05 Board Of Trustees Of The University Of Illinois Method for driving an independent sustain and address plasma display panel to prevent errant pixel erasures
FR2662292B1 (fr) * 1990-05-15 1992-07-24 Thomson Tubes Electroniques Procede de reglage de la luminosite d'ecrans de visualisation.
EP0508053B1 (en) * 1991-02-05 1997-07-23 Matsushita Electronics Corporation A plasma display panel and a method for driving the same
EP1231590A3 (en) * 1991-12-20 2003-08-06 Fujitsu Limited Circuit for driving display panel
JP2756053B2 (ja) * 1992-05-11 1998-05-25 富士通株式会社 交流駆動型プラズマディスプレイパネル駆動方法
JP2639311B2 (ja) * 1993-08-09 1997-08-13 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP3430593B2 (ja) * 1993-11-15 2003-07-28 株式会社富士通ゼネラル ディスプレイ装置の駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3442852B2 (ja) * 1994-04-18 2003-09-02 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3231569B2 (ja) * 1995-02-13 2001-11-26 日本電気株式会社 プラズマディスプレイパネルの駆動方法および駆動装置
JP3265904B2 (ja) * 1995-04-06 2002-03-18 富士通株式会社 フラット・ディスプレイ・パネルの駆動方法

Cited By (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0939391A1 (en) * 1998-02-25 1999-09-01 Nec Corporation Method for driving plasma display panel
EP0969446B1 (en) * 1998-06-30 2008-12-24 Hitachi Plasma Patent Licensing Co., Ltd. Method of driving a plasma display panel
KR100563404B1 (ko) * 1998-06-30 2006-03-23 가부시끼가이샤 히다치 세이사꾸쇼 플라즈마 디스플레이 패널 구동 방법
US6525701B1 (en) 1998-07-31 2003-02-25 Lg Electronics Inc. Method for driving plasma display panel
KR20000034677A (ko) * 1998-11-30 2000-06-26 김영남 플라즈마 표시패널 구동방법
KR100571205B1 (ko) * 1999-04-19 2006-04-17 엘지전자 주식회사 고주파를 이용한 플라즈마 디스플레이 패널의 구동방법
US6836261B1 (en) * 1999-04-21 2004-12-28 Fujitsu Limited Plasma display driving method and apparatus
KR100496282B1 (ko) * 2000-02-08 2005-06-17 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동방법
KR100852569B1 (ko) * 2000-10-05 2008-08-18 히다찌 플라즈마 디스플레이 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법
JP2005505786A (ja) * 2001-05-30 2005-02-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ 表示パネルの駆動方法及び駆動装置
WO2002101706A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display panel display and its driving method
CN100346376C (zh) * 2001-06-12 2007-10-31 松下电器产业株式会社 等离子显示装置及其驱动方法
US7138966B2 (en) 2001-06-12 2006-11-21 Matsushita Electric Industrial Co., Ltd. Plasma display panel display and its driving method
US7468713B2 (en) 2002-12-13 2008-12-23 Panasonic Corporation Plasma display panel drive method
WO2004086342A1 (ja) * 2003-03-24 2004-10-07 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法
CN100392705C (zh) * 2003-03-24 2008-06-04 松下电器产业株式会社 等离子体显示屏的驱动方法
US7342558B2 (en) 2003-03-24 2008-03-11 Matsushita Electric Industrial Co., Ltd. Plasma display panel drive method
US7583240B2 (en) 2004-01-28 2009-09-01 Panasonic Corporation Method of driving plasma display panel
KR100643748B1 (ko) 2004-03-08 2006-11-10 파이오니아 가부시키가이샤 표시패널유닛을 구동하기 위한 방법 및 장치
JP2005301013A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2006293113A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006293112A (ja) * 2005-04-13 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100805502B1 (ko) 2005-04-13 2008-02-20 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
WO2006112346A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100833405B1 (ko) * 2005-04-13 2008-05-28 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마디스플레이 장치
WO2006112345A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2006293206A (ja) * 2005-04-14 2006-10-26 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2007000802A1 (ja) * 2005-06-27 2007-01-04 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイ装置
JP2007249176A (ja) * 2006-02-14 2007-09-27 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2007218963A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2009101784A1 (ja) * 2008-02-14 2011-06-09 パナソニック株式会社 プラズマディスプレイ装置とその駆動方法
US8184115B2 (en) 2008-02-14 2012-05-22 Panasonic Corporation Plasma display device and method for driving the same
JP5152183B2 (ja) * 2008-02-14 2013-02-27 パナソニック株式会社 プラズマディスプレイ装置とその駆動方法
WO2010116696A1 (ja) * 2009-04-08 2010-10-14 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010243883A (ja) * 2009-04-08 2010-10-28 Panasonic Corp プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
US5854540A (en) 1998-12-29
JP3704813B2 (ja) 2005-10-12
KR980004289A (ko) 1998-03-30
KR100314331B1 (ko) 2001-12-28

Similar Documents

Publication Publication Date Title
JP3704813B2 (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US6020687A (en) Method for driving a plasma display panel
US6292159B1 (en) Method for driving plasma display panel
JP3573968B2 (ja) プラズマディスプレイの駆動方法及び駆動装置
US6054970A (en) Method for driving an ac-driven PDP
JP3792323B2 (ja) プラズマディスプレイパネルの駆動方法
JP2003345292A (ja) プラズマディスプレイパネルの駆動方法
JPH09311661A (ja) プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置
JP2004191530A (ja) プラズマディスプレイパネルの駆動方法
JP4422350B2 (ja) プラズマディスプレイパネルおよびその駆動方法
JPH11338414A (ja) プラズマディスプレイパネル駆動方法および駆動装置
JPH11149274A (ja) プラズマディスプレイパネルおよびその駆動方法
KR20010010938A (ko) 플라즈마 디스플레이 패널 및 이 패널의 구동 방법과 장치
JP2001013910A (ja) プラズマディスプレイパネルの駆動方法
JPH1165523A (ja) プラズマディスプレイパネルの駆動方法
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
JPH1145070A (ja) プラズマディスプレイパネルおよびその駆動方法
JPH1165522A (ja) プラズマディスプレイパネルの駆動方法
JP2003271090A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2765154B2 (ja) プラズマディスプレイパネルの駆動方法
JPH11143422A (ja) プラズマディスプレイパネルの駆動方法
JP3442852B2 (ja) プラズマディスプレイパネルの駆動方法
JP4240160B2 (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
JP2000242231A (ja) 交流型プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
JP2002351397A (ja) プラズマディスプレイパネルおよびその駆動方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040618

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050415

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080805

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090805

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees