JPH10334603A - Analog monitor circuit - Google Patents
Analog monitor circuitInfo
- Publication number
- JPH10334603A JPH10334603A JP14532697A JP14532697A JPH10334603A JP H10334603 A JPH10334603 A JP H10334603A JP 14532697 A JP14532697 A JP 14532697A JP 14532697 A JP14532697 A JP 14532697A JP H10334603 A JPH10334603 A JP H10334603A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- bias
- amplifier
- single output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、例えばFDD(フ
ロッピィ・ディスク・ドライブ)のリード/ライトアン
プ回路のリード系に適用可能なアナログモニタ回路に関
するものである。[0001] 1. Field of the Invention [0002] The present invention relates to an analog monitor circuit applicable to a read system of a read / write amplifier circuit of, for example, an FDD (floppy disk drive).
【0002】[0002]
【従来の技術】図2には、一般的なFDDのリード/ラ
イトアンプ回路のリード系40のブロック構成を示す。2. Description of the Related Art FIG. 2 shows a block configuration of a read system 40 of a general FDD read / write amplifier circuit.
【0003】この図2において、例えばフロッピィ・デ
ィスクから信号を読み出す再生ヘッドである交流信号発
生源31にて発生された信号(再生信号)は、入力端子
33及び34を介して初段のアンプ50に入力される。
この初段のアンプ50は、微小信号である再生信号を扱
うため、差動アンプ形式をとる。このアンプ50の出力
は、シングル出力化され、次段のフィルタ52へ入力さ
れる。なお、ここで、アンプ50の出力をあえてシング
ル出力化するのは、差動のフィルタ形式により回路規模
が小さくなるためである。フィルタ52の出力は、所定
のロジック回路53にて論理演算された後、出力データ
として出力端子38から出力される。In FIG. 2, a signal (reproduced signal) generated by an AC signal generating source 31 which is a reproducing head for reading a signal from a floppy disk, for example, is supplied to an initial amplifier 50 via input terminals 33 and 34. Is entered.
The first-stage amplifier 50 takes a differential amplifier type in order to handle a reproduced signal that is a minute signal. The output of the amplifier 50 is converted into a single output and input to the filter 52 at the next stage. Here, the reason why the output of the amplifier 50 is intentionally made to be a single output is that the circuit scale is reduced by the differential filter format. The output of the filter 52 is output from the output terminal 38 as output data after a logical operation is performed by a predetermined logic circuit 53.
【0004】ここで、上記フィルタ52内ではシングル
信号を扱うものの、既にアンプ50にて増幅済みである
こと、また、アンプ50と同じ基準DCバイアスを用い
ることで実質的には差動をとっているため、いわゆるP
SRR(power supply rejection ratio)の悪化は基本
的に生じない。Here, although a single signal is handled in the filter 52, the signal is already amplified by the amplifier 50, and the differential is substantially obtained by using the same reference DC bias as the amplifier 50. Because, so-called P
Deterioration of power supply rejection ratio (SRR) basically does not occur.
【0005】このような形式の回路でアンプ50の出力
をモニタする場合、上記アンプ50の出力は、モニタ出
力生成用のアンプ51にて2本のモニタ出力となされ、
これがモニタ出力端子36、37から取り出される。When the output of the amplifier 50 is monitored by such a circuit, the output of the amplifier 50 is converted into two monitor outputs by a monitor output generating amplifier 51.
This is taken out from the monitor output terminals 36 and 37.
【0006】上記モニタ出力を生成するモニタ回路の構
成は、通常、外来ノイズのキャンセルのため、図3、図
4に示すような差動方式をとるようになされている。な
お、図3、図4の各構成要素において、図2と対応する
ものには、図2と同じ指示符号を付してその説明につい
ては省略する。The configuration of the monitor circuit for generating the monitor output is usually of a differential type as shown in FIGS. 3 and 4 for canceling external noise. 3 and 4 corresponding to those in FIG. 2 are denoted by the same reference numerals as those in FIG. 2, and descriptions thereof will be omitted.
【0007】図3及び図4において、アンプ60と61
は図2のアンプ50と対応し、アンプ61の出力がシン
グル出力となっている。また、上記アンプ61の出力端
子は、抵抗Rを介して端子35と接続され、この端子3
5は前記図2のフィルタ52に接続されている。In FIGS. 3 and 4, amplifiers 60 and 61 are shown.
Corresponds to the amplifier 50 of FIG. 2, and the output of the amplifier 61 is a single output. The output terminal of the amplifier 61 is connected to the terminal 35 via a resistor R.
5 is connected to the filter 52 of FIG.
【0008】図3の例では、アンプ61の出力端子が差
動アンプ62の非反転入力端子に接続され、また、差動
アンプ62の反転入力端子には基準DCバイアスVR’
が印加されている。差動アンプ62では、アンプ61の
出力信号と基準DCバイアスVR’との差動をとって再
び差動出力化して、上記モニタ出力を生成している。な
お、上記基準DCバイアスVR’は、バイアスの最適化
のため、通常、1/2Vcc等のVcc依存性バイアス
VRを基準として生成されている。この回路では、同じ
抵抗値rの分圧抵抗とオペアンプ65とトランジスタT
rとによって、上記基準DCバイアスVR’が上記Vc
c依存性バイアスVRから生成されている。In the example of FIG. 3, the output terminal of the amplifier 61 is connected to the non-inverting input terminal of the differential amplifier 62, and the inverting input terminal of the differential amplifier 62 has a reference DC bias V R '.
Is applied. In the differential amplifier 62, a difference between the output signal of the amplifier 61 and the reference DC bias V R ′ is obtained, and the differential output is made again to generate the monitor output. The reference DC bias V R ′ is usually generated based on a Vcc-dependent bias V R such as V Vcc for optimization of the bias. In this circuit, a voltage dividing resistor having the same resistance value r, an operational amplifier 65, and a transistor T
r, the reference DC bias V R ′ becomes Vc
It is generated from the c-dependent bias V R.
【0009】一方、図4の例では、アンプ61の出力信
号と上記基準DCバイアスVR’の2本の信号を出力す
るようにしており、一種の差動出力化を行い、モニタ出
力としている。この図4の場合も、図3と同様に、基準
DCバイアスVR’は、Vcc依存性バイアスVRを基準
として生成されている。On the other hand, in the example of FIG. 4, two signals of the output signal of the amplifier 61 and the above-mentioned reference DC bias V R ′ are output, and a kind of differential output is performed to provide a monitor output. . In the case of FIG. 4, similarly to FIG. 3, the reference DC bias V R 'is generated based on the Vcc dependent bias V R.
【0010】[0010]
【発明が解決しようとする課題】上記図3、図4の何れ
の方法についても、PSRR等の外部ノイズに対して強
い差動出力方式であるが、上記回路を構成するIC(集
積回路)の上記モニタ出力用のピンは最低2本必要とな
る。The method of FIGS. 3 and 4 is a differential output method which is strong against external noise such as PSRR. At least two pins for monitor output are required.
【0011】しかし、現在、ICは大規模化による多ピ
ン化が進む一方で、コストの削減のためのピン数削減が
必要となっており、したがって当該ピン数削減のために
も上記モニタ出力用のピン数を減らすことが望まれる。However, at present, while the number of pins has been increased due to the increase in the scale of the IC, it is necessary to reduce the number of pins for cost reduction. It is desired to reduce the number of pins.
【0012】そこで、本発明はこのような状況に鑑みて
なされたものであり、ピン数削減が可能なアナログモニ
タ回路を提供することを目的とする。The present invention has been made in view of such circumstances, and has as its object to provide an analog monitor circuit capable of reducing the number of pins.
【0013】[0013]
【課題を解決するための手段】本発明は、交流信号発生
源からの信号を差動増幅した後にシングル出力化し、こ
のシングル出力と基準DCバイアスとの差動をとってさ
らにシングル出力化し、そのシングル出力の信号電流を
グランド基準のバイアス上で負荷抵抗を用いて電圧変換
し、当該電圧変換後の出力信号をグランドとの差動とし
てモニタ出力することにより、上述した課題を解決す
る。According to the present invention, a signal from an AC signal source is differentially amplified and then converted to a single output, and the single output and the reference DC bias are differentially converted to a single output. The above-described problem is solved by converting a single output signal current into a voltage using a load resistance on a ground-referenced bias, and monitoring and outputting the output signal after the voltage conversion as a differential with respect to the ground.
【0014】すなわち、本発明において、信号と基準D
Cバイアスとの差動をとることで、コモンモードのノイ
ズ分を除去した信号電流が得られ、さらにこの信号電流
をグランド基準のバイアス上で負荷抵抗を用いて電圧変
換することで、コモンモードのノイズ分を除去した信号
電圧が得られる。この信号電圧の信号とグランドとの差
動をとることでシングル出力のモニタ出力を得るように
している。これにより、本来の差動信号のPSRRを悪
化させることなく、モニタ出力をシングル出力化でき
る。That is, in the present invention, the signal and the reference D
By taking the differential with the C bias, a signal current from which the common mode noise component has been removed can be obtained. Further, the signal current is converted into a voltage using a load resistor on a ground-based bias, so that the common mode noise is reduced. A signal voltage from which noise has been removed can be obtained. By taking the difference between the signal of this signal voltage and the ground, a single output monitor output is obtained. This makes it possible to make the monitor output a single output without deteriorating the PSRR of the original differential signal.
【0015】[0015]
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しながら説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Preferred embodiments of the present invention will be described below with reference to the drawings.
【0016】本発明の実施の形態のアナログモニタ回路
は、例えば前記図2に示したようなFDD(フロッピィ
・ディスク・ドライブ)のリード/ライトアンプ回路の
リード系40に適用可能なものであり、そのような形式
の回路でアンプの出力をモニタする場合のモニタ出力を
生成するものである。本実施の形態のモニタ回路では、
モニタ出力について、PSRR(power supply rejecti
on ratio)等を考慮しながら、シングル出力化し、ピン
数の削減を可能にしている。The analog monitor circuit according to the embodiment of the present invention is applicable to, for example, a read system 40 of a read / write amplifier circuit of an FDD (floppy disk drive) as shown in FIG. The monitor output is generated when the output of the amplifier is monitored by such a type of circuit. In the monitor circuit of the present embodiment,
About monitor output, PSRR (power supply rejecti
On-ratio) etc., it is possible to reduce the number of pins by using a single output.
【0017】ここで、前記従来技術で述べた差動出力を
シングル出力するには、例えば、単純に信号の片方のみ
取り出せばよい。しかし、前記従来技術の構成では、モ
ニタ出力が内部のバイアスVRを基準として生成されて
いるため、外部グランド基準等の別の基準電位を元に見
ると、どうしても電源リップル等のコモンモードのノイ
ズ分が除去できず、PSRR等の悪化を招く。Here, in order to output a single differential output as described in the prior art, for example, only one of the signals may be extracted. However, in the prior art arrangement, since the monitor output is produced based on the internal bias V R, when viewed based on a different reference potential, such as an external ground reference, just the common mode supply ripple such as noise Cannot be removed, resulting in deterioration of PSRR and the like.
【0018】そこで、本発明実施の形態では、アナログ
モニタ回路を図1に示す構成とすることにより、PSR
R等を考慮しながら、モニタ出力をシングル出力化し、
ピン数の削減を可能にしている。なお、図1の各構成要
素において、前記図2と対応するものには、図2と同じ
指示符号を付してその説明については省略する。Therefore, in the embodiment of the present invention, the analog monitor circuit is configured as shown in FIG.
Convert the monitor output into a single output while considering R, etc.
The number of pins can be reduced. In addition, among the constituent elements in FIG. 1, those corresponding to FIG. 2 are denoted by the same reference numerals as those in FIG. 2, and description thereof will be omitted.
【0019】この図1において、アンプ10と11は図
2のアンプ50と対応し、アンプ11の出力がシングル
出力となっている。また、上記アンプ11の出力端子
は、抵抗Rを介して端子5と接続され、この端子5は前
記図2のフィルタ52に接続されている。In FIG. 1, the amplifiers 10 and 11 correspond to the amplifier 50 of FIG. 2, and the output of the amplifier 11 is a single output. The output terminal of the amplifier 11 is connected to a terminal 5 via a resistor R, and this terminal 5 is connected to the filter 52 shown in FIG.
【0020】図1の例では、アンプ11の出力端子が差
動アンプ12の非反転入力端子に接続され、また、差動
アンプ12の反転入力端子には基準DCバイアスVR’
が印加されている。差動アンプ12では、アンプ11の
出力信号と基準DCバイアスVR’との差動をとってい
るが、その差動出力のうちの片方の信号のみを取り出し
ている。なお、上記基準DCバイアスVR’は、バイア
スの最適化のため、1/2Vcc依存性バイアスVRを
基準として生成されている。この回路では、同じ抵抗値
rの分圧抵抗とオペアンプ15とトランジスタTrとに
よって、上記基準DCバイアスVR’が上記1/2Vc
c等のVcc依存性バイアスVRから生成されている。In the example shown in FIG. 1, the output terminal of the amplifier 11 is connected to the non-inverting input terminal of the differential amplifier 12, and the inverting input terminal of the differential amplifier 12 has a reference DC bias V R '.
Is applied. The differential amplifier 12 takes the difference between the output signal of the amplifier 11 and the reference DC bias V R ′, and extracts only one of the differential outputs. The reference DC bias V R ′ is generated based on the 1 / Vcc-dependent bias V R for bias optimization. In this circuit, the reference DC bias V R ′ is reduced to 上 記 Vc by the voltage dividing resistor having the same resistance r, the operational amplifier 15 and the transistor Tr.
It is generated from Vcc dependent bias V R such c.
【0021】このように、図1に示した本実施の形態の
アナログモニタ回路では、図1の図中破線で囲む回路2
0以外は前記従来技術の構成と同じである。As described above, in the analog monitor circuit of the present embodiment shown in FIG. 1, the circuit 2 enclosed by the broken line in FIG.
Other than 0, the configuration is the same as that of the conventional technique.
【0022】本実施の形態の回路では、アンプ11の出
力を一旦アンプ12でうけ、このアンプ12にて信号と
基準DCバイアスVR’との差動をとる。すると、コモ
ンモードのノイズ分を除去した信号電流iが得られるこ
とになる。In the circuit of this embodiment, the output of the amplifier 11 is once received by the amplifier 12, and the amplifier 12 takes a difference between the signal and the reference DC bias V R '. Then, the signal current i from which the common mode noise is removed is obtained.
【0023】ここで、この信号電流iをグランド基準の
バイアスVR''上で負荷抵抗R’を用いて電圧変換すれ
ぱ、コモンモードのノイズ分を除去した信号電圧が得ら
れる。本実施の形態の回路では、シングル出力である当
該信号をモニタ出力としてモニタ出力端子6から出力可
能にしている。実際にこの信号をモニタする場合は、グ
ランドとの差動で見ればよい。Here, when the signal current i is converted into a voltage using a load resistance R ′ on a ground-based bias V R ″, a signal voltage from which common mode noise has been removed can be obtained. In the circuit of the present embodiment, the single output signal can be output from the monitor output terminal 6 as a monitor output. When actually monitoring this signal, it is sufficient to look at the difference from the ground.
【0024】以上により、本実施の形態の回路によれ
ば、PSRR等を考慮したシングル出力のモニタ化が実
現できる。すなわち、本発明実施の形態によれば、差動
出力していたアナログモニタピンを、シングル出力化
(グランド基準)できる。また、シングル出力であるが
グランドとの差動をとることにより、PSRR等の差動
出力並のレベルとなり、信号が悪化することがない。As described above, according to the circuit of the present embodiment, it is possible to realize single output monitoring in consideration of PSRR and the like. That is, according to the embodiment of the present invention, the analog monitor pin that has output differentially can be changed to single output (ground reference). In addition, although the output is a single output, by taking the differential with the ground, the level becomes the same level as the differential output such as PSRR, and the signal does not deteriorate.
【0025】[0025]
【発明の効果】以上の説明で明らかなように、本発明に
おいては、交流信号発生源からの信号を差動増幅した後
にシングル出力化し、このシングル出力と基準DCバイ
アスとの差動をとってさらにシングル出力化し、そのシ
ングル出力の信号電流をグランド基準のバイアス上で負
荷抵抗を用いて電圧変換し、当該電圧変換後の出力信号
をグランドとの差動としてモニタ出力することにより、
本来の差動信号のPSRRを悪化させることなく、モニ
タ出力をシングル出力化でき、したがって従来は2ピン
必要であったモニタ出力ピンを1ピン削減可能となっ
た。As is apparent from the above description, in the present invention, the signal from the AC signal source is differentially amplified, then converted to a single output, and the difference between the single output and the reference DC bias is obtained. Further, by making a single output, the signal current of the single output is subjected to voltage conversion using a load resistance on a ground-based bias, and the output signal after the voltage conversion is monitored and output as a differential with the ground,
The monitor output can be made a single output without deteriorating the PSRR of the original differential signal, so that the number of monitor output pins, which conventionally required two pins, can be reduced by one pin.
【図1】本発明の実施の形態のアナログモニタ回路の概
略構成を示す回路図である。FIG. 1 is a circuit diagram illustrating a schematic configuration of an analog monitor circuit according to an embodiment of the present invention.
【図2】アナログモニタ回路が適用されるFDD(フロ
ッピィ・ディスク・ドライブ)のリード/ライトアンプ
回路のリード系の概略構成を示すブロック回路図であ
る。FIG. 2 is a block circuit diagram showing a schematic configuration of a read system of a read / write amplifier circuit of an FDD (floppy disk drive) to which an analog monitor circuit is applied.
【図3】従来のアナログモニタ回路の一構成例を示す回
路図である。FIG. 3 is a circuit diagram showing a configuration example of a conventional analog monitor circuit.
【図4】従来のアナログモニタ回路の他の構成例を示す
回路図である。FIG. 4 is a circuit diagram showing another configuration example of a conventional analog monitor circuit.
6 モニタ出力端子、 10,11,12 アンプ、
31 交流信号発生源、 33,34 入力端子6 monitor output terminals, 10, 11, 12 amplifiers,
31 AC signal source, 33, 34 input terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 俊一郎 鹿児島県国分市野口北5番1号 ソニー国 分株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Shun-ichiro Takahashi 5-1 Noguchi Kita, Kokubu-shi, Kagoshima Sony Kokubu Corporation
Claims (2)
た後にシングル出力化する第1の差動増幅手段と、 上記第1の差動増幅手段からのシングル出力と基準DC
バイアスとの差動をとると共にシングル出力化する第2
の差動増幅手段と、 上記第2の差動増幅手段からのシングル出力の信号電流
をグランド基準のバイアス上で負荷抵抗を用いて電圧変
換する電圧変換手段とを有し、 上記電圧変換手段の出力信号をグランドとの差動として
モニタ出力することを特徴とするアナログモニタ回路。A first differential amplifying means for differentially amplifying a signal from an alternating-current signal generating source and outputting a single output; and a single output from the first differential amplifying means and a reference DC.
The second to take the differential with the bias and make a single output
And a voltage converting means for converting a single output signal current from the second differential amplifying means to a voltage using a load resistance on a ground-based bias. An analog monitor circuit for monitoring and outputting an output signal as a differential with respect to ground.
性バイアスに基づいて生成することを特徴とする請求項
1記載のアナログモニタ回路。2. The analog monitor circuit according to claim 1, wherein said reference DC bias is generated based on a power supply voltage dependent bias.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532697A JPH10334603A (en) | 1997-06-03 | 1997-06-03 | Analog monitor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532697A JPH10334603A (en) | 1997-06-03 | 1997-06-03 | Analog monitor circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10334603A true JPH10334603A (en) | 1998-12-18 |
Family
ID=15382584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14532697A Pending JPH10334603A (en) | 1997-06-03 | 1997-06-03 | Analog monitor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10334603A (en) |
-
1997
- 1997-06-03 JP JP14532697A patent/JPH10334603A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444579A (en) | Preamplifier of a signal from a variable resistance sensor, and a current source | |
| JPH10334603A (en) | Analog monitor circuit | |
| US6717538B2 (en) | DA converter and data reproducing apparatus | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JPH0629759A (en) | Differential amplifier circuit with monitor terminal, its ic, and its magnetic recorder | |
| JPH1131302A (en) | Read amplifier circuit and semiconductor integrated circuit | |
| JPS6290010A (en) | Amplifier circuit | |
| JP3011861B2 (en) | Asymmetry correction circuit | |
| JPH0991604A (en) | Lead amplifier | |
| JP2671425B2 (en) | Digital signal processing circuit | |
| JP2000174565A (en) | Power amplifier IC and audio system | |
| JPS63308404A (en) | Noise reducing circuit | |
| JPS586613A (en) | Noise reduction common-use circuit | |
| JP2625675B2 (en) | Integrated circuit | |
| JPH0983257A (en) | VTR control head amplifier device | |
| JPH0362708A (en) | Detection circuit | |
| JPS62176207A (en) | Receiver integrated circuit for optical communication | |
| JPH0135534B2 (en) | ||
| JP2002358603A (en) | Magnetic playback device | |
| JPS59231705A (en) | Multi-channel reproducing circuit | |
| JPH0388506A (en) | Direct-coupled amplifier | |
| JPS634725B2 (en) | ||
| JPH0785596A (en) | Differential peak detection circuit | |
| JPS61128623A (en) | Small signal waveform shaping circuit | |
| JPH0660337A (en) | Magneto-resistance element driving circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |