JPH10334603A - アナログモニタ回路 - Google Patents
アナログモニタ回路Info
- Publication number
- JPH10334603A JPH10334603A JP14532697A JP14532697A JPH10334603A JP H10334603 A JPH10334603 A JP H10334603A JP 14532697 A JP14532697 A JP 14532697A JP 14532697 A JP14532697 A JP 14532697A JP H10334603 A JPH10334603 A JP H10334603A
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- bias
- amplifier
- single output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】
【課題】 モニタ出力用のピン数を削減する。
【解決手段】 交流信号発生源３１からの信号を差動増
幅した後にシングル出力化するアンプ１０及び１１と、
アンプ１１からのシングル出力と基準ＤＣバイアス
ＶR’との差動をとると共にシングル出力化するアンプ
１２と、このアンプ１２からのシングル出力の信号電流
ｉをグランド基準のバイアスＶR''上で負荷抵抗Ｒ’を
用いて電圧変換し、その電圧変換後の信号をグランドと
の差動としてモニタ出力する。
幅した後にシングル出力化するアンプ１０及び１１と、
アンプ１１からのシングル出力と基準ＤＣバイアス
ＶR’との差動をとると共にシングル出力化するアンプ
１２と、このアンプ１２からのシングル出力の信号電流
ｉをグランド基準のバイアスＶR''上で負荷抵抗Ｒ’を
用いて電圧変換し、その電圧変換後の信号をグランドと
の差動としてモニタ出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＦＤＤ（フ
ロッピィ・ディスク・ドライブ）のリード／ライトアン
プ回路のリード系に適用可能なアナログモニタ回路に関
するものである。
ロッピィ・ディスク・ドライブ）のリード／ライトアン
プ回路のリード系に適用可能なアナログモニタ回路に関
するものである。
【０００２】
【従来の技術】図２には、一般的なＦＤＤのリード／ラ
イトアンプ回路のリード系４０のブロック構成を示す。
イトアンプ回路のリード系４０のブロック構成を示す。
【０００３】この図２において、例えばフロッピィ・デ
ィスクから信号を読み出す再生ヘッドである交流信号発
生源３１にて発生された信号（再生信号）は、入力端子
３３及び３４を介して初段のアンプ５０に入力される。
この初段のアンプ５０は、微小信号である再生信号を扱
うため、差動アンプ形式をとる。このアンプ５０の出力
は、シングル出力化され、次段のフィルタ５２へ入力さ
れる。なお、ここで、アンプ５０の出力をあえてシング
ル出力化するのは、差動のフィルタ形式により回路規模
が小さくなるためである。フィルタ５２の出力は、所定
のロジック回路５３にて論理演算された後、出力データ
として出力端子３８から出力される。
ィスクから信号を読み出す再生ヘッドである交流信号発
生源３１にて発生された信号（再生信号）は、入力端子
３３及び３４を介して初段のアンプ５０に入力される。
この初段のアンプ５０は、微小信号である再生信号を扱
うため、差動アンプ形式をとる。このアンプ５０の出力
は、シングル出力化され、次段のフィルタ５２へ入力さ
れる。なお、ここで、アンプ５０の出力をあえてシング
ル出力化するのは、差動のフィルタ形式により回路規模
が小さくなるためである。フィルタ５２の出力は、所定
のロジック回路５３にて論理演算された後、出力データ
として出力端子３８から出力される。
【０００４】ここで、上記フィルタ５２内ではシングル
信号を扱うものの、既にアンプ５０にて増幅済みである
こと、また、アンプ５０と同じ基準ＤＣバイアスを用い
ることで実質的には差動をとっているため、いわゆるＰ
ＳＲＲ（power supply rejection ratio）の悪化は基本
的に生じない。
信号を扱うものの、既にアンプ５０にて増幅済みである
こと、また、アンプ５０と同じ基準ＤＣバイアスを用い
ることで実質的には差動をとっているため、いわゆるＰ
ＳＲＲ（power supply rejection ratio）の悪化は基本
的に生じない。
【０００５】このような形式の回路でアンプ５０の出力
をモニタする場合、上記アンプ５０の出力は、モニタ出
力生成用のアンプ５１にて２本のモニタ出力となされ、
これがモニタ出力端子３６、３７から取り出される。
をモニタする場合、上記アンプ５０の出力は、モニタ出
力生成用のアンプ５１にて２本のモニタ出力となされ、
これがモニタ出力端子３６、３７から取り出される。
【０００６】上記モニタ出力を生成するモニタ回路の構
成は、通常、外来ノイズのキャンセルのため、図３、図
４に示すような差動方式をとるようになされている。な
お、図３、図４の各構成要素において、図２と対応する
ものには、図２と同じ指示符号を付してその説明につい
ては省略する。
成は、通常、外来ノイズのキャンセルのため、図３、図
４に示すような差動方式をとるようになされている。な
お、図３、図４の各構成要素において、図２と対応する
ものには、図２と同じ指示符号を付してその説明につい
ては省略する。
【０００７】図３及び図４において、アンプ６０と６１
は図２のアンプ５０と対応し、アンプ６１の出力がシン
グル出力となっている。また、上記アンプ６１の出力端
子は、抵抗Ｒを介して端子３５と接続され、この端子３
５は前記図２のフィルタ５２に接続されている。
は図２のアンプ５０と対応し、アンプ６１の出力がシン
グル出力となっている。また、上記アンプ６１の出力端
子は、抵抗Ｒを介して端子３５と接続され、この端子３
５は前記図２のフィルタ５２に接続されている。
【０００８】図３の例では、アンプ６１の出力端子が差
動アンプ６２の非反転入力端子に接続され、また、差動
アンプ６２の反転入力端子には基準ＤＣバイアスＶR’
が印加されている。差動アンプ６２では、アンプ６１の
出力信号と基準ＤＣバイアスＶR’との差動をとって再
び差動出力化して、上記モニタ出力を生成している。な
お、上記基準ＤＣバイアスＶR’は、バイアスの最適化
のため、通常、１／２Ｖｃｃ等のＶｃｃ依存性バイアス
ＶRを基準として生成されている。この回路では、同じ
抵抗値ｒの分圧抵抗とオペアンプ６５とトランジスタＴ
ｒとによって、上記基準ＤＣバイアスＶR’が上記Ｖｃ
ｃ依存性バイアスＶRから生成されている。
動アンプ６２の非反転入力端子に接続され、また、差動
アンプ６２の反転入力端子には基準ＤＣバイアスＶR’
が印加されている。差動アンプ６２では、アンプ６１の
出力信号と基準ＤＣバイアスＶR’との差動をとって再
び差動出力化して、上記モニタ出力を生成している。な
お、上記基準ＤＣバイアスＶR’は、バイアスの最適化
のため、通常、１／２Ｖｃｃ等のＶｃｃ依存性バイアス
ＶRを基準として生成されている。この回路では、同じ
抵抗値ｒの分圧抵抗とオペアンプ６５とトランジスタＴ
ｒとによって、上記基準ＤＣバイアスＶR’が上記Ｖｃ
ｃ依存性バイアスＶRから生成されている。
【０００９】一方、図４の例では、アンプ６１の出力信
号と上記基準ＤＣバイアスＶR’の２本の信号を出力す
るようにしており、一種の差動出力化を行い、モニタ出
力としている。この図４の場合も、図３と同様に、基準
ＤＣバイアスＶR’は、Ｖｃｃ依存性バイアスＶRを基準
として生成されている。
号と上記基準ＤＣバイアスＶR’の２本の信号を出力す
るようにしており、一種の差動出力化を行い、モニタ出
力としている。この図４の場合も、図３と同様に、基準
ＤＣバイアスＶR’は、Ｖｃｃ依存性バイアスＶRを基準
として生成されている。
【００１０】
【発明が解決しようとする課題】上記図３、図４の何れ
の方法についても、ＰＳＲＲ等の外部ノイズに対して強
い差動出力方式であるが、上記回路を構成するＩＣ（集
積回路）の上記モニタ出力用のピンは最低２本必要とな
る。
の方法についても、ＰＳＲＲ等の外部ノイズに対して強
い差動出力方式であるが、上記回路を構成するＩＣ（集
積回路）の上記モニタ出力用のピンは最低２本必要とな
る。
【００１１】しかし、現在、ＩＣは大規模化による多ピ
ン化が進む一方で、コストの削減のためのピン数削減が
必要となっており、したがって当該ピン数削減のために
も上記モニタ出力用のピン数を減らすことが望まれる。
ン化が進む一方で、コストの削減のためのピン数削減が
必要となっており、したがって当該ピン数削減のために
も上記モニタ出力用のピン数を減らすことが望まれる。
【００１２】そこで、本発明はこのような状況に鑑みて
なされたものであり、ピン数削減が可能なアナログモニ
タ回路を提供することを目的とする。
なされたものであり、ピン数削減が可能なアナログモニ
タ回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、交流信号発生
源からの信号を差動増幅した後にシングル出力化し、こ
のシングル出力と基準ＤＣバイアスとの差動をとってさ
らにシングル出力化し、そのシングル出力の信号電流を
グランド基準のバイアス上で負荷抵抗を用いて電圧変換
し、当該電圧変換後の出力信号をグランドとの差動とし
てモニタ出力することにより、上述した課題を解決す
る。
源からの信号を差動増幅した後にシングル出力化し、こ
のシングル出力と基準ＤＣバイアスとの差動をとってさ
らにシングル出力化し、そのシングル出力の信号電流を
グランド基準のバイアス上で負荷抵抗を用いて電圧変換
し、当該電圧変換後の出力信号をグランドとの差動とし
てモニタ出力することにより、上述した課題を解決す
る。
【００１４】すなわち、本発明において、信号と基準Ｄ
Ｃバイアスとの差動をとることで、コモンモードのノイ
ズ分を除去した信号電流が得られ、さらにこの信号電流
をグランド基準のバイアス上で負荷抵抗を用いて電圧変
換することで、コモンモードのノイズ分を除去した信号
電圧が得られる。この信号電圧の信号とグランドとの差
動をとることでシングル出力のモニタ出力を得るように
している。これにより、本来の差動信号のＰＳＲＲを悪
化させることなく、モニタ出力をシングル出力化でき
る。
Ｃバイアスとの差動をとることで、コモンモードのノイ
ズ分を除去した信号電流が得られ、さらにこの信号電流
をグランド基準のバイアス上で負荷抵抗を用いて電圧変
換することで、コモンモードのノイズ分を除去した信号
電圧が得られる。この信号電圧の信号とグランドとの差
動をとることでシングル出力のモニタ出力を得るように
している。これにより、本来の差動信号のＰＳＲＲを悪
化させることなく、モニタ出力をシングル出力化でき
る。
【００１５】
【発明の実施の形態】以下、本発明の好ましい実施の形
態について、図面を参照しながら説明する。
態について、図面を参照しながら説明する。
【００１６】本発明の実施の形態のアナログモニタ回路
は、例えば前記図２に示したようなＦＤＤ（フロッピィ
・ディスク・ドライブ）のリード／ライトアンプ回路の
リード系４０に適用可能なものであり、そのような形式
の回路でアンプの出力をモニタする場合のモニタ出力を
生成するものである。本実施の形態のモニタ回路では、
モニタ出力について、ＰＳＲＲ（power supply rejecti
on ratio）等を考慮しながら、シングル出力化し、ピン
数の削減を可能にしている。
は、例えば前記図２に示したようなＦＤＤ（フロッピィ
・ディスク・ドライブ）のリード／ライトアンプ回路の
リード系４０に適用可能なものであり、そのような形式
の回路でアンプの出力をモニタする場合のモニタ出力を
生成するものである。本実施の形態のモニタ回路では、
モニタ出力について、ＰＳＲＲ（power supply rejecti
on ratio）等を考慮しながら、シングル出力化し、ピン
数の削減を可能にしている。
【００１７】ここで、前記従来技術で述べた差動出力を
シングル出力するには、例えば、単純に信号の片方のみ
取り出せばよい。しかし、前記従来技術の構成では、モ
ニタ出力が内部のバイアスＶRを基準として生成されて
いるため、外部グランド基準等の別の基準電位を元に見
ると、どうしても電源リップル等のコモンモードのノイ
ズ分が除去できず、ＰＳＲＲ等の悪化を招く。
シングル出力するには、例えば、単純に信号の片方のみ
取り出せばよい。しかし、前記従来技術の構成では、モ
ニタ出力が内部のバイアスＶRを基準として生成されて
いるため、外部グランド基準等の別の基準電位を元に見
ると、どうしても電源リップル等のコモンモードのノイ
ズ分が除去できず、ＰＳＲＲ等の悪化を招く。
【００１８】そこで、本発明実施の形態では、アナログ
モニタ回路を図１に示す構成とすることにより、ＰＳＲ
Ｒ等を考慮しながら、モニタ出力をシングル出力化し、
ピン数の削減を可能にしている。なお、図１の各構成要
素において、前記図２と対応するものには、図２と同じ
指示符号を付してその説明については省略する。
モニタ回路を図１に示す構成とすることにより、ＰＳＲ
Ｒ等を考慮しながら、モニタ出力をシングル出力化し、
ピン数の削減を可能にしている。なお、図１の各構成要
素において、前記図２と対応するものには、図２と同じ
指示符号を付してその説明については省略する。
【００１９】この図１において、アンプ１０と１１は図
２のアンプ５０と対応し、アンプ１１の出力がシングル
出力となっている。また、上記アンプ１１の出力端子
は、抵抗Ｒを介して端子５と接続され、この端子５は前
記図２のフィルタ５２に接続されている。
２のアンプ５０と対応し、アンプ１１の出力がシングル
出力となっている。また、上記アンプ１１の出力端子
は、抵抗Ｒを介して端子５と接続され、この端子５は前
記図２のフィルタ５２に接続されている。
【００２０】図１の例では、アンプ１１の出力端子が差
動アンプ１２の非反転入力端子に接続され、また、差動
アンプ１２の反転入力端子には基準ＤＣバイアスＶR’
が印加されている。差動アンプ１２では、アンプ１１の
出力信号と基準ＤＣバイアスＶR’との差動をとってい
るが、その差動出力のうちの片方の信号のみを取り出し
ている。なお、上記基準ＤＣバイアスＶR’は、バイア
スの最適化のため、１／２Ｖｃｃ依存性バイアスＶRを
基準として生成されている。この回路では、同じ抵抗値
ｒの分圧抵抗とオペアンプ１５とトランジスタＴｒとに
よって、上記基準ＤＣバイアスＶR’が上記１／２Ｖｃ
ｃ等のＶｃｃ依存性バイアスＶRから生成されている。
動アンプ１２の非反転入力端子に接続され、また、差動
アンプ１２の反転入力端子には基準ＤＣバイアスＶR’
が印加されている。差動アンプ１２では、アンプ１１の
出力信号と基準ＤＣバイアスＶR’との差動をとってい
るが、その差動出力のうちの片方の信号のみを取り出し
ている。なお、上記基準ＤＣバイアスＶR’は、バイア
スの最適化のため、１／２Ｖｃｃ依存性バイアスＶRを
基準として生成されている。この回路では、同じ抵抗値
ｒの分圧抵抗とオペアンプ１５とトランジスタＴｒとに
よって、上記基準ＤＣバイアスＶR’が上記１／２Ｖｃ
ｃ等のＶｃｃ依存性バイアスＶRから生成されている。
【００２１】このように、図１に示した本実施の形態の
アナログモニタ回路では、図１の図中破線で囲む回路２
０以外は前記従来技術の構成と同じである。
アナログモニタ回路では、図１の図中破線で囲む回路２
０以外は前記従来技術の構成と同じである。
【００２２】本実施の形態の回路では、アンプ１１の出
力を一旦アンプ１２でうけ、このアンプ１２にて信号と
基準ＤＣバイアスＶR’との差動をとる。すると、コモ
ンモードのノイズ分を除去した信号電流ｉが得られるこ
とになる。
力を一旦アンプ１２でうけ、このアンプ１２にて信号と
基準ＤＣバイアスＶR’との差動をとる。すると、コモ
ンモードのノイズ分を除去した信号電流ｉが得られるこ
とになる。
【００２３】ここで、この信号電流ｉをグランド基準の
バイアスＶR''上で負荷抵抗Ｒ’を用いて電圧変換すれ
ぱ、コモンモードのノイズ分を除去した信号電圧が得ら
れる。本実施の形態の回路では、シングル出力である当
該信号をモニタ出力としてモニタ出力端子６から出力可
能にしている。実際にこの信号をモニタする場合は、グ
ランドとの差動で見ればよい。
バイアスＶR''上で負荷抵抗Ｒ’を用いて電圧変換すれ
ぱ、コモンモードのノイズ分を除去した信号電圧が得ら
れる。本実施の形態の回路では、シングル出力である当
該信号をモニタ出力としてモニタ出力端子６から出力可
能にしている。実際にこの信号をモニタする場合は、グ
ランドとの差動で見ればよい。
【００２４】以上により、本実施の形態の回路によれ
ば、ＰＳＲＲ等を考慮したシングル出力のモニタ化が実
現できる。すなわち、本発明実施の形態によれば、差動
出力していたアナログモニタピンを、シングル出力化
（グランド基準）できる。また、シングル出力であるが
グランドとの差動をとることにより、ＰＳＲＲ等の差動
出力並のレベルとなり、信号が悪化することがない。
ば、ＰＳＲＲ等を考慮したシングル出力のモニタ化が実
現できる。すなわち、本発明実施の形態によれば、差動
出力していたアナログモニタピンを、シングル出力化
（グランド基準）できる。また、シングル出力であるが
グランドとの差動をとることにより、ＰＳＲＲ等の差動
出力並のレベルとなり、信号が悪化することがない。
【００２５】
【発明の効果】以上の説明で明らかなように、本発明に
おいては、交流信号発生源からの信号を差動増幅した後
にシングル出力化し、このシングル出力と基準ＤＣバイ
アスとの差動をとってさらにシングル出力化し、そのシ
ングル出力の信号電流をグランド基準のバイアス上で負
荷抵抗を用いて電圧変換し、当該電圧変換後の出力信号
をグランドとの差動としてモニタ出力することにより、
本来の差動信号のＰＳＲＲを悪化させることなく、モニ
タ出力をシングル出力化でき、したがって従来は２ピン
必要であったモニタ出力ピンを１ピン削減可能となっ
た。
おいては、交流信号発生源からの信号を差動増幅した後
にシングル出力化し、このシングル出力と基準ＤＣバイ
アスとの差動をとってさらにシングル出力化し、そのシ
ングル出力の信号電流をグランド基準のバイアス上で負
荷抵抗を用いて電圧変換し、当該電圧変換後の出力信号
をグランドとの差動としてモニタ出力することにより、
本来の差動信号のＰＳＲＲを悪化させることなく、モニ
タ出力をシングル出力化でき、したがって従来は２ピン
必要であったモニタ出力ピンを１ピン削減可能となっ
た。
【図１】本発明の実施の形態のアナログモニタ回路の概
略構成を示す回路図である。
略構成を示す回路図である。
【図２】アナログモニタ回路が適用されるＦＤＤ（フロ
ッピィ・ディスク・ドライブ）のリード／ライトアンプ
回路のリード系の概略構成を示すブロック回路図であ
る。
ッピィ・ディスク・ドライブ）のリード／ライトアンプ
回路のリード系の概略構成を示すブロック回路図であ
る。
【図３】従来のアナログモニタ回路の一構成例を示す回
路図である。
路図である。
【図４】従来のアナログモニタ回路の他の構成例を示す
回路図である。
回路図である。
６ モニタ出力端子、 １０，１１，１２ アンプ、
３１ 交流信号発生源、 ３３，３４ 入力端子
３１ 交流信号発生源、 ３３，３４ 入力端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 俊一郎 鹿児島県国分市野口北５番１号 ソニー国 分株式会社内
Claims (2)
- 【請求項１】 交流信号発生源からの信号を差動増幅し
た後にシングル出力化する第１の差動増幅手段と、 上記第１の差動増幅手段からのシングル出力と基準ＤＣ
バイアスとの差動をとると共にシングル出力化する第２
の差動増幅手段と、 上記第２の差動増幅手段からのシングル出力の信号電流
をグランド基準のバイアス上で負荷抵抗を用いて電圧変
換する電圧変換手段とを有し、 上記電圧変換手段の出力信号をグランドとの差動として
モニタ出力することを特徴とするアナログモニタ回路。 - 【請求項２】 上記基準ＤＣバイアスは、電源電圧依存
性バイアスに基づいて生成することを特徴とする請求項
１記載のアナログモニタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532697A JPH10334603A (ja) | 1997-06-03 | 1997-06-03 | アナログモニタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532697A JPH10334603A (ja) | 1997-06-03 | 1997-06-03 | アナログモニタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10334603A true JPH10334603A (ja) | 1998-12-18 |
Family
ID=15382584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14532697A Pending JPH10334603A (ja) | 1997-06-03 | 1997-06-03 | アナログモニタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10334603A (ja) |
-
1997
- 1997-06-03 JP JP14532697A patent/JPH10334603A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5444579A (en) | Preamplifier of a signal from a variable resistance sensor, and a current source | |
| JPH10334603A (ja) | アナログモニタ回路 | |
| US6717538B2 (en) | DA converter and data reproducing apparatus | |
| US6208482B1 (en) | Signal amplifying circuit for an MR element | |
| JPH0629759A (ja) | モニタ端子を有する差動増幅回路とそのｉｃとその磁気記録装置 | |
| JPH1131302A (ja) | リードアンプ回路および半導体集積回路 | |
| JPS6290010A (ja) | 増幅回路 | |
| JP3011861B2 (ja) | アシンメトリ補正回路 | |
| JPH0991604A (ja) | リードアンプ | |
| JP2671425B2 (ja) | ディジタル信号処理回路 | |
| JP2000174565A (ja) | パワーアンプｉｃおよびオーディオシステム | |
| JPS63308404A (ja) | 雑音低減回路 | |
| JPS586613A (ja) | ノイズリダクシヨン共用回路 | |
| JP2625675B2 (ja) | 集積回路 | |
| JPH0983257A (ja) | Ｖｔｒコントロールヘッドアンプ装置 | |
| JPH0362708A (ja) | 検波回路 | |
| JPS62176207A (ja) | 光通信用受信器集積回路 | |
| JPH0135534B2 (ja) | ||
| JP2002358603A (ja) | 磁気再生装置 | |
| JPS59231705A (ja) | 多チヤンネル再生回路 | |
| JPH0388506A (ja) | 直結形増幅器 | |
| JPS634725B2 (ja) | ||
| JPH0785596A (ja) | 差動ピーク検出回路 | |
| JPS61128623A (ja) | 微小信号波形整形回路 | |
| JPH0660337A (ja) | 磁気抵抗素子駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Effective date: 20061017 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |