JPH10335122A - チップ部品の製造方法 - Google Patents
チップ部品の製造方法Info
- Publication number
- JPH10335122A JPH10335122A JP9144018A JP14401897A JPH10335122A JP H10335122 A JPH10335122 A JP H10335122A JP 9144018 A JP9144018 A JP 9144018A JP 14401897 A JP14401897 A JP 14401897A JP H10335122 A JPH10335122 A JP H10335122A
- Authority
- JP
- Japan
- Prior art keywords
- film
- external electrode
- exterior
- paste
- electrode film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims description 20
- 239000000919 ceramic Substances 0.000 claims description 15
- 229910052573 porcelain Inorganic materials 0.000 claims description 8
- 239000010408 film Substances 0.000 description 123
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000007598 dipping method Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000004049 embossing Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 238000007761 roller coating Methods 0.000 description 2
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 2
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 2
- 238000009966 trimming Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】 外装膜を良好に形成できるチップ部品の製造
方法を提供する。 【解決手段】 各外部電極膜３の端面を除く４つの側面
それぞれに外装膜４側に開口する凹み３ａを形成し、塗
布された外装ペーストが自らの流動性によって伸展する
ときに、該外装ペーストの一部を外部電極膜３の凹み３
ａ内に侵入させるようにしているので、ペースト塗布厚
が必要以上に厚くなっても、余分なペーストを外部電極
膜３の凹み３ａに逃がして外装膜４の寸法を安定させる
ことができ、従来のように外装膜が膨らんだり外部電極
膜３上に乗り上がることを確実に回避して、外装膜４を
良好且つ高品質で形成することができる。
方法を提供する。 【解決手段】 各外部電極膜３の端面を除く４つの側面
それぞれに外装膜４側に開口する凹み３ａを形成し、塗
布された外装ペーストが自らの流動性によって伸展する
ときに、該外装ペーストの一部を外部電極膜３の凹み３
ａ内に侵入させるようにしているので、ペースト塗布厚
が必要以上に厚くなっても、余分なペーストを外部電極
膜３の凹み３ａに逃がして外装膜４の寸法を安定させる
ことができ、従来のように外装膜が膨らんだり外部電極
膜３上に乗り上がることを確実に回避して、外装膜４を
良好且つ高品質で形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、外部電極膜と外装
膜が隣接して露出したチップ部品の製造方法に関するも
のである。
膜が隣接して露出したチップ部品の製造方法に関するも
のである。
【０００２】
【従来の技術】この種従来のチップ部品、例えば、円柱
型のチップ抵抗器は、図６（ａ）に示すように、アルミ
ナ等から成る円柱状の磁器素子１０１と、酸化ルテニウ
ム等から成り磁器素子の表面に形成された導体膜（抵抗
膜）１０２と、銀等から成り導体膜１０２の両端部分を
覆う一対の外部電極膜１０３と、樹脂，ガラス等から成
り導体膜１０２の中央部分を覆う外装膜１０４とから構
成されており、導体膜１０２には必要に応じて抵抗値調
整用のトリミング溝が形成されている。
型のチップ抵抗器は、図６（ａ）に示すように、アルミ
ナ等から成る円柱状の磁器素子１０１と、酸化ルテニウ
ム等から成り磁器素子の表面に形成された導体膜（抵抗
膜）１０２と、銀等から成り導体膜１０２の両端部分を
覆う一対の外部電極膜１０３と、樹脂，ガラス等から成
り導体膜１０２の中央部分を覆う外装膜１０４とから構
成されており、導体膜１０２には必要に応じて抵抗値調
整用のトリミング溝が形成されている。
【０００３】上記外装膜１０４は、図６（ｂ）に示すよ
うに、導体膜１０２及び外部電極膜１０３が形成された
磁器素子１０１を所定方向に回転させながら、導体膜１
０２の中央部分に塗布ローラＲを押し当てて外装ペース
トＰを周方向に塗布した後に、これを熱処理等によって
硬化させることにより形成される。図から分かるよう
に、外装ペーストＰの塗布厚は所期の膜厚よりも若干大
きく、且つ塗布幅は電極間距離により若干小さく設定さ
れており、塗布された外装ペーストＰは自らの流動性に
より伸展して両側の外部電極膜１０３と接触する。
うに、導体膜１０２及び外部電極膜１０３が形成された
磁器素子１０１を所定方向に回転させながら、導体膜１
０２の中央部分に塗布ローラＲを押し当てて外装ペース
トＰを周方向に塗布した後に、これを熱処理等によって
硬化させることにより形成される。図から分かるよう
に、外装ペーストＰの塗布厚は所期の膜厚よりも若干大
きく、且つ塗布幅は電極間距離により若干小さく設定さ
れており、塗布された外装ペーストＰは自らの流動性に
より伸展して両側の外部電極膜１０３と接触する。
【０００４】
【発明が解決しようとする課題】上記のようなローラ塗
布によって外装膜１０４を形成する場合には、ペースト
不足を原因とした諸問題、例えば、外装膜１０４と外部
電極膜１０３との間に隙間がされてしまったり、外装膜
１０４の強度が低下してしまうことを未然に防止するた
め、外装ペーストＰの塗布厚は通常若干厚めに設定され
る。しかし、ペースト塗布厚が必要以上に厚くなると、
図７（ａ）に示すように外装膜１０４が太鼓状に膨らん
だり、図７（ａ）に示すように余分なペーストＰが外部
電極膜１０３上に乗り上がって、外装膜４が部品実装の
妨げになるといった不具合を生じてしまう。
布によって外装膜１０４を形成する場合には、ペースト
不足を原因とした諸問題、例えば、外装膜１０４と外部
電極膜１０３との間に隙間がされてしまったり、外装膜
１０４の強度が低下してしまうことを未然に防止するた
め、外装ペーストＰの塗布厚は通常若干厚めに設定され
る。しかし、ペースト塗布厚が必要以上に厚くなると、
図７（ａ）に示すように外装膜１０４が太鼓状に膨らん
だり、図７（ａ）に示すように余分なペーストＰが外部
電極膜１０３上に乗り上がって、外装膜４が部品実装の
妨げになるといった不具合を生じてしまう。
【０００５】本発明は上記事情に鑑みてなされたもの
で、その目的とするところは、外装膜を良好に形成でき
るチップ部品の製造方法を提供することにある。
で、その目的とするところは、外装膜を良好に形成でき
るチップ部品の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、外部電極膜と外装膜が隣接して露出した
チップ部品の製造方法において、回路用導体膜を有する
磁器素子に、外装膜側を開口した凹みを有する外部電極
膜を形成する行程と、磁器素子の外部電極膜と隣接する
位置に外装ペーストを塗布し、ペースト自体の伸展作用
により外装ペーストの一部を外部電極膜の凹み内に侵入
させる行程とを備えた、ことをその主たる特徴としてい
る。
め、本発明は、外部電極膜と外装膜が隣接して露出した
チップ部品の製造方法において、回路用導体膜を有する
磁器素子に、外装膜側を開口した凹みを有する外部電極
膜を形成する行程と、磁器素子の外部電極膜と隣接する
位置に外装ペーストを塗布し、ペースト自体の伸展作用
により外装ペーストの一部を外部電極膜の凹み内に侵入
させる行程とを備えた、ことをその主たる特徴としてい
る。
【０００７】この製造方法によれば、外部電極膜に外装
膜側を開口した凹みを形成して、塗布された外装ペース
トが自らの流動性によって伸展するときに、該外装ペー
ストの一部を外部電極膜の凹み内に侵入させるようにし
ているので、ペースト塗布厚が必要以上に厚くなって
も、余分なペーストを外部電極膜の凹みに逃がして外装
膜の寸法を安定させることができる。
膜側を開口した凹みを形成して、塗布された外装ペース
トが自らの流動性によって伸展するときに、該外装ペー
ストの一部を外部電極膜の凹み内に侵入させるようにし
ているので、ペースト塗布厚が必要以上に厚くなって
も、余分なペーストを外部電極膜の凹みに逃がして外装
膜の寸法を安定させることができる。
【０００８】
【発明の実施の形態】図１には本発明を適用したチップ
部品の外観斜視図を、図２にはその縦断面図をそれぞれ
示してある。同図に示したチップ部品は一対の四角柱部
間にこれよりも断面形が小さな四角柱部を備えた外観形
状を有しており、図中の１は磁器素子、２は回路用導体
膜（以下単に導体膜という）、３は外部電極膜、４は外
装膜である。
部品の外観斜視図を、図２にはその縦断面図をそれぞれ
示してある。同図に示したチップ部品は一対の四角柱部
間にこれよりも断面形が小さな四角柱部を備えた外観形
状を有しており、図中の１は磁器素子、２は回路用導体
膜（以下単に導体膜という）、３は外部電極膜、４は外
装膜である。
【０００９】磁器素子１は、部品種類に応じた磁器材料
（セラミクス）から成り、図３（ａ）にも示すようにチ
ップ部品と相似した外観形状を有している。つまり、磁
器素子１は、向き及び大きさが等しい一対の四角柱部１
ａと、横断面形が該四角柱部１ａよりも小さく、且つ両
側四角柱部１ａの間に同軸上に位置する四角柱部１ｂと
を一体に備えている。
（セラミクス）から成り、図３（ａ）にも示すようにチ
ップ部品と相似した外観形状を有している。つまり、磁
器素子１は、向き及び大きさが等しい一対の四角柱部１
ａと、横断面形が該四角柱部１ａよりも小さく、且つ両
側四角柱部１ａの間に同軸上に位置する四角柱部１ｂと
を一体に備えている。
【００１０】導体膜２は、部品種類に応じた導体材料か
ら成り、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法によって、磁器素子１の表面全体に形成さ
れている。
ら成り、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法によって、磁器素子１の表面全体に形成さ
れている。
【００１１】外部電極膜３は、銀，ニッケル等から成
り、スパッタリングや電解・無電解メッキ等を利用した
薄膜手法、またはペーストディップ及び硬化処理法等を
利用した厚膜手法によって、両側四角柱部上の導体膜２
の表面に形成されている。また、各外部電極膜３の端面
を除く４つの側面それぞれには、外部電極膜３の膜厚よ
りも深さの小さな所定幅の凹み３ａが、磁器素子１の中
心線と平行に、且つ一端側が外装膜４側に開口するよう
に形成されている。
り、スパッタリングや電解・無電解メッキ等を利用した
薄膜手法、またはペーストディップ及び硬化処理法等を
利用した厚膜手法によって、両側四角柱部上の導体膜２
の表面に形成されている。また、各外部電極膜３の端面
を除く４つの側面それぞれには、外部電極膜３の膜厚よ
りも深さの小さな所定幅の凹み３ａが、磁器素子１の中
心線と平行に、且つ一端側が外装膜４側に開口するよう
に形成されている。
【００１２】外装膜４は、エポキシ系の樹脂やシリコン
系のガラス等から成り、ローラ塗布等を利用した厚膜手
法によって、中央四角柱部上の導体膜２の表面に形成さ
れている。また、外装膜４の表面高さは外部電極膜３の
表面高さよりも低く（磁器素子の中心側に近いことの
意）、該外装膜４の一部（４ａ）は外部電極膜３の凹み
３ａ内に侵入している。
系のガラス等から成り、ローラ塗布等を利用した厚膜手
法によって、中央四角柱部上の導体膜２の表面に形成さ
れている。また、外装膜４の表面高さは外部電極膜３の
表面高さよりも低く（磁器素子の中心側に近いことの
意）、該外装膜４の一部（４ａ）は外部電極膜３の凹み
３ａ内に侵入している。
【００１３】図１及び図２に示したチップ部品の構造に
よれば、磁器素子１と導体膜２に抵抗器に適した材料を
採用することによってチップ抵抗器を構成することがで
き、以下、その製造方法の一例を図３を参照して説明す
る。
よれば、磁器素子１と導体膜２に抵抗器に適した材料を
採用することによってチップ抵抗器を構成することがで
き、以下、その製造方法の一例を図３を参照して説明す
る。
【００１４】まず、図３（ａ）に示すように、一対の四
角柱部１ａ間にこれよりも断面形が小さな四角柱部１ｂ
を一体に備えたアルミナ等の絶縁材料から成る磁器素子
１を得た後、多数の磁器素子１を一括でバレル研磨して
その角及び稜線に丸み付けをする。
角柱部１ａ間にこれよりも断面形が小さな四角柱部１ｂ
を一体に備えたアルミナ等の絶縁材料から成る磁器素子
１を得た後、多数の磁器素子１を一括でバレル研磨して
その角及び稜線に丸み付けをする。
【００１５】次に、図３（ｂ）に示すように、磁器素子
１の表面全体に、酸化ルテニウム等の抵抗材料から成る
導体膜２を、スパッタリングや電解・無電解メッキ等を
利用した薄膜手法によって形成する。また、必要に応じ
て中央四角柱部上の導体膜２にトリミング溝（図示省
略）をレーザ光照射やダイシング等の手法による部分的
な除去加工によって形成して抵抗値調整を行う。
１の表面全体に、酸化ルテニウム等の抵抗材料から成る
導体膜２を、スパッタリングや電解・無電解メッキ等を
利用した薄膜手法によって形成する。また、必要に応じ
て中央四角柱部上の導体膜２にトリミング溝（図示省
略）をレーザ光照射やダイシング等の手法による部分的
な除去加工によって形成して抵抗値調整を行う。
【００１６】次に、図３（ｃ）に示すように、両側四角
柱部上の導体膜２の表面に、銀，ニッケル等の外部電極
膜３を、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法、またはペーストディップ及び硬化処理等
を利用した厚膜手法によって形成する。
柱部上の導体膜２の表面に、銀，ニッケル等の外部電極
膜３を、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法、またはペーストディップ及び硬化処理等
を利用した厚膜手法によって形成する。
【００１７】次に、図３（ｄ）に示すように、各外部電
極膜３の端面を除く４つの側面それぞれに、外部電極膜
３の膜厚よりも深さの小さな所定幅の凹み３ａを、レー
ザ光照射やダイシング等の手法による部分的な除去加工
によって形成する。ちなみに、外部電極膜３が厚膜手法
によって形成される場合には、硬化前の外部電極膜３に
型押し等の手法によって凹みを形成してからこれを硬化
するようにしても同様の凹み３ａを形成することが可能
である。
極膜３の端面を除く４つの側面それぞれに、外部電極膜
３の膜厚よりも深さの小さな所定幅の凹み３ａを、レー
ザ光照射やダイシング等の手法による部分的な除去加工
によって形成する。ちなみに、外部電極膜３が厚膜手法
によって形成される場合には、硬化前の外部電極膜３に
型押し等の手法によって凹みを形成してからこれを硬化
するようにしても同様の凹み３ａを形成することが可能
である。
【００１８】次に、図３（ｅ）に示すように、中央四角
柱部上の導体膜２の表面に、エポキシ系の樹脂やシリコ
ン系のガラス等を主成分とする外装ペーストＲを、塗布
ローラＲを用いて塗布する。外装ペーストＰの塗布厚は
所期の膜厚よりも若干大きく、且つ塗布幅は電極間距離
により若干小さく設定されており、塗布された外装ペー
ストＰは自らの流動性により伸展して両側の外部電極膜
３と接触し、その一部は各外部電極膜３の４つの側面そ
れぞれの凹み３ａ内に侵入する（図２参照）。ペースト
伸展後にこれを熱処理等によって硬化させれば、図１及
び図２に示したものと同様の外観形状を有するチップ抵
抗器を得ることができる。
柱部上の導体膜２の表面に、エポキシ系の樹脂やシリコ
ン系のガラス等を主成分とする外装ペーストＲを、塗布
ローラＲを用いて塗布する。外装ペーストＰの塗布厚は
所期の膜厚よりも若干大きく、且つ塗布幅は電極間距離
により若干小さく設定されており、塗布された外装ペー
ストＰは自らの流動性により伸展して両側の外部電極膜
３と接触し、その一部は各外部電極膜３の４つの側面そ
れぞれの凹み３ａ内に侵入する（図２参照）。ペースト
伸展後にこれを熱処理等によって硬化させれば、図１及
び図２に示したものと同様の外観形状を有するチップ抵
抗器を得ることができる。
【００１９】また、図１及び図２に示したチップ部品の
構造によれば、磁器素子１と導体膜２にインダクタに適
した材料を採用し、中央四角柱部上の導体膜２に螺旋状
溝を形成することによって所定周回のコイルを持つチッ
プインダクタを構成することができ、以下、その製造方
法の一例を図３を参照して説明する。
構造によれば、磁器素子１と導体膜２にインダクタに適
した材料を採用し、中央四角柱部上の導体膜２に螺旋状
溝を形成することによって所定周回のコイルを持つチッ
プインダクタを構成することができ、以下、その製造方
法の一例を図３を参照して説明する。
【００２０】まず、図３（ａ）に示すように、一対の四
角柱部１ａ間にこれよりも断面形が小さな四角柱部１ｂ
を一体に備えたフェライト等の磁性材料から成る磁器素
子１を得た後、多数の磁器素子１を一括でバレル研磨し
てその角及び稜線に丸み付けをする。
角柱部１ａ間にこれよりも断面形が小さな四角柱部１ｂ
を一体に備えたフェライト等の磁性材料から成る磁器素
子１を得た後、多数の磁器素子１を一括でバレル研磨し
てその角及び稜線に丸み付けをする。
【００２１】次に、図３（ｂ）に示すように、磁器素子
１の表面全体に、銅，銀等の導体材料から成る導体膜２
を、スパッタリングや電解・無電解メッキ等を利用した
薄膜手法によって形成する。そして、中央四角柱部上の
導体膜２に螺旋状溝（図示省略）をレーザ光照射やダイ
シング等の手法による部分的な除去加工によって形成し
て所定周回のコイルを形成する。
１の表面全体に、銅，銀等の導体材料から成る導体膜２
を、スパッタリングや電解・無電解メッキ等を利用した
薄膜手法によって形成する。そして、中央四角柱部上の
導体膜２に螺旋状溝（図示省略）をレーザ光照射やダイ
シング等の手法による部分的な除去加工によって形成し
て所定周回のコイルを形成する。
【００２２】次に、図３（ｃ）に示すように、両側四角
柱部上の導体膜２の表面に、銀，ニッケル等の外部電極
膜３を、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法、またはペーストディップ及び硬化処理等
を利用した厚膜手法によって形成する。
柱部上の導体膜２の表面に、銀，ニッケル等の外部電極
膜３を、スパッタリングや電解・無電解メッキ等を利用
した薄膜手法、またはペーストディップ及び硬化処理等
を利用した厚膜手法によって形成する。
【００２３】次に、図３（ｄ）に示すように、各外部電
極膜３の端面を除く４つの側面それぞれに、外部電極膜
３の膜厚よりも深さの小さな所定幅の凹み３ａを、レー
ザ光照射やダイシング等の手法による部分的な除去加工
によって形成する。ちなみに、外部電極膜３が厚膜手法
によって形成される場合には、硬化前の外部電極膜３に
型押し等の手法によって凹みを形成してからこれを硬化
するようにしても同様の凹み３ａを形成することが可能
である。
極膜３の端面を除く４つの側面それぞれに、外部電極膜
３の膜厚よりも深さの小さな所定幅の凹み３ａを、レー
ザ光照射やダイシング等の手法による部分的な除去加工
によって形成する。ちなみに、外部電極膜３が厚膜手法
によって形成される場合には、硬化前の外部電極膜３に
型押し等の手法によって凹みを形成してからこれを硬化
するようにしても同様の凹み３ａを形成することが可能
である。
【００２４】次に、図３（ｅ）に示すように、中央四角
柱部上の導体膜２の表面に、エポキシ系の樹脂やシリコ
ン系のガラス等を主成分とする外装ペーストＲを、塗布
ローラＲを用いて塗布する。外装ペーストＰの塗布厚は
所期の膜厚よりも若干大きく、且つ塗布幅は電極間距離
により若干小さく設定されており、塗布された外装ペー
ストＰは自らの流動性により伸展して両側の外部電極膜
３と接触し、その一部は各外部電極膜３の４つの側面そ
れぞれの凹み３ａ内に侵入する（図２参照）。ペースト
伸展後にこれを熱処理等によって硬化させれば、図１及
び図２に示したものと同様の外観形状を有するチップイ
ンダクタを得ることができる。
柱部上の導体膜２の表面に、エポキシ系の樹脂やシリコ
ン系のガラス等を主成分とする外装ペーストＲを、塗布
ローラＲを用いて塗布する。外装ペーストＰの塗布厚は
所期の膜厚よりも若干大きく、且つ塗布幅は電極間距離
により若干小さく設定されており、塗布された外装ペー
ストＰは自らの流動性により伸展して両側の外部電極膜
３と接触し、その一部は各外部電極膜３の４つの側面そ
れぞれの凹み３ａ内に侵入する（図２参照）。ペースト
伸展後にこれを熱処理等によって硬化させれば、図１及
び図２に示したものと同様の外観形状を有するチップイ
ンダクタを得ることができる。
【００２５】勿論、図１及び図２に示したチップ部品の
構造は先に述べたチップ抵抗器やチップインダクタ以外
のチップ部品、例えば、チップジャンパーや複合回路部
品等にも適用することができる。
構造は先に述べたチップ抵抗器やチップインダクタ以外
のチップ部品、例えば、チップジャンパーや複合回路部
品等にも適用することができる。
【００２６】このように、上述のチップ部品の製造方法
によれば、各外部電極膜３の端面を除く４つの側面それ
ぞれに外装膜４側に開口する凹み３ａを形成し、塗布さ
れた外装ペーストＰが自らの流動性によって伸展すると
きに、該外装ペーストの一部を外部電極膜３の凹み３ａ
内に侵入させるようにしているので、ペースト塗布厚が
必要以上に厚くなっても、余分なペーストＰを外部電極
膜３の凹み３ａに逃がして外装膜４の寸法を安定させる
ことができ、従来のように外装膜が膨らんだり外部電極
膜３上に乗り上がることを確実に回避して、外装膜４を
良好且つ高品質で形成することができる。
によれば、各外部電極膜３の端面を除く４つの側面それ
ぞれに外装膜４側に開口する凹み３ａを形成し、塗布さ
れた外装ペーストＰが自らの流動性によって伸展すると
きに、該外装ペーストの一部を外部電極膜３の凹み３ａ
内に侵入させるようにしているので、ペースト塗布厚が
必要以上に厚くなっても、余分なペーストＰを外部電極
膜３の凹み３ａに逃がして外装膜４の寸法を安定させる
ことができ、従来のように外装膜が膨らんだり外部電極
膜３上に乗り上がることを確実に回避して、外装膜４を
良好且つ高品質で形成することができる。
【００２７】また、外装膜４の表面高さが外部電極膜３
の表面高さよりも低くなるようにし、且つ外装膜４の一
部を外部電極膜３の凹み３ａ内に侵入させてあるので、
凹部３ａ内に侵入した外装膜部分が外部電極膜３の表面
から突出することを確実に防止して、部品実装への支障
を回避することができる。
の表面高さよりも低くなるようにし、且つ外装膜４の一
部を外部電極膜３の凹み３ａ内に侵入させてあるので、
凹部３ａ内に侵入した外装膜部分が外部電極膜３の表面
から突出することを確実に防止して、部品実装への支障
を回避することができる。
【００２８】尚、図１乃至図３に示した実施形態では、
外部電極膜３の４つの側面それぞれに直線状の凹み３ａ
を各１本宛形成したものを例示したが、図４（ａ）に示
すように、外部電極膜３の４つの側面それぞれに直線状
の凹み３ａを各２本宛または３本以上の形成するように
してもよい。また、外部電極膜３の側面長さと一致した
凹み３ａを形成したものを例示したが、図４（ｂ）に示
すように、外部電極膜３の側面長さよりも短く、且つ外
装膜側を開口した凹み３ｂを形成するようにしても上記
同様の効果を得ることができる。
外部電極膜３の４つの側面それぞれに直線状の凹み３ａ
を各１本宛形成したものを例示したが、図４（ａ）に示
すように、外部電極膜３の４つの側面それぞれに直線状
の凹み３ａを各２本宛または３本以上の形成するように
してもよい。また、外部電極膜３の側面長さと一致した
凹み３ａを形成したものを例示したが、図４（ｂ）に示
すように、外部電極膜３の側面長さよりも短く、且つ外
装膜側を開口した凹み３ｂを形成するようにしても上記
同様の効果を得ることができる。
【００２９】また、図１乃至図３に示した実施形態で
は、チップ部品として一対の四角柱部間にこれよりも断
面形が小さな四角柱部を備えた外観形状を有するものを
例示したが、図５（ａ）に示すように一対の四角柱部間
にこれよりも断面形が小さな円柱部を備えた外観形状を
有するチップ部品１１や、図５（ｂ）に示すように扁平
四角柱状の外観形状を有するチップ部品１２や、図５
（ｃ）に示すように円柱状の外観形状を有するチップ部
品１３等に本発明を適用しても上記同様の効果を得るこ
とができる。ちなみに、図５（ａ）中の符号１１ａは外
部電極膜，１１ｂはその凹部、１１ｃは外装膜、図５
（ｂ）中の符号１２ａは外部電極膜，１２ｂはその凹
部、１２ｃは外装膜、図５（ｃ）中の符号１３ａは外部
電極膜，１３ｂはその凹部、１３ｃは外装膜であり、図
５（ｂ）（ｃ）に示したチップ部品１２，１３では外部
電極膜１２ａ，１３ａの表面高さと外部電極膜１２ｃ，
１３ｃの表面高さはほぼ一致している。
は、チップ部品として一対の四角柱部間にこれよりも断
面形が小さな四角柱部を備えた外観形状を有するものを
例示したが、図５（ａ）に示すように一対の四角柱部間
にこれよりも断面形が小さな円柱部を備えた外観形状を
有するチップ部品１１や、図５（ｂ）に示すように扁平
四角柱状の外観形状を有するチップ部品１２や、図５
（ｃ）に示すように円柱状の外観形状を有するチップ部
品１３等に本発明を適用しても上記同様の効果を得るこ
とができる。ちなみに、図５（ａ）中の符号１１ａは外
部電極膜，１１ｂはその凹部、１１ｃは外装膜、図５
（ｂ）中の符号１２ａは外部電極膜，１２ｂはその凹
部、１２ｃは外装膜、図５（ｃ）中の符号１３ａは外部
電極膜，１３ｂはその凹部、１３ｃは外装膜であり、図
５（ｂ）（ｃ）に示したチップ部品１２，１３では外部
電極膜１２ａ，１３ａの表面高さと外部電極膜１２ｃ，
１３ｃの表面高さはほぼ一致している。
【００３０】
【発明の効果】以上詳述したように、本発明によれば、
外装ペーストの塗布厚が必要以上に厚くなっても、余分
なペーストを外部電極膜の凹みに逃がして外装膜の寸法
を安定させることができ、従来のように外装膜が膨らん
だり外部電極膜上に乗り上がることを確実に回避して、
外装膜を良好且つ高品質で形成することができる。
外装ペーストの塗布厚が必要以上に厚くなっても、余分
なペーストを外部電極膜の凹みに逃がして外装膜の寸法
を安定させることができ、従来のように外装膜が膨らん
だり外部電極膜上に乗り上がることを確実に回避して、
外装膜を良好且つ高品質で形成することができる。
【図１】本発明を適用したチップ部品の外観斜視図
【図２】図１に示したチップ部品の縦断面図
【図３】チップ部品の製造手順を示す図
【図４】外部電極膜の凹部の変形例を示す図
【図５】本発明を適用可能な各種チップ部品の外観斜視
図
図
【図６】従来の円柱型チップ抵抗器の部分破断側面図と
外装膜形成方法を示す図
外装膜形成方法を示す図
【図７】従来の不具合の説明図
１…磁器素子、２…導体膜、３…外部電極膜、３ａ，３
ｂ…外部電極膜の凹み、４…外装膜、４ａ…外装膜の凹
み侵入部分、Ｒ…塗布ローラ、Ｐ…外装ペースト、１
１，１２，１３…チップ部品、１１ａ，１２ａ，１３ａ
…外部電極膜、１１ｂ，１２ｂ，１３ｂ…外部電極膜の
凹み、１１ｃ，１２ｃ，１３ｃ…外装膜。
ｂ…外部電極膜の凹み、４…外装膜、４ａ…外装膜の凹
み侵入部分、Ｒ…塗布ローラ、Ｐ…外装ペースト、１
１，１２，１３…チップ部品、１１ａ，１２ａ，１３ａ
…外部電極膜、１１ｂ，１２ｂ，１３ｂ…外部電極膜の
凹み、１１ｃ，１２ｃ，１３ｃ…外装膜。
フロントページの続き (72)発明者 東 富雄 和歌山県日高郡印南町島田1197番地 中紀 精機株式会社内 (72)発明者 垣内 育雄 和歌山県日高郡印南町島田1197番地 中紀 精機株式会社内 (72)発明者 寺岡 学 和歌山県日高郡印南町島田1197番地 中紀 精機株式会社内
Claims (3)
- 【請求項１】 外部電極膜と外装膜が隣接して露出した
チップ部品の製造方法において、 回路用導体膜を有する磁器素子に、外装膜側を開口した
凹みを有する外部電極膜を形成する行程と、 磁器素子の外部電極膜と隣接する位置に外装ペーストを
塗布し、ペースト自体の伸展作用により外装ペーストの
一部を外部電極膜の凹み内に侵入させる行程とを備え
た、 ことを特徴とするチップ部品の製造方法。 - 【請求項２】 外装膜の表面高さが外部電極膜の表面高
さよりも低くなるようにした、 ことを特徴とする請求項１記載のチップ部品の製造方
法。 - 【請求項３】 チップ部品が一対の角柱部間にこれより
も断面形が小さな角柱部または円柱部を備えた外観形状
を有し、 両側角柱部の表面に外部電極膜が形成され、中央角柱部
または円柱部の表面に外装膜が形成されている、 ことを特徴とする請求項１または２記載のチップ部品の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14401897A JP3418090B2 (ja) | 1997-06-02 | 1997-06-02 | チップ部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14401897A JP3418090B2 (ja) | 1997-06-02 | 1997-06-02 | チップ部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335122A true JPH10335122A (ja) | 1998-12-18 |
| JP3418090B2 JP3418090B2 (ja) | 2003-06-16 |
Family
ID=15352418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14401897A Expired - Fee Related JP3418090B2 (ja) | 1997-06-02 | 1997-06-02 | チップ部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3418090B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192742A (ja) * | 2010-03-12 | 2011-09-29 | Tdk Corp | 表面実装型電子部品 |
| US10847317B2 (en) | 2016-11-08 | 2020-11-24 | Murata Manufacturing Co., Ltd. | Electronic component |
-
1997
- 1997-06-02 JP JP14401897A patent/JP3418090B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192742A (ja) * | 2010-03-12 | 2011-09-29 | Tdk Corp | 表面実装型電子部品 |
| US10847317B2 (en) | 2016-11-08 | 2020-11-24 | Murata Manufacturing Co., Ltd. | Electronic component |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3418090B2 (ja) | 2003-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6870428B2 (ja) | 電子部品 | |
| JP6870427B2 (ja) | 電子部品 | |
| JP5225598B2 (ja) | 電子部品およびその製造法 | |
| KR20030029480A (ko) | 전자부품 및 그 제조방법 | |
| JP6688025B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP2026009361A (ja) | 積層コイル部品の製造方法 | |
| JPH10335122A (ja) | チップ部品の製造方法 | |
| JP7117116B2 (ja) | チップ抵抗器 | |
| JP7794570B2 (ja) | 積層コイル部品の製造方法及び積層コイル部品 | |
| JP6629013B2 (ja) | チップ抵抗器およびチップ抵抗器の製造方法 | |
| JP3425848B2 (ja) | チップ部品 | |
| JP7347037B2 (ja) | 電子部品の製造方法 | |
| US5898563A (en) | Chip composite electronic component with improved moisture resistance and method of manufacturing the same | |
| JP7726644B2 (ja) | 積層コイル部品の製造方法 | |
| JP2000269012A (ja) | 抵抗素子付きチップ型電子部品及びその製造方法 | |
| JPH07183108A (ja) | チップ抵抗器の製造方法 | |
| JP4510235B2 (ja) | 電子部品および多連チップ抵抗器 | |
| JP2739453B2 (ja) | ヒューズ機能付コンデンサ、及びその製造方法 | |
| JP4504577B2 (ja) | チップ形抵抗器の製造方法 | |
| JP4513166B2 (ja) | インダクタンス素子の製造方法 | |
| TWI801227B (zh) | 晶片零件 | |
| JP4875327B2 (ja) | チップ抵抗器の製造方法 | |
| JPH11191517A (ja) | チップ型複合機能部品 | |
| JP2805375B2 (ja) | 磁気シールド型インダクタの製造方法 | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030225 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080411 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090411 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100411 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110411 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120411 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130411 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140411 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |