JP4504577B2 - チップ形抵抗器の製造方法 - Google Patents

チップ形抵抗器の製造方法 Download PDF

Info

Publication number
JP4504577B2
JP4504577B2 JP2001029323A JP2001029323A JP4504577B2 JP 4504577 B2 JP4504577 B2 JP 4504577B2 JP 2001029323 A JP2001029323 A JP 2001029323A JP 2001029323 A JP2001029323 A JP 2001029323A JP 4504577 B2 JP4504577 B2 JP 4504577B2
Authority
JP
Japan
Prior art keywords
film
electrode film
insulating substrate
upper layer
lower layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001029323A
Other languages
English (en)
Other versions
JP2002231503A (ja
Inventor
英 遠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority to JP2001029323A priority Critical patent/JP4504577B2/ja
Publication of JP2002231503A publication Critical patent/JP2002231503A/ja
Application granted granted Critical
Publication of JP4504577B2 publication Critical patent/JP4504577B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、抵抗体膜を配置した絶縁基板を分割して形成されるチップ形抵抗器およびそのチップ形抵抗器の製造方法に関するものである。
【0002】
【従来の技術】
昨今、携帯端末等の小形化と普及に伴って極小寸法を有するチップ形抵抗器の供給が要請されるようになった。そして、この極小寸法を有するチップ形抵抗器の、小形電子機器における回路基板への採用と実装に際しては、実装の効率化とはんだ接合の信頼性の確保に向けて、部品メーカおよび機器メーカが協力することが望まれる。
【0003】
一方、部品メーカ等における前記チップ形抵抗器の製造方法は、例えば下記の手順にて形成される。すなわち、まず、両面分割スリット入りの絶縁基板を用意し、これにメタルグレーズ(AgまたはAg・Pd系グレーズ)の印刷を行って例えば約850℃で焼成し、膜厚が8〜12μmの裏面電極を形成する。この裏面電極は、一次方向分割スリットを跨ぎ、さらに二次方向分割スリットから離間して形成するか、または一次方向および二次方向の分割スリットを跨いでスクリーン印刷により形成する。
【0004】
次に、絶縁基板にメタルグレーズ(Ag・Pd系グレーズ)を印刷、例えば850℃で焼成し、膜層が8〜12μmの表電極膜下層を形成する。すなわち、表電極膜下層は一次方向分割スリットを跨ぎ、さらに二次方向分割スリットから離間して形成する。続いて、一対の表電極膜下層間にRuO2 系グレーズをスクリーン印刷し、これを850℃で焼成して抵抗体膜を形成し、その抵抗体膜上に硼珪酸鉛ガラスで二層化したコート膜を形成する。
【0005】
このコート膜は抵抗体膜を覆い、二次方向分割スリットを跨いで形成して600℃で焼成するアンダーコート膜と、このアンダーコート膜を覆い、二次方向分割スリットから離間して形成して600℃で焼成するオーバーコート膜とからなる。なお、レーザ工法による抵抗値調整のためのトリミング溝の刻設が、オーバーコート膜形成前のアンダーコート膜上から行われる。続いて、AgまたはAg・Pd系グレーズで一次方向および二次方向の分割スリットを跨いで、表電極膜下層上にスクリーン印刷をし、これを600℃で焼成して、約8〜12μmの膜厚の表電極膜上層を形成した、いわゆる表電極が二層化した構造に形成されている。
【0006】
短冊状に絶縁基板の分割基板に続き、AgまたはAg・Pd系グレーズで表電極膜上層および裏電極膜の一部に重畳するように印刷塗布し、約600℃で焼成して端面電極膜を形成し、この焼成後に個々のチップに分割を行って、Niめっき膜に続くSn系めっき膜又はSn・Pbめっき膜を電極めっき膜として形成する。
【0007】
図10はこのような従来のチップ形抵抗器の製造工程を示し、以下、これを説明する。このチップ形抵抗器は一次方向および二次方向に形成された分割スリットに絶縁基板を分割して、矩形のチップに形成される。図10(a)乃至図10(j)はそのチップ単位で見たチップ抵抗器の製造工程を示す。まず、図10(a)に示すように、矩形状に区画された絶縁基板1の裏側の左右両端部に位置するように、該絶縁基板1の左右の両端および前後両端までの領域、または図10(b)に示すように、この前後両端から所定距離だけ離間した領域に裏電極膜2を形成する。一方、前記絶縁基板1の表側の左右両端部に位置するように、該絶縁基板1の前後両端からそれぞれ所定距離離間した位置までの領域に、図10(c)に示すような表電極膜下層3を形成する。そして、図10(d)に示すように、前記の左右両端部の表電極膜下層3どうしをこれらの一部に重なるように抵抗体膜4により接続し、さらにその抵抗体膜4を前記絶縁基板1の前後両端までアンダーコート膜5にて、図10(e)に示すように覆う。また、このアンダーコート膜5の上から前記抵抗体膜4の抵抗値調整のために、図10(f)に示すようにトリミング溝6を刻設し、前記絶縁基板1の前後両端まで、図10(g)に示すように、前記アンダーコート膜5およびトリミング溝6をオーバーコート膜7により覆う。
【0008】
次に、図10(h)に示すように、前記絶縁基板1の左右両端および前後両端まで、前記表電極膜下層3を表電極膜上層8にて覆い、前記絶縁基板1の左右端面を覆うように、または、その左右端面を覆いかつ前記裏電極膜2および表電極膜上層8の一部とに重畳するように、図10(i)に示すような端面電極膜9を形成し、最後に、図10(j)に示すように、前記裏電極膜2、表電極膜上層8および端面電極膜9を電極めっき膜10にて覆い、チップ形抵抗器を形成する。図11はこのような工程を経て製造されたチップ抵抗器の図10(j)のA−A線における断面図であり、図12は図11のC−C線における断面図である。また、図13は、裏電極にあって、図10(b)の実施態様における図11のCーC線対応部位の断面図である。
【0009】
【発明が解決しようとする課題】
しかしながら、前記のような従来のチップ抵抗器の製造方法では、両面分割スリット入り絶縁基板を採用して、図10(a)及び図10(h)に図示するようにメタルグレーズの表裏電極膜が分割スリットに表裏電極膜材料が入り込んだ状態で機械的応力で分割するので、分割面の仕上がり精度が得られず、また絶縁基板、表裏電極膜のバリ、欠けが発生し、仕上がり精度と寸法が厳密に要求される微小寸法を有するチップ形抵抗器の製造には適さないという問題があった。
【0010】
また、図10(b)のように裏電極膜の形成において、二次方向の分割スリットから離間して形成した実施態様もあるが、微小寸法のチップ形抵抗器にあっては、印刷の位置ズレが無視できず、確保すべき裏電極膜範囲にバラツキが生じ、回路基板取付ランドへのはんだ接合の際にセルフアライメント効果が希薄になり、回路基板ランド、取付ランドに対して位置ズレが生じた状態ではんだ結合されたり、はんだ結合強度の信頼性が低下したり、回路基板の実装における部品隣接間隔が十分に確保できないなどの不具合が生じていた。
【0011】
さらに、表裏電極膜の一部に重畳する所定の膜厚を有するグレーズ系の端面電極膜の形成によって、表裏電極上で不均一な段差を生じ、特に微小寸法を有するチップ形抵抗器にあっては、回路基板ランドとのはんだ溶融の際に、はんだの濡れ応力によって、ツームストン現象(チップ立ち)が生じる要因になるという問題があった。
【0012】
本発明は前記のような問題を解決するものであり、その目的とするところは、表側または裏側のいずれでも回路基板へ実装でき、すなわち、テーピング加工してまたはバルクによるいずれの方法による供給も可能にし、また、一次方向および二次方向の分割時に絶縁基板、表裏電極膜およびコート膜のバリや欠けの発生を抑制でき、しかも寸法(長さ方向および幅方向)の仕上がり精度が安定する、小型化が可能なチップ形抵抗器およびその製造方法を提供することにある。
【0013】
また、本発明の他の目的は、表裏電極膜範囲が均一に確保でき、セルフアライメント効果が発揮できるとともに、表裏電極面上の平坦性が確保されツームストン現象の発生を抑制でき、さらにチップ形抵抗器の各製造工程における供給シュートでの搬送を円滑にして製造効率を向上できるとともに、テーピング加工供給方式におけるキャビティからのチップ形抵抗器の、実装機ノズルによる吸着取り出しを容易にできるチップ形抵抗器およびその製造方法を提供することにある。
【0014】
【課題を解決する手段】
前記目的達成のため、請求項1の発明にかかるチップ形抵抗器の製造方法は、絶縁基板の表裏面に一次方向と二次方向の分割スリットを刻設したものを用いて矩形状のチップ形抵抗器を製造する方法において、前記絶縁基板の裏面と表面の長手方向両側に裏電極膜と表電極膜とを形成する裏及び表電極膜下層形成工程と、該表電極膜下層間に接続して抵抗体膜を形成する抵抗体膜形成工程と、該抵抗体膜を覆うようにアンダーコート膜を形成するアンダーコート膜形成工程と、該アンダーコート膜上からトリミング溝を刻設するトリミング溝刻設工程と、該アンダーコート膜と前記トリミング溝を覆うようにオーバーコート膜を形成するオーバーコート膜形成工程と、前記表電極膜下層を覆うように表面電極膜上層を形成する表電極膜上層形成工程と、前記絶縁基板の一次方向の分割スリットに沿って短冊状にブレークする絶縁基板分割工程と、前記絶縁基板の左右両端面を覆い、かつ前記裏電極膜及び表電極膜下層の一部を重畳するように端面電極膜を形成する端面電極膜形成工程と、前記絶縁基板を二次方向の分割スリットに沿って個々のチップ状に分割するチップ状分割工程と、前記裏電極膜、表電極膜上層、及び端面電極膜を覆うように電気めっき膜を形成する電極めっき膜形成工程とを含むチップ形抵抗器の製造方法であって、前記トリミング溝刻設工程前の表電極膜下層形成工程が、二次方向の分割スリットだけでなく一次方向の分割スリットに対しても所定距離離間した位置までの領域に形成しており、かつ前記裏電極膜形成と表電極膜上層形成の各工程では、一次方向と二次方向共に分割スリットを跨いで形成するとともに、その跨いで形成した裏電極膜と表電極膜上層を一次方向の分割スリットに沿って分断する分断工程を前記絶縁基板分割工程前に行うようにしたことを特徴とする。
【0017】
また、請求項2の発明にかかるチップ形抵抗器の製造方法は、前記裏電極膜および表電極膜下層を導電性のメタルグレーズ系の膜とし、前記表電極膜上層を導電性レジン系の膜とし、前記アンダーコート膜をガラス系の膜とし、前記オーバーコート膜をレジン系の膜とし、前記裏電極膜、表電極膜下層、表電極膜上層、アンダーコート膜およびオーバーコート膜の各形成工程のいずれかに続いて、レーザ工法によって一次方向二次方向の分割スリットをなぞるように裏電極膜のみの分断を行うことを特徴とする。
【0018】
また、請求項3の発明にかかるチップ形抵抗器の製造方法は、前記裏電極膜、表電極膜下層および表電極膜上層をメタルグレーズ系の膜とし、前記アンダーコート膜およびオーバーコート膜をガラス系の膜とし、前記オーバーコート膜の形成工程に続いて、レーザ工法によって一次方向二次方向の分割スリットをなぞるように前記裏面電極膜、表電極膜下層、表電極膜上層、アンダーコート膜およびオーバーコート膜の分断を行うことを特徴とする。
【0019】
【発明の実施の形態】
以下、本発明の実施の一形態を詳細に説明する。まず、本発明の抵抗チップの製造方法を概念的に述べる。まず、96%以上のアルミナを含有し、かつ表裏面に一次方向および二次方向の分割スリットが入った絶縁基板を用意し、これの裏面に、AgまたはAg・Pd系のグレーズで印刷をし、これを約850℃で焼成して8〜12μmの膜厚の裏面電極を形成する。ここでは、一次方向および二次方向の分割スリットを跨いで、スクリーン印刷を行う。次に、絶縁基板の表面にAg・Pd系グレーズで印刷を行い、約850℃で焼成して表電極膜下層を形成する。このとき、一次方向および二次方向の分割スリットから離間してスクリーン印刷を行う。
【0020】
次に、一対の表電極膜下層にRuO2 系グレーズにより抵抗体膜の両端をスクリーン印刷にて接続し、これを約850℃で焼成し、その抵抗体膜の上に、硼珪酸鉛ガラスを二次方向の分割スリットを跨いでスクリーン印刷して、アンダーコート膜としてこれを約600℃で焼成する。続いて、このアンダーコート膜上からレーザ工法により抵抗値調整のためのトリミングを行い、その上にエポキシ系樹脂塗料を二次方向の分割スリットから離間して、アンダーコート膜を覆うようにスクリーン印刷を行った後、約200℃で硬化させてオーバーコート膜とする。また、この外のオーバーコート膜として、硼珪酸鉛ガラスを二次方向の分割スリットの一部または全部を跨いで、アンダーコート膜を覆うようにスクリーン印刷して、約600℃で焼成したものとしてもよい。
【0021】
続いて、表電極膜下層に重なるように、フェノール系導電性樹脂塗料を一次方向および二次方向の分割スリットを跨いでスクリーン印刷し、約200℃で硬化させて表電極膜上層を形成する。なお、前記オーバーコート膜として前記硼珪酸ガラスを用いた場合には、この表電極膜上層をAg系またはAg・Pd系グレーズを用い、一次方向および二次方向の分割スリットを跨いで表電極膜下層上からスクリーン印刷をし、これを600℃で焼成して、膜厚8〜12μmの表電極膜上層を形成する。
【0022】
このような表電極膜上層の形成後は、レーザ工法によって絶縁基板の一次方向および二次方向の分割スリットをなぞるように裏電極膜を分断し、続いて、レーザ工法により前記一次方向および二次方向の分割スリットをなぞるように、前記アンダーコート膜およびオーバーコート膜、さらには表電極膜を分断する。そして、端面電極形成に伴う表電極膜上層および裏電極膜の一部重畳部分を確保するように、マスキングレジストを塗布した後、絶縁基板を一次方向の分割スリットに沿って短冊状にブレークする。そして、その上にスパッタ法によって、Cr薄膜およびNi膜を形成し、前記マスキングレジストを除去し、絶縁基板を二次方向の分割スリットでブレークして、個々のチップ状に分割し、最後にNiめっき膜とSn系めっきまたはSn・Pbめっき膜を電極めっき膜として施すことにより、チップ形抵抗器を得る。
【0023】
図4、図5および図6は前記裏電極膜の分断溝を示し、11は裏電極膜の一次方向の分割スリットに沿った分断溝、12は裏電極膜の二次方向の分割スリットに沿った分断溝、13は絶縁基板上の二次方向の分割スリットである。また、図7、図8および図9は前記表電極膜、アンダーコート膜、オーバーコート膜の分断した例を示し、14は一次方向の分割スリットに沿ったレーザ分断溝、15は二次方向の分割スリットに沿ったレーザ分断溝である。なお、前記分断を行うためのレーザ工法では、レーザトリマーやレーザスクライバのいずれを使用してもよい。裏電極膜の分断工程は、裏電極膜形成後、表電極膜下層形成後、抵抗体膜形成後、アンダーコート膜形成後、トリミング溝形成後、オーバーコート膜形成後および表電極膜上層形成後のいずれかに行うことができる。また、レーザー工法による膜の分断は、本実施の形態に示すように表電極上層膜とオーバコートの材料によって適宜選択できる。
【0024】
次に、チップ単位で見た本発明のチップ抵抗器およびその製造工程を、図1(a)〜(m)について説明する。まず、図1(a)に示すように、矩形状に区画された絶縁基板1の裏側の左右両端部に位置するように、該絶縁基板1の左右両端および前後両端までの領域に裏電極膜2を形成する。一方、前記絶縁基板1の表側の左右両端部に位置するように、該絶縁基板1の左右両端および前後両端からそれぞれ所定距離離間した位置までの領域に、図1(b)に示すような表電極膜下層3を形成する。そして、図1(c)に示すように、前記の左右両端部の表電極膜下層3どうしを、これらの一部に重なるように抵抗体膜4により接続し、さらにその抵抗体膜4を前記絶縁基板1の前後両端までアンダーコート膜5にて図1(d)に示すように覆う。また、このアンダーコート膜5の上から前記抵抗体膜4の抵抗値調整のために、図1(e)に示すようなトリミング溝6を刻設して、図1(f)に示すように前記絶縁基板1の前後両端まで、または図1(g)に示すように一部が前記絶縁基板1の前後両端に至るまで、前記アンダーコート膜5およびトリミング溝6をオーバーコート膜7aまたは7bにより覆う。
【0025】
さらに、図1(h)または(i)に示すように、前記絶縁基板1の左右両端および前後両端まで、前記表電極膜下層3を表電極膜上層8により覆い、前記絶縁基板1の左右端面を覆うように、または該左右端面を覆い、かつ前記裏電極膜2および表電極膜上層8の一部に重畳するように、図1(j)または図1(k)に示すようにスパッタ工法による端面電極膜9を形成し、最後に、図1(l)または(m)に示すように、前記裏電極膜2、表電極膜上層8および端面電極膜9を電極めっき膜10により覆うようにしてチップ抵抗器を形成する。図2および図3はこのような工程を経て製造されたチップ抵抗器の正面断面図および図2のDーD線における側面断面図であり、図2は図1(l)又は(m)のB−B線の断面図、図3は図2のD−D線の断面図である。
【0026】
従って、このようにして製造されるチップ形抵抗器は、裏電極膜2および表電極膜上層8の一部に重畳されたスパッタ膜としての端面電極膜9が、これらの各電極膜上で不均一な段差の発生を抑制し、特に微小寸法を有するチップ形抵抗器にあっては、回路基板1上のランドとのはんだ溶融の際に、はんだの濡れ応力によって生じるツームストン現象(チップ立ち)の発生を抑制することができる。
【0027】
また、表電極膜を表電極膜下層3と表電極膜上層8との二層とし、表電極膜下層3を一次方向および二次方向の分割スリットから離間して形成し、表電極膜上層8は一次方向および二次方向の分割スリットまで形成することによって、電気的接続の信頼性が確保される。裏電極膜2も一次方向および二次方向の分割スリットまで形成しているので、チップ形抵抗器の表裏面に拘らず実装に適し、広い範囲の表裏電極膜と表裏電極面上の平坦性を確保することができる。さらに、セルフアライメント効果にも寄与し、回路基板実装の際の位置ずれも抑制できる。
【0028】
さらに、レーザ工程工法による裏電極膜2または表電極膜3、8および各コート膜7a、7bの分断を採用することにより、一次方向および二次方向の分割スリットに沿った機械的応力による絶縁基板の分割時に、裏電極膜2または表電極膜3、8およびコート膜7a、7bにバリや欠けが発生するのを抑制でき、分割スリットに入り込んだ膜材を昇華させることで、機械的応力による絶縁基板1の分割の際に刻設された絶縁基板の分割スリットを有効に活用でき、絶縁基板1の良好な分割面の仕上がりおよび寸法精度の向上を確保できる。
【0029】
なお、前記導電性樹脂系塗料の表電極膜上層を二次方向の分割スリットの一部を跨ぎ、かつ一部から離間して形成する場合には、表電極膜3、8およびコート膜7a、7bのレーザによる分割が不要となり、工程の簡略化が可能となる。
【0030】
また、前記のような絶縁基板の良好な分割面の仕上がりおよび寸法精度の向上によって、チップ形抵抗器の各製造工程における供給シュートでの搬送が円滑になり、製造効率が向上するとともに、テーピング加工供給方式におけるキャビティからのチップ形抵抗器の実装機ノズルによる吸着取り出しが容易になる。
【0031】
【発明の効果】
以上のように、本発明によれば、チップ形抵抗器の表側または裏側のいずれも回路基板への実装が可能であり、テーピング加工およびバルクのいずれの方法による供給も可能になるほか、一次方向および二次方向のブレーク時における絶縁基板、表裏電極膜およびコート膜のバリや欠けが抑制され、かつ、チップ形抵抗器の長さ方向、幅方向の仕上がり精度が安定化し、小形化が可能になるという効果が得られる。
【0032】
また、表裏電極膜の領域の厚みの均一性が確保できて、セルフアライメント効果を発揮でき、また平坦性が確保されることで、ツームストン現象の発生を抑制できるという効果が得られる。さらに、各製造工程におけるチップ形抵抗器の供給シュートでの流れが円滑に進むとともに、テーピング加工供給方式でのキャビティからのチップ形抵器の実装器ノズルによる吸着取り出しが容易になるなどの効果が得られる。
【図面の簡単な説明】
【図1】本発明の実施の一形態によるチップ形抵抗器の製造工程を示す説明図である。
【図2】図1に示すチップ形抵抗器の縦断面図である。
【図3】図2のD−D線における断面図である。
【図4】本発明における絶縁基板上の裏電極膜の分断構造を示す要部の平面図である。
【図5】図4のE−E線における縦断面図である。
【図6】図4のF−F線における縦断面図である。
【図7】本発明における絶縁基板上の表電極膜およびコート膜の分断構造を示す要部の平面図である。
【図8】図7のH−H線における縦断面図である。
【図9】図7のJ−J線における縦断面図である。
【図10】従来のチップ形抵抗器の製造工程を示す説明図である。
【図11】従来のチップ形抵抗器を示す縦断面図である。
【図12】図11のC−C線における縦断面図である。
【図13】従来の他の例のチップ形抵抗器における前記C−C線対応部位での縦断面図である。
【符号の説明】
1 絶縁基板
2 裏電極膜
3 表電極膜下層
4 抵抗体膜
5 アンダーコート膜
6 トリミング溝
7 オーバーコート膜
8 表電極膜上層
9 端面電極膜
10 電極めっき膜
13 二次方向の分割スリット

Claims (3)

  1. 絶縁基板の表裏面に一次方向と二次方向の分割スリットを刻設したものを用いて矩形状のチップ形抵抗器を製造する方法において、
    前記絶縁基板の裏面と表面の長手方向両側に裏電極膜と表電極膜とを形成する裏及び表電極膜下層形成工程と、該表電極膜下層間に接続して抵抗体膜を形成する抵抗体膜形成工程と、該抵抗体膜を覆うようにアンダーコート膜を形成するアンダーコート膜形成工程と、該アンダーコート膜上からトリミング溝を刻設するトリミング溝刻設工程と、該アンダーコート膜と前記トリミング溝を覆うようにオーバーコート膜を形成するオーバーコート膜形成工程と、前記表電極膜下層を覆うように表面電極膜上層を形成する表電極膜上層形成工程と、前記絶縁基板の一次方向の分割スリットに沿って短冊状にブレークする絶縁基板分割工程と、前記絶縁基板の左右両端面を覆い、かつ前記裏電極膜及び表電極膜下層の一部を重畳するように端面電極膜を形成する端面電極膜形成工程と、前記絶縁基板を二次方向の分割スリットに沿って個々のチップ状に分割するチップ状分割工程と、前記裏電極膜、表電極膜上層、及び端面電極膜を覆うように電気めっき膜を形成する電極めっき膜形成工程とを含むチップ形抵抗器の製造方法であって、
    前記トリミング溝刻設工程前の表電極膜下層形成工程が、二次方向の分割スリットだけでなく一次方向の分割スリットに対しても所定距離離間した位置までの領域に形成しており、かつ前記裏電極膜形成と表電極膜上層形成の各工程では、一次方向と二次方向共に分割スリットを跨いで形成するとともに、その跨いで形成した裏電極膜と表電極膜上層を一次方向の分割スリットに沿って分断する分断工程を前記絶縁基板分割工程前に行うようにしたことを特徴とするチップ形抵抗器の製造方法。
  2. 前記裏電極膜および表電極膜下層を導電性のメタルグレーズ系の膜とし、前記表電極膜上層を導電性レジン系の膜とし、前記アンダーコート膜をガラス系の膜とし、前記オーバーコート膜をレジン系の膜とし、前記裏電極膜、表電極膜下層、表電極膜上層、アンダーコート膜およびオーバーコート膜の各形成工程のいずれかに続いて、レーザ工法による裏電極膜のみの分断を行うことを特徴とする請求項1に記載のチップ形抵抗器の製造方法。
  3. 前記裏電極膜、表電極膜下層および表電極膜上層をメタルグレーズ系の膜とし、前記アンダーコート膜およびオーバーコート膜をガラス系の膜とし、前記オーバーコート膜の形成工程に続いて、レーザ工法による前記裏面電極膜、表電極膜下層、表電極膜上層、アンダーコート膜およびオーバーコート膜の分断を行うことを特徴とする請求項1に記載のチップ形抵抗器の製造方法。
JP2001029323A 2001-02-06 2001-02-06 チップ形抵抗器の製造方法 Expired - Lifetime JP4504577B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001029323A JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001029323A JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Publications (2)

Publication Number Publication Date
JP2002231503A JP2002231503A (ja) 2002-08-16
JP4504577B2 true JP4504577B2 (ja) 2010-07-14

Family

ID=18893685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001029323A Expired - Lifetime JP4504577B2 (ja) 2001-02-06 2001-02-06 チップ形抵抗器の製造方法

Country Status (1)

Country Link
JP (1) JP4504577B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600216A (zh) * 2019-07-19 2019-12-20 丽智电子(南通)有限公司 一种厚膜电阻的制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481675B2 (ja) * 2009-10-21 2014-04-23 コーア株式会社 基板内蔵用チップ抵抗器およびその製造方法
JP7117114B2 (ja) * 2018-03-05 2022-08-12 ローム株式会社 チップ抵抗器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144203A (ja) * 1990-10-05 1992-05-18 Aoi Denshi Kk チップ抵抗器の製造方法
JPH0774007A (ja) * 1993-06-29 1995-03-17 Kyocera Corp 固定抵抗器の製造方法
JP3012875B2 (ja) * 1996-01-16 2000-02-28 北陸電気工業株式会社 チップ抵抗器の製造方法
JP3825576B2 (ja) * 1999-03-15 2006-09-27 釜屋電機株式会社 チップ抵抗器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110600216A (zh) * 2019-07-19 2019-12-20 丽智电子(南通)有限公司 一种厚膜电阻的制作方法

Also Published As

Publication number Publication date
JP2002231503A (ja) 2002-08-16

Similar Documents

Publication Publication Date Title
CN101271750B (zh) 电子器件及其制造方法
WO1998029880A1 (fr) Resistance pastille pour reseau et procede de fabrication
JPH08306503A (ja) チップ状電子部品
JP2009158721A (ja) チップ抵抗器の製造方法およびチップ抵抗器
JP6688025B2 (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP5706186B2 (ja) チップ抵抗器およびその製造方法
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JP2000306711A (ja) 多連チップ抵抗器およびその製造方法
JP3118509B2 (ja) チップ抵抗器
JP2002231503A (ja) チップ形抵抗器およびその製造方法
JP3447728B2 (ja) チップ抵抗器
JP2002231505A (ja) チップ形抵抗器およびその製造方法
JPH01283809A (ja) チップ形電子部品
TWI801227B (zh) 晶片零件
JP2806802B2 (ja) チップ抵抗器
JP2017050455A (ja) チップ抵抗器およびチップ抵抗器の製造方法
JP2005108865A (ja) チップ抵抗器及びチップ抵抗器の製造方法
JP3297642B2 (ja) チップ抵抗器
JP3353037B2 (ja) チップ抵抗器
JP2003272901A (ja) 厚膜抵抗器およびその製造方法
JP4059967B2 (ja) チップ型複合機能部品
JP7270386B2 (ja) チップ状金属抵抗器及びその製造方法
JPH0513201A (ja) 角形チツプ抵抗器
JP3955047B2 (ja) 電子部品
JP3561635B2 (ja) ネットワーク抵抗器とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070920

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100423

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4504577

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term