JPH10335386A - 半導体実装方法 - Google Patents

Abstract

(57)【要約】 【課題】 フリップチップ実装されたベアチップの設置
状態を安定させることができ、実装工程の簡略化が可能
であり、しかも実装時に使用する樹脂の選択の範囲を広
げることができる半導体実装方法を提供する。 【解決手段】 半導体ウエハから切り出されたメモリ用
ベアチップ１をフリップチップ実装する際、あらかじ
め、モジュール基板２上に所定厚の樹脂層８を形成して
おく。次にチップ用パッド３と基板用パッド４が対向す
るように位置を合わせ、熱源１３で加熱しながら、加圧
板１１と加圧板１２によって、メモリ用ベアチップ１と
モジュール基板２を挟むようにして加圧する。加熱と加
圧によって、基板用パッド４に形成された半田メッキ６
がチップ用パッド３に形成された金ボールのバンプ５に
付着し、その後の冷却によって、金ボールのバンプ５と
半田メッキ６による接合部が形成され、樹脂層８が硬化
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基板にベアチップ
を実装する半導体実装方法に関する。

【０００２】

【従来の技術】半導体ウエハから切り出されたメモリ用
ベアチップやプロセッサ用ベアチップは、パッケージン
グされた状態でプリント基板等に実装されるのが一般的
である。ところが、パッケージの外形寸法は、各種のベ
アチップ自体のサイズに比べてかなり大きいため、プリ
ント基板等に実装可能なメモリパッケージ等の数には一
定の制限がある。

【０００３】一方最近は、ワイヤボンディングやフリッ
プチップ実装によって、ベアチップを直接基板上に実装
することにより、高密度実装を行う技術が発達してきて
いる。特にフリップチップ実装は、実装面積の小型
化、耐ノイズ性が良好、接続の信頼性が高い等の利
点がある。

【０００４】

【発明が解決しようとする課題】ところで、上述したフ
リップチップ実装は、ベアチップのパッドと基板のパッ
ドを対向配置させ、ベアチップのパッドに形成した金ボ
ール等の導電性部材と基板のパッドに形成した半田メッ
キを加熱し、導電性部材に半田を付着させることによっ
て電気的、機械的に接続している。つまり、ベアチップ
は、導電性部材と半田を介してのみ基板に固定されてい
るので、例えば、ＤＲＡＭ等のようにベアチップのパッ
ドがベアチップの長辺方向にほぼ平行に直線上に配置さ
れているような場合では、ベアチップの短辺方向の設置
状態が不安定となる。このため、ベアチップの設置状態
を安定させる対策が必要となる。

【０００５】また、ベアチップの設置状態を安定させる
ために、ベアチップが基板に実装された後、ベアチップ
と基板の間にアンダーフィラーと称される樹脂を流し込
んで充填する必要があるが、ベアチップと基板の間は狭
いため、毛細管現象を利用して樹脂を流し込む必要があ
り、確実に樹脂を充填することは容易ではなく、工程も
複雑になる。また、粘度の高い樹脂は使用できないた
め、使用できる樹脂が限定されるという問題点がある。

【０００６】本発明は、このような点に鑑みて創作され
たものであり、その目的は、フリップチップ実装された
ベアチップの設置状態を安定させることができ、実装工
程の簡略化が可能であり、しかも実装時に使用する樹脂
の選択の範囲を広げることができる半導体実装方法を提
供することにある。

【０００７】

【課題を解決するための手段】上述した課題を解決する
ために、本発明の半導体実装方法では、まずベアチップ
上のチップ用パッドあるいは基板上の基板用パッドのい
ずれか一方に金ボールのバンプ等の導電性部材を形成し
（第１の工程）、基板上に樹脂層を形成（第２の工程）
した後に、この樹脂層を挟んでベアチップを基板上にフ
リップチップ実装する（第３の工程）。導電性部材によ
ってチップ用パッドと基板用パッドを接合する際に加
熱、加圧し、その後冷却（第４の工程）する必要がある
が、同時にこの加熱と冷却によって樹脂層も硬化させる
ことができるため、ベアチップと基板との電気的な接続
と同時にベアチップの設置状態（実装状態）を安定させ
ることができる。特に、ＤＲＡＭのようにベアチップ上
に一列にチップ用パッドが形成されている場合には、実
装直後の設置状態が不安定となるが、本発明によれば樹
脂層を硬化させることにより設置状態の安定化が可能と
なる。

【０００８】また、ベアチップ表面に樹脂層を形成する
ため、狭い隙間に樹脂を注入する場合に比べると複雑な
工程が不要であり、工程の簡略化が可能となる。また、
ベアチップ表面に形成する樹脂層としては、粘性の高い
材料を使用することもできるため、材料選択の幅を広げ
ることが可能となる。

【０００９】

【発明の実施の形態】以下、本発明を適用した一実施形
態の半導体装置であるメモリモジュールについて、図面
を参照しながら具体的に説明する。

【００１０】図１は、メモリ用ベアチップ１の一方の面
であってモジュール基板への実装面の概略を示す図であ
る。メモリ用ベアチップ１は、例えば、４Ｍ×４ビット
のメモリ容量を有するＤＲＡＭである。同図に示すよう
に、メモリ用ベアチップ１は、長方形形状をしており、
中央部には複数のチップ用パッド３がメモリ用ベアチッ
プ１の長辺にほぼ平行に一列に形成されている。これら
のチップ用パッド３は、モジュール基板との電気的接続
を行うための電極である。

【００１１】図２は、モジュール基板２の一方の面であ
ってメモリ用ベアチップ１が実装される面の概略を示す
図である。モジュール基板２はＳＯ−ＤＩＭＭ（Small
Outline Dual Inline Memory Module ）基板等に実装可
能な外形寸法を有しており、同図に示すように複数の基
板用パッド４がモジュール基板２の長辺にほぼ平行に二
列に形成されている。これらの基板用パッド４は、メモ
リ用ベアチップ１との電気的接続を行うための電極であ
る。フリップチップ実装においては、複数の基板用パッ
ド４は、複数のチップ用パッド３と対向する位置に形成
されている。また、モジュール基板２の短辺の外側面に
は、凹部形状に形成された複数の外部接続端子９が設け
られ、これらの外部接続端子９は基板用パッド４と電気
的に接続されている。ＬＣＣ（Leadless Chip Carrier
）方式によって、これらの外部接続端子９の凹部に半
田を流し込むことにより、モジュール基板２とＳＯ−Ｄ
ＩＭＭ基板等との間の電気的な接続と機械的な接続（固
定）が行われる。

【００１２】図３は、メモリモジュール１０の概略であ
り、フリップチップ実装によって、メモリ用ベアチップ
１が実装された面を示す図である。図３に示すように、
モジュール基板２にはモジュール基板２の長辺方向に二
列、短辺方向に二列のメモリ用ベアチップ１が実装され
ており、合計で４個のメモリ用ベアチップ１が実装され
ている。メモリ用ベアチップ１が、例えば、４Ｍ×４ビ
ットのメモリ容量を有するＤＲＡＭある場合は、メモリ
モジュール１０のメモリ容量は８Ｍバイトとなる。

【００１３】図４は、メモリ用ベアチップ１のチップ用
パッド３が形成された箇所を拡大した図である。同図に
示すように、メモリ用ベアチップ１の一方の面に形成さ
れたチップ用パッド３には、導電性部材としての金ボー
ルのバンプ５が形成されている。金ボールのバンプ５
は、半田付け等により、チップ用パッド３に接合されて
いる。メモリ用ベアチップ１とモジュール基板２との電
気的接続は、このバンプ５によって行われる。

【００１４】図５は、モジュール基板２の基板用パッド
４が形成された箇所を拡大した図である。同図に示すよ
うに、モジュール基板２の一方の面に形成された基板用
パッド４の表面には、半田メッキ６が形成されている。
メモリ用ベアチップ１との電気的接続は、半田メッキ６
によって行われる。

【００１５】図６は、フリップチップ実装によってメモ
リ用ベアチップ１をモジュール基板２に実装した場合の
チップ用パッド３と基板用パッド４の接続部分を拡大し
た図である。同図に示すように、フリップチップ実装で
は、チップ用パッド３に形成された金ボールのバンプ５
に基板用パッド４の表面に形成された半田メッキ６が付
着し、さらに金ボールのバンプ５の一部と半田メッキ６
の一部とが共晶を形成することによって、メモリ用ベア
チップ１とモジュール基板２との間の電気的な接続を行
っている。このようなフリップチップ実装においては、
メモリ用ベアチップ１とモジュール基板２の間には、金
ボールのバンプ５と半田メッキ６によって形成された接
合部７の高さに相当する隙間が生じる。しかも、複数の
チップ用パッド３がメモリ用ベアチップ１の長辺方向に
一列に形成されており、この一列に形成された複数のチ
ップ用パッド３上の金ボールのバンプ５を介してメモリ
用ベアチップ１とモジュール基板２とが接することにな
るため、メモリ用ベアチップ１の実装状態（設置状態）
が不安定になる。

【００１６】そこで、本実施形態においては、基板用パ
ッド４を形成した面の少なくともメモリ用ベアチップ１
が実装される面に、メモリ用ベアチップ１を実装する前
にあらかじめ、接合部７の高さに相当する厚さの樹脂層
８を形成しておく。樹脂層８としては、例えば、絶縁
性、強度、成形のしやすさに優れたエポキシ系樹脂等様
々な熱硬化性樹脂材料を用いる場合が考えられるが、い
ずれの樹脂を用いても熱による膨張を避けることができ
ない。樹脂層８が熱により膨張すると接合部７に応力を
生じさせることになり、接合部７の破損によって、メモ
リ用ベアチップ１とモジュール基板２の間の接続不良を
引き起こす可能性もある。その対策として、樹脂層８に
用いられる樹脂材料の線膨張率を低減させるため、フィ
ラーを配合させる。例えば、溶融シリカは線膨張率が小
さいため、これをフィラーとして配合した樹脂材料を樹
脂層８に用いることにより、樹脂層８の熱による膨張を
抑制することができる。

【００１７】このようにして形成された樹脂層８によ
り、接合部７の高さによって生じるメモリ用ベアチップ
１とモジュール基板２の隙間が充填され、樹脂層８がメ
モリ用ベアチップ１を下面から支持するようになるた
め、メモリ用ベアチップ１の設置状態を安定させること
ができる。また、樹脂層８の形成により、外部との絶縁
状態を確実にすることができる。

【００１８】次に、本実施形態のフリップチップ実装に
よってメモリ用ベアチップ１をモジュール基板２に実装
する工程について説明する。

【００１９】図７〜図１２のそれぞれは、フリップチッ
プ実装によってメモリ用ベアチップ１をモジュール基板
２に実装する工程を示す図である。まず、図７に示すよ
うに、メモリ用ベアチップ１のチップ用パッド３に金ボ
ールのバンプ５を形成する（第１の工程）。このバンプ
５は、半田付け等によってチップ用パッド３に接合され
ている。

【００２０】次に、図８に示すように、モジュール基板
２を基板用パッド４が形成された面が上面になるように
加圧板１１に導入し、表面に樹脂層８を形成する（第２
の工程）。なお、樹脂層８に用いられる樹脂材料には上
述したフィラーが配合され、樹脂層８の熱による膨張が
抑制されている。

【００２１】次に、図９に示すように、メモリ用ベアチ
ップ１をモジュール基板２の上部に導入する。さらに、
チップ用パッド３が形成された面と基板用パッド４が形
成された面をヒーター等の熱源１３で加熱し、上下方向
に加圧する（第３の工程）。メモリ用ベアチップ１をモ
ジュール基板２の上部に導入する際は、チップ用パッド
３が形成された面が下面になるように導入し、チップ用
パッド３と基板用パッド４が対向配置されるように位置
を合わせる。また、加圧は、位置合わせが完了した後、
加熱とともに別の加圧板１２をメモリ用ベアチップ１の
上面に導入することにより、加圧板１１と加圧板１２に
よってメモリ用ベアチップ１とモジュール基板２を挟む
ようにして行われる。

【００２２】加熱と加圧とが行われることにより、図１
０に示すようにチップ用パッド３に形成された金ボール
のバンプ５は、モジュール基板２の表面に形成された樹
脂層８を突き破り、基板用パッド４に形成された半田メ
ッキ６に達する。この半田メッキ６は、加熱によりリフ
ローされているため、金ボールのバンプ５に半田メッキ
６が付着し、また、金ボールのバンプ５の一部が半田メ
ッキ６の中に拡散される。

【００２３】付着後、熱源１３を外し、図１１に示すよ
うに加圧状態を維持したまま、冷却を行う（第４の工
程）。冷却によって、金ボールのバンプ５と半田メッキ
６による接合部７が形成される。また、金ボールのバン
プ５の一部と半田メッキ６の一部は共晶を形成する。さ
らに、メモリ用ベアチップ１とモジュール基板２の隙間
に介在する樹脂層８が硬化する。

【００２４】室温程度まで十分に冷却された後、図１２
に示すようにメモリ用ベアチップ１の上面の加圧板１２
を取り外す。

【００２５】このようにして、メモリ用ベアチップ１を
モジュール基板２に実装することができ、接合部７の高
さによって生じるメモリ用ベアチップ１とモジュール基
板２の隙間が樹脂層８によって充填され、樹脂層８がメ
モリ用ベアチップ１を下面から支持するようになるた
め、メモリ用ベアチップ１の設置状態を安定させること
ができる。

【００２６】また、メモリ用ベアチップ１をモジュール
基板２に実装する前にモジュール基板２の表面に樹脂層
８を形成しているため、メモリ用ベアチップ１をモジュ
ール基板２に実装した後にメモリ用ベアチップ１とモジ
ュール基板２の隙間に樹脂を毛細管現象により流し込む
方法に比べて、複雑な工程が不要であり、工程の簡略化
が可能となる。また、モジュール基板２の表面に樹脂層
８を形成するだけであるため、粘度の高い樹脂を樹脂層
８の材料として用いることも可能となって、樹脂材料の
選択の範囲が広がる。

【００２７】なお、上述した本実施形態のフリップチッ
プ実装では、チップ用基板３に金ボールのバンプ５を形
成し、基板用パッド４に半田メッキ６を形成したが、チ
ップ用パッド３に半田メッキ６を形成し、基板用パッド
４に金ボールのバンプ５を形成しても、同様の効果を得
ることができる。

【００２８】また、上述した実施形態では、加熱と加圧
を同時に行ったが、加熱した後に加圧するという順序で
行っても、同様の効果を得ることができる。

【００２９】本発明は上記実施形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形実施が可能
である。例えば、上述した実施形態では、メモリ用ベア
チップ１の複数のチップ用パッド３がメモリ用ベアチッ
プ１の長辺と平行に直線状に一列に形成されている例を
示したが、図１３に示すように短辺と平行に複数のチッ
プ用パッド３が一列に形成されているメモリ用ベアチッ
プ１を他の基板にフリップチップ実装する場合について
も本発明を適用することができる。

【００３０】また、上述した実施形態では、図１に示す
ようにメモリ用ベアチップ１の複数のチップ用パッド３
が一列に形成されている例を説明したが、図１４や図１
５に示すように複数列に複数のチップ用パッド３が形成
されている場合であってもよい。これらの場合は、メモ
リ用ベアチップ１の設置状態の安定は確保されている
が、絶縁状態を確保するためにメモリ用ベアチップ１と
モジュール基板２の間を樹脂等で封止する必要があるの
で、同様の効果を得ることができる。

【００３１】上述した実施形態では、メモリ用ベアチッ
プ１とモジュール基板２の側面に熱源１３を設置し、加
熱を行ったが、熱源１３の設置場所はこれらの側面に限
られず、例えば、メモリ用ベアチップ１の上面とモジュ
ール基板２の下面に熱源１３を設置して、加熱を行って
もよい。

【００３２】上述した実施形態では、図３に示すように
モジュール基板２上に４個のメモリ用ベアチップ１を実
装する例を説明したが、モジュール基板２に実装される
メモリ用ベアチップの数は４個に限定されない。

【００３３】上述した実施形態では、モジュール基板２
にメモリ用ベアチップ１としてＤＲＡＭを実装する例を
説明したが、ＳＲＡＭやフラッシュＲＯＭ等の他の種類
のメモリ用ベアチップ１や、メモリ以外のベアチップを
実装する場合にも、本発明を適用することができる。

【００３４】上述した実施形態では、メモリ用ベアチッ
プ１をモジュール基板２に実装する例を説明したが、メ
モリ用ベアチップ１は、パッケージに実装してもよい。
また、ＳＯ−ＤＩＭＭ基板等のメモリ基板あるいはマザ
ーボードやドーターボード等にメモリ用ベアチップ１等
を直接実装してもよい。

【００３５】

【発明の効果】上述したように、本発明によれば、基板
のパッドを形成した面に所定厚の樹脂層を形成し、その
後にベアチップをフリップチップ実装することにより、
基板とベアチップ間の電気的な接続と樹脂層の硬化を同
時に行っている。したがって、ベアチップを実装した際
に樹脂層によってベアチップが支持されるため、チップ
用パッドの形成位置等によらず、常にベアチップの設置
状態を安定させることができる。また、樹脂層は基板表
面に形成するだけであり、狭い隙間に注入する場合等に
比べて複雑な工程が不要であり、工程を簡略化すること
ができ、さらに、粘度の高い樹脂を樹脂層の材料として
用いることもできるので、樹脂材料の選択の範囲を広げ
ることができる。

【図面の簡単な説明】

【図１】メモリ用ベアチップのパッドが形成された面を
示す図である。

【図２】モジュール基板のパッドが形成された面を示す
図である。

【図３】ベアチップをモジュール基板に実装した状態を
示す図である。

【図４】ベアチップのパッドに金ボールのバンプを形成
した状態を示す図である。

【図５】モジュール基板のパッドに半田メッキを形成
し、基板の表面に樹脂層を形成した状態を示す図であ
る。

【図６】フリップチップ実装によって、ベアチップをモ
ジュール基板に実装した場合の接続部分を示す図であ
る。

【図７】フリップチップ実装において、ベアチップに金
ボールのバンプを形成する工程を示す図である。

【図８】フリップチップ実装において、加圧板にモジュ
ール基板を導入し、表面に樹脂層を形成する工程を示す
図である。

【図９】フリップチップ実装において、ベアチップの上
面に別の加圧板を導入し、ベアチップとモジュール基板
を上下方向に加圧しながら、熱源で加熱する工程を示す
図である。

【図１０】フリップチップ実装において、金ボールのバ
ンプと半田メッキによる接合部が形成される工程を示す
図である。

【図１１】フリップチップ実装において、金ボールのバ
ンプと半田メッキによる接合部が形成された後、加圧状
態を保ったまま、熱源を外して冷却する工程を示す図で
ある。

【図１２】フリップチップ実装において、冷却後、ベア
チップの上面の加圧板を外す工程を示す図である。

【図１３】短辺にほぼ平行にパッドを形成したベアチッ
プを示す図である。

【図１４】長辺にほぼ平行に二列にパッドを形成したベ
アチップを示す図である。

【図１５】短辺にほぼ平行に二列にパッドを形成したベ
アチップを示す図である。

【符号の説明】

１ メモリ用ベアチップ ２ モジュール基板 ３ チップ用パッド ４ 基板用パッド ５ 金ボールのバンプ ６ 半田メッキ ８ 樹脂層 １１、１２ 加圧板 １３ 熱源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体ウエハから切り出されたベアチッ
   プを基板にフリップチップ実装する半導体実装方法にお
   いて、 前記ベアチップの表面に形成された複数のチップ用パッ
   ドに導電性部材を取り付ける第１の工程と、 前記ベアチップが実装される前記基板の一方の面に樹脂
   層を形成する第２の工程と、 前記ベアチップ上の前記複数のチップ用パッドと前記基
   板上に形成された複数の基板用パッドとが対応するよう
   に、前記ベアチップを前記樹脂層を介して前記基板の一
   方の面に押圧し、加熱する第３の工程と、 前記第３の工程の押圧状態を維持しながら前記ベアチッ
   プと前記基板とを冷却する第４の工程と、 を備えることを特徴とする半導体実装方法。
2. 【請求項２】 半導体ウエハから切り出されたベアチッ
   プを基板上にフリップチップ実装する半導体実装方法に
   おいて、 前記基板の表面に形成された複数の基板用パッドに導電
   性部材を取り付ける第１の工程と、 前記複数の基板用パッドが形成された前記基板の一方の
   面に樹脂層を形成する第２の工程と、 前記ベアチップの表面に形成された複数のチップ用パッ
   ドと前記基板上に形成された前記複数の基板用パッドが
   対応するように、前記ベアチップを前記樹脂層を介して
   前記基板の一方の面に押圧し、加熱する第３の工程と、 前記第３の工程の押圧状態を維持しながら前記ベアチッ
   プと前記基板とを冷却する第４の工程と、 を備えることを特徴とする半導体実装方法。
3. 【請求項３】 請求項１または２において、 前記樹脂層は熱硬化性樹脂を用いて形成されており、前
   記第３の工程における加熱処理と前記第４の工程による
   冷却処理を行うことにより、前記ベアチップと前記基板
   との間の電気的な接続と、前記ベアチップと前記基板と
   の間に介在させる樹脂層の固化とを同時に行うことを特
   徴とする半導体実装方法。
4. 【請求項４】 請求項１〜３のいずれかにおいて、 前記複数のチップ用パッドは、前記ベアチップの一方の
   面上に一列に並んで形成されていることを特徴とする半
   導体実装方法。