JP2000200852A - 半導体装置及びその製造方法ならびにその実装方法 - Google Patents
半導体装置及びその製造方法ならびにその実装方法Info
- Publication number
- JP2000200852A JP2000200852A JP11001809A JP180999A JP2000200852A JP 2000200852 A JP2000200852 A JP 2000200852A JP 11001809 A JP11001809 A JP 11001809A JP 180999 A JP180999 A JP 180999A JP 2000200852 A JP2000200852 A JP 2000200852A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- columnar
- solder
- solder bumps
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半田バンプを搭載した半導体装置において、
隣り合う半田バンプが接触することなく、かつ実装面か
らの高さのばらつきによる接続不良を低減することが可
能な技術を提供する。 【解決手段】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れた半田バンプをアレイ状に配置したボールグリッドア
レイ型半導体装置において、前記半田バンプを柱状と
し、前記柱状半田バンプが電子装置の実装基板に実装さ
れたとき、前記柱状半田バンプの実装面からの高さが、
前記半導体装置の反りに対応してそれぞれ異なる構成と
なっている。
隣り合う半田バンプが接触することなく、かつ実装面か
らの高さのばらつきによる接続不良を低減することが可
能な技術を提供する。 【解決手段】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れた半田バンプをアレイ状に配置したボールグリッドア
レイ型半導体装置において、前記半田バンプを柱状と
し、前記柱状半田バンプが電子装置の実装基板に実装さ
れたとき、前記柱状半田バンプの実装面からの高さが、
前記半導体装置の反りに対応してそれぞれ異なる構成と
なっている。
Description
【０００１】
【発明が属する技術分野】本発明は、半導体装置、その
製造方法及び実装方法に係り、特に、半田バンプをアレ
イ状に配置したボールグリッドアレイ型半導体装置に適
用して有効な技術に関するものである。
製造方法及び実装方法に係り、特に、半田バンプをアレ
イ状に配置したボールグリッドアレイ型半導体装置に適
用して有効な技術に関するものである。
【０００２】
【従来の技術】従来、半導体チップの回路素子形成面上
の電極パッドとリードが電気的に接続され、前記半導体
チップ及び接続部分もしくは接続部分のみが樹脂などに
より封止され、アレイ状に配列された前記リードの他端
に半田バンプが接続されたボールグリッドアレイ型半導
体装置（以下、ＢＧＡと呼ぶ）では、前記半田バンプの
形状は、通常球形の半田ボールである（電子技術、１９
９８年９月号、ｐ．２参照）。前記ＢＧＡでは、半田ボ
ールを接続する端子電極の直径が６００ミクロン、端子
電極間の距離が１．２７ｍｍのものが多く、その端子電
極に接続される半田ボールは直径が７６０ミクロンで、
接続後端子電極表面からの高さが約６００ミクロンとな
る。また、前記ＢＧＡは、半導体チップの電極パッドと
リードとの接続部分等を樹脂等で封止しているため、封
止材料やパッケージ材料の熱膨張係数の違いにより、封
止温度から室温に下げたときに反りが生じる。この他に
も、加熱されることにより、ＢＧＡのパッケージ本体に
反りが生じる。特に、半田ボールを搭載しリフローする
とき、約２４０℃に加熱するため、最も反りが生じやす
い。
の電極パッドとリードが電気的に接続され、前記半導体
チップ及び接続部分もしくは接続部分のみが樹脂などに
より封止され、アレイ状に配列された前記リードの他端
に半田バンプが接続されたボールグリッドアレイ型半導
体装置（以下、ＢＧＡと呼ぶ）では、前記半田バンプの
形状は、通常球形の半田ボールである（電子技術、１９
９８年９月号、ｐ．２参照）。前記ＢＧＡでは、半田ボ
ールを接続する端子電極の直径が６００ミクロン、端子
電極間の距離が１．２７ｍｍのものが多く、その端子電
極に接続される半田ボールは直径が７６０ミクロンで、
接続後端子電極表面からの高さが約６００ミクロンとな
る。また、前記ＢＧＡは、半導体チップの電極パッドと
リードとの接続部分等を樹脂等で封止しているため、封
止材料やパッケージ材料の熱膨張係数の違いにより、封
止温度から室温に下げたときに反りが生じる。この他に
も、加熱されることにより、ＢＧＡのパッケージ本体に
反りが生じる。特に、半田ボールを搭載しリフローする
とき、約２４０℃に加熱するため、最も反りが生じやす
い。
【０００３】
【発明が解決しようとする課題】本発明者は、前述の従
来技術を検討した結果、以下のような問題点を見いだし
た。図５（説明のための模式図）に示すように、用いる
封止材料やパッケージ材料により異なるが、加熱をする
ことによりパッケージ本体Ｐに反りが生じる。このパッ
ケージの反りにより、実装基板１２に実装したときの、
実装面からの高さＨのばらつきが２００〜３００ミクロ
ン生じる。実装前の高さＨが約６００ミクロンの半田ボ
ールは、実装後の実装基板１２と接続された半田ボール
１４Ａでは約４００ミクロンになる。そのため、実装面
からの高さＨにばらつきが大きくなると、実装面から高
い部分の半田ボール１４Ｂが実装基板１２にとどかず、
接続不良となるという問題がある。また、半田ボールの
高さを高くするために直径の大きい半田ボールを用いる
と、隣り合う半田ボール同士が接触しショートしてしま
うという問題がある。本発明の目的は、半導体装置が実
装基板に半田バンプにより実装されたとき、前記半導体
装置の反りによる半田バンプの接続不良を低減すること
が可能な技術を提供することにある。本発明の他の目的
は、半田バンプを有する半導体装置において、隣り合う
半田バンプが接触することなく、かつ実装面からの高さ
のばらつきによる接続不良を低減することが可能な技術
を提供することにある。本発明の前記ならびにその他の
目的及び新規な特徴は、本明細書の記述及び添付図面に
よって明らかになるであろう。
来技術を検討した結果、以下のような問題点を見いだし
た。図５（説明のための模式図）に示すように、用いる
封止材料やパッケージ材料により異なるが、加熱をする
ことによりパッケージ本体Ｐに反りが生じる。このパッ
ケージの反りにより、実装基板１２に実装したときの、
実装面からの高さＨのばらつきが２００〜３００ミクロ
ン生じる。実装前の高さＨが約６００ミクロンの半田ボ
ールは、実装後の実装基板１２と接続された半田ボール
１４Ａでは約４００ミクロンになる。そのため、実装面
からの高さＨにばらつきが大きくなると、実装面から高
い部分の半田ボール１４Ｂが実装基板１２にとどかず、
接続不良となるという問題がある。また、半田ボールの
高さを高くするために直径の大きい半田ボールを用いる
と、隣り合う半田ボール同士が接触しショートしてしま
うという問題がある。本発明の目的は、半導体装置が実
装基板に半田バンプにより実装されたとき、前記半導体
装置の反りによる半田バンプの接続不良を低減すること
が可能な技術を提供することにある。本発明の他の目的
は、半田バンプを有する半導体装置において、隣り合う
半田バンプが接触することなく、かつ実装面からの高さ
のばらつきによる接続不良を低減することが可能な技術
を提供することにある。本発明の前記ならびにその他の
目的及び新規な特徴は、本明細書の記述及び添付図面に
よって明らかになるであろう。
【０００４】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
発明のうち代表的なものの概要を簡単に説明すれば、下
記の通りである。
【０００５】（１）半導体チップの回路素子形成面上に
形成された電極パッドと電気的に接続されたリードと接
続された半田バンプをアレイ状に配置したボールグリッ
ドアレイ型半導体装置において、前記半田バンプを柱状
とし、前記柱状半田バンプが実装基板に実装されたと
き、前記柱状半田バンプの実装面からの高さが、前記半
導体装置の反りに応じてそれぞれ異なる構成となってい
る。
形成された電極パッドと電気的に接続されたリードと接
続された半田バンプをアレイ状に配置したボールグリッ
ドアレイ型半導体装置において、前記半田バンプを柱状
とし、前記柱状半田バンプが実装基板に実装されたと
き、前記柱状半田バンプの実装面からの高さが、前記半
導体装置の反りに応じてそれぞれ異なる構成となってい
る。
【０００６】（２）半導体チップの回路素子形成面上に
形成された電極パッドと電気的に接続されたリードと接
続された半田バンプをアレイ状に配置したボールグリッ
ドアレイ型半導体装置において、前記半田バンプを柱状
とし、該柱状半田バンプと前記リードとの間に、前記柱
状半田バンプの融点よりも低融点の半田材を介在し、前
記柱状半田バンプが実装基板に実装されたとき、前記柱
状半田バンプの実装面からの高さが、前記半導体装置の
反りに応じてそれぞれ異なる構成となっている。
形成された電極パッドと電気的に接続されたリードと接
続された半田バンプをアレイ状に配置したボールグリッ
ドアレイ型半導体装置において、前記半田バンプを柱状
とし、該柱状半田バンプと前記リードとの間に、前記柱
状半田バンプの融点よりも低融点の半田材を介在し、前
記柱状半田バンプが実装基板に実装されたとき、前記柱
状半田バンプの実装面からの高さが、前記半導体装置の
反りに応じてそれぞれ異なる構成となっている。
【０００７】（３）前記（１）又は（２）の半導体装置
において、実装基板に実装したとき、前記すべての柱状
半田バンプの体積が等しい。
において、実装基板に実装したとき、前記すべての柱状
半田バンプの体積が等しい。
【０００８】（４）半導体チップの回路素子形成面上に
形成された電極パッドと電気的に接続されたリードと接
続される半田バンプをアレイ状に配置するボールグリッ
ドアレイ型半導体装置の製造方法であって、前記半導体
装置の前記半田バンプを接続する端子電極に半田材を塗
布し、該半田材の上に、前記半田材の融点よりも高融点
の柱状半田バンプを搭載し、前記半導体装置を前記半田
材の融点より高く前記柱状半田バンプの融点より低い温
度で加熱し、前記柱状半田バンプを前記半導体装置上に
固着する製造方法である。
形成された電極パッドと電気的に接続されたリードと接
続される半田バンプをアレイ状に配置するボールグリッ
ドアレイ型半導体装置の製造方法であって、前記半導体
装置の前記半田バンプを接続する端子電極に半田材を塗
布し、該半田材の上に、前記半田材の融点よりも高融点
の柱状半田バンプを搭載し、前記半導体装置を前記半田
材の融点より高く前記柱状半田バンプの融点より低い温
度で加熱し、前記柱状半田バンプを前記半導体装置上に
固着する製造方法である。
【０００９】（５）半導体チップの回路素子形成面上に
形成された電極パッドと電気的に接続されたリードと接
続される半田バンプをアレイ状に配置するボールグリッ
ドアレイ型半導体装置の製造方法であって、前記半導体
装置の半田バンプを接続する端子電極面に、それと対応
した筒状の孔がアレイ状に開けられたマスクを載置し、
該マスク上から半田材を印刷して前記筒状の孔の内部に
充填し、前記マスクをはずして柱状半田バンプを形成す
る製造方法である。
形成された電極パッドと電気的に接続されたリードと接
続される半田バンプをアレイ状に配置するボールグリッ
ドアレイ型半導体装置の製造方法であって、前記半導体
装置の半田バンプを接続する端子電極面に、それと対応
した筒状の孔がアレイ状に開けられたマスクを載置し、
該マスク上から半田材を印刷して前記筒状の孔の内部に
充填し、前記マスクをはずして柱状半田バンプを形成す
る製造方法である。
【００１０】（６）前記（１）又は（２）のボールグリ
ッドアレイ型半導体装置の実装方法であって、前記柱状
半田バンプの融点よりも低融点の半田材を実装基板の前
記柱状半田バンプ接続部分上に塗布し、該柱状半田バン
プ接続部分と、前記柱状半田バンプとの位置合わせを行
い、前記柱状半田バンプの融点より高い温度で前記実装
基板を加熱し、前記柱状半田バンプを実装基板に接触さ
せ、接触した柱状半田バンプ順にそれを溶融し、前記半
導体装置の反りに対応して、未接続の前記柱状半田バン
プが前記半田材と接触するまで前記半導体装置を前記実
装基板に押圧接近させる実装方法である。
ッドアレイ型半導体装置の実装方法であって、前記柱状
半田バンプの融点よりも低融点の半田材を実装基板の前
記柱状半田バンプ接続部分上に塗布し、該柱状半田バン
プ接続部分と、前記柱状半田バンプとの位置合わせを行
い、前記柱状半田バンプの融点より高い温度で前記実装
基板を加熱し、前記柱状半田バンプを実装基板に接触さ
せ、接触した柱状半田バンプ順にそれを溶融し、前記半
導体装置の反りに対応して、未接続の前記柱状半田バン
プが前記半田材と接触するまで前記半導体装置を前記実
装基板に押圧接近させる実装方法である。
【００１１】以下、本発明について、図面を参照して実
施形態（実施例）とともに詳細に説明する。なお、実施
例を説明するための全図において、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
施形態（実施例）とともに詳細に説明する。なお、実施
例を説明するための全図において、同一機能を有するも
のは同一符号を付け、その繰り返しの説明は省略する。
【００１２】
【発明の実施の形態】図１は本発明の実施形態のＢＧＡ
（半導体装置）の概略構成を示す図であり、図１（ａ）
はＢＧＡの半田バンプ搭載面からみた平面図であり、図
１（ｂ）は図１（ａ）のＢＧＡのＡ−Ａ′線における断
面図である。本実施形態のＢＧＡは、図１（ｂ）に示す
ように、半導体チップ１がその回路素子形成面とは反対
側の面で、配線基板２に設けられている熱拡散板３に固
着されている。半導体チップ１の回路素子形成面上の電
極パッド（図示しない）は、前記配線基板２上のリード
４にワイヤ５のボンディングにより電気的に接続されて
いる。前記半導体チップ１とリード４との接続部分はモ
ールド樹脂（封止材）６で封止されている。配線基板２
の熱拡散板３が設けられている面と反対側の面上に、前
記リード４の端子電極７が設けられている。この端子電
極７上に柱状半田バンプ９が、この柱状半田バンプ９の
融点よりも低融点の半田材（半田ペースト）８を介して
接続されている。ここでは、前記ＢＧＡは、樹脂及びガ
ラス繊維を主成分とする配線基板２、銅やアルミニウム
などからなる熱拡散板３、及び封止材６の熱膨張係数等
の違いによる反りが生じているものとする。また、前記
柱状半田バンプ９は、全て従来の半田バンプの体積と同
じ体積としたものである。
（半導体装置）の概略構成を示す図であり、図１（ａ）
はＢＧＡの半田バンプ搭載面からみた平面図であり、図
１（ｂ）は図１（ａ）のＢＧＡのＡ−Ａ′線における断
面図である。本実施形態のＢＧＡは、図１（ｂ）に示す
ように、半導体チップ１がその回路素子形成面とは反対
側の面で、配線基板２に設けられている熱拡散板３に固
着されている。半導体チップ１の回路素子形成面上の電
極パッド（図示しない）は、前記配線基板２上のリード
４にワイヤ５のボンディングにより電気的に接続されて
いる。前記半導体チップ１とリード４との接続部分はモ
ールド樹脂（封止材）６で封止されている。配線基板２
の熱拡散板３が設けられている面と反対側の面上に、前
記リード４の端子電極７が設けられている。この端子電
極７上に柱状半田バンプ９が、この柱状半田バンプ９の
融点よりも低融点の半田材（半田ペースト）８を介して
接続されている。ここでは、前記ＢＧＡは、樹脂及びガ
ラス繊維を主成分とする配線基板２、銅やアルミニウム
などからなる熱拡散板３、及び封止材６の熱膨張係数等
の違いによる反りが生じているものとする。また、前記
柱状半田バンプ９は、全て従来の半田バンプの体積と同
じ体積としたものである。
【００１３】以下、図２及び図３を用いて本実施形態１
のＢＧＡの端子電極７上に柱状半田バンプ９を搭載する
方法を説明する。まず、図２（ａ）に示すように、銅や
アルミニウムからなる熱拡散板３に、半導体チップ１の
回路素子形成面とは反対側の面と、樹脂及びガラス繊維
からなるパッケージ基材にリード配線（多層配線も含
む）が形成されている配線基板２を接着剤（図示してい
ない）で接着し、前記配線基板２上のリード４と半導体
チップ１上の電極パッド（図示しない）とをワイヤ５で
電気的に接続した後、半導体チップ１、リード４、ワイ
ヤー５を封止材６で封止する。次に、図２（ｂ）に示す
ように、配線基板２に設けられた端子電極７上に、融点
の低い半田ペースト８を塗布する。次に、図２（ｃ）に
示すように、半田ペースト８上に半田ペースト８の融点
よりも高い融点をもつ柱状半田バンプ９を搭載する。こ
の柱状半田バンプ９はあらかじめ作成しておく。次に、
図２（ｄ）に示すように、半田ペースト８の融点より高
く、柱状半田バンプ９の融点より低い温度でＢＧＡを加
熱し、半田ペースト８を融解させた後、温度を室温に下
げ、端子電極７と柱状半田バンプ９を接続して固着させ
る。前記方法により、低融点の半田ペースト８を介して
電極パッド７と柱状半田バンプ９を固着したＢＧＡは図
１（ａ）、（ｂ）に示したような外観となる。
のＢＧＡの端子電極７上に柱状半田バンプ９を搭載する
方法を説明する。まず、図２（ａ）に示すように、銅や
アルミニウムからなる熱拡散板３に、半導体チップ１の
回路素子形成面とは反対側の面と、樹脂及びガラス繊維
からなるパッケージ基材にリード配線（多層配線も含
む）が形成されている配線基板２を接着剤（図示してい
ない）で接着し、前記配線基板２上のリード４と半導体
チップ１上の電極パッド（図示しない）とをワイヤ５で
電気的に接続した後、半導体チップ１、リード４、ワイ
ヤー５を封止材６で封止する。次に、図２（ｂ）に示す
ように、配線基板２に設けられた端子電極７上に、融点
の低い半田ペースト８を塗布する。次に、図２（ｃ）に
示すように、半田ペースト８上に半田ペースト８の融点
よりも高い融点をもつ柱状半田バンプ９を搭載する。こ
の柱状半田バンプ９はあらかじめ作成しておく。次に、
図２（ｄ）に示すように、半田ペースト８の融点より高
く、柱状半田バンプ９の融点より低い温度でＢＧＡを加
熱し、半田ペースト８を融解させた後、温度を室温に下
げ、端子電極７と柱状半田バンプ９を接続して固着させ
る。前記方法により、低融点の半田ペースト８を介して
電極パッド７と柱状半田バンプ９を固着したＢＧＡは図
１（ａ）、（ｂ）に示したような外観となる。
【００１４】次に、前記柱状半田バンプの搭載方法の変
形例として、スクリーンマスクを用いる方法について説
明する。このスクリーンマスクを用いた方法では、図２
（ａ）のように、半導体チップ１、リード４、ワイヤ５
を封止材６で封止した後、図３（ａ）に示すように、配
線基板２の端子電極７が形成された面に、前記アレイ状
に配列された端子電極７の上に、その端子電極７に対応
した筒状の孔が開けられたマスク１１を載せ、マスク１
１上から半田ペーストを印刷技術により筒状の孔に充填
し、マスク１１に開けられた孔の内部に柱状半田ペース
ト１０を形成し、柱状半田ペースト１０の融点以下の温
度で加熱して端子電極７上に固着した後、マスク１１を
はずして図３（ｂ）に示すような柱状半田バンプ９を形
成する。
形例として、スクリーンマスクを用いる方法について説
明する。このスクリーンマスクを用いた方法では、図２
（ａ）のように、半導体チップ１、リード４、ワイヤ５
を封止材６で封止した後、図３（ａ）に示すように、配
線基板２の端子電極７が形成された面に、前記アレイ状
に配列された端子電極７の上に、その端子電極７に対応
した筒状の孔が開けられたマスク１１を載せ、マスク１
１上から半田ペーストを印刷技術により筒状の孔に充填
し、マスク１１に開けられた孔の内部に柱状半田ペース
ト１０を形成し、柱状半田ペースト１０の融点以下の温
度で加熱して端子電極７上に固着した後、マスク１１を
はずして図３（ｂ）に示すような柱状半田バンプ９を形
成する。
【００１５】図４は、前記方法で製造された、柱状半田
バンプ９を有するＢＧＡを実装基板に実装する過程を説
明するための模式図である。まず、図４（ａ）に示すよ
うに、ＢＧＡに接続された柱状半田バンプ９を、実装基
板１２上の柱状半田バンプ９の融点より低融点の半田ペ
ースト１３が塗布された端子電極（図示しない）と位置
合わせする。次に、図４（ｂ）に示すように、半田ペー
スト１３の融点より高く柱状半田バンプ９の融点より低
い温度で実装基板１２を加熱しながら、ＢＧＡを実装基
板１２に接近させると、ＢＧＡの反りにより、実装面か
らの高さが一番低い部分の柱状半田バンプ９Ａが半田ペ
ースト１３と接触し、融けだす。次に、図４（ｃ）に示
すように、ＢＧＡが実装基板１２にさらに押圧接近させ
ると、実装面からの高さが低い柱状半田バンプ９Ｂの順
に半田ペースト１３と接触し、融け出す。次に、図４
（ｄ）に示すように、最終的には、実装面からの高さが
一番高いところの柱状半田バンプ９Ｃが半田ペースト１
３と接触し、融け出すところまでＢＧＡを実装基板１２
に押圧接近させた後、温度を室温に下げる。この時、先
に半田ペースト１３と接触した柱状半田バンプ９Ａは球
形に近い形に変形しており、最後に半田ペースト１３に
接触した柱状半田バンプ９Ｃはほぼ柱状のままになって
いる。その間の柱状半田バンプ９Ｂは実装面からの高さ
に対応して、柱状半田バンプ９Ａと柱状半田バンプ９Ｃ
の間の形状をとる。
バンプ９を有するＢＧＡを実装基板に実装する過程を説
明するための模式図である。まず、図４（ａ）に示すよ
うに、ＢＧＡに接続された柱状半田バンプ９を、実装基
板１２上の柱状半田バンプ９の融点より低融点の半田ペ
ースト１３が塗布された端子電極（図示しない）と位置
合わせする。次に、図４（ｂ）に示すように、半田ペー
スト１３の融点より高く柱状半田バンプ９の融点より低
い温度で実装基板１２を加熱しながら、ＢＧＡを実装基
板１２に接近させると、ＢＧＡの反りにより、実装面か
らの高さが一番低い部分の柱状半田バンプ９Ａが半田ペ
ースト１３と接触し、融けだす。次に、図４（ｃ）に示
すように、ＢＧＡが実装基板１２にさらに押圧接近させ
ると、実装面からの高さが低い柱状半田バンプ９Ｂの順
に半田ペースト１３と接触し、融け出す。次に、図４
（ｄ）に示すように、最終的には、実装面からの高さが
一番高いところの柱状半田バンプ９Ｃが半田ペースト１
３と接触し、融け出すところまでＢＧＡを実装基板１２
に押圧接近させた後、温度を室温に下げる。この時、先
に半田ペースト１３と接触した柱状半田バンプ９Ａは球
形に近い形に変形しており、最後に半田ペースト１３に
接触した柱状半田バンプ９Ｃはほぼ柱状のままになって
いる。その間の柱状半田バンプ９Ｂは実装面からの高さ
に対応して、柱状半田バンプ９Ａと柱状半田バンプ９Ｃ
の間の形状をとる。
【００１６】以上説明したように、本実施形態によれ
ば、ＢＧＡの半田バンプを柱状半田バンプ９とすること
より、柱状半田バンプ９を有するＢＧＡ（半導体装置）
が実装基板に実装されたとき、ＢＧＡが反っていても、
柱状半田バンプ９の実装面を水平面とすることができ
る。また、ＢＧＡの半田バンプを柱状半田バンプ９とす
ることより、隣り合う半田バンプとの隙間が広がり配線
基板２と実装基板を接近させることができ、かつ、ＢＧ
Ａの反りによる半田バンプの接続不良を低減することが
できる。また、ＢＧＡに柱状半田バンプ９を搭載する際
に、高温で加熱しないので、ＢＧＡの反りを抑えること
ができ実装面からの高さのばらつきも低減することがで
きる。
ば、ＢＧＡの半田バンプを柱状半田バンプ９とすること
より、柱状半田バンプ９を有するＢＧＡ（半導体装置）
が実装基板に実装されたとき、ＢＧＡが反っていても、
柱状半田バンプ９の実装面を水平面とすることができ
る。また、ＢＧＡの半田バンプを柱状半田バンプ９とす
ることより、隣り合う半田バンプとの隙間が広がり配線
基板２と実装基板を接近させることができ、かつ、ＢＧ
Ａの反りによる半田バンプの接続不良を低減することが
できる。また、ＢＧＡに柱状半田バンプ９を搭載する際
に、高温で加熱しないので、ＢＧＡの反りを抑えること
ができ実装面からの高さのばらつきも低減することがで
きる。
【００１７】また、例えば、最近接の端子電極間距離が
１．２７ｍｍのＢＧＡのときには、従来用いられている
直径が７６０ミクロンの半田ボールと同一体積で、底面
積を小さくした柱状半田バンプ９または柱状半田ペース
ト１０を形成すると、半田ボールを用いたときの高さ約
６００ミクロンよりも高くできるので、ＢＧＡのパッケ
ージ本体の反りが大きく実装面からの高さのばらつきが
大きいときでも、接続不良が減少し、実装性が向上す
る。
１．２７ｍｍのＢＧＡのときには、従来用いられている
直径が７６０ミクロンの半田ボールと同一体積で、底面
積を小さくした柱状半田バンプ９または柱状半田ペース
ト１０を形成すると、半田ボールを用いたときの高さ約
６００ミクロンよりも高くできるので、ＢＧＡのパッケ
ージ本体の反りが大きく実装面からの高さのばらつきが
大きいときでも、接続不良が減少し、実装性が向上す
る。
【００１８】本実施形態では、ＢＧＡが実装基板１２側
に反ったときについて説明したが、パッケージ本体の材
料の違いや、半導体チップの封止方法などにより、実装
基板１２と反対側に反ることもあるが、この場合も本実
施形態と同様の実装方法で、実装基板との接続不良を低
減することができる。また、パッケージの反りの他に、
実装基板が反ったときなども、本実施形態の方法で実装
することにより、実装基板とＢＧＡとの接続不良を低減
することができる。
に反ったときについて説明したが、パッケージ本体の材
料の違いや、半導体チップの封止方法などにより、実装
基板１２と反対側に反ることもあるが、この場合も本実
施形態と同様の実装方法で、実装基板との接続不良を低
減することができる。また、パッケージの反りの他に、
実装基板が反ったときなども、本実施形態の方法で実装
することにより、実装基板とＢＧＡとの接続不良を低減
することができる。
【００１９】以上、本発明を実施形態に基づき具体的に
説明したが、本発明は、前記実施形態に限定されること
なく、その要旨を逸脱しない範囲において種々変更し得
ることはいうまでもない。
説明したが、本発明は、前記実施形態に限定されること
なく、その要旨を逸脱しない範囲において種々変更し得
ることはいうまでもない。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）半導体装置の半田バンプを柱状にすることによ
り、柱状半田バンプを有する半導体装置が実装基板に実
装されたとき、半導体装置が反っていても、柱状半田バ
ンプの実装面を水平面とすることができる。また、半導
体装置もしくは実装基板の反りによる半田バンプの接続
不良を低減できる。 （２）半導体装置の半田バンプを柱状にすることによ
り、隣り合う半田バンプとの隙間が広がり配線基板と実
装基板を接近させることができ、かつ、半導体装置の反
りによる半田バンプの接続不良を低減することができ
る。 （３）半導体装置に柱状半田バンプを搭載する際に、高
温で加熱しないので、半導体装置の反りを抑えることが
でき、かつ実装面からの高さのばらつきも低減すること
ができる。 （４）半導体装置の半田バンプを柱状にすることによ
り、その体積を変えずに端子電極からの高さを高くする
ことできるので、半導体装置の反りが大きいときも、実
装基板との接続不良を低減することができる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。 （１）半導体装置の半田バンプを柱状にすることによ
り、柱状半田バンプを有する半導体装置が実装基板に実
装されたとき、半導体装置が反っていても、柱状半田バ
ンプの実装面を水平面とすることができる。また、半導
体装置もしくは実装基板の反りによる半田バンプの接続
不良を低減できる。 （２）半導体装置の半田バンプを柱状にすることによ
り、隣り合う半田バンプとの隙間が広がり配線基板と実
装基板を接近させることができ、かつ、半導体装置の反
りによる半田バンプの接続不良を低減することができ
る。 （３）半導体装置に柱状半田バンプを搭載する際に、高
温で加熱しないので、半導体装置の反りを抑えることが
でき、かつ実装面からの高さのばらつきも低減すること
ができる。 （４）半導体装置の半田バンプを柱状にすることによ
り、その体積を変えずに端子電極からの高さを高くする
ことできるので、半導体装置の反りが大きいときも、実
装基板との接続不良を低減することができる。
【図１】本発明による実施形態の半導体装置の概略構成
を示す平面図及び断面図である。
を示す平面図及び断面図である。
【図２】本実施形態の半導体装置の半田バンプの形成方
法を説明するための断面図である。
法を説明するための断面図である。
【図３】本実施形態の半導体装置の半田バンプの形成方
法の変形例を説明するための断面図である。
法の変形例を説明するための断面図である。
【図４】本実施形態の半導体装置の実装過程を説明する
ための模式断面図である。
ための模式断面図である。
【図５】従来技術の問題点を説明するための模式断面図
である。
である。
１…半導体チップ、２…配線基板、３…熱拡散板、４…
リード、５…ワイヤ、６…樹脂（封止材）、７…端子電
極、８…半田ペースト、９，９Ａ，９Ｂ，９Ｃ…柱状半
田バンプ、１０…柱状半田ペースト、１１…スクリーン
マスク、１２…実装基板、１３…半田ペースト、１４
Ａ，１４Ｂ…半田ボール、Ｐ…パッケージ本体、Ｈ…反
りによる高さのばらつき
リード、５…ワイヤ、６…樹脂（封止材）、７…端子電
極、８…半田ペースト、９，９Ａ，９Ｂ，９Ｃ…柱状半
田バンプ、１０…柱状半田ペースト、１１…スクリーン
マスク、１２…実装基板、１３…半田ペースト、１４
Ａ，１４Ｂ…半田ボール、Ｐ…パッケージ本体、Ｈ…反
りによる高さのばらつき
Claims (6)
- 【請求項１】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れた半田バンプをアレイ状に配置したボールグリッドア
レイ型半導体装置において、前記半田バンプを柱状と
し、前記柱状半田バンプが実装基板に実装されたとき、
前記柱状半田バンプの実装面からの高さが、前記半導体
装置の反りに応じてそれぞれ異なる構成となっているこ
とを特徴とする半導体装置。 - 【請求項２】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れた半田バンプをアレイ状に配置したボールグリッドア
レイ型半導体装置において、前記半田バンプを柱状と
し、該柱状半田バンプと前記リードとの間に、前記柱状
半田バンプの融点よりも低融点の半田材を介在し、前記
柱状半田バンプが実装基板に実装されたとき、前記柱状
半田バンプの実装面からの高さが、前記半導体装置の反
りに応じてそれぞれ異なる構成となっていることを特徴
とする半導体装置。 - 【請求項３】 前記請求項１又は２に記載の半導体装置
において、実装基板に実装したとき、前記すべての柱状
半田バンプの体積が等しいことを特徴とする半導体装
置。 - 【請求項４】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れる半田バンプをアレイ状に配置するボールグリッドア
レイ型半導体装置の製造方法であって、前記半導体装置
の前記半田バンプを接続する端子電極に半田材を塗布
し、該半田材の上に、前記半田材の融点よりも高融点の
柱状半田バンプを搭載し、前記半導体装置を前記半田材
の融点より高く前記柱状半田バンプの融点より低い温度
で加熱し、前記柱状半田バンプを前記半導体装置上に固
着することを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体チップの回路素子形成面上に形成
された電極パッドと電気的に接続されたリードと接続さ
れる半田バンプをアレイ状に配置するボールグリッドア
レイ型半導体装置の製造方法であって、前記半導体装置
の半田バンプを接続する端子電極面に、該端子電極と対
応した筒状の孔がアレイ状に開けられたマスクを載置
し、該マスク上から半田材を印刷して前記筒状の孔の内
部に充填し、前記マスクをはずして柱状半田バンプを形
成することを特徴とする半導体装置の製造方法。 - 【請求項６】 請求項１又は２のボールグリッドアレイ
型半導体装置の実装方法であって、前記柱状半田バンプ
の融点よりも低融点の半田材を実装基板の前記柱状半田
バンプ接続部分上に塗布し、該柱状半田バンプ接続部分
と、前記柱状半田バンプとの位置合わせを行い、前記柱
状半田バンプの融点より高い温度で前記実装基板を加熱
し、前記柱状半田バンプを実装基板に接触させ、接触し
た柱状半田バンプ順にそれを溶融し、前記半導体装置の
反りに対応して、未接続の前記柱状半田バンプが前記半
田材と接触するまで前記半導体装置を前記実装基板に押
圧接近させることを特徴とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001809A JP2000200852A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置及びその製造方法ならびにその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11001809A JP2000200852A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置及びその製造方法ならびにその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000200852A true JP2000200852A (ja) | 2000-07-18 |
Family
ID=11511914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11001809A Pending JP2000200852A (ja) | 1999-01-07 | 1999-01-07 | 半導体装置及びその製造方法ならびにその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000200852A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071806A1 (en) * | 2000-03-21 | 2001-09-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing electronic device, electronic device, and portable information terminal |
| JP2010129728A (ja) * | 2008-11-27 | 2010-06-10 | Kyocera Corp | 発光装置及び発光装置を用いた照明装置 |
| CN111316432A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 用于凸块接合的扩大头柱 |
-
1999
- 1999-01-07 JP JP11001809A patent/JP2000200852A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001071806A1 (en) * | 2000-03-21 | 2001-09-27 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method of manufacturing electronic device, electronic device, and portable information terminal |
| US6633078B2 (en) | 2000-03-21 | 2003-10-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal |
| US6905911B2 (en) | 2000-03-21 | 2005-06-14 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device, method for manufacturing an electronic equipment, electronic equipment, and portable information terminal |
| JP2010129728A (ja) * | 2008-11-27 | 2010-06-10 | Kyocera Corp | 発光装置及び発光装置を用いた照明装置 |
| CN111316432A (zh) * | 2017-10-05 | 2020-06-19 | 德州仪器公司 | 用于凸块接合的扩大头柱 |
| CN111316432B (zh) * | 2017-10-05 | 2024-06-07 | 德州仪器公司 | 用于凸块接合的扩大头柱 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5349495A (en) | System for securing and electrically connecting a semiconductor chip to a substrate | |
| US8810016B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| JPH1032279A (ja) | バンプチップスケール半導体パッケージのバンプ形成方法とその半導体パッケージ及びバンプ | |
| JP2001332644A (ja) | 半導体装置及びインターポーザー、並びにこれらの製造方法 | |
| JP3552422B2 (ja) | ボールグリッドアレイ半導体装置及びその実装方法 | |
| JP2907188B2 (ja) | 半導体装置、半導体装置の実装方法、および半導体装置の製造方法 | |
| JP2000200870A (ja) | 半導体装置およびその製造方法 | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| CN100477194C (zh) | 电路板及其制造方法以及半导体封装及其制造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH10247700A (ja) | 電子部品及びその実装方法並びにマスク | |
| JP3632930B2 (ja) | ボールグリッドアレイ半導体装置 | |
| JPH0855875A (ja) | 半導体装置 | |
| US20070246818A1 (en) | Semiconductor module featuring solder balls having lower melting point than that of solder electrode terminals of electronic device containing additional metal powder component | |
| JP2000200852A (ja) | 半導体装置及びその製造方法ならびにその実装方法 | |
| JP2009266972A (ja) | 積層型半導体モジュール及びその製造方法 | |
| JP3370842B2 (ja) | 半導体装置の実装構造 | |
| JP3745329B2 (ja) | 半導体装置の製造方法 | |
| JPH10335386A (ja) | 半導体実装方法 | |
| JP3563170B2 (ja) | 半導体装置の製造方法 | |
| JP3450838B2 (ja) | 電子部品の実装体の製造方法 | |
| JP2002026239A (ja) | 半導体装置およびその製造方法 | |
| JPH11260850A (ja) | 半導体装置およびその製造方法 | |
| JPH0777243B2 (ja) | 表面実装用パツケ−ジ | |
| JP3757895B2 (ja) | 半導体装置 |