JPH10335576A - 複数のｉｃチップを備えた半導体装置の構造 - Google Patents
複数のｉｃチップを備えた半導体装置の構造Info
- Publication number
- JPH10335576A JPH10335576A JP9145095A JP14509597A JPH10335576A JP H10335576 A JPH10335576 A JP H10335576A JP 9145095 A JP9145095 A JP 9145095A JP 14509597 A JP14509597 A JP 14509597A JP H10335576 A JPH10335576 A JP H10335576A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- sub
- main
- chips
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 少なくとも二つのＩＣチップ２，３を備えた
半導体装置において、この半導体装置の小型化を、前記
二つのＩＣチップ２，３の相互間を電気的に確実に接続
できる状態のもとで達成する。 【手段】 前記両ＩＣチップ２，３のうち一方のメイン
ＩＣチップ２の上面側に、他方のサブＩＣチップ３を配
設して、この両ＩＣチップ２，３の相互間を、その各々
に設けたパンプ２ｂ，３ｂ同志に接当にて電気的に接続
する。
半導体装置において、この半導体装置の小型化を、前記
二つのＩＣチップ２，３の相互間を電気的に確実に接続
できる状態のもとで達成する。 【手段】 前記両ＩＣチップ２，３のうち一方のメイン
ＩＣチップ２の上面側に、他方のサブＩＣチップ３を配
設して、この両ＩＣチップ２，３の相互間を、その各々
に設けたパンプ２ｂ，３ｂ同志に接当にて電気的に接続
する。
Description
【０００１】
【発明の属する技術分野】本発明は、複数個のＩＣチッ
プを、一体的に接合した半導体装置の構造に関するもの
である。
プを、一体的に接合した半導体装置の構造に関するもの
である。
【０００２】
【従来の技術と発明が解決しようとする課題】一般に、
半導体装置は、各種の回路素子を形成したＩＣチップ
を、リードフレーム又はプリント基板等に搭載し、この
ＩＣチップにおける各外部接続端子と、リードフレーム
における各リード端子又はプリント基板における配線パ
ターンとの間を、金属ワイヤによるワイヤーボインディ
ングにて接続したのち、これらの全体を合成樹脂製のパ
ッケージにて密封すると言う構成にしていることは周知
の通りである。
半導体装置は、各種の回路素子を形成したＩＣチップ
を、リードフレーム又はプリント基板等に搭載し、この
ＩＣチップにおける各外部接続端子と、リードフレーム
における各リード端子又はプリント基板における配線パ
ターンとの間を、金属ワイヤによるワイヤーボインディ
ングにて接続したのち、これらの全体を合成樹脂製のパ
ッケージにて密封すると言う構成にしていることは周知
の通りである。
【０００３】従って、この従来の半導体装置において、
そのＩＣチップにおける回路素子の数を多くするには、
当該ＩＣチップの横幅及び長さ寸法を大きくするか、複
数個のＩＣチップを横に並べた形態にしなければなら
ず、半導体装置における横幅及び長さ寸法が大きくなる
から、この半導体装置をプリント基板に装着したときに
大きい占有領域を必要することになるから、プリント基
板に対する各種電子部品の実装密度が低下し、プリント
基板の大型化、ひいては、電気機器の大型化を招来する
と言う問題があった。
そのＩＣチップにおける回路素子の数を多くするには、
当該ＩＣチップの横幅及び長さ寸法を大きくするか、複
数個のＩＣチップを横に並べた形態にしなければなら
ず、半導体装置における横幅及び長さ寸法が大きくなる
から、この半導体装置をプリント基板に装着したときに
大きい占有領域を必要することになるから、プリント基
板に対する各種電子部品の実装密度が低下し、プリント
基板の大型化、ひいては、電気機器の大型化を招来する
と言う問題があった。
【０００４】本発明は、この問題を、複数のＩＣチップ
を使用して解消した半導体装置の構造を提供することを
技術的課題とするものである。
を使用して解消した半導体装置の構造を提供することを
技術的課題とするものである。
【０００５】
【課題を解決するための手段】この技術的課題を達成す
るため本発明は、「少なくとも上面に回路素子を形成し
たメインＩＣチップと、少なくとも片面に回路素子を形
成して成る一つのサブＩＣチップとから成り、前記サブ
ＩＣチップを、前記メインＩＣチップの上面側に、当該
サブＩＣチップの片面における回路素子が前記メインＩ
Ｃチップにおける回路素子に対面するよう下向きにして
配設し、このサブＩＣチップの下面に形成した各電極パ
ッドと、前記メインＩＣチップの上面に形成した各電極
パッドとを、これら両電極パッドの各々に設けたバンプ
を介して接合する。」と言う構成にした。
るため本発明は、「少なくとも上面に回路素子を形成し
たメインＩＣチップと、少なくとも片面に回路素子を形
成して成る一つのサブＩＣチップとから成り、前記サブ
ＩＣチップを、前記メインＩＣチップの上面側に、当該
サブＩＣチップの片面における回路素子が前記メインＩ
Ｃチップにおける回路素子に対面するよう下向きにして
配設し、このサブＩＣチップの下面に形成した各電極パ
ッドと、前記メインＩＣチップの上面に形成した各電極
パッドとを、これら両電極パッドの各々に設けたバンプ
を介して接合する。」と言う構成にした。
【０００６】
【発明の作用・効果】このように構成したことにより、
半導体装置を、メインＩＣチップの上面に、サブＩＣチ
ップを重ね合わせた形態にすることができるから、半導
体装置における回路素子の数を、当該半導体装置におけ
る横幅及び長さ寸法を大きくすることなく、多くするこ
とができるのである。
半導体装置を、メインＩＣチップの上面に、サブＩＣチ
ップを重ね合わせた形態にすることができるから、半導
体装置における回路素子の数を、当該半導体装置におけ
る横幅及び長さ寸法を大きくすることなく、多くするこ
とができるのである。
【０００７】従って、半導体装置における高さ寸法が、
メインＩＣチップの上面にサブＩＣチップを重ねる分だ
け高くなるものの、この半導体装置をプリント基板等に
装着したときにおける占有面積を大幅に縮小できるか
ら、プリント基板等の小型化、ひいては、電気機器の小
型化を図ることができるのである。しかも、前記メイン
ＩＣチップにおける回路素子と、その上面に配設したサ
ブＩＣチップにおける回路素子が互いに対面すると言う
形態にすることに加えて、サブＩＣチップの下面に形成
した各電極パッドと、メインＩＣチップの上面に形成し
た各電極パッドとを、これら両電極パッドの各々に設け
たバンプを介して接合すると言う構成にしたことによ
り、両ＩＣチップにおける回路素子を、両ＩＣチップの
各々にて確実に保護することができると共に、両ＩＣチ
ップの接合に際して、サブＩＣチップの各電極パッドに
おけるバンプと、メインＩＣチップの各電極パッドにお
けるバンプとが互いに接当して、この部分に接合力を集
中することができるから、両ＩＣチップの相互間を電気
的に接続することが確実に達成できるのである。
メインＩＣチップの上面にサブＩＣチップを重ねる分だ
け高くなるものの、この半導体装置をプリント基板等に
装着したときにおける占有面積を大幅に縮小できるか
ら、プリント基板等の小型化、ひいては、電気機器の小
型化を図ることができるのである。しかも、前記メイン
ＩＣチップにおける回路素子と、その上面に配設したサ
ブＩＣチップにおける回路素子が互いに対面すると言う
形態にすることに加えて、サブＩＣチップの下面に形成
した各電極パッドと、メインＩＣチップの上面に形成し
た各電極パッドとを、これら両電極パッドの各々に設け
たバンプを介して接合すると言う構成にしたことによ
り、両ＩＣチップにおける回路素子を、両ＩＣチップの
各々にて確実に保護することができると共に、両ＩＣチ
ップの接合に際して、サブＩＣチップの各電極パッドに
おけるバンプと、メインＩＣチップの各電極パッドにお
けるバンプとが互いに接当して、この部分に接合力を集
中することができるから、両ＩＣチップの相互間を電気
的に接続することが確実に達成できるのである。
【０００８】また、「請求項２」に記載したように、メ
インＩＣチップの上面と、前記サブＩＣチップの下面と
の間に、接着剤又はエラストマーを充填すると言う構成
にすることにより、メインＩＣチップとサブＩＣチップ
とを、その間に充填した合成樹脂の接着剤又はエラスト
マーにて強固に一体化できると共に、その各々における
回路素子の保護を、その間に充填にした合成樹脂の接着
剤又はエラストマーにて一層向上できる利点がある。
インＩＣチップの上面と、前記サブＩＣチップの下面と
の間に、接着剤又はエラストマーを充填すると言う構成
にすることにより、メインＩＣチップとサブＩＣチップ
とを、その間に充填した合成樹脂の接着剤又はエラスト
マーにて強固に一体化できると共に、その各々における
回路素子の保護を、その間に充填にした合成樹脂の接着
剤又はエラストマーにて一層向上できる利点がある。
【０００９】更にまた、「請求項３」に記載したよう
に、メインＩＣチップの上面と、前記サブＩＣチップの
下面との間に、導電粒子を混入した接着フィルムを介挿
したことにより、両ＩＣチップの一体化と回路素子の保
護とを前記接着フィルムにて達成できる一方、この接着
フィルムにおける導電粒子が、両ＩＣチップにおけるバ
ンプの相互間に挟まれて、その間を電気的に接続するこ
とになるから、両ＩＣチップの相互間における電気的な
接続の確実性を更に助長できるのである。
に、メインＩＣチップの上面と、前記サブＩＣチップの
下面との間に、導電粒子を混入した接着フィルムを介挿
したことにより、両ＩＣチップの一体化と回路素子の保
護とを前記接着フィルムにて達成できる一方、この接着
フィルムにおける導電粒子が、両ＩＣチップにおけるバ
ンプの相互間に挟まれて、その間を電気的に接続するこ
とになるから、両ＩＣチップの相互間における電気的な
接続の確実性を更に助長できるのである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態を図面
について説明する。図１〜図６は、第１の実施形態を示
す。この図において符号１は、矩形状のチップマウント
部１ａと、このチップマウント部１ａにおける四つの各
辺から外向きに延びる複数本のリード端子１ｂとを備え
たリードフレームを示す。
について説明する。図１〜図６は、第１の実施形態を示
す。この図において符号１は、矩形状のチップマウント
部１ａと、このチップマウント部１ａにおける四つの各
辺から外向きに延びる複数本のリード端子１ｂとを備え
たリードフレームを示す。
【００１１】また、符号２は、前記リードフレーム１に
おけるチップマウント部１ａの上面にマウントされるメ
インＩＣチップを示し、このメインＩＣチップ２の上面
には、図示しない能動素子又は受動素子等のような回路
素子の多数個が形成されていると共に、その周囲にワイ
ヤボンディング用パッド２ｃの多数個が、その内側に後
述するサブＩＣチップ３に対する接続用の電極パッド２
ａの多数個が各々形成されている。
おけるチップマウント部１ａの上面にマウントされるメ
インＩＣチップを示し、このメインＩＣチップ２の上面
には、図示しない能動素子又は受動素子等のような回路
素子の多数個が形成されていると共に、その周囲にワイ
ヤボンディング用パッド２ｃの多数個が、その内側に後
述するサブＩＣチップ３に対する接続用の電極パッド２
ａの多数個が各々形成されている。
【００１２】更にまた、符号３は、前記メインＩＣチッ
プ２の上面にマウントされるサブＩＣチップを示し、こ
のサブＩＣチップ３における表裏両面のうち片面には、
前記メインＩＣチップ２と同様に図示しない能動素子又
は受動素子等のような回路素子の多数個が形成されてい
ると共に、前記メインＩＣチップ２の上面における各電
極パッド２ｂの各々に対応する箇所ごとに接続用の電極
パッド３ａが形成されている。
プ２の上面にマウントされるサブＩＣチップを示し、こ
のサブＩＣチップ３における表裏両面のうち片面には、
前記メインＩＣチップ２と同様に図示しない能動素子又
は受動素子等のような回路素子の多数個が形成されてい
ると共に、前記メインＩＣチップ２の上面における各電
極パッド２ｂの各々に対応する箇所ごとに接続用の電極
パッド３ａが形成されている。
【００１３】そして、前記メインＩＣチップ２における
各電極パッド２ａ、及び前記サブＩＣチップ３における
各電極パッド３ａの各々に、金又は半田によるパンプ２
ｂ，３ｂを設ける一方、前記サブＩＣチップ３を、図３
に示すように、その回路素子及び電極パッド３ａを形成
した面を下向きにして、前記メインＩＣチップ２の上面
側に、当該サブＩＣチップ３の各電極パッド３ａにおけ
るバンプ３ｂの各々が、メインＩＣチップ２の各電極バ
ンプ２ｂにおけるバンプ２ｂの各々に接当するように載
置したのち、全体を加熱しながら、サブＩＣチップ３を
メインＩＣチップ２に対して押圧（この押圧と同時に超
音波を振動を付与しても良い）することにより、互いに
接当するバンプ２ｂ，３ｂの部分に押圧力が集中するか
ら、互いに接当するバンプ２ｂ，３ｂを確実に電気的に
接合することができる。
各電極パッド２ａ、及び前記サブＩＣチップ３における
各電極パッド３ａの各々に、金又は半田によるパンプ２
ｂ，３ｂを設ける一方、前記サブＩＣチップ３を、図３
に示すように、その回路素子及び電極パッド３ａを形成
した面を下向きにして、前記メインＩＣチップ２の上面
側に、当該サブＩＣチップ３の各電極パッド３ａにおけ
るバンプ３ｂの各々が、メインＩＣチップ２の各電極バ
ンプ２ｂにおけるバンプ２ｂの各々に接当するように載
置したのち、全体を加熱しながら、サブＩＣチップ３を
メインＩＣチップ２に対して押圧（この押圧と同時に超
音波を振動を付与しても良い）することにより、互いに
接当するバンプ２ｂ，３ｂの部分に押圧力が集中するか
ら、互いに接当するバンプ２ｂ，３ｂを確実に電気的に
接合することができる。
【００１４】次いで、前記メインＩＣチップ２の上面
と、前記サブＩＣチップ３の下面との間の隙間に、エポ
キシ樹脂等の合成樹脂による接着剤４又はエラストマー
を充填したのち、これらの全体を、図４に示すように、
前記リードフレーム１におけるチップマウント部１ａの
上面に、前記メインＩＣチップ２を接着剤等にて固着す
るようにしてマウントする。
と、前記サブＩＣチップ３の下面との間の隙間に、エポ
キシ樹脂等の合成樹脂による接着剤４又はエラストマー
を充填したのち、これらの全体を、図４に示すように、
前記リードフレーム１におけるチップマウント部１ａの
上面に、前記メインＩＣチップ２を接着剤等にて固着す
るようにしてマウントする。
【００１５】次いで、前記メインＩＣチップ２の上面に
おける各ワイヤボンディング用パッド２ｃと、リードフ
レーム１における各リード端子１ｂとの間を、細い金属
線５によるワイヤボンディングにて電気的に接続する。
そして、図５に示すように、全体を密封する合成樹脂製
のパッケージ部６を、トランスファ成形によって成形す
る。次いで、図６に示すように、リードフレーム１から
切り放したのち、各リード端子１ｂのうちパッケージ部
６から突出する部分を、パッケージ部６の下面と略同一
平面状になるように折り曲げすることにより、完成品と
するのである。
おける各ワイヤボンディング用パッド２ｃと、リードフ
レーム１における各リード端子１ｂとの間を、細い金属
線５によるワイヤボンディングにて電気的に接続する。
そして、図５に示すように、全体を密封する合成樹脂製
のパッケージ部６を、トランスファ成形によって成形す
る。次いで、図６に示すように、リードフレーム１から
切り放したのち、各リード端子１ｂのうちパッケージ部
６から突出する部分を、パッケージ部６の下面と略同一
平面状になるように折り曲げすることにより、完成品と
するのである。
【００１６】次に、図７及び図８は、第２の実施形態を
示す。この第２の実施形態は、メインＩＣチップ２の上
面にサブＩＣチップ３をマウントすることに、導電粒子
を混入した接着フィルム７を使用した場合である。すな
わち、この接着フィルム７を、前記メインＩＣチップ２
とサブＩＣチップ３との間に介挿したのち、サブＩＣチ
ップ３を、メインＩＣチップ２に向かって、その間の接
着フィルム７を圧縮変形するように押圧し、この押圧を
保持した状態で、加熱等にて前記接着フィルム７を乾燥
・硬化することにより、サブＩＣチップ３を、メインＩ
Ｃチップ２に対してマウントするのである。
示す。この第２の実施形態は、メインＩＣチップ２の上
面にサブＩＣチップ３をマウントすることに、導電粒子
を混入した接着フィルム７を使用した場合である。すな
わち、この接着フィルム７を、前記メインＩＣチップ２
とサブＩＣチップ３との間に介挿したのち、サブＩＣチ
ップ３を、メインＩＣチップ２に向かって、その間の接
着フィルム７を圧縮変形するように押圧し、この押圧を
保持した状態で、加熱等にて前記接着フィルム７を乾燥
・硬化することにより、サブＩＣチップ３を、メインＩ
Ｃチップ２に対してマウントするのである。
【００１７】前記したサブＩＣチップ３のメインＩＣチ
ップ２に向う押圧により、前記メインＩＣチップ２にお
ける各バンプ２ｂ及びサブＩＣチップ３における各バン
プ３ｂの両方が、前記接着フィルム７の中に食い込むこ
とにより、この接着フィルム７に混入した導電粒子が、
当該両バンプ２ｂ，３ｂの相互間にに挟まれ、この導電
粒子を介して両バンプ２ｂ，３ｂが互いに電気的に接続
されることになるのである。
ップ２に向う押圧により、前記メインＩＣチップ２にお
ける各バンプ２ｂ及びサブＩＣチップ３における各バン
プ３ｂの両方が、前記接着フィルム７の中に食い込むこ
とにより、この接着フィルム７に混入した導電粒子が、
当該両バンプ２ｂ，３ｂの相互間にに挟まれ、この導電
粒子を介して両バンプ２ｂ，３ｂが互いに電気的に接続
されることになるのである。
【００１８】すなわち、この第２の実施形態によると、
サブＩＣチップ３を、メインＩＣチップ２に対して、そ
の間に導電粒子を混入した接着フィルム７を介挿した状
態で押圧し、この押圧したままで前記接着フィルム７を
乾燥・硬化するだけで、電気的な接続とマウントとが同
時にできるから、これに要するコストを、前記第１の実
施形態の場合よりも低減できるのである。
サブＩＣチップ３を、メインＩＣチップ２に対して、そ
の間に導電粒子を混入した接着フィルム７を介挿した状
態で押圧し、この押圧したままで前記接着フィルム７を
乾燥・硬化するだけで、電気的な接続とマウントとが同
時にできるから、これに要するコストを、前記第１の実
施形態の場合よりも低減できるのである。
【００１９】また、前記した実施の形態は、サブＩＣチ
ップ３をマウントしたメインＩＣチップ２を、リードフ
レーム１に対してマウントして半導体装置を構成する場
合であったが、本発明は、これに限らず、サブＩＣチッ
プ３をマウントしたメインＩＣチップ２を、プリント基
板に対してマウントして半導体装置を構成する場合にも
適用できることは言うまでなく、更には、メインＩＣチ
ップ２にマウントするサブＩＣチップ３は、一個に限ら
ず、複数個のサブＩＣチップを横に並べてマウントする
ようにしても良いのである。
ップ３をマウントしたメインＩＣチップ２を、リードフ
レーム１に対してマウントして半導体装置を構成する場
合であったが、本発明は、これに限らず、サブＩＣチッ
プ３をマウントしたメインＩＣチップ２を、プリント基
板に対してマウントして半導体装置を構成する場合にも
適用できることは言うまでなく、更には、メインＩＣチ
ップ２にマウントするサブＩＣチップ３は、一個に限ら
ず、複数個のサブＩＣチップを横に並べてマウントする
ようにしても良いのである。
【図１】第１の実施形態を示す分解斜視図である。
【図２】図１の縦断正面図である。
【図３】第１の実施形態においてメインＩＣチップにサ
ブＩＣチップをマウントした状態を示す縦断正面図であ
る。
ブＩＣチップをマウントした状態を示す縦断正面図であ
る。
【図４】第１の実施形態においてサブＩＣチップをマウ
ントしたメインＩＣチップをリードフレームに対してマ
ウントした状態を示す縦断正面図である。
ントしたメインＩＣチップをリードフレームに対してマ
ウントした状態を示す縦断正面図である。
【図５】第１の実施形態において全体を密封するパッケ
ージ部を成形した状態を示す縦断正面図である。
ージ部を成形した状態を示す縦断正面図である。
【図６】第１の実施形態における半導体装置の縦断正面
図である。
図である。
【図７】第２の実施形態において分解した状態を示す縦
断正面図である。
断正面図である。
【図８】第２の実施形態においてメインＩＣチップにサ
ブＩＣチップをマウントした状態を示す縦断正面図であ
る。
ブＩＣチップをマウントした状態を示す縦断正面図であ
る。
１ リードフレーム １ａ チップマウント部 １ｂ リード端子 ２ メインＩＣチップ ２ａ 電極パッド ２ｂ バンプ ３ サブＩＣチップ ３ａ 電極パッド ３ｂ バンプ ４ 合成樹脂の接着剤 ５ 金属線 ６ パッケージ部 ７ 接着フィルム
Claims (3)
- 【請求項１】少なくとも上面に回路素子を形成したメイ
ンＩＣチップと、少なくとも片面に回路素子を形成して
成る一つのサブＩＣチップとから成り、前記サブＩＣチ
ップを、前記メインＩＣチップの上面側に、当該サブＩ
Ｃチップの片面における回路素子が前記メインＩＣチッ
プにおける回路素子に対面するよう下向きにして配設
し、このサブＩＣチップの下面に形成した各電極パッド
と、前記メインＩＣチップの上面に形成した各電極パッ
ドとを、これら両電極パッドの各々に設けたバンプを介
して接合したことを特徴とする複数のＩＣチップを備え
た半導体装置の構造。 - 【請求項２】前記「請求項１」において、前記メインＩ
Ｃチップの上面と、前記サブＩＣチップの下面との間
に、合成樹脂の接着剤又はエラストマーを充填したこと
を特徴とする複数のＩＣチップを備えた半導体装置の構
造。 - 【請求項３】前記「請求項１」において、前記メインＩ
Ｃチップの上面と、前記サブＩＣチップの下面との間
に、導電粒子を混入した接着フィルムを介挿したことを
特徴とする複数のＩＣチップを備えた半導体装置の構
造。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509597A JP3543253B2 (ja) | 1997-06-03 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
| PCT/JP1998/000281 WO1998033217A1 (fr) | 1997-01-24 | 1998-01-22 | Dispositif a semi-conducteur et procede pour produire ce dispositif |
| US09/155,134 US6133637A (en) | 1997-01-24 | 1998-01-22 | Semiconductor device having a plurality of semiconductor chips |
| KR10-1998-0707403A KR100522223B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체장치및그제조방법 |
| KR10-2004-7000090A KR100467946B1 (ko) | 1997-01-24 | 1998-01-22 | 반도체 칩의 제조방법 |
| EP98900725A EP0890989A4 (en) | 1997-01-24 | 1998-01-22 | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD |
| US09/612,480 US6458609B1 (en) | 1997-01-24 | 2000-07-07 | Semiconductor device and method for manufacturing thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14509597A JP3543253B2 (ja) | 1997-06-03 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335576A true JPH10335576A (ja) | 1998-12-18 |
| JP3543253B2 JP3543253B2 (ja) | 2004-07-14 |
Family
ID=15377266
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14509597A Expired - Fee Related JP3543253B2 (ja) | 1997-01-24 | 1997-06-03 | 複数のｉｃチップを備えた半導体装置の構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3543253B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635969B1 (en) | 1999-02-23 | 2003-10-21 | Rohm Co., Ltd. | Semiconductor device having chip-on-chip structure, and semiconductor chip used therefor |
| JPWO2008054012A1 (ja) * | 2006-10-31 | 2010-02-25 | 住友ベークライト株式会社 | 接着テープ及びそれを用いてなる半導体装置 |
| WO2012107972A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102190382B1 (ko) | 2012-12-20 | 2020-12-11 | 삼성전자주식회사 | 반도체 패키지 |
-
1997
- 1997-06-03 JP JP14509597A patent/JP3543253B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6635969B1 (en) | 1999-02-23 | 2003-10-21 | Rohm Co., Ltd. | Semiconductor device having chip-on-chip structure, and semiconductor chip used therefor |
| JPWO2008054012A1 (ja) * | 2006-10-31 | 2010-02-25 | 住友ベークライト株式会社 | 接着テープ及びそれを用いてなる半導体装置 |
| WO2012107972A1 (ja) * | 2011-02-10 | 2012-08-16 | パナソニック株式会社 | 半導体装置 |
| US8866284B2 (en) | 2011-02-10 | 2014-10-21 | Panasonic Corporation | Semiconductor device comprising an extended semiconductor chip having an extension |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3543253B2 (ja) | 2004-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100984132B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JP3349058B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3014344B2 (ja) | カラムリードを有する半導体チップパッケージ及びその製造方法 | |
| CN101252115B (zh) | 半导体封装及其制造方法和电子系统及其制造方法 | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| KR100356771B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2001077294A (ja) | 半導体装置 | |
| JP4075204B2 (ja) | 積層型半導体装置 | |
| JPH08306723A (ja) | 電子回路盤とその製造方法 | |
| EP0623954B1 (en) | Molded plastic packaging of electronic devices | |
| JPH1126678A (ja) | 電子部品のリード構造 | |
| JP3543253B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP4052078B2 (ja) | 半導体装置 | |
| JP2001035961A (ja) | 半導体装置及びその製造方法 | |
| JP3519924B2 (ja) | 半導体装置の構造及びその製造方法 | |
| JPH1140601A (ja) | 半導体装置の構造 | |
| JPH10335366A (ja) | 半導体装置 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP3286196B2 (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH10209370A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| EP0999586A2 (en) | Semiconductor device and method of producing same | |
| JP3543254B2 (ja) | 複数のｉｃチップを備えた半導体装置の構造 | |
| JP3696360B2 (ja) | 半導体装置 | |
| KR100218335B1 (ko) | 칩 사이즈 패키지 | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |