JPH10336519A - 撮像素子及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】本発明は撮像素子に関し、簡易な構成で容易に
多種のビデオフオーマツトに対応した画像信号を生成し
得るようにする。 【解決手段】配線切換制御信号（Ｓｃ）に基づいてレジ
スタ制御信号（ｅ１〜ｅ６）を垂直転送レジスタ（１
２）の所望のレジスタに供給する接続切換回路（１３）
を設け、当該接続切換回路を使用してレジスタ制御信号
を供給するレジスタの位置を制御すると共に、レジスタ
制御信号の論理レベルを制御するようにしたことによ
り、画像信号の水平ライン数を所望のビデオフオーマツ
トに合わせて自由に変更することができる。かくするに
つき簡易な構成で容易に多種のビデオフオーマツトに対
応した画像信号を生成し得る撮像素子（１０）を実現し
得る。

Description

【発明の詳細な説明】

【０００１】

【目次】以下の順序で本発明を説明する。

【０００２】発明の属する技術分野 従来の技術（図１８〜図２０） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）撮像素子の実施の形態 （１−１）撮像素子の全体構成（図１及び図２） （１−１−１）ＨＤＴＶ方式（図３〜図６） （１−１−２）ＡＴＶ−ｐ方式（図７〜図９） （１−１−３）ＡＴＶ−ｉ方式（図１０及び図１１） （１−１−４）ＥＤＴＶII−ｐ方式（図１２及び図１
３） （１−２）動作及び効果 （２）撮像装置の実施の形態 （２−１）スイツチ切換型のカメラ（図１４） （２−２）プログラマブル・タイミングジエネレータ型
のカメラ（図１５） （２−３）ＦＰＧＡ・タイミングジエネレータ型のカメ
ラ（図１６） （３）他の実施の形態（図１７） 発明の効果

【０００３】

【発明の属する技術分野】本発明は撮像素子及び撮像装
置に関し、特にＣＣＤ素子（Charge Coupled Device ：
入力された光学信号の光量に対応する電荷を蓄積し、こ
れを転送して出力することにより、当該光学信号に応じ
た画像信号を生成する撮像素子）や当該ＣＣＤ素子を用
いたカメラに適用して好適なものである。

【０００４】

【従来の技術】近年、放送の分野においては、放送経路
が多様化し、従来のように地上放送だけでなく、衛星放
送、ＣＡＴＶ（Community Antenna Television system
：いわゆるケーブルテレビ放送）、インターネツト放
送等も提供されている。また双方向サービスもインター
ネツト等の回線ネツトワークを介して可能になり、近年
のマルチメデイアの普及に伴つて放送情報もオーデイオ
データやビデオデータだけでなく、例えばコンピユータ
グラフイツクス（以下、ＣＧと呼ぶ）のような文字図形
データ、コードデータ等も混在してきている。さらにこ
れらの発展に伴つて、仮想スタジオや仮想カメラ等、Ｃ
Ｇと実在被写体とを混合させた仮想空間での映像制作も
進みつつあり、マルチメデイア情報や仮想空間表現等も
放送やネツトワークサービスの分野に応用されつつあ
る。

【０００５】仮想スタジオや仮想カメラは、スタジオ設
備を非常にコンパクトかつ安価に構成でき、放送局のみ
ならず、大学や企業、インターネツト放送ホーム等、多
伎に渡る分野に大量に販売展開され、将来は家庭のワー
ルド・ワイド・ウエーブ・ホーム（ｗｗｗホーム）にも
パーソナルコンピユータを主体としたシステムとして適
用され、量販型低価格の巨大マーケツトに展開されるこ
とも予測される。

【０００６】また近年のマルチメデイアの普及によつて
様々なビデオ信号のフオーマツトが存在し、それら多様
なフオーマツトのビデオ信号を出力できるデイジタル動
画カメラが要求されつつある。仮想カメラ等、今後のマ
ルチメデイアの分野では、コンピユータによつて生成さ
れたＣＧとの融合が図られ、プログレツシブ（順次走
査、又はノンインターレースとも呼ぶ）のビデオ信号
等、新しいビデオフオーマツトが複数普及すると思われ
る。

【０００７】現状考えられているビデオフオーマツトと
しても、図１８に示すように、ＨＤＴＶ（High Definit
ion Television）長方格子型方式、ＨＤＴＶ正方格子型
方式、ＡＴＶ−ｐ（Advanced Television progressive
）正方格子型方式、ＥＴＶ−ｐ１（Enhanced Televisi
on progressive 1 ）方式、ＥＴＶ−ｐ２正方格子型方
式、ＥＤＴＶII−ｐ（Enhanced Definition Television
2 progressive ）長方格子型方式、ＥＤＴＶII−ｐ２
長方格子型方式、ＮＴＳＣ−Ｄ１長方格子型方式、ＰＣ
−ＳＶＧＡ（Personal Computer Super Video Graphics
Array）方式等、様々な方式がある。なお、日本では主
に長方格子型画素配列が押し進められており、米国では
主にコンピユータとの整合性を優先させて正方格子型画
素配列が押し進められている。ＣＧと融合するマルチメ
デイアやバーチヤルビデオの分野では、正方格子型と順
次走査が有利となるため、今後はプログレツシブの方式
が伸びると思われる。

【０００８】ところでこのようにビデオフオーマツトと
しては複数のフオーマツトが提案されているが、ビデオ
信号を生成するためのＣＣＤ素子としては、図１９に示
すように、いずれか１つのフオーマツトのビデオ信号を
生成するように回路構成が固定化されており、これら複
数のフオーマツトのビデオ信号を生成し得る、いわゆる
マルチフオーマツト対応の構成にはなつていないのが現
状である。

【０００９】ここで図１９に示した従来のＣＣＤ素子に
ついて具体的に説明する。なお、このＣＣＤ素子１は、
例えば水平ライン数が1125本でインターレース走査式の
ＨＤＴＶ方式に対応したＣＣＤ素子であるとして説明す
る。まずこのＣＣＤ素子１は、水平方向の画素数に対応
した数（ＨＤＴＶ方式では2200個）だけ設けられた複数
の垂直転送部２Ａ〜２Ｎと、当該垂直転送部２Ａ〜２Ｎ
から水平ライン単位で転送されてきた電荷を順次受け取
り、これを水平方向に順次シフトして出力する水平転送
部３と、当該水平転送部３から出力された電荷に基づい
てＣＣＤ出力信号Ｓ１を出力するバツフアアンプ４とに
よつて構成される。

【００１０】各垂直転送部２Ａ〜２Ｎは基本的に同一の
構成を有しており、この図１９に示すように、垂直方向
の画素数に対応した数（ＨＤＴＶ方式では1125個）のフ
オトセンサ５Ａ〜５Ｎを有している。このフオトセンサ
５Ａ〜５Ｎは入力される光学信号の光量に対応した電荷
を蓄積する素子であり、それぞれに接続されたリード・
アウト・ゲート６Ａ〜６Ｎを介してその蓄積された電荷
を読み出し得るようになされている。なお、フオトセン
サ５Ａ〜５Ｎにはそれぞれオーバフロー・コントロール
・ゲート７Ａ〜７Ｎも接続されており、フオトセンサ５
Ａ〜５Ｎに蓄積された不要な電荷は当該オーバフロー・
コントロール・ゲート７Ａ〜７Ｎを介してオーバフロー
・ドレイン８に捨てられるようになされている。

【００１１】リード・アウト・ゲート６Ａ〜６Ｎにはフ
イールド区間に１回の割合でゲート制御信号Ｓｇが供給
されるようになされており、当該ゲート制御信号Ｓｇが
供給されると、リード・アウト・ゲート６Ａ〜６Ｎはフ
オトセンサ５Ａ〜５Ｎに蓄積されている電荷を一括して
垂直転送レジスタ９のレジスタＶ１又はＶ３に転送する
ようになされている。因みに、ゲート制御信号Ｓｇは、
後述するレジスタ制御信号ｅ１〜ｅ４と別配線によつて
供給されるのではなく、実際にはレジスタ制御信号ｅ１
〜ｅ４に重畳されて供給される。

【００１２】垂直転送レジスタ９は複数のレジスタを垂
直方向に接続した回路であり、外部から供給されるレジ
スタ制御信号ｅ１〜ｅ４に基づいて、リード・アウト・
ゲート６Ａ〜６Ｎから受けた電荷を順に垂直方向にシフ
トして行く。かくして各垂直転送部２Ａ〜２Ｎの垂直転
送レジスタ９に転送された電荷は、レジスタ制御信号ｅ
１〜ｅ４による所定の転送シーケンスに基づいて順次垂
直方向にシフトされ、これによつて水平ライン単位で水
平転送部３に転送される。

【００１３】水平転送部３においては、垂直転送部２Ａ
〜２Ｎから水平ライン単位で順次転送されてくる電荷を
受け取り、これを順次水平方向にシフトして行くことに
より当該電荷をバツフアアンプ４に出力する。これによ
り１フイールド分のＣＣＤ出力信号Ｓ１がバツフアアン
プ４から出力される。このような処理を１フイールド毎
に順に繰り返して行くことにより、光学信号によつて示
される画像に応じた電荷成分を含んだＣＣＤ出力信号Ｓ
１が生成される。

【００１４】このようにしてＣＣＤ素子１においては、
例えばＨＤＴＶ方式であれば、1125×2200個のフオトセ
ンサ５Ａ〜５Ｎを設け、当該フオトセンサに蓄積された
電荷を順次転送して出力することにより、1125×2200画
素からなるＨＤＴＶ方式のビデオ信号に対応したＣＣＤ
出力信号Ｓ１を出力するようになされている。

【００１５】ところでこのようにビデオフオーマツト毎
に固定化されたＣＣＤ素子１によつて生成されたＣＣＤ
出力信号Ｓ１から他のビデオフオーマツトのビデオ信号
を生成する場合には、従来、ＣＣＤ素子１の後段にレー
ト変換器を設け、当該レート変換器によつてサンプリン
グレートを変更することにより画素数を変更し、これに
よつて他のビデオフオーマツトのビデオ信号を生成する
ようになされている。

【００１６】ここでこのレート変換器によるレート変換
原理を図２０に示す。例えば図２０（Ａ）に示すように
サンプリング周波数ｆｃでサンプリングされた元データ
に対して２／３のダウンレート変換を施すことにより、
当該元データをサンプリング周波数ｆｄでサンプリング
された新データに変更する場合には、レート変換器は、
まず図２０（Ｂ）に示すように、元のサンプリング点の
間に零データを挿入することにより周波数ｆｃと周波数
ｆｄの最小公倍数の周波数に元データをアツプコンバー
トする。この場合、最小公倍数の周波数は２ｆｃとなる
ので、レート変換器としては２倍オーバーサンプリング
することになる。次にレート変換器は、図２０（Ｃ）に
示すように、オーバーサンプリングしたデータに対して
周波数２ｆｃ、４ｆｃ、……の帯域に通過帯域特性を有
する離散ローパスフイルタをかけることにより、サンプ
リング周波数ｆｃの時の高調波成分を除去し、オーバー
サンプリングによるデータ成分だけを残す。次にレート
変換器は、図２０（Ｄ）に示すように、ローパスフイル
タをかけたデータに対して１／３間隔で間引き処理を施
すことにより２／３のダウンレート変換を施した新デー
タを生成する。このような一連の処理により、レート変
換器はサンプリングレートを変更して画素数を減らし、
これによつて他のビデオフオーマツトのビデオ信号を生
成する。

【００１７】なお、上述の原理説明では、零挿入処理を
行うと説明したが、零挿入処理は実際には省略され、ロ
ーパスフイルタにおける係数時変演算によつてこれを実
現するのが一般的な方法である。

【００１８】

【発明が解決しようとする課題】ところで上述したよう
にＣＣＤ素子１の後段にレート変換器を設けることによ
つて他のビデオフオーマツトのビデオ信号を生成する方
法では、レート変換器の分だけ回路規模が大きくなると
共に、レート変換器においてフオーマツト変換のために
煩雑な制御処理を行わなければならないといつた不都合
がある。特に、多種多様のビデオフオーマツトに対応さ
せようとすると、ゲート数が増えて回路規模がさらに大
きくなると共に、制御処理自体もその分だけ増えてさら
に煩雑になる。

【００１９】本発明は以上の点を考慮してなされたもの
で、簡易な構成で容易に多種のビデオフオーマツトに対
応した画像信号を生成し得る撮像素子及び撮像装置を提
案しようとするものである。

【００２０】

【課題を解決するための手段】かかる課題を解決するた
め本発明においては、水平及び垂直方向に画素に対応し
て複数配置され、入力された光学信号の光量に対応する
電荷を蓄積するフオトセンサと、垂直ライン毎にそれぞ
れ設けられ、複数のレジスタを接続することにより形成
されてなり、当該垂直ラインに位置するフオトセンサか
ら受けた電荷を順に垂直方向にシフトする垂直転送レジ
スタと、垂直転送レジスタ毎にそれぞれ設けられ、配線
切換制御信号に基づいて内部の接続状態を切り換えるこ
とによつて入力されるレジスタ制御信号を垂直転送レジ
スタの所望のレジスタに供給する接続切換回路と、それ
ぞれの垂直転送レジスタから水平ライン単位で転送され
てくる電荷を受け、当該電荷を順に水平方向にシフトし
て出力することにより光学信号に応じた画像信号を出力
する水平転送回路とを設け、配線切換制御信号によつて
レジスタ制御信号を供給するレジスタの位置を制御する
と共に、レジスタ制御信号の論理レベルを制御すること
により所望の水平ライン数を有する画像信号を生成する
ようにした。

【００２１】このようにして配線切換制御信号に基づい
てレジスタ制御信号を垂直転送レジスタの所望のレジス
タに供給する接続切換回路を設け、当該接続切換回路を
使用してレジスタ制御信号を供給するレジスタの位置を
制御すると共に、レジスタ制御信号の論理レベルを制御
するようにしたことにより、画像信号の水平ライン数を
所望のビデオフオーマツトに合わせて自由に変更するこ
とができる。

【００２２】また本発明においては、水平及び垂直方向
に画素に対応して複数配置され、入力された光学信号の
光量に対応する電荷を蓄積するフオトセンサと、垂直ラ
イン毎にそれぞれ設けられ、複数のレジスタを接続する
ことにより形成されてなり、当該垂直ラインに位置する
フオトセンサから受けた電荷を順に垂直方向にシフトす
る垂直転送レジスタと、垂直転送レジスタ毎にそれぞれ
設けられ、配線切換制御信号に基づいて内部の接続状態
を切り換えることによつて入力されるレジスタ制御信号
を垂直転送レジスタの所望のレジスタに供給する接続切
換回路と、それぞれの垂直転送レジスタから水平ライン
単位で転送されてくる電荷を受け、当該電荷を順に水平
方向にシフトして出力することにより光学信号に応じた
画像信号を出力する水平転送回路とを有し、配線切換制
御信号によつてレジスタ制御信号を供給するレジスタの
位置を制御すると共に、レジスタ制御信号の論理レベル
を制御することにより所望の水平ライン数を有する画像
信号を生成する撮像素子と、入力されるモード切換信号
に基づいて、所望のビデオフオーマツトに対応したレジ
スタ制御信号及び配線切換制御信号を生成して出力する
タイミングジエネレータ回路とを設けるようにした。

【００２３】このようにしてレジスタ制御信号を供給す
るレジスタの位置を制御すると共に、レジスタ制御信号
の論理レベルを制御することにより所望の水平ライン数
を有する画像信号を生成し得る撮像素子と、モード切換
信号に基づいて所望のビデオフオーマツトに対応したレ
ジスタ制御信号及び配線切換制御信号を生成してこれを
当該撮像素子に出力するタイミングジエネレータ回路と
を設けるようにしたことにより、ユーザが希望するビデ
オフオーマツトに合わせて水平ライン数を容易に変更し
得るので、ユーザが希望するビデオフオーマツトに合つ
た画像信号を容易に生成し得る。

【００２４】

【発明の実施の形態】以下図面について、本発明の一実
施の形態を詳述する。

【００２５】（１）撮像素子の実施の形態 この項では、まず撮像素子の実施の形態について説明す
る。

【００２６】（１−１）撮像素子の全体構成 図１９との対応部分に同一符号を付して示す図１におい
て、１０は全体として本発明を適用したＣＣＤ素子を示
し、大きく分けて水平方向の画素数分（例えば最大画素
数を有するＨＤＴＶ方式に対応させて2200個）だけ設け
られた複数の垂直転送部１１Ａ〜１１Ｎと、当該垂直転
送部１１Ａ〜１１Ｎから水平ライン単位で転送されてき
た電荷を順次受け取り、これを水平方向に順次シフトし
て出力する水平転送部３と、当該水平転送部３から出力
された電荷に基づいてＣＣＤ出力信号Ｓ１０を出力する
バツフアアンプ４とによつて構成される。

【００２７】垂直転送部１１Ａ〜１１Ｎはそれぞれ同一
の構成を有し、この図１に示すように、それぞれフオト
センサ５、リード・アウト・ゲート６、垂直転送レジス
タ１２及び接続切換回路１３を有している。フオトセン
サ５は入力される光学信号の光量に対応した電荷を蓄積
する素子である。リード・アウト・ゲート６はそのフオ
トセンサ６に蓄積されている電荷を読み出すための回路
であり、外部から所定のタイミングでゲート制御信号Ｓ
ｇが供給されると、当該ゲート制御信号Ｓｇに応答して
フオトセンサ５から電荷を読み出し、これを垂直転送レ
ジスタ１２に転送するようになされている。

【００２８】垂直転送レジスタ１２には接続切換回路１
３を介してレジスタ制御信号ｅ１〜ｅ６が供給されるよ
うになされており、垂直転送レジスタ１２はそのレジス
タ制御信号ｅ１〜ｅ６に基づいた所定の転送シーケンス
で電荷を垂直方向に順にシフトして行くようになされて
いる。接続切換回路１３は例えばプログラマブル・クロ
ススイツチ回路からなり、外部から供給される配線切換
制御信号Ｓｃに基づいて出力ラインを所望の入力ライン
に接続し、これによつて入力ラインを介して受けたレジ
スタ制御信号ｅ１〜ｅ６を垂直転送レジスタ１２内の所
望のレジスタに供給し得るようになされている。

【００２９】各垂直転送部１１Ａ〜１１Ｎ内の垂直転送
レジスタ１２に蓄積された電荷は、上述したような垂直
方向のシフトにより水平ライン単位で順に水平転送部３
に転送される。水平転送部３は、垂直転送部１１Ａ〜１
１Ｎから受けた電荷を例えば２相制御方式に基づいて順
に水平方向にシフトして行くことにより、当該電荷をバ
ツフアアンプ４に出力する。かくしてバツフアアンプ４
によつてこの供給される電荷を順に出力することによ
り、ＣＣＤ素子１０は光学信号が示す画像に応じた電荷
成分（すなわち画像信号成分）を含んだＣＣＤ出力信号
Ｓ１０を出力するようになされている。

【００３０】ここで垂直転送部１１Ａ〜１１Ｎの構成に
ついて図２を用いて具体的に説明する。但し、垂直転送
部１１Ａ〜１１Ｎは基本的に同一の構成を有しているの
で、ここでは垂直転送部１１Ａについてのみ説明する。

【００３１】図１９との対応部分に同一符号を付して示
す図２に示すように、垂直転送部１１Ａには垂直方向の
画素数に対応した数（例えば最大画素数を有するＨＤＴ
Ｖ方式に対応させて1125個）のフオトセンサ５Ａ〜５Ｎ
が設けられている。このフオトセンサ５Ａ〜５Ｎはそれ
ぞれ入力される光学信号の光量に対応した電荷を蓄積す
るようになされており、その電荷をリード・アウト・ゲ
ート６Ａ〜６Ｎを介して読み出し得るようになされてい
る。なお、実際上、フオトセンサ５Ａ〜５Ｎにはそれぞ
れオーバフロー・コントロール・ゲート７Ａ〜７Ｎも接
続されており、フオトセンサ５Ａ〜５Ｎに蓄積された不
要な電荷は当該オーバフロー・コントロール・ゲート７
Ａ〜７Ｎを介してオーバフロー・ドレイン８に捨てられ
るようになされている。

【００３２】リード・アウト・ゲート６Ａ〜６Ｎにはフ
イールド又はフレーム区間に１回の割合でゲート制御信
号Ｓｇが供給されるようになされており、リード・アウ
ト・ゲート６Ａ〜６Ｎはそのゲート制御信号Ｓｇに応答
してフオトセンサ５から電荷を読み出し、これを垂直転
送レジスタ１２に転送するようになされている。なお、
このゲート制御信号Ｓｇは実際には後述するレジスタ制
御信号ｅ１〜ｅ６に重畳されており、このためゲート制
御信号Ｓｇは実際には垂直転送レジスタ１２を介してリ
ード・アウト・ゲート６Ａ〜６Ｎに供給されるようにな
つている。

【００３３】垂直転送レジスタ１２は複数のレジスタを
垂直方向に接続した回路である。この垂直転送レジスタ
１２においては、リード・アウト・ゲート６Ａ〜６Ｎか
らの電荷を当該垂直転送レジスタ１２の奇数番目のレジ
スタに入力するようになつており、接続切換回路１３を
介して供給されるレジスタ制御信号ｅ１〜ｅ６に基づい
てその電荷を垂直方向にシフトして行く。これにより各
垂直転送部１１Ａ〜１１Ｎの垂直転送レジスタ１２に転
送された電荷は、レジスタ制御信号ｅ１〜ｅ６による所
定の転送シーケンスに基づいて順次垂直方向にシフトさ
れ、これによつて水平ライン単位で水平転送部３に転送
される。

【００３４】接続切換回路１３は例えばプログラマブル
・クロススイツチ回路からなり、垂直転送レジスタ１２
のレジスタ数に応じた出力ラインと、当該出力ラインに
対して交差するように配置された６本の入力ラインとを
有しており、外部から供給される配線切換制御信号Ｓｃ
に基づいて所望のクロスポイント（図中×印で示す）の
ところで入力ラインと出力ラインとを接続し得るように
なされている。これにより接続切換回路１３は入力ライ
ンを介して受けたレジスタ制御信号ｅ１〜ｅ６を所望の
出力ラインに出力することができる。

【００３５】ここでこのような構成を有するＣＣＤ素子
１０においては、以下に説明するような制御手順を実行
することにより、各種ビデオフオーマツトに対応したＣ
ＣＤ出力信号Ｓ１０を生成する。

【００３６】（１−１−１）ＨＤＴＶ方式 まず水平ライン数が1125本で走査方式がインターレース
走査からなるＨＤＴＶ方式に対応したＣＣＤ出力信号Ｓ
１０を生成する場合には、配線切換制御信号Ｓｃに基づ
いて接続切換回路１３の接続状態を制御することによ
り、当該接続切換回路１３の接続状態を図３に示すよう
に設定する。すなわちｎ＝０、１、２、……として垂直
転送レジスタ１２の（４ｎ＋１）番目のレジスタ（以
下、このレジスタをレジスタＶ１とする）に接続される
出力ラインを第１の入力ラインに接続し、垂直転送レジ
スタ１２の（４ｎ＋２）番目のレジスタ（以下、このレ
ジスタをレジスタＶ２とする）に接続される出力ライン
を第２の入力ラインに接続し、垂直転送レジスタ１２の
（４ｎ＋３）番目のレジスタ（以下、このレジスタをレ
ジスタＶ３とする）に接続される出力ラインを第３の入
力ラインに接続し、垂直転送レジスタ１２の（４ｎ＋
４）番目のレジスタ（以下、このレジスタをレジスタＶ
４とする）に接続される出力ラインを第４の入力ライン
に接続する。

【００３７】このような接続状態に設定することによ
り、まずレジスタ制御信号ｅ１を垂直転送レジスタ１２
のレジスタＶ１に供給し得るようにし、レジスタ制御信
号ｅ２を垂直転送レジスタ１２のレジスタＶ２に供給し
得るようにし、レジスタ制御信号ｅ３を垂直転送レジス
タ１２のレジスタＶ３に供給し得るようにし、レジスタ
制御信号ｅ４を垂直転送レジスタ１２のレジスタＶ４に
供給し得るようにする。

【００３８】そしてこのような接続状態に設定した後、
図４〜図６に示すような制御手順を実行することにより
ＨＤＴＶ方式に対応したＣＣＤ出力信号Ｓ１０を生成す
る。まず図４に示す時点ｔ１において論理レベル「Ｈ」
のゲート制御信号Ｓｇを供給すると共に、論理レベル
「Ｈ」のレジスタ制御信号ｅ１、ｅ３及び論理レベル
「Ｌ」のレジスタ制御信号ｅ２、ｅ４を供給することに
より、フオトセンサ５Ａ〜５Ｎの電荷をリード・アウト
・ゲート６Ａ〜６Ｎを介して読み出し、これを垂直転送
レジスタ１２のレジスタＶ１、Ｖ３に一括転送する。

【００３９】この場合、リード・アウト・ゲート６Ａ〜
６Ｎは論理レベル「Ｈ」のゲート制御信号Ｓｇを受ける
と転送モードに遷移し、フオトセンサ５Ａ〜５Ｎの電荷
を読み出して垂直転送レジスタ１２のレジスタＶ１、Ｖ
３に転送する。また垂直転送レジスタ１２の各レジスタ
Ｖ１〜Ｖ４は論理レベル「Ｈ」のレジスタ制御信号ｅ１
〜ｅ４を受けるとポテンシヤル井戸が深くなつて電荷を
蓄積し得る状態になり、論理レベル「Ｌ」のレジスタ制
御信号ｅ１〜ｅ４を受けるとポテンシヤル井戸が浅くな
つて電荷を蓄積し得ない状態になる。従つて、時点ｔ１
において論理レベル「Ｈ」のゲート制御信号Ｓｇを供給
すると共に、論理レベル「Ｈ」のレジスタ制御信号ｅ
１、ｅ３を供給すると、フオトセンサ５Ａ〜５Ｎの電荷
をレジスタＶ１、Ｖ３に転送して蓄積し得る。

【００４０】ここでこのときの各レジスタＶ１〜Ｖ４の
ポテンシヤル井戸の状況を図５（Ａ）に示す。時点ｔ１
においては論理レベル「Ｈ」のレジスタ制御信号ｅ１、
ｅ３が供給されるので、この図５（Ａ）に示すように、
レジスタＶ１、Ｖ３のポテンシヤル井戸は深くなり、こ
れにより当該レジスタＶ１、Ｖ３はオン状態になつて転
送されてくる電荷を蓄積する。なお、図５においては、
斜線部分が蓄積された電荷を示している。一方、レジス
タＶ２、Ｖ４に関しては、論理レベル「Ｌ」のレジスタ
制御信号ｅ２、ｅ４が供給されるので、ポテンシヤル井
戸は浅くなり、電荷を蓄積し得ない状態になる。

【００４１】続いて図４に示す時点ｔ２においてゲート
制御信号Ｓｇを論理レベル「Ｌ」に切り換えると共に、
レジスタ制御信号ｅ２を論理レベル「Ｈ」に切り換える
ことにより、レジスタＶ２のポテンシヤル井戸を深くし
て電荷を蓄積し得る状態にする。これにより図５（Ｂ）
に示すように、レジスタＶ１とレジスタＶ３の間に位置
するレジスタＶ２がオン状態となつてレジスタＶ１、Ｖ
３に蓄積されていた電荷が合成され、平均化される。こ
の処理により、垂直方向に隣り合う画素の電荷が合成さ
れ、水平ライン数が1125/2本からなる第１フイールドの
電荷成分が生成される。なお、水平転送部３においてこ
の電荷を取り込む場合には、図中示す▽印の位置をサン
プリングポイントとすれば良い。

【００４２】続いて図４に示す時点ｔ３以降においては
レジスタ制御信号ｅ１〜ｅ４の論理レベルを順次制御す
ることにより、このようにして生成された第１フイール
ドの電荷成分の垂直転送処理を開始する。すなわちまず
時点ｔ３においてレジスタ制御信号ｅ１を論理レベル
「Ｌ」に切り換えることにより、図５（Ｃ）に示すよう
に、レジスタＶ１のポテンシヤル井戸を浅くして当該レ
ジスタＶ１をオフ状態にし、レジスタＶ２、Ｖ３だけに
電荷を溜める。次に図４に示す時点ｔ４においてレジス
タ制御信号ｅ４を論理レベル「Ｈ」に切り換えることに
より、図５（Ｄ）に示すように、レジスタＶ４のポテン
シヤル井戸を深くして当該レジスタＶ４をオン状態にす
る。これによりレジスタＶ２、Ｖ３、Ｖ４に電荷が溜ま
り、その結果、レジスタ１個分だけ電荷が垂直方向にシ
フトする。因みに、この図５においては右方向が垂直転
送レジスタ１２の垂直下方を示している。

【００４３】続いて図４に示す時点ｔ５においてレジス
タ制御信号ｅ２を論理レベル「Ｌ」に切り換えることに
より、図５（Ｅ）に示すように、レジスタＶ２のポテン
シヤル井戸を浅くして当該レジスタＶ２をオフ状態に
し、レジスタＶ３、Ｖ４だけに電荷を溜める。次に図４
に示す時点ｔ６においてレジスタ制御信号ｅ１を論理レ
ベル「Ｈ」に切り換えることにより、図５（Ｆ）に示す
ように、レジスタＶ１のポテンシヤル井戸を深くして当
該レジスタＶ１をオン状態にする。これによりレジスタ
Ｖ３、Ｖ４、Ｖ１に電荷が溜まり、その結果、図５
（Ｄ）に示した状態に比してレジスタ１個分だけ電荷が
垂直方向にシフトする。以下同様に、各レジスタ制御信
号ｅ１〜ｅ４の論理レベルを制御することにより、電荷
を垂直方向にシフトして行く。

【００４４】次に第２フイールドの場合にも、同様にし
て論理レベル「Ｈ」のゲート制御信号Ｓｇを供給すると
共に、論理レベル「Ｈ」のレジスタ制御信号ｅ１、ｅ３
及び論理レベル「Ｌ」のレジスタ制御信号ｅ２、ｅ４を
供給することにより、図６（Ａ）に示すように、フオト
センサ５Ａ〜５Ｎの電荷をリード・アウト・ゲート６Ａ
〜６Ｎを介して読み出し、これを垂直転送レジスタ１２
のレジスタＶ１、Ｖ３に一括転送する。次にゲート制御
信号Ｓｇを論理レベル「Ｌ」に切り換えると共に、レジ
スタ制御信号ｅ４を論理レベル「Ｈ」に切り換えること
により、図６（Ｂ）に示すように、レジスタＶ４をオン
状態にし、レジスタＶ３、Ｖ１に蓄積されていた電荷を
合成して平均化する。この処理により、第１フイールド
とは異なる組み合わせで隣り合う画素の電荷を合成し、
水平ライン数が1125/2本からなる第２フイールドの電荷
成分を生成する。以降の垂直転送に関しては、同様に、
レジスタ制御信号ｅ１〜ｅ４の論理レベルを制御するこ
とにより、レジスタ１個分ずつ電荷をシフトして行く。

【００４５】このような制御手順を順に実行して行くこ
とにより、このＣＣＤ素子１０では、各垂直転送部１１
Ａ〜１１Ｎの各フオトセンサ５Ａ〜５Ｎから電荷を読み
出して垂直方向に転送し、これによつて水平ライン数が
1125本でインターレース走査のＨＤＴＶ方式に対応した
ＣＣＤ出力信号Ｓ１０を生成する。

【００４６】（１−１−２）ＡＴＶ−ｐ方式 次にこの項では、水平ライン数が750(＝1125×2/3)本で
走査方式がプログレツシブ（すなわち順次走査）からな
るＡＴＶ−ｐ方式に対応したＣＣＤ出力信号Ｓ１０を生
成する場合について説明する。この方式の場合には、ま
ず配線切換制御信号Ｓｃに基づいて接続切換回路１３の
接続状態を制御することにより、当該接続切換回路１３
の接続状態を図７に示すように設定する。すなわちｎ＝
０、１、２、……として垂直転送レジスタ１２の（６ｎ
＋１）番目のレジスタ（以下、このレジスタをレジスタ
Ｖ１とする）に接続される出力ラインを第１の入力ライ
ンに接続し、垂直転送レジスタ１２の（６ｎ＋２）番目
のレジスタ（以下、このレジスタをレジスタＶ２とす
る）に接続される出力ラインを第２の入力ラインに接続
し、垂直転送レジスタ１２の（６ｎ＋３）番目のレジス
タ（以下、このレジスタをレジスタＶ３とする）に接続
される出力ラインを第３の入力ラインに接続し、垂直転
送レジスタ１２の（６ｎ＋４）番目のレジスタ（以下、
このレジスタをレジスタＶ４とする）に接続される出力
ラインを第４の入力ラインに接続し、垂直転送レジスタ
１２の（６ｎ＋５）番目のレジスタ（以下、このレジス
タをレジスタＶ５とする）に接続される出力ラインを第
５の入力ラインに接続し、垂直転送レジスタ１２の（６
ｎ＋６）番目のレジスタ（以下、このレジスタをレジス
タＶ６とする）に接続される出力ラインを第６の入力ラ
インに接続する。

【００４７】このような接続状態に設定することによ
り、まずレジスタ制御信号ｅ１を垂直転送レジスタ１２
のレジスタＶ１に供給し得るようにし、レジスタ制御信
号ｅ２を垂直転送レジスタ１２のレジスタＶ２に供給し
得るようにし、レジスタ制御信号ｅ３を垂直転送レジス
タ１２のレジスタＶ３に供給し得るようにし、レジスタ
制御信号ｅ４を垂直転送レジスタ１２のレジスタＶ４に
供給し得るようにし、レジスタ制御信号ｅ５を垂直転送
レジスタ１２のレジスタＶ５に供給し得るようにし、レ
ジスタ制御信号ｅ６を垂直転送レジスタ１２のレジスタ
Ｖ６に供給し得るようにする。

【００４８】そしてこのような接続状態に設定した後、
図８及び図９に示すような制御手順を実行することによ
りＡＴＶ−ｐ方式に対応したＣＣＤ出力信号Ｓ１０を生
成する。まず図８に示す時点ｔ１において論理レベル
「Ｈ」のゲート制御信号Ｓｇを供給すると共に、論理レ
ベル「Ｈ」のレジスタ制御信号ｅ１、ｅ３、ｅ５及び論
理レベル「Ｌ」のレジスタ制御信号ｅ２、ｅ４、ｅ６を
供給することにより、フオトセンサ５Ａ〜５Ｎの電荷を
リード・アウト・ゲート６Ａ〜６Ｎを介して読み出し、
これを垂直転送レジスタのレジスタＶ１、Ｖ３、Ｖ５に
一括転送する。

【００４９】この場合、リード・アウト・ゲート６Ａ〜
６Ｎは論理レベル「Ｈ」のゲート制御信号Ｓｇを受ける
と転送モードに遷移し、フオトセンサ５Ａ〜５Ｎの電荷
を読み出して垂直転送レジスタ１２のレジスタＶ１、Ｖ
３、Ｖ５に転送する。また垂直転送レジスタ１２の各レ
ジスタＶ１〜Ｖ６は論理レベル「Ｈ」のレジスタ制御信
号ｅ１〜ｅ６を受けるとポテンシヤル井戸が深くなつて
電荷を蓄積し得る状態になり、論理レベル「Ｌ」のレジ
スタ制御信号ｅ１〜ｅ６を受けるとポテンシヤル井戸が
浅くなつて電荷を蓄積し得ない状態になる。従つて、時
点ｔ１において論理レベル「Ｈ」のゲート制御信号Ｓｇ
を供給すると共に、論理レベル「Ｈ」のレジスタ制御信
号ｅ１、ｅ３、ｅ５を供給すると、フオトセンサ５Ａ〜
５Ｎの電荷をレジスタＶ１、Ｖ３、Ｖ５に転送して蓄積
し得る。

【００５０】ここでこのときの各レジスタＶ１〜Ｖ６の
ポテンシヤル井戸の状況を図９（Ａ）に示す。時点ｔ１
においては論理レベル「Ｈ」のレジスタ制御信号ｅ１、
ｅ３、ｅ５が供給されるので、この図９（Ａ）に示すよ
うに、レジスタＶ１、Ｖ３、Ｖ５のポテンシヤル井戸が
深くなり、これにより当該レジスタＶ１、Ｖ３、Ｖ５は
オン状態になつて転送されてくる電荷を蓄積する。な
お、図９においても、斜線部分が蓄積された電荷を示し
ている。一方、レジスタＶ２、Ｖ４、Ｖ６に関しては、
論理レベル「Ｌ」のレジスタ制御信号ｅ２、ｅ４、ｅ６
が供給されるので、ポテンシヤル井戸が浅くなり、電荷
を蓄積し得ない状態になる。

【００５１】続いて図８に示す時点ｔ２においてゲート
制御信号Ｓｇを論理レベル「Ｌ」に切り換えると共に、
レジスタ制御信号ｅ４を論理レベル「Ｈ」に切り換える
ことにより、レジスタＶ４のポテンシヤル井戸を深くし
て電荷を蓄積し得る状態にする。これにより図９（Ｂ）
に示すように、レジスタＶ３とレジスタＶ５の間に位置
するレジスタＶ４がオン状態となつてレジスタＶ３、Ｖ
５に蓄積されていた電荷が合成され、平均化される。こ
の処理により、垂直方向の画素数が２／３倍になり、水
平ライン数が750(＝1125×2/3)本からなるＡＴＶ−ｐ方
式に対応した電荷成分が生成される。つまりこの第２段
階の処理は、従来のレート変換器を使用した方法におけ
る直線補間と水平ライン数変換に対応している。

【００５２】因みに、この場合には、図中示す▽印の位
置がサンプリングポイントとなるが、次に説明する垂直
転送処理によつてＰ点のレベルがＱ点のレベルに比べて
半分になるので、当該▽印の位置でサンプリングした
後、Ｐ点に関してはレベルを２倍にすることによりレベ
ル調整を行うようになつている。

【００５３】続いて図８に示す時点ｔ３以降においては
レジスタ制御信号ｅ１〜ｅ６の論理レベルを順次制御す
ることにより、このようにして生成されたＡＴＶ−ｐ方
式の電荷成分の垂直転送処理を開始する。すなわちまず
時点ｔ３においてレジスタ制御信号ｅ３を論理レベル
「Ｌ」に切り換えることにより、図９（Ｃ）に示すよう
に、レジスタＶ３のポテンシヤル井戸を浅くして当該レ
ジスタＶ３をオフ状態にし、レジスタＶ１とレジスタＶ
４、Ｖ５だけに電荷を溜める。次に図８に示す時点ｔ４
においてレジスタ制御信号ｅ２を論理レベル「Ｈ」に切
り換えることにより、図９（Ｄ）に示すように、レジス
タＶ２のポテンシヤル井戸を深くして当該レジスタＶ２
をオン状態にする。これによりレジスタＶ１、Ｖ２とレ
ジスタＶ４、Ｖ５に電荷が溜まる。

【００５４】続いて図８に示す時点ｔ５においてレジス
タ制御信号ｅ１、ｅ４を論理レベル「Ｌ」に切り換える
ことにより、図９（Ｅ）に示すように、レジスタＶ１、
Ｖ４のポテンシヤル井戸を浅くして当該レジスタＶ１、
Ｖ４をオフ状態にし、レジスタＶ２とレジスタＶ５だけ
に電荷を溜める。次に図８に示す時点ｔ６においてレジ
スタ制御信号ｅ３、ｅ６を論理レベル「Ｈ」に切り換え
ることにより、図９（Ｆ）に示すように、レジスタＶ
３、Ｖ６のポテンシヤル井戸を深くして当該レジスタＶ
３、Ｖ６をオン状態にする。これによりレジスタＶ２、
Ｖ３とレジスタＶ５、Ｖ６に電荷が溜まり、その結果、
図９（Ｄ）に示した状態に比してレジスタ１個分だけ電
荷が垂直方向にシフトする。

【００５５】続いて図８に示す時点ｔ７においてレジス
タ制御信号ｅ２、ｅ５を論理レベル「Ｌ」に切り換える
ことにより、図９（Ｇ）に示すように、レジスタＶ２、
Ｖ５をオフ状態にし、レジスタＶ３とレジスタＶ６だけ
に電荷を溜める。次に図８に示す時点ｔ８においてレジ
スタ制御信号ｅ４、ｅ１を論理レベル「Ｈ」に切り換え
ることにより、図９（Ｈ）に示すように、レジスタＶ
４、Ｖ１をオン状態にする。これによりレジスタＶ３、
Ｖ４とレジスタＶ６、Ｖ１に電荷が溜まり、図９（Ｆ）
に示した状態に比してレジスタ１個分だけ電荷が垂直方
向にシフトする。以下、同様に、各レジスタ制御信号ｅ
１〜ｅ６の論理レベルを制御することにより、電荷を垂
直方向にシフトして行く。

【００５６】このようにしてこのＣＣＤ素子１０では、
各フオトセンサ５Ａ〜５Ｎから読み出した電荷を合成す
ることによつて水平ライン数を750 本に変換した後、そ
の電荷を順に垂直方向に転送して行くことにより、水平
ライン数が750 本でプログレツシブ走査のＡＴＶ−ｐ方
式に対応したＣＣＤ出力信号Ｓ１０を生成する。

【００５７】（１−１−３）ＡＴＶ−ｉ方式 次にこの項では、水平ライン数が750 本で走査方式がイ
ンターレースからなるＡＴＶ−ｉ方式に対応したＣＣＤ
出力信号Ｓ１０を生成する場合について説明する。この
方式の場合には、まず配線切換制御信号Ｓｃに基づいて
接続切換回路１３の接続状態を制御することにより、当
該接続切換回路１３の接続状態を図１０に示すように設
定する。すなわちｎ＝０、１、２、……として垂直転送
レジスタ１２の（６ｎ＋１）番目のレジスタ（以下、こ
のレジスタをレジスタＶ１とする）に接続される出力ラ
インを第１の入力ラインに接続し、垂直転送レジスタ１
２の（６ｎ＋２）番目のレジスタ（以下、このレジスタ
をレジスタＶ２とする）に接続される出力ラインを第２
の入力ラインに接続し、垂直転送レジスタ１２の（６ｎ
＋３）番目のレジスタ（以下、このレジスタをレジスタ
Ｖ３とする）に接続される出力ラインを第３の入力ライ
ンに接続し、垂直転送レジスタ１２の（６ｎ＋４）番目
のレジスタ（以下、このレジスタをレジスタＶ４とす
る）に接続される出力ラインを第４の入力ラインに接続
し、垂直転送レジスタ１２の（６ｎ＋５）番目のレジス
タ（以下、このレジスタをレジスタＶ５とする）に接続
される出力ラインを第５の入力ラインに接続し、垂直転
送レジスタ１２の（６ｎ＋６）番目のレジスタ（以下、
このレジスタをレジスタＶ６とする）に接続される出力
ラインを第６の入力ラインに接続する。

【００５８】このような接続状態に設定することによ
り、まずレジスタ制御信号ｅ１を垂直転送レジスタ１２
のレジスタＶ１に供給し得るようにし、レジスタ制御信
号ｅ２を垂直転送レジスタ１２のレジスタＶ２に供給し
得るようにし、レジスタ制御信号ｅ３を垂直転送レジス
タ１２のレジスタＶ３に供給し得るようにし、レジスタ
制御信号ｅ４を垂直転送レジスタ１２のレジスタＶ４に
供給し得るようにし、レジスタ制御信号ｅ５を垂直転送
レジスタ１２のレジスタＶ５に供給し得るようにし、レ
ジスタ制御信号ｅ６を垂直転送レジスタ１２のレジスタ
Ｖ６に供給し得るようにする。

【００５９】そしてこのような接続状態に設定した後、
図１１に示すような制御手順を実行することによりＡＴ
Ｖ−ｉ方式に対応したＣＣＤ出力信号Ｓ１０を生成す
る。まず図１１（Ａ）に示すように、レジスタＶ１に接
続されるリード・アウト・ゲート６Ａ、６Ｄ、……に対
してだけ論理レベル「Ｈ」のゲート制御信号Ｓｇを供給
することによりフオトセンサ５Ａ、５Ｄ、……に蓄積さ
れている電荷だけを選択的に垂直転送レジスタ１２のレ
ジスタＶ１に転送する。因みに、レジスタＶ１に接続さ
れるリード・アウト・ゲート６Ａ、６Ｄ、……に対して
だけ論理レベル「Ｈ」のゲート制御信号Ｓｇを供給する
場合には、レジスタ制御信号ｅ１だけにゲート制御信号
Ｓｇを重畳すれば良い。

【００６０】続いて図１１（Ｂ）に示すように、論理レ
ベル「Ｈ」のレジスタ制御信号ｅ２、ｅ６を供給するこ
とにより、レジスタＶ１の前後に位置するレジスタＶ
２、Ｖ６をオン状態にする。これによりレジスタＶ１に
蓄積されていた電荷がレジスタＶ５〜Ｖ６、Ｖ１〜Ｖ３
に分散されて蓄積され、水平ライン数が1125/3本からな
る第１フイールドの電荷成分が生成される。次に図１１
（Ｃ）に示すように、レジスタ制御信号ｅ４を論理レベ
ル「Ｈ」に切り換えると共に、レジスタ制御信号ｅ５を
論理レベル「Ｌ」に切り換えることにより、レジスタＶ
４をオン状態、レジスタＶ５をオフ状態に切り換える。
これによりレジスタＶ５〜Ｖ６、Ｖ１〜Ｖ３に蓄積され
ていた電荷がレジスタＶ６、Ｖ１〜Ｖ４に蓄積されるよ
うになり、その結果、レジスタ１個分だけ電荷が垂直方
向にシフトする。以下同様に、各レジスタ制御信号ｅ１
〜ｅ６の論理レベルを制御することにより、電荷を垂直
方向に順にシフトして行く。

【００６１】次に第２フイールドの場合には、図１１
（Ｄ）に示すように、レジスタＶ３、Ｖ５に接続される
リード・アウト・ゲート６Ｂ、６Ｃ、６Ｅ、６Ｆ、……
に対してだけ論理レベル「Ｈ」のゲート制御信号Ｓｇを
供給することによりフオトセンサ５Ｂ、５Ｃ、５Ｅ、５
Ｆ、……に蓄積されている電荷だけを選択的に垂直転送
レジスタ１２のレジスタＶ３、Ｖ５に転送する。因み
に、レジスタＶ３、Ｖ５に接続されるリード・アウト・
ゲート６Ｂ、６Ｃ、６Ｅ、６Ｆ、……に対してだけ論理
レベル「Ｈ」のゲート制御信号Ｓｇを供給する場合に
は、レジスタ制御信号ｅ３、ｅ５だけにゲート制御信号
Ｓｇを重畳すれば良い。

【００６２】続いて図１１（Ｅ）に示すように、論理レ
ベル「Ｈ」のレジスタ制御信号ｅ４、ｅ６を供給するこ
とによりレジスタＶ４、Ｖ６をオン状態にする。これに
よりレジスタＶ３、Ｖ５に蓄積されていた電荷が合成さ
れて水平ライン数が半分に変換され、水平ライン数が11
25/3 (＝1125×2/3 ×1/2)本からなる第２フイールドの
電荷成分が生成される。次に図１１（Ｆ）に示すよう
に、レジスタ制御信号ｅ２を論理レベル「Ｈ」に切り換
えると共に、レジスタ制御信号ｅ３を論理レベル「Ｌ」
に切り換えることにより、レジスタＶ２をオン状態、レ
ジスタＶ３をオフ状態に切り換える。これによりレジス
タＶ３〜Ｖ６、Ｖ１に蓄積されていた電荷がレジスタＶ
４〜Ｖ６、Ｖ１〜Ｖ２に蓄積されるようになり、その結
果、レジスタ１個分だけ電荷が垂直方向にシフトする。
以下同様に、各レジスタ制御信号ｅ１〜ｅ６の論理レベ
ルを制御することにより、電荷を垂直方向に順にシフト
して行く。

【００６３】このようにしてこのＣＣＤ素子１０では、
フオトセンサ５Ａ〜５Ｎに蓄積されている電荷を選択的
に垂直転送レジスタ１２に転送することにより第１フイ
ールドの電荷成分を生成してこれを垂直方向に転送し、
続いてフオトセンサ５Ａ〜５Ｎに蓄積されている電荷を
選択的に垂直転送レジスタ１２に転送することにより第
２フイールドの電荷成分を生成し、この第２フイールド
の電荷成分に合成処理を加えて水平ライン数を半分に減
らした後、垂直方向に転送する。このような処理によ
り、このＣＣＤ素子１０は、水平ライン数が750(＝1125
×2/3)本でインターレース走査のＡＴＶ−ｉ方式に対応
したＣＣＤ出力信号Ｓ１０を生成する。

【００６４】因みに、第１フイールドの場合には図中示
すＰ点がサンプリングポイントとなり、第２フイールド
の場合には図中示すＱ点がサンプリングポイントとなる
が、図１１から明らかなように、第２フイールドの場合
には２つのフオトセンサの電荷を合成しているので、Ｐ
点よりもＱ点の方がレベルが高くなつている。そのため
Ｐ点に関してはレベルを２倍にすることによりレベル調
整を行うようになつている。

【００６５】（１−１−４）ＥＤＴＶII−ｐ方式 次にこの項では、水平ライン数が 525本で走査方式がプ
ログレツシブからなるＥＤＴＶII−ｐ方式に対応したＣ
ＣＤ出力信号Ｓ１０を生成する場合について説明する。
この方式の場合には、まず配線切換制御信号Ｓｃに基づ
いて接続切換回路１３の接続状態を制御することによ
り、当該接続切換回路１３の接続状態を図１２に示すよ
うに設定する。すなわちｎ＝０、１、２、……として垂
直転送レジスタ１２の（４ｎ＋１）番目のレジスタ（以
下、このレジスタをレジスタＶ１とする）に接続される
出力ラインを第１の入力ラインに接続し、垂直転送レジ
スタ１２の（４ｎ＋２）番目のレジスタ（以下、このレ
ジスタをレジスタＶ２とする）に接続される出力ライン
を第２の入力ラインに接続し、垂直転送レジスタ１２の
（４ｎ＋３）番目のレジスタ（以下、このレジスタをレ
ジスタＶ３とする）に接続される出力ラインを第３の入
力ラインに接続し、垂直転送レジスタ１２の（４ｎ＋
４）番目のレジスタ（以下、このレジスタをレジスタＶ
４とする）に接続される出力ラインを第４の入力ライン
に接続する。

【００６６】このような接続状態に設定することによ
り、まずレジスタ制御信号ｅ１を垂直転送レジスタ１２
のレジスタＶ１に供給し得るようにし、レジスタ制御信
号ｅ２を垂直転送レジスタ１２のレジスタＶ２に供給し
得るようにし、レジスタ制御信号ｅ３を垂直転送レジス
タ１２のレジスタＶ３に供給し得るようにし、レジスタ
制御信号ｅ４を垂直転送レジスタ１２のレジスタＶ４に
供給し得るようにする。

【００６７】そしてこのような接続状態に設定した後、
図１３に示すような制御手順を実行することによりＥＤ
ＴＶII−ｐ方式に対応したＣＣＤ出力信号Ｓ１０を生成
する。まず図１３（Ａ）に示すように、論理レベル
「Ｈ」のゲート制御信号Ｓｇを供給することによりフオ
トセンサ５Ａ、５Ｂ、……に蓄積されている電荷を垂直
転送レジスタ１２のレジスタＶ１、Ｖ３に転送する。そ
の際、ＨＤＴＶ方式に対応した1125本の水平ラインのう
ち有効部分を含む1050本の水平ラインだけを選択的に転
送するように、所定のリード・アウト・ゲートにだけゲ
ート制御信号Ｓｇを供給する。これにより図１３（Ａ）
に示す第１段階の時点で水平ライン数が1050本に変換さ
れる。

【００６８】続いて図１３（Ｂ）に示すように、論理レ
ベル「Ｈ」のレジスタ制御信号ｅ２を供給することによ
り、レジスタＶ１、Ｖ３の間に位置するレジスタＶ２を
オン状態にする。これによりレジスタＶ１、Ｖ３に蓄積
されていた電荷が合成され、平均化される。この処理に
より、垂直方向に隣り合う画素の電荷が合成され、水平
ライン数が525(＝1050/2) 本からなるＥＤＴＶII−ｐ方
式に対応した電荷成分が生成される。次に図１３（Ｃ）
に示すように、レジスタ制御信号ｅ４を論理レベル
「Ｈ」に切り換えると共に、レジスタ制御信号ｅ１を論
理レベル「Ｌ」に切り換えることにより、レジスタＶ４
をオン状態、レジスタＶ１をオフ状態に切り換える。こ
れによりレジスタＶ１〜Ｖ３に蓄積されていた電荷がレ
ジスタＶ２〜Ｖ４に蓄積されるようになり、その結果、
レジスタ１個分だけ電荷が垂直方向にシフトする。以下
同様に、各レジスタ制御信号ｅ１〜ｅ４の論理レベルを
制御することにより、電荷を垂直方向に順にシフトして
行く。

【００６９】このようにしてこのＣＣＤ素子１０では、
フオトセンサ５Ａ〜５Ｎに蓄積されている電荷を選択的
に垂直転送レジスタ１２に転送することにより水平ライ
ン数が1050本からなる電荷成分を生成し、これを合成処
理して水平ライン数を半分に減らした後、垂直転送レジ
スタ１２によつて垂直方向に転送する。このような処理
により、このＣＣＤ素子１０は、水平ライン数が525 本
でプログレツシブ走査のＥＤＴＶII−ｐ方式に対応した
ＣＣＤ出力信号Ｓ１０を生成する。

【００７０】（１−２）動作及び効果 以上の構成において、このＣＣＤ素子１０では、接続切
換回路１３を設け、当該接続切換回路１３の接続状態を
所望の状態に切り換えることにより、垂直転送レジスタ
１２を構成する所望のレジスタにレジスタ制御信号ｅ１
〜ｅ６を供給する。そしてレジスタ制御信号ｅ１〜ｅ６
の論理レベルを生成しようとするビデオフオーマツトに
合わせて制御することにより、当該生成しようとするビ
デオフオーマツトに合致したＣＣＤ出力信号Ｓ１０を得
る。

【００７１】このようにしてこのＣＣＤ素子１０におい
ては、生成しようとするビデオフオーマツトに合わせ
て、接続切換回路１３の接続状態を制御してレジスタ制
御信号ｅ１〜ｅ６を供給する垂直転送レジスタ１２のレ
ジスタ位置を制御すると共に、当該レジスタ制御信号ｅ
１〜ｅ６の論理レベルを制御するようにしたことによ
り、簡易な構成で容易に水平ライン数変換及び走査方式
変換を行うことができ、水平ライン数や走査方式を生成
しようとするビデオフオーマツトに合わせて自由に変更
することができ、かくして簡易な構成で所望のビデオフ
オーマツトに対応したＣＣＤ出力信号Ｓ１０を生成し得
る。

【００７２】因みに、現在の殆どのＣＧ画像がコンピユ
ータのノンインターレース処理によつて生成されている
ため、ＣＧ画像との合成処理を行う場合には、ノンイン
ターレース処理によつて生成した画像の方が有利であ
る。これは、効率的かつ最高画質なものを提供する意味
で非常に重要な要素であり、これにより今後の仮想カメ
ラやＣＧ画像を扱う全ての機器はノンインターレース処
理が主流となると思われる。従つてその意味では、本発
明を適用したＣＣＤ素子１０のように、水平ライン数や
走査方式を自由に変更し得るＣＣＤ素子は大いに有効に
なると思われる。

【００７３】またこのようにＣＣＤ素子１０では、プロ
グラマブルに変換処理が行えるので、従来のようにレー
ト変換器を用いなくても多種のビデオフオーマツトに対
応したＣＣＤ出力信号Ｓ１０を生成し得る。従つて、そ
の分だけＣＣＤ素子を簡単安価かつ小型化し得る。さら
にこのＣＣＤ素子１０では、インターレース走査のＨＤ
ＴＶ方式のＣＣＤ出力信号からダウンレート変換によつ
てプログレツシブのＣＣＤ出力信号を当該ＣＣＤ素子１
０内部で生成し得るので、従来のように外部にレート変
換器を設けて変換処理を行う場合に比べて、動き適応補
間処理等の複雑な処理を行う必要もなく、また残像等の
画質劣化も回避し得るといつた利点もある。

【００７４】以上の構成によれば、接続切換回路１３を
設け、生成しようとするビデオフオーマツトに合わせ
て、当該接続切換回路１３の接続状態を制御してレジス
タ制御信号ｅ１〜ｅ６を供給するレジスタ位置を制御す
ると共に、当該レジスタ制御信号ｅ１〜ｅ６の論理レベ
ルを制御するようにしたことにより、従来のようにレー
ト変換器を用いる方法に比して、簡易な構成で容易に多
種のビデオフオーマツトに対応したＣＣＤ出力信号Ｓ１
０を生成し得るＣＣＤ素子１０を実現し得る。

【００７５】（２）撮像装置の実施の形態 この項では、先に説明したＣＣＤ素子１０を撮像装置と
してのカメラに適用した場合の実施の形態について説明
する。

【００７６】（２−１）スイツチ切換型のカメラ 図１４において、２０は全体として本発明を適用したカ
メラを示し、大きく分けてタイミングジエネレータ回路
２１、ＣＣＤドライブ回路２２、上述したマルチフオー
マツト対応のＣＣＤ素子１０、相関二重サンプリング回
路（ＣＤＳ）２３及び利得切換回路２４によつて構成さ
れる。

【００７７】タイミングジエネレータ回路２１はＣＣＤ
素子１０、相関二重サンプリング回路２３及び利得切換
回路２４の動作を制御するための制御信号を生成する回
路である。このタイミングジエネレータ回路２１は内部
に各ビデオフオーマツトに対応した制御信号を発生する
複数のタイミングジエネレータ回路２１Ａ〜２１Ｃを有
しており、外部から供給されるモード切換信号Ｓ２０に
応じてこれらのタイミングジエネレータ回路２１Ａ〜２
１Ｃの中から所望のタイミングジエネレータ回路を選択
することによりユーザが希望するビデオフオーマツトに
合つた制御信号を生成するようになされている。

【００７８】具体的には、タイミングジエネレータ回路
２１は内部にＨＤＴＶ用の制御信号Ｓ２１を発生するＨ
ＤＴＶ用タイミングジエネレータ回路２１Ａ、ＡＴＶ−
ｐ用の制御信号Ｓ２２を発生するＡＴＶ−ｐ用タイミン
グジエネレータ回路２１Ｂ、ＥＤＴＶII−ｐ用の制御信
号Ｓ２３を発生するＥＤＴＶII−ｐ用タイミングジエネ
レータ回路２１Ｃ等を有していると共に、これらのタイ
ミングジエネレータ回路２１Ａ〜２１Ｃが発生した制御
信号Ｓ２１〜Ｓ２３のうち所望の制御信号を選択するた
めの選択スイツチ２１Ｄと当該選択した制御信号を出力
するためのインターフエイス回路２１Ｅとを有してい
る。

【００７９】このタイミングジエネレータ回路２１に
は、例えばユーザがモード切換スイツチ（図示せず）を
操作することによつて生成されたモード切換信号Ｓ２０
（このモード切換信号Ｓ２０はユーザが希望するビデオ
フオーマツトを示している）が入力されており、これを
選択スイツチ２１Ｄ及びインターフエイス回路２１Ｅに
供給するようになされている。

【００８０】選択スイツチ２１Ｄは、モード切換信号Ｓ
２０に基づいて、制御信号Ｓ２１〜Ｓ２３のうち所望さ
れているビデオフオーマツトに対応した制御信号を選択
し、これをインターフエイス回路２１Ｅに供給する。因
みに、制御信号Ｓ２１〜Ｓ２３はいずれも１つの制御信
号から構成されているのではなく、相関二重サンプリン
グ回路２３を駆動するためのサンプリングタイミング信
号、利得切換回路２４の動作を制御するための利得切換
制御信号、ＣＣＤ素子１０を駆動するためのゲート制御
信号、レジスタ制御信号及びその他のＣＣＤ制御信号
（このその他のＣＣＤ制御信号はＣＣＤ素子１０にとつ
て必ずしも必要な信号ではない）からなつている。

【００８１】インターフエイス回路２１Ｅは選択スイツ
チ２１Ｄを介して供給される制御信号のうちサンプリン
グタイミング信号Ｓ２４を相関二重サンプリング回路２
３に供給し、利得切換制御信号Ｓ２５を利得切換回路２
４に供給する。またインターフエイス回路２１Ｅは供給
される制御信号のうちゲート制御信号Ｓｇ′、レジスタ
制御信号ｅ′及びその他のＣＣＤ制御信号Ｓ２６をＣＣ
Ｄドライブ回路２２に供給する。さらにインターフエイ
ス回路２１Ｅはモード切換信号Ｓ２０に基づいて所望さ
れているビデオフオーマツトに合つた配線切換制御信号
Ｓｃを生成し、これをＣＣＤドライブ回路２２に供給す
る。

【００８２】このようにしてタイミングジエネレータ回
路２１は、モード切換信号Ｓ２０に基づいて選択動作を
行うことによりユーザが希望するビデオフオーマツトに
合つた制御信号を出力するようになされている。

【００８３】ＣＣＤドライブ回路２２は、タイミングジ
エネレータ回路２１から供給されるゲート制御信号Ｓ
ｇ′、レジスタ制御信号ｅ′、配線切換制御信号Ｓｃ′
及びその他のＣＣＤ制御信号Ｓ２６に基づいて、実際に
ＣＣＤ素子１０を駆動するためめの制御信号を生成する
回路である。ＣＣＤドライブ回路２２は、内部に第１〜
第３のドライブ回路２２Ａ〜２２Ｃを有しており、ゲー
ト制御信号Ｓｇ′及びレジスタ制御信号ｅ′を第１のド
ライブ回路２２Ａに入力し、配線切換制御信号Ｓｃ′を
第２のドライブ回路２２Ｂに入力し、その他のＣＣＤ制
御信号Ｓ２６を第３のドライブ回路２２Ｃに入力するよ
うになされている。

【００８４】第１のドライブ回路２２Ａは、レジスタ制
御信号ｅ′にゲート制御信号Ｓｇ′を重畳した後、その
信号を所定の電圧及び電流を有する信号に変換すること
により、ＣＣＤ素子１０を駆動し得るだけの電圧及び電
流を有し、かつゲート制御信号Ｓｇが重畳されたレジス
タ制御信号ｅ（上述したＣＣＤ素子１０の例では、レジ
スタ制御信号ｅ１〜ｅ６）を生成し、これをＣＣＤ素子
１０に出力する。第２のドライブ回路２２Ｂは、配線切
換制御信号Ｓｃ′をＣＣＤ素子１０を駆動し得るだけの
電圧及び電流を有する配線切換制御信号Ｓｃに変換し、
これをＣＣＤ素子１０に出力する。同様に、第３のドラ
イブ回路２２Ｃは、その他のＣＣＤ制御信号Ｓ２６をＣ
ＣＤ素子１０を駆動し得るだけの電圧及び電流を有する
ＣＣＤ制御信号Ｓ２７に変換し、これをＣＣＤ素子１０
に出力する。

【００８５】ＣＣＤ素子１０はこれらの制御信号ｅ、Ｓ
ｃ及びＳ２７に基づいて動作することによりユーザが希
望するビデオフオーマツトに合つたＣＣＤ出力信号Ｓ１
０を生成し、これを相関二重サンプリング回路２３に出
力する。相関二重サンプリング回路２３は、タイミング
ジエネレータ回路２１から出力されるサンプリングタイ
ミング信号Ｓ２４に基づいてＣＣＤ出力信号Ｓ１０をサ
ンプリングすることにより当該ＣＣＤ出力信号Ｓ１０に
含まれるノイズ成分を除去し、画像成分のみからなる画
像信号Ｓ２８を出力する。

【００８６】利得切換回路２４は、水平ブランキング信
号に同期した利得切換制御信号Ｓ２５に基づいて水平ラ
イン毎に利得を切り換えて画像信号Ｓ２８を増幅する。
これによりＣＣＤ素子１０における電荷合成処理等によ
つて水平ライン毎に信号レベルが異なつている画像信号
Ｓ２８の信号レベルを調整することができる。かくして
この利得調整した画像信号を利得切換回路２４から出力
することにより、このカメラ２０では、ユーザが希望す
るビデオフオーマツトに合つた画像信号Ｓ２９が得られ
る。

【００８７】以上の構成において、このカメラ２０で
は、各ビデオフオーマツトに対応した制御信号を発生す
る複数のタイミングジエネレータ回路２１Ａ〜２１Ｃを
内部に有するタイミングジエネレータ回路２１を設け、
モード切換信号Ｓ２０に基づいて、タイミングジエネレ
ータ回路２１Ａ〜２１Ｃで発生した制御信号Ｓ２１〜Ｓ
２３のうち所望の制御信号を選択する。これによりユー
ザが希望するビデオフオーマツトに合つた制御信号を生
成し得る。従つてこの制御信号をＣＣＤドライブ回路２
２を介してマルチフオーマツト対応のＣＣＤ素子１０に
供給すると共に、相関二重サンプリング回路２３や利得
切換回路２４に供給すれば、ユーザが希望するビデオフ
オーマツトに合つた画像信号Ｓ２９を容易に生成し得
る。

【００８８】またこのカメラ２０では、利得切換回路２
４を設け、水平ライン毎に利得を切り換えて画像信号Ｓ
２８を増幅するようにしたことにより、ＣＣＤ素子１０
の電荷合成処理等によつて水平ライン毎に信号レベルが
異なつている画像信号Ｓ２８の信号レベルを容易に調整
することができる。

【００８９】かくして以上の構成によれば、タイミング
ジエネレータ回路２１Ａ〜２１Ｃで発生した各ビデオフ
オーマツトに対応した制御信号Ｓ２１〜Ｓ２３をモード
切換信号Ｓ２０に基づいて選択し、これをマルチフオー
マツト対応のＣＣＤ素子１０に供給するようにしたこと
により、モード切換信号Ｓ２０によつてビデオフオーマ
ツトを指定しさえすればユーザが希望するビデオフオー
マツトに合つた画像信号Ｓ２９を容易に生成し得る。か
くするにつき簡易な構成で容易に多種のビデオフオーマ
ツトに対応した画像信号Ｓ２９を生成し得るカメラ２０
を実現し得る。

【００９０】（２−２）プログラマブル・タイミングジ
エネレータ型のカメラ 図１４との対応部分に同一符号を付して示す図１５にお
いて、３０は全体として本発明を適用したカメラを示
し、大きく分けてマイクロプロセツサ３１、プログラマ
ブル・タイミングジエネレータ回路３２、ＣＣＤドライ
ブ回路２２、上述したマルチフオーマツト対応のＣＣＤ
素子１０、相関二重サンプリング回路（ＣＤＳ）２３及
び利得切換回路２４によつて構成され、当該マイクロプ
ロセツサ３１及びプログラマブル・タイミングジエネレ
ータ回路３２を除いて先のスイツチ切換型のカメラ２０
とほぼ同様の構成を有している。

【００９１】プログラマブル・タイミングジエネレータ
回路３２は内部にカウンタ回路を有しており、当該カウ
ンタ回路のレジスタに設定された設定値に基づいてゲー
ト制御信号Ｓｇ′、レジスタ制御信号ｅ′、配線切換制
御信号Ｓｃ′、その他のＣＣＤ制御信号Ｓ２６、サンプ
リングタイミング信号Ｓ２４及び利得切換制御信号Ｓ２
５を生成するようになされている。

【００９２】マイクロプロセツサ３１は、外部から供給
されるモード切換信号Ｓ２０に基づいてレジスタ制御信
号Ｓ３１をプログラマブル・タイミングジエネレータ回
路３２に出力することにより、ユーザが希望しているビ
デオフオーマツトに合つた設定値を当該プログラマブル
・タイミングジエネレータ回路３２のレジスタに設定す
るようになされている。

【００９３】以上の構成において、ユーザが希望するビ
デオフオーマツトを示すモード切換信号Ｓ２０を供給す
ると、マイクロプロセツサ３１はその所望されているビ
デオフオーマツトに応じた設定値をプログラマブル・タ
イミングジエネレータ回路３２のレジスタに設定する。
これによりプログラマブル・タイミングジエネレータ回
路３２は、その設定値に基づいて動作することにより所
望されているビデオフオーマツトに合つたゲート制御信
号Ｓｇ′、レジスタ制御信号ｅ′、配線切換制御信号Ｓ
ｃ′、その他のＣＣＤ制御信号Ｓ２６、サンプリングタ
イミング信号Ｓ２４及び利得切換制御信号Ｓ２５を生成
する。従つてこれらの制御信号をＣＣＤドライブ回路２
２を介してマルチフオーマツト対応のＣＣＤ素子１０に
供給すると共に、相関二重サンプリング回路２３や利得
切換回路２４に供給すれば、ユーザが希望するビデオフ
オーマツトに合つた画像信号Ｓ２９を容易に生成し得
る。

【００９４】かくして以上の構成によれば、レジスタに
設定された設定値に基づいて所望の制御信号を生成する
プログラマブル・タイミングジエネレータ回路３２と、
当該プログラマブル・タイミングジエネレータ回路３２
のレジスタにユーザが希望するビデオフオーマツトに合
つた設定値を設定するマイクロプロセツサ３１とを設
け、当該プログラマブル・タイミングジエネレータ回路
３２で生成した制御信号をマルチフオーマツト対応のＣ
ＣＤ素子１０に供給するようにしたことにより、簡易な
構成で容易に多種のビデオフオーマツトに対応した画像
信号Ｓ２９を生成し得るカメラ３０を実現し得る。

【００９５】（２−３）ＦＰＧＡ・タイミングジエネレ
ータ型のカメラ 図１４との対応部分に同一符号を付して示す図１６にお
いて、４０は全体として本発明を適用したカメラを示
し、大きく分けてマイクロプロセツサ４１、フイールド
・プログラマブル・ゲートアレイ型のタイミングジエネ
レータ回路（以下、これをＦＰＧＡ・ＴＧ回路と呼ぶ）
４２、ＣＣＤドライブ回路２２、上述したマルチフオー
マツト対応のＣＣＤ素子１０、相関二重サンプリング回
路（ＣＤＳ）２３及び利得切換回路２４によつて構成さ
れ、当該マイクロプロセツサ４１及びＦＰＧＡ・ＴＧ回
路４２を除いて先のスイツチ切換型のカメラ２０とほぼ
同様の構成を有している。

【００９６】ＦＰＧＡ・ＴＧ回路４２はユーザが希望す
るビデオフオーマツトに対応した制御信号（すなわちゲ
ート制御信号Ｓｇ′、レジスタ制御信号ｅ′、配線切換
制御信号Ｓｃ′、その他のＣＣＤ制御信号Ｓ２６、サン
プリングタイミング信号Ｓ２４及び利得切換制御信号Ｓ
２５）を生成する回路である。このＦＰＧＡ・ＴＧ回路
４２はフイールド・プログラマブル・ゲートアレイと呼
ばれる回路構造を自由に変更し得る回路によつて形成さ
れており、これによりユーザが希望するビデオフオーマ
ツトに合わせて回路構造をプログラミングしてその希望
するビデオフオーマツトに合つた制御信号を生成し得る
ようになされている。

【００９７】因みに、フイールド・プログラマブル・ゲ
ートアレイは、複数の回路ブロツクと配線ブロツクをチ
ツプ上に規則的に配列した構成でなり、回路ブロツク及
び配線ブロツクの内部には回路の電気的な接続又は非接
続をプログラムし得るデバイスが多数配置されており、
これによりこれらのデバイスをプログラムすることによ
つて回路構造を自由に変更することができるようになつ
ている。このようなフイールド・プログラマブル・ゲー
トアレイには回路構造を１回だけプログラムし得るライ
トワンス型のものと、何回でも自由にプログラムし得る
最書込み可能型のものがあるが、ＦＰＧＡ・ＴＧ回路４
２に採用されている回路は後者の最書込み可能型のもの
である。

【００９８】マイクロプロセツサ４１はＦＰＧＡ・ＴＧ
回路４２の回路構造をユーザが希望するビデオフオーマ
ツトに合つた制御信号を生成し得るように変更するため
の回路である。このマイクロプロセツサ４１の内部に
は、各ビデオフオーマツトに対応した回路構造を示すプ
ログラムデータが格納されたメモリが内蔵されており、
外部からモード切換信号Ｓ２０が供給されると、当該モ
ード切換信号Ｓ２０に基づいて、ユーザが希望するビデ
オフオーマツトのプログラムデータを読み出し、これを
プログラミング信号Ｓ４１としてＦＰＧＡ・ＴＧ回路４
２に送出する。これによりマイクロプロセツサ４１は、
ＦＰＧＡ・ＴＧ回路４２の回路構造をユーザが希望する
ビデオフオーマツトに合つた構造に変更し得、当該ＦＰ
ＧＡ・ＴＧ回路４２からそのビデオフオーマツトの制御
信号を出力させることができる。

【００９９】因みに、このカメラ４０においては、例え
ばパーソナルコンピユータ等のコンピユータ装置をこの
カメラ４０に接続することによりプログラムデータＳ４
２をマイクロプロセツサ４１のメモリにダウンロードし
得るようになされている。このため新たなビデオフオー
マツトが規格化された場合でも、そのビデオフオーマツ
トに対応したプログラムデータＳ４２をマイクロプロセ
ツサ４１のメモリにダウンロードすれば、当該プログラ
ムデータＳ４２に基づいてＦＰＧＡ・ＴＧ回路４２の回
路構造を変更し得、その新たなビデオフオーマツトに合
つた画像信号Ｓ２９を容易に生成し得る。従つてこのカ
メラ４０の場合には、一段と汎用性を向上させることが
できる。

【０１００】以上の構成において、ユーザが希望するビ
デオフオーマツトを示すモード切換信号Ｓ２０を供給す
ると、マイクロプロセツサ４１はその所望されているビ
デオフオーマツトに対応したプログラムデータを内部の
メモリから読み出し、これをプログラミング信号Ｓ４１
としてＦＰＧＡ・ＴＧ回路４２にダウンロードする。こ
れを受けてＦＰＧＡ・ＴＧ回路４２は、内部の回路構造
をその所望されているビデオフオーマツトに合わせて変
更する。これによりＦＰＧＡ・ＴＧ回路４２は、ユーザ
が希望しているビデオフオーマツトに合つたゲート制御
信号Ｓｇ′、レジスタ制御信号ｅ′、配線切換制御信号
Ｓｃ′、その他のＣＣＤ制御信号Ｓ２６、サンプリング
タイミング信号Ｓ２４及び利得切換制御信号Ｓ２５を生
成し得る。従つてこれらの制御信号をＣＣＤドライブ回
路２２を介してマルチフオーマツト対応のＣＣＤ素子１
０に供給すると共に、相関二重サンプリング回路２３や
利得切換回路２４に供給すれば、ユーザが希望するビデ
オフオーマツトに合つた画像信号Ｓ２９を容易に生成し
得る。

【０１０１】またこのカメラ４０の場合には、ＦＰＧＡ
・ＴＧ回路４２の回路構造を決定するプログラムデータ
を外部からダウンロードし得るようにしたことにより、
新たなビデオフオーマツトが規格化された場合でも、そ
の新たなビデオフオーマツトに対応したプログラムデー
タをダウンロードしさえすれば新たなビデオフオーマツ
トにいつでも対応することができる。従つて新たなビデ
オフオーマツトが規格化されることによつてこのカメラ
４０が使えなくなることを回避し得、資源の有効利用に
貢献し得る。またこのカメラ４０が廃棄されることを回
避し得ることから環境保全の面においても有益である。

【０１０２】かくして以上の構成によれば、マイクロプ
ロセツサ４１を介してＦＰＧＡ・ＴＧ回路４２にプログ
ラムデータをダウンロードして当該ＦＰＧＡ・ＴＧ回路
４２の回路構造をユーザが希望するビデオフオーマツト
に合わせて変更し、そのＦＰＧＡ・ＴＧ回路４２によつ
て生成した制御信号をマルチフオーマツト対応のＣＣＤ
素子１０に供給するようにしたことにより、簡易な構成
で容易に多種のビデオフオーマツトに対応した画像信号
Ｓ２９を生成し得るカメラ４０を実現し得る。

【０１０３】（３）他の実施の形態 なお上述の実施の形態においては、ビデオフオーマツト
がＡＴＶ−ｉ方式のときに図１１に示すような転送シー
ケンスを実行した場合について述べたが、本発明はこれ
に限らず、図１７に示すような転送シーケンスを実行す
るようにしても良い。すなわち第１フイールドに関して
はフオトセンサ５Ａ〜５Ｎの電荷を全て垂直転送レジス
タ１２の各レジスタＶ１、Ｖ３、Ｖ５に転送し、このレ
ジスタＶ１、Ｖ３、Ｖ５の電荷を合成して順に転送する
ようにし、第２フイールドに関してはフオトセンサ５Ａ
〜５Ｎの電荷を選択的に垂直転送レジスタ１２のレジス
タＶ３、Ｖ５に転送し、このこのレジスタＶ３、Ｖ５の
電荷を合成して順に転送するようにしても良い。因み
に、この場合には、第１フイールドの方が第２のフイー
ルドに比して信号レベルが1.5 倍になつているので、Ｑ
点の信号レベルを1.5倍にしてレベル調整すれば良い。

【０１０４】また上述の実施の形態においては、水平ラ
イン数変換すなわち垂直方向の画素数変換についてだけ
説明したが、垂直ライン数変換すなわち水平方向の画素
数変換を行う場合には、上述した水平ライン数変換と同
様の処理を水平転送部３において行えば良い。またこれ
以外の方法として、次に説明するような方法を適用する
ようにしても良い。すなわち水平方向に関してはアナロ
グ信号となるので、ローパスフイルタとアナログデイジ
タル変換器を用いてデイジタル化した後、所望のタツプ
数を有する１次元補間ローパスフイルタによつてデイジ
タル水平レート変換することにより水平方向の画素数を
変換するようにしても良い。因みに、この方法の方が、
水平ライン数変換と同様の処理を適用する場合に比して
一段と構成を簡易にすることができる。

【０１０５】また上述の実施の形態においては、接続切
換回路１３としてプログラマブル・クロススイツチ回路
を用いた場合について述べたが、本発明はこれに限ら
ず、セレクタ回路等、その他の回路を用いるようにして
も良い。要は、配線切換制御信号に基づいて内部の接続
状態を切り換えることによつて入力されるレジスタ制御
信号を垂直転送レジスタの所望のレジスタに供給し得る
ような接続切換回路を設けるようにすれば、上述の場合
と同様の効果を得ることができる。

【０１０６】また上述の実施の形態においては、垂直転
送部１１Ａ〜１１Ｎがフオトセンサ５Ａ〜５Ｎを含むも
のとして説明したが、本発明はこれに限らず、垂直転送
部１１Ａ〜１１Ｎがフオトセンサ５Ａ〜５Ｎを含まない
ものとしても良い。要は、水平及び垂直方向に画素に対
応して複数配置され、入力された光学信号の光量に対応
する電荷を蓄積するフオトセンサを設けるようにすれ
ば、上述の場合と同様の効果を得ることができる。

【０１０７】また上述の実施の形態においては、垂直転
送レジスタ１２を有する垂直転送部１１Ａ〜１１Ｎを複
数設けた場合について述べたが、本発明はこれに限ら
ず、垂直ライン毎にそれぞれ設けられ、複数のレジスタ
を接続することにより形成されてなり、当該垂直ライン
に位置するフオトセンサから受けた電荷を順に垂直方向
にシフトする垂直転送レジスタを設けるようにすれば、
上述の場合と同様の効果を得ることができる。

【０１０８】また上述の実施の形態においては、垂直転
送部１１Ａ〜１１Ｎから送られてくる電荷を水平方向に
シフトする水平転送部３を設けた場合について述べた
が、本発明はこれに限らず、それぞれの垂直転送レジス
タから水平ライン単位で転送されてくる電荷を受け、当
該電荷を順に水平方向にシフトして出力することにより
入力される光学信号に応じた画像信号を出力する水平転
送回路を設けるようにすれば上述の場合と同様の効果を
得ることができる。

【０１０９】また上述の実施の形態においては、各ビデ
オフオーマツトに対応した制御信号Ｓ２１〜Ｓ２３を発
生する複数のタイミングジエネレータ回路２１Ａ〜２１
Ｃと、モード切換信号Ｓ２０に基づいて制御信号Ｓ２１
〜Ｓ２３を選択するための選択スイツチと、選択した制
御信号Ｓ２１、Ｓ２２又はＳ２３を出力すると共にモー
ド切換信号Ｓ２０に基づいて配線切換制御信号Ｓｃ′を
生成するインターフエイス回路２１Ｅとを有するタイミ
ングジエネレータ回路２１を設けた場合について述べた
が、本発明はこれに限らず、各ビデオフオーマツトに対
応したレジスタ制御信号を発生する複数の信号発生器
と、モード切換信号に基づいて、複数の信号発生器で発
生した複数のレジスタ制御信号のうち所望のレジスタ制
御信号を選択する選択スイツチと、モード切換信号に基
づいて配線切換制御信号を生成する信号生成器とを有す
るタイミングジエネレータ回路を設けるようにすれば、
上述の場合と同様の効果を得ることができる。

【０１１０】また上述の実施の形態においては、プログ
ラマブル・タイミングジエネレータ回路３２の設定値を
マイクロプロセツサ３１によつて設定することにより所
望のビデオフオーマツトに対応した制御信号（Ｓｇ′、
ｅ′、Ｓｃ′及びＳ２６）を生成した場合について述べ
たが、本発明はこれに限らず、設定された設定値に基づ
いてレジスタ制御信号及び配線切換制御信号を生成する
カウンタからなるタイミングジエネレータ回路を設け、
モード切換信号に基づいて所望のビデオフオーマツトに
合つた設定値を設定することにより所望のビデオフオー
マツトに合つたレジスタ制御信号及び配線切換制御信号
を生成するようにすれば、上述の場合と同様の効果を得
ることができる。

【０１１１】また上述の実施の形態においては、マイク
ロプロセツサ４１によつてＦＰＧＡ・ＴＧ回路にプログ
ラムデータをダウンロードすることにより所望のビデオ
フオーマツトに対応した制御信号（Ｓｇ′、ｅ′、Ｓ
ｃ′及びＳ２６）を生成した場合について述べたが、本
発明はこれに限らず、供給されるプログラムデータに基
づいて内部の回路構造を変更し得るフイールド・プログ
ラマブル・ゲートアレイからなるタイミングジエネレー
タ回路を設け、モード切換信号に基づいて所望のビデオ
フオーマツトに合つたプログラムデータをフイールド・
プログラマブル・ゲートアレイに供給することにより所
望のビデオフオーマツトに合つたレジスタ制御信号及び
配線切換制御信号を生成するようにすれば、上述の場合
と同様の効果を得ることができる。

【０１１２】

【発明の効果】上述のように本発明によれば、配線切換
制御信号に基づいてレジスタ制御信号を垂直転送レジス
タの所望のレジスタに供給する接続切換回路を設け、当
該接続切換回路を使用してレジスタ制御信号を供給する
レジスタの位置を制御すると共に、レジスタ制御信号の
論理レベルを制御するようにしたことにより、画像信号
の水平ライン数を所望のビデオフオーマツトに合わせて
自由に変更し得、かくして簡易な構成で容易に多種のビ
デオフオーマツトに対応した画像信号を生成し得る撮像
素子を実現し得る。

【０１１３】またレジスタ制御信号を供給するレジスタ
の位置を制御すると共に、レジスタ制御信号の論理レベ
ルを制御することにより所望の水平ライン数を有する画
像信号を生成し得る撮像素子と、モード切換信号に基づ
いて所望のビデオフオーマツトに対応したレジスタ制御
信号及び配線切換制御信号を生成してこれを当該撮像素
子に出力するタイミングジエネレータ回路とを設けるよ
うにしたことにより、ユーザが希望するビデオフオーマ
ツトに合わせて水平ライン数を容易に変更し得るので、
ユーザが希望するビデオフオーマツトに合つた画像信号
を容易に生成し得る。かくするにつき簡易な構成で容易
に多種のビデオフオーマツトに対応した画像信号を生成
し得る撮像装置を実現し得る。

【図面の簡単な説明】

【図１】本発明を適用したＣＣＤ素子の構成を示すブロ
ツク図である。

【図２】垂直転送部の構成を示す回路図である。

【図３】ＨＤＴＶ方式のときの接続切換回路の接続状態
を示す回路図である。

【図４】ＨＤＴＶ方式のときのレジスタ制御信号を示す
信号波形図である。

【図５】ＨＤＴＶ方式のときの垂直転送レジスタの状態
を示す状態遷移図である。

【図６】ＨＤＴＶ方式のときの垂直転送レジスタの状態
を示す状態遷移図である。

【図７】ＡＴＶ−ｐ方式のときの接続切換回路の接続状
態を示す回路図である。

【図８】ＡＴＶ−ｐ方式のときのレジスタ制御信号を示
す信号波形図である。

【図９】ＡＴＶ−ｐ方式のときの垂直転送レジスタの状
態を示す状態遷移図である。

【図１０】ＡＴＶ−ｉ方式のときの接続切換回路の接続
状態を示す回路図である。

【図１１】ＡＴＶ−ｉ方式のときの垂直転送レジスタの
状態を示す状態遷移図である。

【図１２】ＥＤＴＶII−ｐ方式のときの接続切換回路の
接続状態を示す回路図である。

【図１３】ＥＤＴＶII−ｐ方式のときの垂直転送レジス
タの状態を示す状態遷移図である。

【図１４】本発明のＣＣＤ素子を実装したスイツチ切換
型のカメラを示すブロツク図である。

【図１５】本発明のＣＣＤ素子を実装したプログラマブ
ル・ＴＧ型のカメラを示すブロツク図である。

【図１６】本発明のＣＣＤ素子を実装したＦＰＧＡ・Ｔ
Ｇ型のカメラを示すブロツク図である。

【図１７】ＡＴＶ−ｉ方式のときの他の制御手順の説明
に供する状態遷移図である。

【図１８】各種のビデオフオーマツトを示す図表であ
る。

【図１９】従来のＣＣＤ素子の構成を示すブロツク図で
ある。

【図２０】レート変換器のレート変換原理の説明に供す
る特性曲線図である。

【符号の説明】

１、１０……ＣＣＤ素子、２Ａ〜２Ｎ、１１Ａ〜１１Ｎ
……垂直転送部、３……水平転送部、４……バツフアア
ンプ、５、５Ａ〜５Ｎ……フオトセンサ、６、６Ａ〜６
Ｎ……リード・アウト・ゲート、７Ａ〜７Ｎ……オーバ
フロー・コントロール・ゲート、８……オーバフロー・
ドレイン、９、１２……垂直転送レジスタ、１３……接
続切換回路、２０、３０、４０……カメラ、２１……タ
イミングジエネレータ回路、２２……ＣＣＤドライブ回
路、２３……相関二重サンプリング回路、２４……利得
切換回路、３１、４１……マイクロプロセツサ、３２…
…プログラマブル・タイミングジエネレータ回路、４１
……ＦＰＧＡ・ＴＧ回路。

Claims (10)

【特許請求の範囲】
1. 【請求項１】水平及び垂直方向に画素に対応して複数配
   置され、入力された光学信号の光量に対応する電荷を蓄
   積するフオトセンサと、 垂直ライン毎にそれぞれ設けられ、複数のレジスタを接
   続することにより形成されてなり、当該垂直ラインに位
   置する上記フオトセンサから受けた電荷を順に垂直方向
   にシフトする垂直転送レジスタと、 上記垂直転送レジスタ毎にそれぞれ設けられ、配線切換
   制御信号に基づいて内部の接続状態を切り換えることに
   よつて入力されるレジスタ制御信号を上記垂直転送レジ
   スタの所望のレジスタに供給する接続切換回路と、 それぞれの上記垂直転送レジスタから水平ライン単位で
   転送されてくる電荷を受け、当該電荷を順に水平方向に
   シフトして出力することにより上記光学信号に応じた画
   像信号を出力する水平転送回路とを具え、 上記配線切換制御信号によつて上記レジスタ制御信号を
   供給する上記レジスタの位置を制御すると共に、上記レ
   ジスタ制御信号の論理レベルを制御することにより所望
   の水平ライン数を有する上記画像信号を生成することを
   特徴とする撮像素子。
2. 【請求項２】上記接続切換回路は、 ６つの入力ラインと、上記垂直転送レジスタの各レジス
   タに接続される複数の出力ラインとを有し、上記配線切
   換制御信号に基づいて上記出力ラインをそれぞれ所望の
   上記入力ラインに接続することにより当該入力ラインに
   入力された上記レジスタ制御信号を所望の上記レジスタ
   に供給することを特徴とする請求項１に記載の撮像素
   子。
3. 【請求項３】上記垂直転送レジスタは、 上記レジスタ制御信号に基づいて上記電荷を合成するこ
   とにより水平ライン数を変換することを特徴とする請求
   項１に記載の撮像素子。
4. 【請求項４】水平及び垂直方向に画素に対応して複数配
   置され、入力された光学信号の光量に対応する電荷を蓄
   積するフオトセンサと、 垂直ライン毎にそれぞれ設けられ、複数のレジスタを接
   続することにより形成されてなり、当該垂直ラインに位
   置する上記フオトセンサから受けた電荷を順に垂直方向
   にシフトする垂直転送レジスタと、 上記垂直転送レジスタ毎にそれぞれ設けられ、配線切換
   制御信号に基づいて内部の接続状態を切り換えることに
   よつて入力されるレジスタ制御信号を上記垂直転送レジ
   スタの所望のレジスタに供給する接続切換回路と、 それぞれの上記垂直転送レジスタから水平ライン単位で
   転送されてくる電荷を受け、当該電荷を順に水平方向に
   シフトして出力することにより上記光学信号に応じた画
   像信号を出力する水平転送回路とを有し、上記配線切換
   制御信号によつて上記レジスタ制御信号を供給する上記
   レジスタの位置を制御すると共に、上記レジスタ制御信
   号の論理レベルを制御することにより所望の水平ライン
   数を有する上記画像信号を生成する撮像素子と、入力さ
   れるモード切換信号に基づいて、所望のビデオフオーマ
   ツトに対応した上記レジスタ制御信号及び上記配線切換
   制御信号を生成して出力するタイミングジエネレータ回
   路とを具えることを特徴とする撮像装置。
5. 【請求項５】上記接続切換回路は、 ６つの入力ラインと、上記垂直転送レジスタの各レジス
   タに接続される複数の出力ラインとを有し、上記配線切
   換制御信号に基づいて上記出力ラインをそれぞれ所望の
   上記入力ラインに接続することにより当該入力ラインに
   入力された上記レジスタ制御信号を所望の上記レジスタ
   に供給することを特徴とする請求項４に記載の撮像装
   置。
6. 【請求項６】上記垂直転送レジスタは、 上記レジスタ制御信号に基づいて上記電荷を合成するこ
   とにより水平ライン数を変換することを特徴とする請求
   項４に記載の撮像装置。
7. 【請求項７】水平ライン毎に利得を切り換えて上記水平
   転送回路から出力される上記画像信号を増幅する利得切
   換回路を具えることを特徴とする請求項４に記載の撮像
   装置。
8. 【請求項８】上記タイミングジエネレータ回路は、 各ビデオフオーマツトに対応した上記レジスタ制御信号
   を発生する複数の信号発生器と、 上記モード切換信号に基づいて、上記複数の信号発生器
   で発生した複数の上記レジスタ制御信号のうち所望のレ
   ジスタ制御信号を選択する選択スイツチと、 上記モード切換信号に基づいて、上記配線切換制御信号
   を生成する信号生成器とを具えることを特徴とする請求
   項４に記載の撮像装置。
9. 【請求項９】上記タイミングジエネレータ回路は、設定
   された設定値に基づいて上記レジスタ制御信号及び上記
   配線切換制御信号を生成するカウンタからなり、 上記モード切換信号に基づいて、所望のビデオフオーマ
   ツトに合つた上記設定値を設定することにより所望のビ
   デオフオーマツトに合つた上記レジスタ制御信号及び上
   記配線切換制御信号を生成することを特徴とする請求項
   ４に記載の撮像装置。
10. 【請求項１０】上記タイミングジエネレータ回路は、供
    給されるプログラムデータに基づいて内部の回路構造を
    変更し得るフイールド・プログラマブル・ゲートアレイ
    からなり、 上記モード切換信号に基づいて、所望のビデオフオーマ
    ツトに合つた上記プログラムデータを上記フイールド・
    プログラマブル・ゲートアレイに供給することにより所
    望のビデオフオーマツトに合つた上記レジスタ制御信号
    及び上記配線切換制御信号を生成することを特徴とする
    請求項４に記載の撮像装置。