JPH10340212A - クロック同期バス上の障害を分離する方法 - Google Patents

クロック同期バス上の障害を分離する方法

Info

Publication number
JPH10340212A
JPH10340212A JP10091458A JP9145898A JPH10340212A JP H10340212 A JPH10340212 A JP H10340212A JP 10091458 A JP10091458 A JP 10091458A JP 9145898 A JP9145898 A JP 9145898A JP H10340212 A JPH10340212 A JP H10340212A
Authority
JP
Japan
Prior art keywords
bus
shift register
clock
active
error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10091458A
Other languages
English (en)
Other versions
JP2968251B2 (ja
Inventor
John Michael Kaiser
ジョン・マイケル・カイザー
Edward Male Warren
ワレン・エドワード・マール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH10340212A publication Critical patent/JPH10340212A/ja
Application granted granted Critical
Publication of JP2968251B2 publication Critical patent/JP2968251B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268—Logging of test results

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 クロック同期バス上の障害を分離する方法を
提供する。 【解決手段】各システムクロックサイクル時にポテンシ
ャルバスドライバごとにバスドライバイネーブル信号を
ラッチするためにシフトレジスタを使用する。シフトレ
ジスタクロックは、"チェックストップ"信号の受信時に
フリーズする。その信号がフリーズすると、障害分離解
析のためにシフトレジスタを走査することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、クロック同期バス
上の障害を分離する方法に関するものである。
【０００２】
【従来の技術】コンピュータワークステーションのよう
なコンピュータシステムは、少なくとも１つのマイクロ
プロセッサと各種サブシステムの間を情報が通ることに
より動作する。マイクロプロセッサとサブシステムの間
の通信は、バスと呼ぶデータ通信路を通じて行われる。
現在のシステムには、バスを通じてデータを要求または
送信することによりバスを「駆動する」ことのできる複
数のプロセッサが存在する場合が多い。そのようなシス
テムでは、バスクロックに通信を同期させることができ
る。その結果、同期バス通信をサポートするマルチドロ
ップシステムでは障害の検出が難しい場合がある。
【０００３】双方向バスは本来、複数のソースで駆動で
き、漏話、反射などの様々な現象の影響を受けるので、
エラーの分離は困難である。一般に、このようなタイプ
のバスはパリティチェック回路または誤り訂正符号（Ｅ
ｒｒｏｒ Ｃｏｒｒｅｃｔｉｎｇ Ｃｏｄｅ， ＥＣ
Ｃ）回路で保護されている。共通バスでは、いくつかの
レシーバやバスのドライバでさえも同時にエラーを報告
する場合がある。障害分離を向上するには、エラーを検
出したレシーバとバスドライバの両方を識別しなければ
ならない。本発明は、障害分離のためにマルチドロップ
クロック同期Ｉ／０またはシステムバスでのエラー発生
時にバスドライバを検出する方法を提供するものであ
る。
【０００４】同期マルチドロップシステムの障害検出方
式の一つの目標は、伝送エラーが検出されたときに実行
中の通信のレシーバとドライバを識別することにある。
現在の方式では、システムのアービタに関する複雑な調
査やバス上でコマンドのチェックなどを行わずにエラー
発生時にバスドライバを識別することは難しい。本方法
では、シフトレジスタでバスドライバイネーブル信号を
ラッチしてエラー発生時にバスドライバを容易に検出で
きるようにすることにより、先行技術の障害検出システ
ムの複雑性を克服している。
【０００５】
【発明が解決しようとする課題】本発明は、クロック同
期データまたはアドレスシステムまたはＩ／０バス上の
障害を分離する方法に関連するものである。具体的に
は、障害分離のためにマルチドロップクロック同期Ｉ／
０またはシステムバスでのエラー発生時にバスドライバ
を検出する方法に関連するものである。
【０００６】
【課題を解決するための手段】本発明は、少なくとも１
つのバスを通じて少なくとも１つのマイクロプロセッサ
と少なくとも１つのＩ／０デバイスの間の情報転送を可
能にするコンピュータワークステーションシステムの環
境で実現されている。各ポテンシャルバスドライバは、
Ｎビットシフトレジスタを実装している。ポテンシャル
バスドライバのバスドライバイネーブル信号は、シフト
レジスタの右端ビットへデータ入力として送られる。複
数のバスの場合、複数のシフトレジスタが使用される。
また、各ポテンシャルバスドライバは、バス転送エラー
（たとえば、パリティエラーやデータまたはアドレスの
ＥＣＣチェック）を検出するバス上でプロセッサまたは
サブシステムによりアサートされる「チェックストッ
プ」信号を入力として受信する。チェックストップ信号
をアサートするとバスの参加者の機能クロックがフリー
ズされるので、よく知られている方法で障害分離解析の
ためにＮビットシフトレジスタを走査できる。そのシフ
トレジスタとともにほかのチップ内のエラーチェックビ
ットを走査するか読み取ると、どのユニットがレシーバ
としてエラーを記録したか、またチェックストップ信号
がアサートされる前にどのユニットが直前のクロックサ
イクルでバスを駆動していたかがわかる。
【０００７】
【発明の実施の形態】本発明の方法は、少なくとも１つ
のバスを使用して相互に情報を転送し合える少なくとも
１つのマイクロプロセッサと少なくとも１つのＩ／０デ
バイスを有するコンピュータワークステーションシステ
ムの環境で実現されている。図１には、マイクロプロセ
ッサとＩ／０デバイスの間の通信を制御するソフトウェ
アオペレーティングシステムに関連して一般に使用され
ているコンピュータシステムを示している。コンピュー
タワークステーションシステムは、相互接続されている
コンポーネントを組み合わせたものである。たとえば、
マイクロプロセッサ１０はデータリンク１４でデータバ
ス２０に接続され、データリンク１６でアドレスバス２
２に接続されている。同様に、追加のマイクロプロセッ
サ１０ｂ、１０ｃがプロセッサデータバス２０とプロセ
ッサアドレスバス２２に接続されている場合がある。ア
ービタ１２は一般に、データバス２０とアドレスバス２
２へのアクセスを割り当てるためのプロセッサ１０から
の要求を処理する。このアクセスにより、プロセッサは
バス"ドライバ"になることができる。
【０００８】図２は、本発明を実現するために使用され
るＮビットシフトレジスタを図示したものである。シフ
トレジスタ１００を構成しているビット数Ｎ１０４は、
ユーザがシステムパラメータに基づいて決定しなければ
ならない。複数のビットが必要であるのは、エラー発生
時にポテンシャルバスドライバ１０ごとにイネーブル信
号１０２を調べてもエラー状態を十分に把握できない場
合があるからである。このことが言えるのは、バス通信
エラー時にシステム８がフリーズされる前にバスクロッ
ク１３０のいくつかのサイクルが発生する場合があるか
らである。言い換えると、チェックストップ信号１４０
がアサートされたときからその信号１４０に基づいてシ
ステム８がフリーズされるまでに、バスクロック１３０
のサイクルがいくつか存在する場合があるということで
ある。したがって、シフトレジスタ１００のラッチ機能
が必要になる場合は、１）エラーが発生した後に障害に
なっていないドライバ１０が引き続きイネーブルされた
場合、２）エラーが発生した後に障害になっているドラ
イバが引き続きディスエーブルされた場合、３）複数の
ドライバが誤ってイネーブルされた場合のいずれかであ
る。したがって、ユーザはシフトレジスタ１００を構成
するビット数Ｎ１０４を選択する場合、エラーが発生し
たときからチェックストップ信号１４０がアサートされ
るまでの間にクロック１３０の最大クロックサイクル数
に対応できるほど十分に大きなビット数を選択しなけれ
ばならない。チェックストップ信号１４０を受信する
と、シフトレジスタクロック１５０が停止される。好ま
しい実施態様では、バスクロック１３０の信号とチェッ
クストップ信号１４０の逆状態をシフトレジスタクロッ
ク入力１６０として結合するロジックで、この停止機能
が処理される。停止後、先行技術でよく知られている障
害分離ロジックでシフトレジスタの内容１７０を走査す
ることができる。
【０００９】図３は、本方法のステップ２００を図示し
たフローチャートである。一般に、本方法では、チェッ
クストップ信号１４０の逆状態で論理積（ＡＮＤ）され
たバスクロック１３０の結果１６０が正の入力である間
に右端ビット１１０から左端ビット１２０へデータをシ
フトするシフトレジスタ１００を実現している。本方法
の最初のステップでは、バスクロック１３０の信号がチ
ェックされる２０２。バスクロック１３０がアクティブ
であれば、ステップ２０４〜２１４の処理が行われる。
そうでなければ、バスクロック１３０の信号はポーリン
グされ続ける。このように、バスクロック１３０のサイ
クルごとにのみシフトが行われる。
【００１０】バスクロック１３０がアクティブであれ
ば、チェックストップ信号１４０がチェックされる２０
４。チェックストップ信号１４０がアクティブであれ
ば、シフトレジスタ１００の動作がフリーズされる２０
６。このとき、先行技術でよく知られている障害走査ロ
ジックを使用してエラー発生時にイネーブルされたバス
ドライバを決定することができる。
【００１１】バスクロック１３０はアクティブである
が、チェックストップ信号１４０がアクティブでなけれ
ば、シフトが行われる。"０"と"１"のどちらの値がシフ
トレジスタ１００の右端ビット１１０へシフトされるか
を判断するために、バスドライバイネーブル信号１０２
がチェックされる２１０。バスドライバイネーブル信号
１０２がアクティブであれば、"１"がシフトレジスタ１
００の右端ビット１１０へ入力され２１２、その他のビ
ットの内容１７０はすべて１ビット左へシフトされる２
１４。信号１０２がアクティブでなければ、"０"がシフ
トレジスタ１００の右端ビット１１０へ入力され２０
８、その他のビットの内容１７０がすべて１ビット左へ
シフトされる２１４。
【００１２】本発明が少なくとも１つのプロセッサと少
なくとも１つのＩ／０デバイスを有するコンピュータシ
ステムを考慮していることは、前記の記述と説明からわ
かる。したがって、詳細な開示は例を通じてのみ行い、
制限を与えるためのものではない。当業者は様々な変
更、修正、改善がただちに頭に浮かんでくるであろう
が、本発明の精神と範囲を逸脱せずに行うことができ
る。本発明は、以下の請求項およびそれに相当する請求
項で要求されたようにしか制限されない。
【００１３】まとめとして、本発明の構成に関して以下
の事項を開示する。 （１）バスエラー時にデータバスのドライバを検出する
方法であって、（ａ）シフトレジスタへ入力を受信する
ステップと、（ｂ）前記シフトレジスタの内容をシフト
するステップとを含む方法。 （２）前記入力がさらにクロック入力とドライバイネー
ブル信号を含む上記（１）記載の方法。 （３）前記クロック入力がさらにシステムクロック信号
とチェックストップ信号を含む上記（１）記載の方法。 （４）前記ステップ（ｂ）は、前記クロック入力が正の
値をとるときだけ前記シフトレジスタの内容をシフトす
るステップをさらに含む、上記（３）記載の方法。 （５）１つのバスドライバと少なくとも２つのデバイス
を接続し、バスクロックに従って動作するバス上の障害
を分離する方法であって、（ａ）シフトレジスタへバス
ドライバイネーブル信号を送るステップと、（ｂ）検出
されたエラーに対応して前記レジスタをラッチするステ
ップと、（ｃ）ラッチされたレジスタを走査するステッ
プとを含む方法。 （６）ステップ（ｂ）がエラー検出時にチェックストッ
プコマンドをアサートするステップを含む上記（５）記
載の方法。 （７）ステップ（ｃ）が前記少なくとも２つのデバイス
のどちらのデバイスがエラーを記録したかを判断するス
テップを含む上記（５）記載の方法。 （８）バス上の障害を分離してその原因を判断する方法
であって、（ａ）バスクロックがアクティブであるかど
うかを確認するステップと、（ｂ）チェックストップが
アクティブであるかどうかを確認するステップと、
（ｃ）チェックストップがアクティブである場合にシフ
トレジスタをフリーズするステップとを含む方法。 （９）（ｄ）チェックストップがアクティブでない場合
にバスドライバイネーブル信号がアクティブであるかど
うかを確認するステップをさらに含む、上記（８）記載
の方法。 （１０）バスドライバイネーブル信号がアクティブであ
る場合に一意のデータビットをシフトレジスタに入力す
るステップをさらに含む、上記（９）記載の方法。 （１１）バスドライバイネーブル信号がアクティブでな
い場合に一意のデータビットをシフトレジスタに入力す
るステップをさらに含む、上記（９）記載の方法。 （１２）前記一意のデータビットが１である上記（１
０）記載の方法。 （１３）前記一意のデータビットが０である上記（１
１）記載の方法。
【図面の簡単な説明】
【図１】本発明を実施できるコンピュータシステムであ
る。
【図２】本発明を実現するために使用するＮビットシフ
トレジスタを図示したものである。
【図３】本方法のフローチャートである。
【符号の説明】
８ システム １０ マイクロプロセッサ １０ バスドライバ １２ アービタ １４ データリンク １６ データリンク ２０ プロセッサデータバス ２２ プロセッサアドレスバス １００ シフトレジスタ １０２ イネーブル信号 １０４ 数Ｎ １１０ 右端ビット １２０ 左端ビット １３０ バスクロック １４０ チェックストップ信号 １６０ シフトレジスタクロック入力 １７０ 内容
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ワレン・エドワード・マール アメリカ合衆国78613、 テキサス州シィ ダー・パーク タク・ロード 12131

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】バスエラー時にデータバスのドライバを検
    出する方法であって、（ａ）シフトレジスタへ入力を受
    信するステップと、（ｂ）前記シフトレジスタの内容を
    シフトするステップとを含む方法。
  2. 【請求項２】前記入力がさらにクロック入力とドライバ
    イネーブル信号を含む請求項１記載の方法。
  3. 【請求項３】前記クロック入力がさらにシステムクロッ
    ク信号とチェックストップ信号を含む請求項１記載の方
    法。
  4. 【請求項４】前記ステップ（ｂ）は、前記クロック入力
    が正の値をとるときだけ前記シフトレジスタの内容をシ
    フトするステップをさらに含む、請求項３記載の方法。
  5. 【請求項５】１つのバスドライバと少なくとも２つのデ
    バイスを接続し、バスクロックに従って動作するバス上
    の障害を分離する方法であって、（ａ）シフトレジスタ
    へバスドライバイネーブル信号を送るステップと、
    （ｂ）検出されたエラーに対応して前記レジスタをラッ
    チするステップと、（ｃ）ラッチされたレジスタを走査
    するステップとを含む方法。
  6. 【請求項６】ステップ（ｂ）がエラー検出時にチェック
    ストップコマンドをアサートするステップを含む請求項
    ５記載の方法。
  7. 【請求項７】ステップ（ｃ）が前記少なくとも２つのデ
    バイスのどちらのデバイスがエラーを記録したかを判断
    するステップを含む請求項５記載の方法。
  8. 【請求項８】バス上の障害を分離してその原因を判断す
    る方法であって、（ａ）バスクロックがアクティブであ
    るかどうかを確認するステップと、（ｂ）チェックスト
    ップがアクティブであるかどうかを確認するステップ
    と、（ｃ）チェックストップがアクティブである場合に
    シフトレジスタをフリーズするステップとを含む方法。
  9. 【請求項９】（ｄ）チェックストップがアクティブでな
    い場合にバスドライバイネーブル信号がアクティブであ
    るかどうかを確認するステップをさらに含む、請求項８
    記載の方法。
  10. 【請求項１０】バスドライバイネーブル信号がアクティ
    ブである場合に一意のデータビットをシフトレジスタに
    入力するステップをさらに含む、請求項９記載の方法。
  11. 【請求項１１】バスドライバイネーブル信号がアクティ
    ブでない場合に一意のデータビットをシフトレジスタに
    入力するステップをさらに含む、請求項９記載の方法。
  12. 【請求項１２】前記一意のデータビットが１である請求
    項１０記載の方法。
  13. 【請求項１３】前記一意のデータビットが０である請求
    項１１記載の方法。
JP10091458A 1997-04-11 1998-04-03 クロック同期バスでのエラー発生時にバスドライバを検出する方法 Expired - Fee Related JP2968251B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/837,183 US5954825A (en) 1997-04-11 1997-04-11 Method for isolating faults on a clocked synchronous bus
US08/837183 1997-04-11

Publications (2)

Publication Number Publication Date
JPH10340212A true JPH10340212A (ja) 1998-12-22
JP2968251B2 JP2968251B2 (ja) 1999-10-25

Family

ID=25273759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10091458A Expired - Fee Related JP2968251B2 (ja) 1997-04-11 1998-04-03 クロック同期バスでのエラー発生時にバスドライバを検出する方法

Country Status (2)

Country Link
US (1) US5954825A (ja)
JP (1) JP2968251B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394285B2 (en) 2005-09-29 2008-07-01 Hynix Semiconductor, Inc. Circuit for driving bus

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI107207B (fi) * 1999-04-28 2001-06-15 Nokia Networks Oy Menetelmä, järjestelmä ja laite viallisen yksikön tunnistamiseksi
US6543029B1 (en) * 1999-09-29 2003-04-01 Emc Corporation Error corrector
US6836818B1 (en) * 1999-09-29 2004-12-28 Emc Corporation Central processing unit
US6915394B1 (en) 1999-09-29 2005-07-05 Emc Corporation Microprocessor interface
US6581137B1 (en) 1999-09-29 2003-06-17 Emc Corporation Data storage system
US6519739B1 (en) * 1999-09-29 2003-02-11 Emc Corporation Fault detector
US6735655B1 (en) 1999-09-29 2004-05-11 Emc Corporation Interrupt request controller
US6601188B1 (en) * 1999-10-28 2003-07-29 International Business Machines Corporation Method and apparatus for external crash analysis in a multitasking operating system
US7370177B2 (en) 2003-04-25 2008-05-06 International Business Machines Corporation Mechanism for avoiding check stops in speculative accesses while operating in real mode
US7805634B2 (en) * 2006-09-16 2010-09-28 International Business Machines Corporation Error accumulation register, error accumulation method, and error accumulation system
US7966536B2 (en) * 2008-04-11 2011-06-21 International Business Machines Corporation Method and apparatus for automatic scan completion in the event of a system checkstop
US8438442B2 (en) * 2010-03-26 2013-05-07 Freescale Semiconductor, Inc. Method and apparatus for testing a data processing system
US8335881B2 (en) * 2010-03-26 2012-12-18 Freescale Semiconductor, Inc. Method and apparatus for handling an interrupt during testing of a data processing system
US10762027B2 (en) 2018-04-13 2020-09-01 Hamilton Sundstrand Corporation Method and system for output latch based data bus failure mitigation

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4710691A (en) * 1986-03-27 1987-12-01 Anacomp, Inc. Process and apparatus for characterizing and controlling a synchronous motor in microstepper mode
JPH04306756A (ja) * 1991-04-03 1992-10-29 Mitsubishi Electric Corp データ転送システム
US5253184A (en) * 1991-06-19 1993-10-12 Storage Technology Corporation Failure and performance tracking system
US5383201A (en) * 1991-12-23 1995-01-17 Amdahl Corporation Method and apparatus for locating source of error in high-speed synchronous systems
US5220567A (en) * 1991-12-26 1993-06-15 Amdahl Corporation Signature detecting method and apparatus for isolating source of correctable errors
US5339395A (en) * 1992-09-17 1994-08-16 Delco Electronics Corporation Interface circuit for interfacing a peripheral device with a microprocessor operating in either a synchronous or an asynchronous mode
US5444859A (en) * 1992-09-29 1995-08-22 Amdahl Corporation Method and apparatus for tracing multiple errors in a computer system subsequent to the first occurence and prior to the stopping of the clock in response thereto
US5319679A (en) * 1992-12-09 1994-06-07 Datum Systems Method and apparatus for recovering data from a radio signal
US5410542A (en) * 1993-03-01 1995-04-25 Diaogic Corporation Signal computing bus
US5519830A (en) * 1993-06-10 1996-05-21 Adc Telecommunications, Inc. Point-to-multipoint performance monitoring and failure isolation system
US5511170A (en) * 1993-08-02 1996-04-23 Motorola, Inc. Digital bus data retention
US5533037A (en) * 1994-05-24 1996-07-02 National Instruments Corporation Latency error detection circuit for a measurement system
US5649175A (en) * 1995-08-10 1997-07-15 Cirrus Logic, Inc. Method and apparatus for acquiring bus transaction address and command information with no more than zero-hold-time and with fast device acknowledgement
US5623645A (en) * 1995-08-10 1997-04-22 Cirrus Logic, Inc. Method and apparatus for acquiring bus transaction data with no more than zero-hold-time
US5812796A (en) * 1995-08-18 1998-09-22 General Magic, Inc. Support structures for an intelligent low power serial bus
US5594861A (en) * 1995-08-18 1997-01-14 Telefonaktiebolaget L M Ericsson Method and apparatus for handling processing errors in telecommunications exchanges
US5671369A (en) * 1995-12-22 1997-09-23 Unisys Corporation Bus grant overlap circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394285B2 (en) 2005-09-29 2008-07-01 Hynix Semiconductor, Inc. Circuit for driving bus

Also Published As

Publication number Publication date
JP2968251B2 (ja) 1999-10-25
US5954825A (en) 1999-09-21

Similar Documents

Publication Publication Date Title
US7877647B2 (en) Correcting a target address in parallel with determining whether the target address was received in error
JP2968251B2 (ja) クロック同期バスでのエラー発生時にバスドライバを検出する方法
US6519717B1 (en) Mechanism to improve fault isolation and diagnosis in computers
JP3229070B2 (ja) 多数決回路及び制御ユニット及び多数決用半導体集積回路
JPH0746322B2 (ja) 障害装置特定システム
JPH0347537B2 (ja)
US6898732B1 (en) Auto quiesce
JPS6235144B2 (ja)
US6507612B1 (en) Bus access controller
JPH0535616A (ja) データ転送システム
JP2606160B2 (ja) パリティチェック回路の故障検出方式
US6642733B1 (en) Apparatus for indentifying defects in electronic assemblies
JP2764452B2 (ja) バス転送応答方法
JP2980550B2 (ja) 通信装置
JPH0831049B2 (ja) ロツクドプロセツサ方式
JP2825464B2 (ja) 通信装置
JP2645021B2 (ja) バス異常検査システム
JPH01277951A (ja) データ転送装置
JPH11242638A (ja) データ処理システム
JP2827331B2 (ja) バス制御装置
JP3374923B2 (ja) 論理モジュール及びデータ処理装置
JP2001051912A (ja) シリアルデータ転送システムおよび異常検出方法
JPH08249200A (ja) 冗長系計算機システム
JPH0760391B2 (ja) 誤り訂正機構
JPH0950305A (ja) プログラマブルコントローラおよびその故障検出方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees