JPH10340410A - リード・ライト用半導体集積回路装置 - Google Patents
リード・ライト用半導体集積回路装置Info
- Publication number
- JPH10340410A JPH10340410A JP9149254A JP14925497A JPH10340410A JP H10340410 A JPH10340410 A JP H10340410A JP 9149254 A JP9149254 A JP 9149254A JP 14925497 A JP14925497 A JP 14925497A JP H10340410 A JPH10340410 A JP H10340410A
- Authority
- JP
- Japan
- Prior art keywords
- write
- read
- input
- capacity
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
- G11B15/125—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams conditioned by the operating function of the apparatus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
- G11B5/016—Recording on, or reproducing or erasing from, magnetic disks using magnetic foils
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【課題】 高容量および下位用記録媒体に対するリード
アンプおよびライトドライバが組み込まれたリード・ラ
イト用半導体集積回路装置を得る。 【解決手段】 下位用入出力端子対６、７と高容量用入
出力端子対８、９を有する。高容量用リードアンプ１
０、１１と高容量用ライトドライバ１４、１５は高容量
用入出力端子対６、７に接続される。下位用リードアン
プ１２、１３と下位用ライトドライバ１６、１７は下位
用入出力端子対８、９に接続される。高容量用リードア
ンプ１０、１１の出力と下位用リードアンプ１２、１３
の出力は増幅回路３５を介してデータ出力端子６、７に
出力される。データ入力端子４０からの出力は書込デー
タ生成回路３９にて選択的に高容量用ライトドライバ１
４、１５と下位用ライトドライバ１６、１７のいずれか
１つのライトドライバに与えられる。
アンプおよびライトドライバが組み込まれたリード・ラ
イト用半導体集積回路装置を得る。 【解決手段】 下位用入出力端子対６、７と高容量用入
出力端子対８、９を有する。高容量用リードアンプ１
０、１１と高容量用ライトドライバ１４、１５は高容量
用入出力端子対６、７に接続される。下位用リードアン
プ１２、１３と下位用ライトドライバ１６、１７は下位
用入出力端子対８、９に接続される。高容量用リードア
ンプ１０、１１の出力と下位用リードアンプ１２、１３
の出力は増幅回路３５を介してデータ出力端子６、７に
出力される。データ入力端子４０からの出力は書込デー
タ生成回路３９にて選択的に高容量用ライトドライバ１
４、１５と下位用ライトドライバ１６、１７のいずれか
１つのライトドライバに与えられる。
Description
【０００１】
【発明の属する技術分野】この発明は、磁気ヘッドにて
読み出されたフロッピーディスクからなる記録媒体に記
録されたデータを増幅して出力し、書込データに基づい
た電流を磁気ヘッドの書込読出コイルに流させて記録媒
体に記録させるためのリード・ライト用半導体集積回路
装置に関するものである。特に、記録媒体として、例え
ば、１Ｍ、１．４４Ｍ、１．６Ｍまたは２Ｍの記憶容量
をもつフロッピーディスク（下位用記録媒体）と、例え
ば１００Ｍ以上の記憶容量をもつフロッピーディスク
（高容量用記録媒体）両者に対して読み出しおよび書き
込みが行えるフロッピーディスクドライブ装置に用いら
れるリード・ライト用半導体集積回路装置に関するもの
である。
読み出されたフロッピーディスクからなる記録媒体に記
録されたデータを増幅して出力し、書込データに基づい
た電流を磁気ヘッドの書込読出コイルに流させて記録媒
体に記録させるためのリード・ライト用半導体集積回路
装置に関するものである。特に、記録媒体として、例え
ば、１Ｍ、１．４４Ｍ、１．６Ｍまたは２Ｍの記憶容量
をもつフロッピーディスク（下位用記録媒体）と、例え
ば１００Ｍ以上の記憶容量をもつフロッピーディスク
（高容量用記録媒体）両者に対して読み出しおよび書き
込みが行えるフロッピーディスクドライブ装置に用いら
れるリード・ライト用半導体集積回路装置に関するもの
である。
【０００２】
【従来の技術】１Ｍ、１．６Ｍ、または２Ｍの記憶容量
をもつフロッピーディスク（以下、下位用記録媒体と称
す。）に対して読み出しおよび書き込みが行えるフロッ
ピーディスクドライブ装置は一般に知られている。近
年、記憶容量を大幅に増大させた、例えば１００Ｍまた
は２００Ｍの記憶容量をもつフロッピーディスク（以
下、高容量用記録媒体と称す。）が提案されている。こ
の高容量用記録媒体も、下位用記録媒体と外形を全く同
じ大きさのもの、つまり、３．５インチサイズのものが
提案されている。従って、高容量用記録媒体を下位用記
録媒体と同じフロッピーディスクドライブ装置にて読み
出し、書き込みができないかと検討され始めている。
をもつフロッピーディスク（以下、下位用記録媒体と称
す。）に対して読み出しおよび書き込みが行えるフロッ
ピーディスクドライブ装置は一般に知られている。近
年、記憶容量を大幅に増大させた、例えば１００Ｍまた
は２００Ｍの記憶容量をもつフロッピーディスク（以
下、高容量用記録媒体と称す。）が提案されている。こ
の高容量用記録媒体も、下位用記録媒体と外形を全く同
じ大きさのもの、つまり、３．５インチサイズのものが
提案されている。従って、高容量用記録媒体を下位用記
録媒体と同じフロッピーディスクドライブ装置にて読み
出し、書き込みができないかと検討され始めている。
【０００３】発明者等は、このような状況に鑑み、磁気
ヘッドにて読み出されたフロッピーディスクからなる記
録媒体に記録されたデータを増幅して出力し、書込デー
タに基づいた電流を磁気ヘッドの書込読出コイルに流さ
せて記録媒体に記録させるためのリード・ライト用半導
体集積回路装置について、高容量用記録媒体および下位
用記録媒体両者に対して１つの半導体集積回路装置で構
成できないか検討した。
ヘッドにて読み出されたフロッピーディスクからなる記
録媒体に記録されたデータを増幅して出力し、書込デー
タに基づいた電流を磁気ヘッドの書込読出コイルに流さ
せて記録媒体に記録させるためのリード・ライト用半導
体集積回路装置について、高容量用記録媒体および下位
用記録媒体両者に対して１つの半導体集積回路装置で構
成できないか検討した。
【０００４】すなわち、図１３に示すように、１つの半
導体集積回路装置１００に、両者のリードアンプ１１０
〜１１３およびライトドライバ１１４〜１１７を設ける
ことである。図１３において、１０１および１０２は高
容量用記録媒体に対して書き込みおよび読み出しを行う
ための高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイル（以下、高容量用書込読出コイルと称
す。）である。高容量用書込読出コイル１０１は高容量
用記録媒体の表面、高容量用書込読出コイル１０２は高
容量用記録媒体の裏面に対するものである。
導体集積回路装置１００に、両者のリードアンプ１１０
〜１１３およびライトドライバ１１４〜１１７を設ける
ことである。図１３において、１０１および１０２は高
容量用記録媒体に対して書き込みおよび読み出しを行う
ための高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイル（以下、高容量用書込読出コイルと称
す。）である。高容量用書込読出コイル１０１は高容量
用記録媒体の表面、高容量用書込読出コイル１０２は高
容量用記録媒体の裏面に対するものである。
【０００５】１０３および１０４は下位用記録媒体に対
して書き込みおよび読み出しを行うための下位用磁気ヘ
ッドにおける書込読出ヘッドの書込読出コイル（以下、
下位用書込読出コイルと称す）である。下位用書込読出
コイル１０３は下位用記録媒体の表面、下位用書込読出
コイル１０４は下位用記録媒体の裏面に対するものであ
る。１０５はセンタータップ電圧ＶCTを出力する半導体
集積回路装置１００に設けられるセンタータップ端子
で、上記高容量用書込読出コイル１０１、１０２および
下位用書込読出コイル１０３、１０４のセンタータップ
ＣＴに接続される。
して書き込みおよび読み出しを行うための下位用磁気ヘ
ッドにおける書込読出ヘッドの書込読出コイル（以下、
下位用書込読出コイルと称す）である。下位用書込読出
コイル１０３は下位用記録媒体の表面、下位用書込読出
コイル１０４は下位用記録媒体の裏面に対するものであ
る。１０５はセンタータップ電圧ＶCTを出力する半導体
集積回路装置１００に設けられるセンタータップ端子
で、上記高容量用書込読出コイル１０１、１０２および
下位用書込読出コイル１０３、１０４のセンタータップ
ＣＴに接続される。
【０００６】１０６Ｘ、１０６Ｙは高容量用書込読出コ
イル１０１が接続される半導体集積回路装置１００に設
けられる高容量用入出力端子Ｈ０Ｘ、Ｈ０Ｙ、１０７
Ｘ、１０７Ｙは高容量用書込読出コイル１０２が接続さ
れる半導体集積回路装置１００に設けられる高容量用入
出力端子Ｈ１Ｘ、Ｈ１Ｙ、１０８Ｘ、１０８Ｙは下位用
書込読出コイル１０３が接続される半導体集積回路装置
１００に設けられる下位用入出力端子Ｈ２Ｘ、Ｈ２Ｙ、
１０９Ｘ、１０９Ｙは下位用書込読出コイル１０４が接
続される半導体集積回路装置１００に設けられる下位用
入出力端子Ｈ３Ｘ、Ｈ３Ｙである。
イル１０１が接続される半導体集積回路装置１００に設
けられる高容量用入出力端子Ｈ０Ｘ、Ｈ０Ｙ、１０７
Ｘ、１０７Ｙは高容量用書込読出コイル１０２が接続さ
れる半導体集積回路装置１００に設けられる高容量用入
出力端子Ｈ１Ｘ、Ｈ１Ｙ、１０８Ｘ、１０８Ｙは下位用
書込読出コイル１０３が接続される半導体集積回路装置
１００に設けられる下位用入出力端子Ｈ２Ｘ、Ｈ２Ｙ、
１０９Ｘ、１０９Ｙは下位用書込読出コイル１０４が接
続される半導体集積回路装置１００に設けられる下位用
入出力端子Ｈ３Ｘ、Ｈ３Ｙである。
【０００７】１１０は高容量用入出力端子１０６Ｘ、１
０６Ｙに入力ノードが接続される高容量用リードアン
プ、１１１は高容量用入出力端子１０７Ｘ、１０７Ｙに
入力ノードが接続される高容量用リードアンプ、１１２
は下位用入出力端子１０８Ｘ、１０８Ｙに入力ノードが
接続される下位用リードアンプ、１１３は下位用入出力
端子１０９Ｘ、１０９Ｙに入力ノードが接続される下位
用リードアンプ、１１４は高容量用入出力端子１０６
Ｘ、１０６Ｙに出力ノードが接続される高容量用ライト
ドライバ、１１５は高容量用入出力端子１０７Ｘ、１０
８Ｙに出力ノードが接続される高容量用ライトドライ
バ、１１６は下位用入出力端子１０８Ｘ、１０８Ｙに出
力ノードが接続される下位用ライトドライバ、１１８は
下位用入出力端子１０９Ｘ、１０９Ｙに出力ノードが接
続される下位用ライトドライバである。
０６Ｙに入力ノードが接続される高容量用リードアン
プ、１１１は高容量用入出力端子１０７Ｘ、１０７Ｙに
入力ノードが接続される高容量用リードアンプ、１１２
は下位用入出力端子１０８Ｘ、１０８Ｙに入力ノードが
接続される下位用リードアンプ、１１３は下位用入出力
端子１０９Ｘ、１０９Ｙに入力ノードが接続される下位
用リードアンプ、１１４は高容量用入出力端子１０６
Ｘ、１０６Ｙに出力ノードが接続される高容量用ライト
ドライバ、１１５は高容量用入出力端子１０７Ｘ、１０
８Ｙに出力ノードが接続される高容量用ライトドライ
バ、１１６は下位用入出力端子１０８Ｘ、１０８Ｙに出
力ノードが接続される下位用ライトドライバ、１１８は
下位用入出力端子１０９Ｘ、１０９Ｙに出力ノードが接
続される下位用ライトドライバである。
【０００８】そして、高容量用リードアンプ１１０、１
１１は下位用リードアンプ１１２、１１３と同じ半導体
集積回路装置に組み込むため、同じ製造プロセスで構成
できるよう、図１４に示すように下位用リードアンプ１
１２、１１３と同じ回路構成のものとした。図１４にお
いて、１１８は内部電圧Ｖcが印加される内部電源電位
ノード、１１９は対応の入出力端子１０６Ｘ〜１０９Ｘ
が接続される入力ノード、１２０は対応の入出力端子１
０６Ｙ〜１０９Ｙが接続される入力ノード、１２１およ
び１２２は出力ノードである。
１１は下位用リードアンプ１１２、１１３と同じ半導体
集積回路装置に組み込むため、同じ製造プロセスで構成
できるよう、図１４に示すように下位用リードアンプ１
１２、１１３と同じ回路構成のものとした。図１４にお
いて、１１８は内部電圧Ｖcが印加される内部電源電位
ノード、１１９は対応の入出力端子１０６Ｘ〜１０９Ｘ
が接続される入力ノード、１２０は対応の入出力端子１
０６Ｙ〜１０９Ｙが接続される入力ノード、１２１およ
び１２２は出力ノードである。
【０００９】１２３はベース電極が入力ノード１１９に
接続され、コレクタ電極が出力ノード１２１に接続さ
れ、エミッタ電極が共通接続点１２４に接続されるＮＰ
Ｎ型バイポーラトランジスタ、１２５はベース電極が入
力ノード１２０に接続され、コレクタ電極が出力ノード
１２２に接続され、エミッタ電極が共通接続点１２４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ１２３とで差動対のトランジスタを構成してい
る。１２６は内部電源電位ノード１１８と出力ノード１
２１との間に接続される抵抗素子からなる負荷素子、１
２７は内部電源電位ノード１１８と出力ノード１２２と
の間に接続される抵抗素子からなる負荷素子である。
接続され、コレクタ電極が出力ノード１２１に接続さ
れ、エミッタ電極が共通接続点１２４に接続されるＮＰ
Ｎ型バイポーラトランジスタ、１２５はベース電極が入
力ノード１２０に接続され、コレクタ電極が出力ノード
１２２に接続され、エミッタ電極が共通接続点１２４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ１２３とで差動対のトランジスタを構成してい
る。１２６は内部電源電位ノード１１８と出力ノード１
２１との間に接続される抵抗素子からなる負荷素子、１
２７は内部電源電位ノード１１８と出力ノード１２２と
の間に接続される抵抗素子からなる負荷素子である。
【００１０】１２８は共通接続点１２４と接地電位ノー
ドとの間に接続される定電流源である。この定電流源１
２８はリード・ライト信号Ｒ／Ｗを受け、リード・ライ
ト信号Ｒ／Ｗが書き込みを意味していると、共通電位点
１２４を電気的に浮いた状態（フローティング状態）に
してリードアンプを不活性状態とする。また、定電流源
１２８はリード・ライト信号Ｒ／Ｗが読み出しを意味し
ていると、共通電位点１２４から接地電位ノードに定電
流を引き抜く動作をし、リードアンプを活性状態とす
る。
ドとの間に接続される定電流源である。この定電流源１
２８はリード・ライト信号Ｒ／Ｗを受け、リード・ライ
ト信号Ｒ／Ｗが書き込みを意味していると、共通電位点
１２４を電気的に浮いた状態（フローティング状態）に
してリードアンプを不活性状態とする。また、定電流源
１２８はリード・ライト信号Ｒ／Ｗが読み出しを意味し
ていると、共通電位点１２４から接地電位ノードに定電
流を引き抜く動作をし、リードアンプを活性状態とす
る。
【００１１】一方、高容量用ライトドライバ１１４、１
１５も下位用ライトドライバ１１６、１１７と同じ半導
体集積回路装置に組み込むため、同じ製造プロセスで構
成できるよう、図１５に示すように下位用ライトドライ
バ１１６、１１７と同じ回路構成のものとした。図１５
において、１２９は対応の入出力端子１０６Ｘ〜１０９
Ｘが接続される出力ノード、１３０は対応の入出力端子
１０６Ｙ〜１０９Ｙが接続される出力ノード、１３１は
内部書込信号int.ＷＤが入力される入力ノード、１３２
は内部書込信号int.ＷＤの反転信号である内部書込信号
int.／ＷＤが入力される入力ノードである。
１５も下位用ライトドライバ１１６、１１７と同じ半導
体集積回路装置に組み込むため、同じ製造プロセスで構
成できるよう、図１５に示すように下位用ライトドライ
バ１１６、１１７と同じ回路構成のものとした。図１５
において、１２９は対応の入出力端子１０６Ｘ〜１０９
Ｘが接続される出力ノード、１３０は対応の入出力端子
１０６Ｙ〜１０９Ｙが接続される出力ノード、１３１は
内部書込信号int.ＷＤが入力される入力ノード、１３２
は内部書込信号int.ＷＤの反転信号である内部書込信号
int.／ＷＤが入力される入力ノードである。
【００１２】１３３はベース電極が入力ノード１３１に
接続され、コレクタ電極が出力ノード１２９に接続さ
れ、エミッタ電極が共通接続点１３４に接続されるＮＰ
Ｎ型バイポーラトランジスタ、１３５はベース電極が入
力ノード１３２に接続され、コレクタ電極が出力ノード
１３０に接続され、エミッタ電極が共通接続点１３４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ１３３とで差動対のトランジスタを構成してい
る。
接続され、コレクタ電極が出力ノード１２９に接続さ
れ、エミッタ電極が共通接続点１３４に接続されるＮＰ
Ｎ型バイポーラトランジスタ、１３５はベース電極が入
力ノード１３２に接続され、コレクタ電極が出力ノード
１３０に接続され、エミッタ電極が共通接続点１３４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ１３３とで差動対のトランジスタを構成してい
る。
【００１３】１３６は共通接続点１３４と接地電位ノー
ドとの間に接続される定電流源である。この定電流源１
３６はリード・ライト信号Ｒ／Ｗを受け、リード・ライ
ト信号Ｒ／Ｗが読み出しを意味していると、共通電位点
１３４を電気的に浮いた状態（フローティング状態）に
してライトドライバを不活性状態とする。また、定電流
源１３６はリード・ライト信号Ｒ／Ｗが書き込みを意味
していると、共通電位点１３４から接地電位ノードに定
電流を引き抜く動作をし、ライトドライバを活性状態と
する。また、高容量用入出力端子１０６Ｘおよび１０６
Ｙ、１０７Ｘおよび１０７Ｙに接続されるライトドライ
バ１１４、１１５における定電流源の定電流値は、下位
用入出力端子１０８Ｘおよび１０８Ｙ、１０９Ｘおよび
１０９Ｙに接続されるライトドライバ１１６、１１７に
おける定電流源の定電流値の５、６倍にする。
ドとの間に接続される定電流源である。この定電流源１
３６はリード・ライト信号Ｒ／Ｗを受け、リード・ライ
ト信号Ｒ／Ｗが読み出しを意味していると、共通電位点
１３４を電気的に浮いた状態（フローティング状態）に
してライトドライバを不活性状態とする。また、定電流
源１３６はリード・ライト信号Ｒ／Ｗが書き込みを意味
していると、共通電位点１３４から接地電位ノードに定
電流を引き抜く動作をし、ライトドライバを活性状態と
する。また、高容量用入出力端子１０６Ｘおよび１０６
Ｙ、１０７Ｘおよび１０７Ｙに接続されるライトドライ
バ１１４、１１５における定電流源の定電流値は、下位
用入出力端子１０８Ｘおよび１０８Ｙ、１０９Ｘおよび
１０９Ｙに接続されるライトドライバ１１６、１１７に
おける定電流源の定電流値の５、６倍にする。
【００１４】
【発明が解決しようとする課題】このようにして構成し
た半導体集積回路装置を製造し、書き込み、読み出し動
作を行ったところ、次のような問題が生じた。すなわ
ち、高容量用記録媒体に記憶された情報を高容量用磁気
ヘッドを用いて読み出す場合、Ｓ／Ｎ比が悪くノイズの
多いものであった。これは、次のことに起因しているも
のと考えられる。なお、高容量用書込読出コイル１０１
を有する高容量用磁気ヘッドは高容量用記憶媒体の表
用、高容量用書込読出コイル１０２を有する高容量用磁
気ヘッドは高容量用記憶媒体の裏用であり、実質的に同
じ動作をするので、説明の都合上、高容量用書込読出コ
イル１０１を有する高容量用磁気ヘッドにて読み出した
場合について以下説明する。
た半導体集積回路装置を製造し、書き込み、読み出し動
作を行ったところ、次のような問題が生じた。すなわ
ち、高容量用記録媒体に記憶された情報を高容量用磁気
ヘッドを用いて読み出す場合、Ｓ／Ｎ比が悪くノイズの
多いものであった。これは、次のことに起因しているも
のと考えられる。なお、高容量用書込読出コイル１０１
を有する高容量用磁気ヘッドは高容量用記憶媒体の表
用、高容量用書込読出コイル１０２を有する高容量用磁
気ヘッドは高容量用記憶媒体の裏用であり、実質的に同
じ動作をするので、説明の都合上、高容量用書込読出コ
イル１０１を有する高容量用磁気ヘッドにて読み出した
場合について以下説明する。
【００１５】すなわち、下位用記録媒体に対して５０倍
以上の線密度にて記憶された情報を高容量用磁気ヘッド
にて読み出したとしても、高容量用入出力端子１０６
Ｘ、１０６Ｙ間に現れる電位差、つまり読み出し電圧が
小さいため、ノイズの影響を受け易い。しかし、高容量
用リードアンプ１１０、１１１における差動対を構成す
るトランジスタ１２３、１２５は、下位用リードアンプ
１１２、１１３と同じプロセスで製造するため、ベース
・エミッタ間のＰＮ接合耐圧が大きく、必然的にエミッ
タ面積が大きくなる等、低ノイズに適さないトランジス
タになっている。したがって、高容量用リードアンプ１
１０、１１１の出力ノード１２１、１２２から出力され
る信号はＳ／Ｎ比が悪くノイズの多いものとなる。
以上の線密度にて記憶された情報を高容量用磁気ヘッド
にて読み出したとしても、高容量用入出力端子１０６
Ｘ、１０６Ｙ間に現れる電位差、つまり読み出し電圧が
小さいため、ノイズの影響を受け易い。しかし、高容量
用リードアンプ１１０、１１１における差動対を構成す
るトランジスタ１２３、１２５は、下位用リードアンプ
１１２、１１３と同じプロセスで製造するため、ベース
・エミッタ間のＰＮ接合耐圧が大きく、必然的にエミッ
タ面積が大きくなる等、低ノイズに適さないトランジス
タになっている。したがって、高容量用リードアンプ１
１０、１１１の出力ノード１２１、１２２から出力され
る信号はＳ／Ｎ比が悪くノイズの多いものとなる。
【００１６】逆に、高容量用リードアンプ１１０、１１
１における差動対を構成するトランジスタ１２３、１２
５として、エミッタ面積をくし形形状にして小さくする
等し、低ノイズのトランジスタとすることも考えられ
る。しかるに、この場合、下位用記録媒体に情報を書き
込む際、下位用リードアンプ１１２、１１３のトランジ
スタを破壊する恐れが生じた。これは、次のことに起因
しているものと考える。なお、下位用書込読出コイル１
０３を有する下位用磁気ヘッドは下位用記憶媒体の表
用、下位用書込読出コイル１０４を有する下位用磁気ヘ
ッドは下位用記憶媒体の裏用であり、実質的に同じ動作
をするので、説明の都合上、下位用書込読出コイル１０
３を有する下位用磁気ヘッドにて書き込みした場合につ
いて以下説明する。
１における差動対を構成するトランジスタ１２３、１２
５として、エミッタ面積をくし形形状にして小さくする
等し、低ノイズのトランジスタとすることも考えられ
る。しかるに、この場合、下位用記録媒体に情報を書き
込む際、下位用リードアンプ１１２、１１３のトランジ
スタを破壊する恐れが生じた。これは、次のことに起因
しているものと考える。なお、下位用書込読出コイル１
０３を有する下位用磁気ヘッドは下位用記憶媒体の表
用、下位用書込読出コイル１０４を有する下位用磁気ヘ
ッドは下位用記憶媒体の裏用であり、実質的に同じ動作
をするので、説明の都合上、下位用書込読出コイル１０
３を有する下位用磁気ヘッドにて書き込みした場合につ
いて以下説明する。
【００１７】すなわち、今、入力ノード１３１に入力さ
れる内部書込信号int.ＷＤが図１６の（ａ）に示すよう
に“Ｈ”レベルであり、入力ノード１３２に入力される
内部書込信号int.／ＷＤが図１６の（ｂ）に示すように
“Ｌ”レベルであるとすると、下位用ライトドライバ１
１６における差動対を構成するトランジスタ１３３は導
通状態、トランジスタ１３５は非導通状態になる。従っ
て、下位用書込読出コイル１０３のセンタータップＣＴ
から入出力端子１０８Ｘ、入力ノード１２９、トランジ
スタ１３３、共通接続点１３４および定電流源１３６を
介して接地電位ノードに電流が流れる。この時、入出力
端子１０８Ｘに現れる電圧は、図１６の（ｄ）に示すよ
うに下位用書込読出コイル１０３のセンタータップＣＴ
に与えられるセンタータップ電圧ＶCTから下位用書込読
出コイル１０３による電圧効果Ｖａを差し引いた値であ
る。また、入出力端子１０８Ｙに現れる電圧は、図１６
の（ｅ）に示すように下位用書込読出コイル１０３のセ
ンタータップＣＴに与えられるセンタータップ電圧ＶCT
となる。
れる内部書込信号int.ＷＤが図１６の（ａ）に示すよう
に“Ｈ”レベルであり、入力ノード１３２に入力される
内部書込信号int.／ＷＤが図１６の（ｂ）に示すように
“Ｌ”レベルであるとすると、下位用ライトドライバ１
１６における差動対を構成するトランジスタ１３３は導
通状態、トランジスタ１３５は非導通状態になる。従っ
て、下位用書込読出コイル１０３のセンタータップＣＴ
から入出力端子１０８Ｘ、入力ノード１２９、トランジ
スタ１３３、共通接続点１３４および定電流源１３６を
介して接地電位ノードに電流が流れる。この時、入出力
端子１０８Ｘに現れる電圧は、図１６の（ｄ）に示すよ
うに下位用書込読出コイル１０３のセンタータップＣＴ
に与えられるセンタータップ電圧ＶCTから下位用書込読
出コイル１０３による電圧効果Ｖａを差し引いた値であ
る。また、入出力端子１０８Ｙに現れる電圧は、図１６
の（ｅ）に示すように下位用書込読出コイル１０３のセ
ンタータップＣＴに与えられるセンタータップ電圧ＶCT
となる。
【００１８】次に、内部書込信号int.ＷＤが図１６の
（ａ）に示すように“Ｈ”レベルから“Ｌ”レベルに変
化し、入力ノード１３２に入力される内部書込信号int.
／ＷＤが図１６の（ｂ）に示すように“Ｌ”レベルから
“Ｈ”レベルに変化すると、下位用ライトドライバ１１
６における差動対を構成するトランジスタ１３３は非導
通状態、トランジスタ１３５は導通状態に変化する。
（ａ）に示すように“Ｈ”レベルから“Ｌ”レベルに変
化し、入力ノード１３２に入力される内部書込信号int.
／ＷＤが図１６の（ｂ）に示すように“Ｌ”レベルから
“Ｈ”レベルに変化すると、下位用ライトドライバ１１
６における差動対を構成するトランジスタ１３３は非導
通状態、トランジスタ１３５は導通状態に変化する。
【００１９】従って、下位用書込読出コイル１０３のセ
ンタータップＣＴから入出力端子１０８Ｙ、入力ノード
１３０、トランジスタ１３５、共通接続点１３４および
定電流源１３６を介して接地電位ノードに電流が流れ
る。この時の電流の変化によって下位用書込読出コイル
１０３に逆起電圧が生じ、入出力端子１０８Ｘに現れる
電圧は、図１６の（ｄ）に示すように瞬間的に上昇し、
その後、下位用書込読出コイル１０３のセンタータップ
ＣＴに与えられるセンタータップ電圧ＶCTになる。ま
た、入出力端子１０８Ｙに現れる電圧は、図１６の
（ｅ）に示すように瞬間的に下降し、その後、下位用書
込読出コイル１０３のセンタータップＣＴに与えられる
センタータップ電圧ＶCTから下位用書込読出コイル１０
３による電圧降下分Ｖａを差し引いた値になる。この内
部書込信号int.ＷＤおよび内部書込信号int.／ＷＤのレ
ベル変化時における入出力端子１０８Ｘ、１０８Ｙ間に
現れる瞬間的な差電圧は、下位用書込読出コイル１０３
に流れる電流も高く（例えば６０ｍＡ相当）、約２倍の
センタータップ電圧ＶCTと高い値になる。
ンタータップＣＴから入出力端子１０８Ｙ、入力ノード
１３０、トランジスタ１３５、共通接続点１３４および
定電流源１３６を介して接地電位ノードに電流が流れ
る。この時の電流の変化によって下位用書込読出コイル
１０３に逆起電圧が生じ、入出力端子１０８Ｘに現れる
電圧は、図１６の（ｄ）に示すように瞬間的に上昇し、
その後、下位用書込読出コイル１０３のセンタータップ
ＣＴに与えられるセンタータップ電圧ＶCTになる。ま
た、入出力端子１０８Ｙに現れる電圧は、図１６の
（ｅ）に示すように瞬間的に下降し、その後、下位用書
込読出コイル１０３のセンタータップＣＴに与えられる
センタータップ電圧ＶCTから下位用書込読出コイル１０
３による電圧降下分Ｖａを差し引いた値になる。この内
部書込信号int.ＷＤおよび内部書込信号int.／ＷＤのレ
ベル変化時における入出力端子１０８Ｘ、１０８Ｙ間に
現れる瞬間的な差電圧は、下位用書込読出コイル１０３
に流れる電流も高く（例えば６０ｍＡ相当）、約２倍の
センタータップ電圧ＶCTと高い値になる。
【００２０】入出力端子１０８Ｘ、１０８Ｙに現れた電
圧は、下位用リードアンプ１１２の入力ノードにも印加
される。下位用リードアンプ１１２はリードライト信号
Ｒ／Ｗによって非活性状態にされているため、共通接続
点１２４は電気的に浮いた状態になっている。従って、
内部書込信号int.ＷＤおよび内部書込信号int.／ＷＤの
レベル変化時に、共通接続点１２４には、入力ノード１
１９に印加される正の電圧からトランジスタ１２３のベ
ース・エミッタ間電圧を差し引いた電圧が現れ、トラン
ジスタ１２５のベース・エミッタ間には共通接続点１２
４に現れた電位と入力ノード１２０に現れた電位との差
電圧が逆電圧として印加される。その結果、トランジス
タ１２５は共通接続点１２４に現れた電位と入力ノード
１２０に現れた電位との差電圧、つまり、高い電圧（約
２倍のセンタータップ電圧ＶCT−トランジスタ１２３の
エミッタ・ベース間電圧）に耐え得る耐圧を持つ必要が
ある。しかし、高容量用リードアンプ１１０、１１１の
低ノイズ化のため、耐圧が低いため、高容量化を図る場
合破壊される恐れがある。
圧は、下位用リードアンプ１１２の入力ノードにも印加
される。下位用リードアンプ１１２はリードライト信号
Ｒ／Ｗによって非活性状態にされているため、共通接続
点１２４は電気的に浮いた状態になっている。従って、
内部書込信号int.ＷＤおよび内部書込信号int.／ＷＤの
レベル変化時に、共通接続点１２４には、入力ノード１
１９に印加される正の電圧からトランジスタ１２３のベ
ース・エミッタ間電圧を差し引いた電圧が現れ、トラン
ジスタ１２５のベース・エミッタ間には共通接続点１２
４に現れた電位と入力ノード１２０に現れた電位との差
電圧が逆電圧として印加される。その結果、トランジス
タ１２５は共通接続点１２４に現れた電位と入力ノード
１２０に現れた電位との差電圧、つまり、高い電圧（約
２倍のセンタータップ電圧ＶCT−トランジスタ１２３の
エミッタ・ベース間電圧）に耐え得る耐圧を持つ必要が
ある。しかし、高容量用リードアンプ１１０、１１１の
低ノイズ化のため、耐圧が低いため、高容量化を図る場
合破壊される恐れがある。
【００２１】なお、内部書込信号int.ＷＤが“Ｌ”レベ
ルから“Ｈ”レベルに変化し、内部書込信号int.／ＷＤ
が“Ｈ”レベルから“Ｌ”レベルに変化する場合も、同
様に、入出力端子１０８Ｘ、１０８Ｙ間に瞬間的に約２
倍のセンタータップ電圧ＶCTが現れ、トランジスタ１２
３のベース・エミッタ間に高い逆電圧（約２倍のセンタ
ータップ電圧ＶCT−トランジスタ１２５のベース・エミ
ッタ間電圧）が印加される。
ルから“Ｈ”レベルに変化し、内部書込信号int.／ＷＤ
が“Ｈ”レベルから“Ｌ”レベルに変化する場合も、同
様に、入出力端子１０８Ｘ、１０８Ｙ間に瞬間的に約２
倍のセンタータップ電圧ＶCTが現れ、トランジスタ１２
３のベース・エミッタ間に高い逆電圧（約２倍のセンタ
ータップ電圧ＶCT−トランジスタ１２５のベース・エミ
ッタ間電圧）が印加される。
【００２２】要するに、高容量用記録媒体および下位用
記録媒体両者に対して１つのリード・ライト用半導体集
積回路装置で構成しようとした場合、下位用リードアン
プ１１２、１１３の差動対を構成するトランジスタ１２
３、１２５に耐圧を持たせたトランジスタを用いれば、
高容量用リードアンプ１１０、１１１の低ノイズ化が図
れず、高容量用リードアンプ１１０、１１１の差動対を
構成するトランジスタ１２３、１２５に低ノイズ化を図
ったトランジスタを用いれば、下位用リードアンプ１１
０、１１１の耐圧が低くなるという相反する問題を有し
た。
記録媒体両者に対して１つのリード・ライト用半導体集
積回路装置で構成しようとした場合、下位用リードアン
プ１１２、１１３の差動対を構成するトランジスタ１２
３、１２５に耐圧を持たせたトランジスタを用いれば、
高容量用リードアンプ１１０、１１１の低ノイズ化が図
れず、高容量用リードアンプ１１０、１１１の差動対を
構成するトランジスタ１２３、１２５に低ノイズ化を図
ったトランジスタを用いれば、下位用リードアンプ１１
０、１１１の耐圧が低くなるという相反する問題を有し
た。
【００２３】この発明は上記した点に鑑みてなされたも
のであり、高容量用記録媒体に対するリードアンプおよ
びライトドライバ並びに下位用記録媒体に対するリード
アンプおよびライトドライバが組み込まれたリード・ラ
イト用半導体集積回路装置を得ることを目的とするもの
である。
のであり、高容量用記録媒体に対するリードアンプおよ
びライトドライバ並びに下位用記録媒体に対するリード
アンプおよびライトドライバが組み込まれたリード・ラ
イト用半導体集積回路装置を得ることを目的とするもの
である。
【００２４】この発明の第２の目的は、高容量用リード
アンプの低ノイズ化が図れるとともに、下位用リードア
ンプの入力ノードが接続される入出力端子間に内部書き
込み信号の変化時に現れる差電圧によってもこの下位用
リードアンプが破壊されないリード・ライト用半導体集
積回路装置を得ることである。
アンプの低ノイズ化が図れるとともに、下位用リードア
ンプの入力ノードが接続される入出力端子間に内部書き
込み信号の変化時に現れる差電圧によってもこの下位用
リードアンプが破壊されないリード・ライト用半導体集
積回路装置を得ることである。
【００２５】この発明の第３の目的は、高容量用リード
アンプおよび下位用リードアンプのうちの選択されたい
ずれか１つのリードアンプからの出力を増幅する増幅回
路に対するゲイン切換信号に対する端子を不要とし、ゲ
イン切換信号を半導体集積回路装置内部で発生できるリ
ード・ライト用半導体集積回路装置を得ることである。
アンプおよび下位用リードアンプのうちの選択されたい
ずれか１つのリードアンプからの出力を増幅する増幅回
路に対するゲイン切換信号に対する端子を不要とし、ゲ
イン切換信号を半導体集積回路装置内部で発生できるリ
ード・ライト用半導体集積回路装置を得ることである。
【００２６】この発明の第４の目的は、下位用リードア
ンプからの出力をデジタル変換して読出信号として出力
できるリード・ライト用半導体集積回路装置を得ること
である。
ンプからの出力をデジタル変換して読出信号として出力
できるリード・ライト用半導体集積回路装置を得ること
である。
【００２７】
【課題を解決するための手段】第１の発明に係るリード
・ライト用半導体集積回路装置は、下位用磁気ヘッドに
おける書込読出ヘッドの書込読出コイルが接続される下
位用入出力端子対と、高容量用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される高容量用入出
力端子対と、下位用入出力端子対に入力ノード対が接続
される下位用リードアンプと、高容量用入出力端子対に
入力ノード対が接続される高容量用リードアンプと、下
位用入出力端子対に出力ノード対が接続される下位用ラ
イトドライバと、高容量用入出力端子対に出力ノード対
が接続される高容量用ライトドライバとを備え、下位用
ライトドライバは、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第１のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第１のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第２のトランジスタとを有し、高容量用ラ
イトドライバは、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第３のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第３のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第４のトランジスタと、ベース電極が自身
の入力ノード対の他方に接続され、エミッタ電極が自身
の出力ノード対の一方の出力ノードに接続され、コレク
タ電極が電源電位ノードに接続される第５のトランジス
タと、ベース電極がこの自身の入力ノード対の一方に接
続され、エミッタ電極が自身の出力ノード対の他方の出
力ノードに接続され、コレクタ電極が電源電位ノードに
接続される第６のトランジスタとを有するものである。
・ライト用半導体集積回路装置は、下位用磁気ヘッドに
おける書込読出ヘッドの書込読出コイルが接続される下
位用入出力端子対と、高容量用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される高容量用入出
力端子対と、下位用入出力端子対に入力ノード対が接続
される下位用リードアンプと、高容量用入出力端子対に
入力ノード対が接続される高容量用リードアンプと、下
位用入出力端子対に出力ノード対が接続される下位用ラ
イトドライバと、高容量用入出力端子対に出力ノード対
が接続される高容量用ライトドライバとを備え、下位用
ライトドライバは、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第１のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第１のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第２のトランジスタとを有し、高容量用ラ
イトドライバは、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第３のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第３のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第４のトランジスタと、ベース電極が自身
の入力ノード対の他方に接続され、エミッタ電極が自身
の出力ノード対の一方の出力ノードに接続され、コレク
タ電極が電源電位ノードに接続される第５のトランジス
タと、ベース電極がこの自身の入力ノード対の一方に接
続され、エミッタ電極が自身の出力ノード対の他方の出
力ノードに接続され、コレクタ電極が電源電位ノードに
接続される第６のトランジスタとを有するものである。
【００２８】第２の発明に係るリード・ライト用半導体
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用リードアンプ並びに第１および
第２の高容量用リードアンプのいずれか１つのリードア
ンプを選択するとともに、下位用リードアンプまたは高
容量用リードアンプのいずれかを選択したかを示すゲイ
ン切換信号を出力するセレクタと、このセレクタによっ
て選択されたリードアンプの出力を受けるとともにセレ
クタからのゲイン切換信号を受け、このゲイン切換信号
が下位用リードアンプを選択していることを示している
と受けたリードアンプからの出力を第１のゲインにて増
幅して読出信号としてデータ出力端子に出力し、ゲイン
切換信号が高容量用リードアンプを選択していることを
示していると受けたリードアンプからの出力を第１のゲ
インより大きい第２のゲインにて増幅して読出信号とし
てデータ出力端子に出力する増幅回路とを設けたもので
ある。
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用リードアンプ並びに第１および
第２の高容量用リードアンプのいずれか１つのリードア
ンプを選択するとともに、下位用リードアンプまたは高
容量用リードアンプのいずれかを選択したかを示すゲイ
ン切換信号を出力するセレクタと、このセレクタによっ
て選択されたリードアンプの出力を受けるとともにセレ
クタからのゲイン切換信号を受け、このゲイン切換信号
が下位用リードアンプを選択していることを示している
と受けたリードアンプからの出力を第１のゲインにて増
幅して読出信号としてデータ出力端子に出力し、ゲイン
切換信号が高容量用リードアンプを選択していることを
示していると受けたリードアンプからの出力を第１のゲ
インより大きい第２のゲインにて増幅して読出信号とし
てデータ出力端子に出力する増幅回路とを設けたもので
ある。
【００２９】第３の発明に係るリード・ライト用半導体
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用リードアンプ並びに第１および
第２の高容量用リードアンプのいずれか１つのリードア
ンプを選択するためのセレクタと、このセレクタによっ
て選択された下位用リードアンプからの出力を受け、受
けた出力に基づいた２値のデジタル信号に変換し、読出
信号として第１のデータ出力端子に出力するデジタル信
号変換回路と、セレクタによって選択された高容量リー
ドアンプからの出力を受け、受けた出力を所定のゲイン
にて増幅して読出信号として第２のデータ出力端子に出
力する増幅回路とを設けたものである。
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用リードアンプ並びに第１および
第２の高容量用リードアンプのいずれか１つのリードア
ンプを選択するためのセレクタと、このセレクタによっ
て選択された下位用リードアンプからの出力を受け、受
けた出力に基づいた２値のデジタル信号に変換し、読出
信号として第１のデータ出力端子に出力するデジタル信
号変換回路と、セレクタによって選択された高容量リー
ドアンプからの出力を受け、受けた出力を所定のゲイン
にて増幅して読出信号として第２のデータ出力端子に出
力する増幅回路とを設けたものである。
【００３０】第４の発明に係るリード・ライト用半導体
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用磁気ヘッド並びに第１および第
２の高容量用磁気ヘッドのいずれか１つの磁気ヘッドを
指定するヘッド選択デコード信号を出力するヘッド選択
回路と、このヘッド選択回路からのヘッド選択デコード
信号に基づき第１および第２の高容量用リードアンプ並
びに第１および第２の下位用リードアンプのいずれか１
つのリードアンプを活性化するリードアンプ選択回路
と、このリードアンプ選択回路にて選択された第１およ
び第２の高容量用リードアンプ並びに第１および第２の
下位用リードアンプからの出力を所定のゲインにて増幅
してデータ出力端子に出力する増幅回路と、データ入力
端子を介して入力される書込信号に基づいた内部書込信
号を、ヘッド選択回路からのヘッド選択デコード信号に
基づき第１および第２の高容量用ライトドライバ並びに
第１および第２の下位用ライトドライバのいずれか１つ
のライトドライバに選択出力する書込データ生成回路と
を設けたものである。
集積回路装置は、第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対と、第２の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第２の下位用
入出力端子対と、第１の高容量用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルが接続される第１の高容
量用入出力端子対と、第２の高容量用磁気ヘッドにおけ
る書込読出ヘッドの書込読出コイルが接続される第２の
高容量用入出力端子対と、第１の下位用入出力端子対に
入力ノード対が接続される第１の下位用リードアンプ
と、第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプと、第１の高容量用入出
力端子対に入力ノード対が接続される第１の高容量用リ
ードアンプと、第２の高容量用入出力端子対に入力ノー
ド対が接続される第２の高容量用リードアンプと、第１
の下位用入出力端子対に出力ノード対が接続される第１
の下位用ライトドライバと、第２の下位用入出力端子対
に出力ノード対が接続される第２の下位用ライトドライ
バと、第１の高容量用入出力端子対に出力ノード対が接
続される第１の高容量用ライトドライバと、第２の高容
量用入出力端子対に出力ノード対が接続される第２の高
容量用ライトドライバと、ヘッドセレクト信号を受け、
第１および第２の下位用磁気ヘッド並びに第１および第
２の高容量用磁気ヘッドのいずれか１つの磁気ヘッドを
指定するヘッド選択デコード信号を出力するヘッド選択
回路と、このヘッド選択回路からのヘッド選択デコード
信号に基づき第１および第２の高容量用リードアンプ並
びに第１および第２の下位用リードアンプのいずれか１
つのリードアンプを活性化するリードアンプ選択回路
と、このリードアンプ選択回路にて選択された第１およ
び第２の高容量用リードアンプ並びに第１および第２の
下位用リードアンプからの出力を所定のゲインにて増幅
してデータ出力端子に出力する増幅回路と、データ入力
端子を介して入力される書込信号に基づいた内部書込信
号を、ヘッド選択回路からのヘッド選択デコード信号に
基づき第１および第２の高容量用ライトドライバ並びに
第１および第２の下位用ライトドライバのいずれか１つ
のライトドライバに選択出力する書込データ生成回路と
を設けたものである。
【００３１】
実施の形態１．図１ないし図７はこの発明の実施の形態
１を示す。以下、図１ないし図７に基づいて実施の形態
１を説明する。図１において１００はリード・ライト用
半導体集積回路装置、１および２は高容量用記録媒体に
対して書き込みおよび読み出しを行うための第１および
第２の高容量用磁気ヘッドにおける書込読出ヘッドのセ
ンタータップなしの、いわゆる２端子タイプの書込読出
コイル（以下、高容量用書込読出コイルと称す。）であ
る。高容量用記憶媒体は１００Ｍの記憶容量をもつ３．
５インチサイズのフロッピーディスク、２００Ｍの記憶
容量をもつ３．５インチサイズのフロッピーディスク
等、１００Ｍ以上の記憶容量をもつフロッピーディスク
であればよい。第１および第２の高容量用磁気ヘッドは
高容量用記録媒体に記録されるデータの線密度が非常に
高く、データを微細に書き込む必要があるため、書込読
出コイルのインダクタンスが小さい（コイル巻回数が少
ない）薄膜ヘッドを用いた。高容量用書込読出コイル１
は高容量用記録媒体の表面、高容量用書込読出コイル２
は高容量用記録媒体の裏面に対するものである。
１を示す。以下、図１ないし図７に基づいて実施の形態
１を説明する。図１において１００はリード・ライト用
半導体集積回路装置、１および２は高容量用記録媒体に
対して書き込みおよび読み出しを行うための第１および
第２の高容量用磁気ヘッドにおける書込読出ヘッドのセ
ンタータップなしの、いわゆる２端子タイプの書込読出
コイル（以下、高容量用書込読出コイルと称す。）であ
る。高容量用記憶媒体は１００Ｍの記憶容量をもつ３．
５インチサイズのフロッピーディスク、２００Ｍの記憶
容量をもつ３．５インチサイズのフロッピーディスク
等、１００Ｍ以上の記憶容量をもつフロッピーディスク
であればよい。第１および第２の高容量用磁気ヘッドは
高容量用記録媒体に記録されるデータの線密度が非常に
高く、データを微細に書き込む必要があるため、書込読
出コイルのインダクタンスが小さい（コイル巻回数が少
ない）薄膜ヘッドを用いた。高容量用書込読出コイル１
は高容量用記録媒体の表面、高容量用書込読出コイル２
は高容量用記録媒体の裏面に対するものである。
【００３２】３および４は下位用記録媒体に対して書き
込みおよび読み出しを行うための第１および第２の下位
用磁気ヘッドにおける書込読出ヘッドのセンタータップ
付きの、いわゆる３端子タイプの書込読出コイル（以
下、下位用書込読出コイルと称す）である。下位用記憶
媒体は１Ｍ（２５０ｋｂｐｓ）の記憶容量をもつ３．５
インチサイズのフロッピーディスク、１Ｍ（３００ｋｂ
ｐｓ）の記憶容量をもつ３．５インチサイズのフロッピ
ーディスク、１．６Ｍの記憶容量をもつ３．５インチサ
イズのフロッピーディスク、または２Ｍの記憶容量（実
効記憶容量１．４４Ｍ）をもつ３．５インチサイズのフ
ロッピーディスク等であればよい。第１および第２の下
位用磁気ヘッドは下位用記録媒体に記録されるデータの
線密度が低いので、書き込みを容易にするために書込読
出コイルのインダクタンスが大きい（コイル巻回数が多
い）フェライトヘッドを用いた。下位用書込読出コイル
３は下位用記録媒体の表面、下位用書込読出コイル４は
下位用記録媒体の裏面に対するものである。
込みおよび読み出しを行うための第１および第２の下位
用磁気ヘッドにおける書込読出ヘッドのセンタータップ
付きの、いわゆる３端子タイプの書込読出コイル（以
下、下位用書込読出コイルと称す）である。下位用記憶
媒体は１Ｍ（２５０ｋｂｐｓ）の記憶容量をもつ３．５
インチサイズのフロッピーディスク、１Ｍ（３００ｋｂ
ｐｓ）の記憶容量をもつ３．５インチサイズのフロッピ
ーディスク、１．６Ｍの記憶容量をもつ３．５インチサ
イズのフロッピーディスク、または２Ｍの記憶容量（実
効記憶容量１．４４Ｍ）をもつ３．５インチサイズのフ
ロッピーディスク等であればよい。第１および第２の下
位用磁気ヘッドは下位用記録媒体に記録されるデータの
線密度が低いので、書き込みを容易にするために書込読
出コイルのインダクタンスが大きい（コイル巻回数が多
い）フェライトヘッドを用いた。下位用書込読出コイル
３は下位用記録媒体の表面、下位用書込読出コイル４は
下位用記録媒体の裏面に対するものである。
【００３３】５はセンタータップ電圧ＶCTを出力する半
導体集積回路装置１００に設けられるセンタータップ端
子で、下位用書込読出コイル３、４のセンタータップＣ
Ｔに電気的に接続される。このセンタータップ端子５は
図２に示すように半導体チップをモールドする樹脂１８
から突出したリード端子ＶCTである。また、センタータ
ップ端子５にはセンタータップ電圧発生回路２０からの
出力が印加される。センタータップ電圧発生回路２０は
電源電位端子１９（図２に示すリード端子Ｖcc）に印加
された電源電位Ｖccを受けて、一定電圧であるセンター
タップ電圧ＶCTを出力するレギュレータである。電源電
位Ｖccは５Ｖ±１０％であり、センタータップ電圧ＶCT
は約４．５Ｖである。なお、下位用書込読出コイル３、
４のセンタータップＣＴに直接電源電位Ｖccを印加して
も良い。この場合、半導体集積回路装置１００として
は、センタータップ端子５およびセンタータップ電圧発
生回路２０は不要である。
導体集積回路装置１００に設けられるセンタータップ端
子で、下位用書込読出コイル３、４のセンタータップＣ
Ｔに電気的に接続される。このセンタータップ端子５は
図２に示すように半導体チップをモールドする樹脂１８
から突出したリード端子ＶCTである。また、センタータ
ップ端子５にはセンタータップ電圧発生回路２０からの
出力が印加される。センタータップ電圧発生回路２０は
電源電位端子１９（図２に示すリード端子Ｖcc）に印加
された電源電位Ｖccを受けて、一定電圧であるセンター
タップ電圧ＶCTを出力するレギュレータである。電源電
位Ｖccは５Ｖ±１０％であり、センタータップ電圧ＶCT
は約４．５Ｖである。なお、下位用書込読出コイル３、
４のセンタータップＣＴに直接電源電位Ｖccを印加して
も良い。この場合、半導体集積回路装置１００として
は、センタータップ端子５およびセンタータップ電圧発
生回路２０は不要である。
【００３４】６Ｘ、６Ｙは高容量用書込読出コイル１が
接続される半導体集積回路装置１００に設けられる高容
量用入出力端子Ｈ０Ｘ、Ｈ０Ｙで、第１の高容量用入出
力端子対６を構成する。７Ｘ、７Ｙは高容量用書込読出
コイル２が接続される半導体集積回路装置１００に設け
られる高容量用入出力端子Ｈ１Ｘ、Ｈ１Ｙで、第２の高
容量用入出力端子対７を構成する。８Ｘ、８Ｙは下位用
書込読出コイル３が接続される半導体集積回路装置１０
０に設けられる下位用入出力端子Ｈ２Ｘ、Ｈ２Ｙで、第
１の下位用入出力端子対８を構成する。９Ｘ、９Ｙは下
位用書込読出コイル１０４が接続される半導体集積回路
装置１００に設けられる下位用入出力端子Ｈ３Ｘ、Ｈ３
Ｙで、第２の下位用入出力端子対９を構成する。これら
高容量用入出力端子６Ｘ、６Ｙ、７Ｘ、７Ｙおよび下位
用入出力端子８Ｘ、８Ｙ、９Ｘ、９Ｙは図２に示すよう
に樹脂１８から突出したリード端子Ｈ０Ｘ、Ｈ０Ｙ〜Ｈ
３Ｘ、Ｈ３Ｙである。
接続される半導体集積回路装置１００に設けられる高容
量用入出力端子Ｈ０Ｘ、Ｈ０Ｙで、第１の高容量用入出
力端子対６を構成する。７Ｘ、７Ｙは高容量用書込読出
コイル２が接続される半導体集積回路装置１００に設け
られる高容量用入出力端子Ｈ１Ｘ、Ｈ１Ｙで、第２の高
容量用入出力端子対７を構成する。８Ｘ、８Ｙは下位用
書込読出コイル３が接続される半導体集積回路装置１０
０に設けられる下位用入出力端子Ｈ２Ｘ、Ｈ２Ｙで、第
１の下位用入出力端子対８を構成する。９Ｘ、９Ｙは下
位用書込読出コイル１０４が接続される半導体集積回路
装置１００に設けられる下位用入出力端子Ｈ３Ｘ、Ｈ３
Ｙで、第２の下位用入出力端子対９を構成する。これら
高容量用入出力端子６Ｘ、６Ｙ、７Ｘ、７Ｙおよび下位
用入出力端子８Ｘ、８Ｙ、９Ｘ、９Ｙは図２に示すよう
に樹脂１８から突出したリード端子Ｈ０Ｘ、Ｈ０Ｙ〜Ｈ
３Ｘ、Ｈ３Ｙである。
【００３５】１０は第１の高容量用入出力端子対６に入
力ノード対が接続される第１の高容量用リードアンプ、
１１は第２の高容量用入出力端子対７に入力ノード対が
接続される第２の高容量用リードアンプである。これら
第１および第２の高容量用リードアンプ１０、１１はそ
れぞれ図３に示す構成になっている。図３において、２
０１は内部電圧Ｖcが印加される内部電源電位ノード、
２０２は対応の入出力端子６Ｘ、７Ｘが接続される入力
ノード、２０３は対応の入出力端子６Ｙ、７Ｙが接続さ
れる入力ノード、２０４および２０５は出力ノードであ
る。
力ノード対が接続される第１の高容量用リードアンプ、
１１は第２の高容量用入出力端子対７に入力ノード対が
接続される第２の高容量用リードアンプである。これら
第１および第２の高容量用リードアンプ１０、１１はそ
れぞれ図３に示す構成になっている。図３において、２
０１は内部電圧Ｖcが印加される内部電源電位ノード、
２０２は対応の入出力端子６Ｘ、７Ｘが接続される入力
ノード、２０３は対応の入出力端子６Ｙ、７Ｙが接続さ
れる入力ノード、２０４および２０５は出力ノードであ
る。
【００３６】２０６はベース電極が入力ノード２０２に
接続され、エミッタ電極が共通接続点２０７に接続さ
れ、コレクタ電極がバイアス用ＮＰＮ型バイポーラトラ
ンジスタ２０８を介して出力ノード２０４に接続される
ＮＰＮ型バイポーラトランジスタである。トランジスタ
２０８は、そのベース電極はバイアス電源２０９から正
のバイアス電位が印加され、エミッタ電極がトランジス
タ２０６のコレクタ電極に接続され、コレクタ電極が出
力ノード２０４に接続される。２１０はベース電極が入
力ノード２０３に接続され、エミッタ電極が共通接続点
２０７に接続され、コレクタ電極がバイアス用ＮＰＮ型
バイポーラトランジスタ２１１を介して出力ノード２０
５に接続されるＮＰＮ型バイポーラトランジスタで、ト
ランジスタ２０６とで差動対のトランジスタを構成して
いる。トランジスタ２１１は、そのベース電極はバイア
ス電源２０９から正のバイアス電位が印加され、エミッ
タ電極がトランジスタ２１０のコレクタ電極に接続さ
れ、コレクタ電極が出力ノード２０５に接続される。２
１２は内部電源電位ノード２０１と出力ノード２０４と
の間に接続される抵抗素子からなる負荷素子、２１３は
内部電源電位ノード２０１と出力ノード２０５との間に
接続される抵抗素子からなる負荷素子である。
接続され、エミッタ電極が共通接続点２０７に接続さ
れ、コレクタ電極がバイアス用ＮＰＮ型バイポーラトラ
ンジスタ２０８を介して出力ノード２０４に接続される
ＮＰＮ型バイポーラトランジスタである。トランジスタ
２０８は、そのベース電極はバイアス電源２０９から正
のバイアス電位が印加され、エミッタ電極がトランジス
タ２０６のコレクタ電極に接続され、コレクタ電極が出
力ノード２０４に接続される。２１０はベース電極が入
力ノード２０３に接続され、エミッタ電極が共通接続点
２０７に接続され、コレクタ電極がバイアス用ＮＰＮ型
バイポーラトランジスタ２１１を介して出力ノード２０
５に接続されるＮＰＮ型バイポーラトランジスタで、ト
ランジスタ２０６とで差動対のトランジスタを構成して
いる。トランジスタ２１１は、そのベース電極はバイア
ス電源２０９から正のバイアス電位が印加され、エミッ
タ電極がトランジスタ２１０のコレクタ電極に接続さ
れ、コレクタ電極が出力ノード２０５に接続される。２
１２は内部電源電位ノード２０１と出力ノード２０４と
の間に接続される抵抗素子からなる負荷素子、２１３は
内部電源電位ノード２０１と出力ノード２０５との間に
接続される抵抗素子からなる負荷素子である。
【００３７】２１４は共通接続点２０７と接地電位ノー
ドとの間に接続される定電流源で、ＮＰＮ型バイポーラ
トランジスタによって構成されている。この定電流源２
１４はヘッド指定信号ＳＬ０、ＳＬ１（ＳＬ０は第１の
高容量用リードアンプ１０に対し、ＳＬ１は第２の高容
量用リードアンプ１１に対する。）に制御される。な
お、接地電位ノードは図１に示した接地電位端子２１
（図２に示すリード端子ＧＮＤ）に電気的に接続され
る。すなわち、ヘッド指定信号ＳＬ０、ＳＬ１が“指定
していないこと”を意味している時は、定電流源２１４
は共通電位点２０７を電気的に浮いた状態（フローティ
ング状態）にしてリードアンプ１０、１１を不活性状態
とする。ヘッド指定信号ＳＬ０、ＳＬ１が“指定してい
ること”を意味している時は、定電流源２１４は共通電
位点２０７から接地電位ノードに定電流を引き抜く動作
をし、リードアンプ１０、１１を活性状態とする。
ドとの間に接続される定電流源で、ＮＰＮ型バイポーラ
トランジスタによって構成されている。この定電流源２
１４はヘッド指定信号ＳＬ０、ＳＬ１（ＳＬ０は第１の
高容量用リードアンプ１０に対し、ＳＬ１は第２の高容
量用リードアンプ１１に対する。）に制御される。な
お、接地電位ノードは図１に示した接地電位端子２１
（図２に示すリード端子ＧＮＤ）に電気的に接続され
る。すなわち、ヘッド指定信号ＳＬ０、ＳＬ１が“指定
していないこと”を意味している時は、定電流源２１４
は共通電位点２０７を電気的に浮いた状態（フローティ
ング状態）にしてリードアンプ１０、１１を不活性状態
とする。ヘッド指定信号ＳＬ０、ＳＬ１が“指定してい
ること”を意味している時は、定電流源２１４は共通電
位点２０７から接地電位ノードに定電流を引き抜く動作
をし、リードアンプ１０、１１を活性状態とする。
【００３８】ヘッド指定信号ＳＬ０、ＳＬ１は、詳細は
後述するが、図１に示すリード・ライト信号入力端子２
２（図２に示すリード端子Ｒ／Ｗ）に入力されるリード
・ライト信号Ｒ／Ｗと図１に示すヘッドセレクト信号入
力端子２３、２４（図２に示すリード端子ＨＳ０、ＨＳ
１）に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１に
基づいて生成される。すなわち、ヘッド指定信号ＳＬ
０、ＳＬ１はヘッドセレクト信号ＨＳ０、ＨＳ１が“選
択していないこと”を意味している時、およびヘッドセ
レクト信号ＨＳ０、ＨＳ１が“選択していること”を意
味していても、リード・ライト信号Ｒ／Ｗが“書き込
み”を意味している時は、“指定していないこと”を意
味する信号、この例においては、“Ｈ”レベルの信号と
なる。また、ヘッド指定信号ＳＬ０、ＳＬ１はヘッドセ
レクト信号ＨＳ０、ＨＳ１が“指定していること”を意
味し、かつ、リード・ライト信号Ｒ／Ｗが“読み出し”
を意味している時は、“指定していること”を意味する
信号、この例においては、“Ｌ”レベルの信号となる。
後述するが、図１に示すリード・ライト信号入力端子２
２（図２に示すリード端子Ｒ／Ｗ）に入力されるリード
・ライト信号Ｒ／Ｗと図１に示すヘッドセレクト信号入
力端子２３、２４（図２に示すリード端子ＨＳ０、ＨＳ
１）に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１に
基づいて生成される。すなわち、ヘッド指定信号ＳＬ
０、ＳＬ１はヘッドセレクト信号ＨＳ０、ＨＳ１が“選
択していないこと”を意味している時、およびヘッドセ
レクト信号ＨＳ０、ＨＳ１が“選択していること”を意
味していても、リード・ライト信号Ｒ／Ｗが“書き込
み”を意味している時は、“指定していないこと”を意
味する信号、この例においては、“Ｈ”レベルの信号と
なる。また、ヘッド指定信号ＳＬ０、ＳＬ１はヘッドセ
レクト信号ＨＳ０、ＨＳ１が“指定していること”を意
味し、かつ、リード・ライト信号Ｒ／Ｗが“読み出し”
を意味している時は、“指定していること”を意味する
信号、この例においては、“Ｌ”レベルの信号となる。
【００３９】上記したトランジスタ２０６、２０８、２
１０、２１１、負荷素子２１２、２１３、および定電流
源２１４によって高容量用リードアンプ１０、１１を構
成している。この高容量用リードアンプ１０、１１を構
成するトランジスタ２０６、２０８、２１０、２１１、
特に差動対を構成するトランジスタ２０６、２１０は、
Ｓ／Ｎ比を良くするため、エミッタ面積をくし形形状に
して小さくしてある。
１０、２１１、負荷素子２１２、２１３、および定電流
源２１４によって高容量用リードアンプ１０、１１を構
成している。この高容量用リードアンプ１０、１１を構
成するトランジスタ２０６、２０８、２１０、２１１、
特に差動対を構成するトランジスタ２０６、２１０は、
Ｓ／Ｎ比を良くするため、エミッタ面積をくし形形状に
して小さくしてある。
【００４０】２１５は定電流源２１４に一定電流を流さ
せるためのＮＰＮ型バイポーラトランジスタで、定電流
源２１４となるＮＰＮ型バイポーラトランジスタとでカ
レントミラー回路２１６を構成している。トランジスタ
２１５は、そのコレクタ電極およびベース電極が共通接
続されてトランジスタ２１４のベース電極に接続され、
エミッタ電極が接地電位ノードに接続される。トランジ
スタ２１５はカレントミラー回路２１６の入力側トラン
ジスタを構成し、トランジスタ２１４はカレントミラー
回路２１６の出力側トランジスタを構成する。２１７は
トランジスタ２１５に抵抗素子２１８を介して定電流で
あるコレクタ電流を供給するための定電流供給回路であ
る。
せるためのＮＰＮ型バイポーラトランジスタで、定電流
源２１４となるＮＰＮ型バイポーラトランジスタとでカ
レントミラー回路２１６を構成している。トランジスタ
２１５は、そのコレクタ電極およびベース電極が共通接
続されてトランジスタ２１４のベース電極に接続され、
エミッタ電極が接地電位ノードに接続される。トランジ
スタ２１５はカレントミラー回路２１６の入力側トラン
ジスタを構成し、トランジスタ２１４はカレントミラー
回路２１６の出力側トランジスタを構成する。２１７は
トランジスタ２１５に抵抗素子２１８を介して定電流で
あるコレクタ電流を供給するための定電流供給回路であ
る。
【００４１】２１９はヘッド指定信号ＳＬ０、ＳＬ１を
受け、定電流源２１４の活性、不活性状態を制御するた
めの定電流源制御回路で、ＮＰＮ型バイポーラトランジ
スタによって構成される。定電流源制御回路２１９を構
成するトランジスタは、そのベース電極にヘッド指定信
号ＳＬ０、ＳＬ１を受け、コレクタ電極が定電流源２１
４を構成するトランジスタのベース電極に接続され、エ
ミッタ電極が接地電位ノードに接続される。定電流源制
御回路２１９は、ヘッド指定信号ＳＬ０、ＳＬ１が“指
定していないこと”を意味している時（この例では
“Ｈ”レベルの時）は、定電流源２１４を不活性状態、
つまり定電流源２１４を構成するトランジスタのベース
電位を接地電位にしてトランジスタ２１４を非導通状態
にする。また、ヘッド指定信号ＳＬ０、ＳＬ１が“指定
していること”を意味している時（この例では“Ｌ”レ
ベルの時）は、定電流源２１４を活性状態、つまり定電
流源２１４を構成するトランジスタに何等影響を及ぼさ
ないようににする。
受け、定電流源２１４の活性、不活性状態を制御するた
めの定電流源制御回路で、ＮＰＮ型バイポーラトランジ
スタによって構成される。定電流源制御回路２１９を構
成するトランジスタは、そのベース電極にヘッド指定信
号ＳＬ０、ＳＬ１を受け、コレクタ電極が定電流源２１
４を構成するトランジスタのベース電極に接続され、エ
ミッタ電極が接地電位ノードに接続される。定電流源制
御回路２１９は、ヘッド指定信号ＳＬ０、ＳＬ１が“指
定していないこと”を意味している時（この例では
“Ｈ”レベルの時）は、定電流源２１４を不活性状態、
つまり定電流源２１４を構成するトランジスタのベース
電位を接地電位にしてトランジスタ２１４を非導通状態
にする。また、ヘッド指定信号ＳＬ０、ＳＬ１が“指定
していること”を意味している時（この例では“Ｌ”レ
ベルの時）は、定電流源２１４を活性状態、つまり定電
流源２１４を構成するトランジスタに何等影響を及ぼさ
ないようににする。
【００４２】なお、トランジスタ２１５、２１９はトラ
ンジスタ２０６、２０８、２１０、２１１、２１４と同
じ製造プロセスで製造される。また、トランジスタ２０
６、２１０は、記録媒体に記録されたデータに基づいて
現れた高容量用書込読出コイル１、２の両端間の電位差
を高容量用入出力端子６、７を介して入力された入力ノ
ード２０２、２０３間の電位差に基づいて制御され、増
幅動作を行なう。すなわち、入力ノード２０２、２０３
間の電位差を増幅して出力ノード２０４、２０５間に出
力する。つまり、入力ノード２０２、２０３間の電位差
に応じてトランジスタ２０６およびトランジスタ２１０
の導通度が変化する。トランジスタ２０６の導通度に基
づいて内部電源電位ノード２０１から抵抗素子２１２−
トランジスタ２０８−トランジスタ２０６−共通接続点
２０７−定電流源２１４を介して接地電位ノードに電流
が流れ、この電流に従った電位が出力ノード２０４に現
れる。一方、トランジスタ２０６導通度に基づいて内部
電源電位ノード２０１から抵抗素子２１３−トランジス
タ２１１−トランジスタ２１０−共通接続点２０７−定
電流源２１４を介して接地電位ノードに電流が流れ、こ
の電流に従った電位が出力ノード２０４に現れる。
ンジスタ２０６、２０８、２１０、２１１、２１４と同
じ製造プロセスで製造される。また、トランジスタ２０
６、２１０は、記録媒体に記録されたデータに基づいて
現れた高容量用書込読出コイル１、２の両端間の電位差
を高容量用入出力端子６、７を介して入力された入力ノ
ード２０２、２０３間の電位差に基づいて制御され、増
幅動作を行なう。すなわち、入力ノード２０２、２０３
間の電位差を増幅して出力ノード２０４、２０５間に出
力する。つまり、入力ノード２０２、２０３間の電位差
に応じてトランジスタ２０６およびトランジスタ２１０
の導通度が変化する。トランジスタ２０６の導通度に基
づいて内部電源電位ノード２０１から抵抗素子２１２−
トランジスタ２０８−トランジスタ２０６−共通接続点
２０７−定電流源２１４を介して接地電位ノードに電流
が流れ、この電流に従った電位が出力ノード２０４に現
れる。一方、トランジスタ２０６導通度に基づいて内部
電源電位ノード２０１から抵抗素子２１３−トランジス
タ２１１−トランジスタ２１０−共通接続点２０７−定
電流源２１４を介して接地電位ノードに電流が流れ、こ
の電流に従った電位が出力ノード２０４に現れる。
【００４３】図１に戻って、１２は第１の下位用入出力
端子対８に入力ノード対が接続される第１の下位用リー
ドアンプ、１３は第２の下位用入出力端子対７に入力ノ
ード対が接続される第２の下位用リードアンプである。
これら第１および第２の下位用リードアンプ１２、１３
はそれぞれ図４に示す構成になっている。
端子対８に入力ノード対が接続される第１の下位用リー
ドアンプ、１３は第２の下位用入出力端子対７に入力ノ
ード対が接続される第２の下位用リードアンプである。
これら第１および第２の下位用リードアンプ１２、１３
はそれぞれ図４に示す構成になっている。
【００４４】図４において、３０１は内部電圧Ｖcが印
加される内部電源電位ノードで、内部電源電位ノード２
０１と電気的に接続されている。３０２は対応の入出力
端子８Ｘ、９Ｘが接続される入力ノード、３０３は対応
の入出力端子８Ｙ、９Ｙが接続される入力ノード、３０
４および３０５は出力ノードである。
加される内部電源電位ノードで、内部電源電位ノード２
０１と電気的に接続されている。３０２は対応の入出力
端子８Ｘ、９Ｘが接続される入力ノード、３０３は対応
の入出力端子８Ｙ、９Ｙが接続される入力ノード、３０
４および３０５は出力ノードである。
【００４５】３０６はベース電極が入力ノード３０２に
接続され、コレクタ電極が共通電源供給点３０７に接続
されるＮＰＮ型バイポーラトランジスタからなる耐圧向
上用トランジスタで、ベース・エミッタ間ＰＮ接合が入
力ノード３０２に接続されるダイオード素子として機能
する。３０８はベース電極がトランジスタ３０６のエミ
ッタ電極に接続され、エミッタ電極が共通接続点３０９
に接続され、コレクタ電極が出力ノード３０４に接続さ
れるＮＰＮ型バイポーラトランジスタで、ベース電極が
ダイオード素子として機能するトランジスタ３０６を介
して接続される。
接続され、コレクタ電極が共通電源供給点３０７に接続
されるＮＰＮ型バイポーラトランジスタからなる耐圧向
上用トランジスタで、ベース・エミッタ間ＰＮ接合が入
力ノード３０２に接続されるダイオード素子として機能
する。３０８はベース電極がトランジスタ３０６のエミ
ッタ電極に接続され、エミッタ電極が共通接続点３０９
に接続され、コレクタ電極が出力ノード３０４に接続さ
れるＮＰＮ型バイポーラトランジスタで、ベース電極が
ダイオード素子として機能するトランジスタ３０６を介
して接続される。
【００４６】３１０はベース電極が入力ノード３０３に
接続され、コレクタ電極が共通電源供給点３０７に接続
されるＮＰＮ型バイポーラトランジスタからなる耐圧向
上用トランジスタで、ベース・エミッタ間ＰＮ接合が入
力ノード３０３に接続されるダイオード素子として機能
する。３１１はベース電極がトランジスタ３１０のエミ
ッタ電極に接続され、エミッタ電極が共通接続点３０９
に接続され、コレクタ電極が出力ノード３０５に接続さ
れるＮＰＮ型バイポーラトランジスタで、ベース電極が
ダイオード素子として機能するトランジスタ３１０を介
して接続され、トランジスタ３０８とで差動対のトラン
ジスタを構成している。
接続され、コレクタ電極が共通電源供給点３０７に接続
されるＮＰＮ型バイポーラトランジスタからなる耐圧向
上用トランジスタで、ベース・エミッタ間ＰＮ接合が入
力ノード３０３に接続されるダイオード素子として機能
する。３１１はベース電極がトランジスタ３１０のエミ
ッタ電極に接続され、エミッタ電極が共通接続点３０９
に接続され、コレクタ電極が出力ノード３０５に接続さ
れるＮＰＮ型バイポーラトランジスタで、ベース電極が
ダイオード素子として機能するトランジスタ３１０を介
して接続され、トランジスタ３０８とで差動対のトラン
ジスタを構成している。
【００４７】３１２は共通電源供給点３０７と出力ノー
ド３０４との間に接続される抵抗素子からなる負荷素
子、３１３は共通電源供給点３０７と出力ノード３０５
との間に接続される抵抗素子からなる負荷素子である。
３１４はベース電極が抵抗素子３１５を介して内部電源
電位ノード３０１に接続され、エミッタ電極が内部電源
電位ノード３０１に接続され、コレクタ電極が共通電源
供給点３０７に接続されたＰＮＰ型バイポーラトランジ
スタからなる電源供給用トランジスタで、共通電源供給
点３０７の電圧を安定化させるためのトランジスタであ
る。３１６はエミッタ電極が接地電位ノードに接続さ
れ、コレクタ電極が抵抗素子３１５に接続されるＮＰＮ
型バイポーラトランジスタからなる電流引抜用トランジ
スタで、抵抗素子３１５とトランジスタ３１４のベース
電極との接続点から一定の電流を引き抜くためのトラン
ジスタである。
ド３０４との間に接続される抵抗素子からなる負荷素
子、３１３は共通電源供給点３０７と出力ノード３０５
との間に接続される抵抗素子からなる負荷素子である。
３１４はベース電極が抵抗素子３１５を介して内部電源
電位ノード３０１に接続され、エミッタ電極が内部電源
電位ノード３０１に接続され、コレクタ電極が共通電源
供給点３０７に接続されたＰＮＰ型バイポーラトランジ
スタからなる電源供給用トランジスタで、共通電源供給
点３０７の電圧を安定化させるためのトランジスタであ
る。３１６はエミッタ電極が接地電位ノードに接続さ
れ、コレクタ電極が抵抗素子３１５に接続されるＮＰＮ
型バイポーラトランジスタからなる電流引抜用トランジ
スタで、抵抗素子３１５とトランジスタ３１４のベース
電極との接続点から一定の電流を引き抜くためのトラン
ジスタである。
【００４８】３１７はエミッタ電極が接地電位ノードに
接続され、コレクタ電極がトランジスタ３０６のエミッ
タ電極に接続されるＮＰＮ型バイポーラトランジスタか
らなる電流引抜用トランジスタで、トランジスタ３０６
のエミッタ電極とトランジスタ３０８のベース電極との
接続点から一定の電流を引き抜くためのトランジスタで
ある。３１８はエミッタ電極が接地電位ノードに接続さ
れ、コレクタ電極がトランジスタ３１０のエミッタ電極
に接続されるＮＰＮ型バイポーラトランジスタからなる
電流引抜用トランジスタで、トランジスタ３１０のエミ
ッタ電極とトランジスタ３１１のベース電極との接続点
から一定の電流を引き抜くためのトランジスタである。
接続され、コレクタ電極がトランジスタ３０６のエミッ
タ電極に接続されるＮＰＮ型バイポーラトランジスタか
らなる電流引抜用トランジスタで、トランジスタ３０６
のエミッタ電極とトランジスタ３０８のベース電極との
接続点から一定の電流を引き抜くためのトランジスタで
ある。３１８はエミッタ電極が接地電位ノードに接続さ
れ、コレクタ電極がトランジスタ３１０のエミッタ電極
に接続されるＮＰＮ型バイポーラトランジスタからなる
電流引抜用トランジスタで、トランジスタ３１０のエミ
ッタ電極とトランジスタ３１１のベース電極との接続点
から一定の電流を引き抜くためのトランジスタである。
【００４９】３１９は共通接続点３０９と接地電位ノー
ドとの間に接続される定電流源で、ＮＰＮ型バイポーラ
トランジスタによって構成されている。この定電流源３
１９はヘッド指定信号ＳＬ２、ＳＬ３（ＳＬ２は第１の
下位用リードアンプ１２に対し、ＳＬ３は第２の下位用
リードアンプ１３に対する。）に制御される。すなわ
ち、ヘッド指定信号ＳＬ２、ＳＬ３が“指定していない
こと”を意味している時は、定電流源３１９は共通電位
点３０９を電気的に浮いた状態（フローティング状態）
にしてリードアンプ１２、１３を不活性状態とする。ヘ
ッド指定信号ＳＬ２、ＳＬ３が“指定していること”を
意味している時は、定電流源３１９は共通電位点３０９
から接地電位ノードに定電流を引き抜く動作をし、リー
ドアンプ１２、１３を活性状態とする。
ドとの間に接続される定電流源で、ＮＰＮ型バイポーラ
トランジスタによって構成されている。この定電流源３
１９はヘッド指定信号ＳＬ２、ＳＬ３（ＳＬ２は第１の
下位用リードアンプ１２に対し、ＳＬ３は第２の下位用
リードアンプ１３に対する。）に制御される。すなわ
ち、ヘッド指定信号ＳＬ２、ＳＬ３が“指定していない
こと”を意味している時は、定電流源３１９は共通電位
点３０９を電気的に浮いた状態（フローティング状態）
にしてリードアンプ１２、１３を不活性状態とする。ヘ
ッド指定信号ＳＬ２、ＳＬ３が“指定していること”を
意味している時は、定電流源３１９は共通電位点３０９
から接地電位ノードに定電流を引き抜く動作をし、リー
ドアンプ１２、１３を活性状態とする。
【００５０】ヘッド指定信号ＳＬ２、ＳＬ３は、詳細は
後述するが、図１に示すリード・ライト信号入力端子２
２に入力されるリード・ライト信号Ｒ／Ｗと図１に示す
ヘッドセレクト信号入力端子２３、２４に入力されるヘ
ッドセレクト信号ＨＳ０、ＨＳ１に基づいて生成され
る。すなわち、ヘッド指定信号ＳＬ２、ＳＬ３はヘッド
セレクト信号ＨＳ０、ＨＳ１が“選択していないこと”
を意味している時、およびヘッドセレクト信号ＨＳ０、
ＨＳ１が“選択していること”を意味していても、リー
ド・ライト信号Ｒ／Ｗが“書き込み”を意味している時
は、“指定していないこと”を意味する信号、この例に
おいては、“Ｈ”レベルの信号となる。また、ヘッド指
定信号ＳＬ２、ＳＬ３はヘッドセレクト信号ＨＳ０、Ｈ
Ｓ１が“指定していること”を意味し、かつ、リード・
ライト信号Ｒ／Ｗが“読み出し”を意味している時は、
“指定していること”を意味する信号、この例において
は、“Ｌ”レベルの信号となる。
後述するが、図１に示すリード・ライト信号入力端子２
２に入力されるリード・ライト信号Ｒ／Ｗと図１に示す
ヘッドセレクト信号入力端子２３、２４に入力されるヘ
ッドセレクト信号ＨＳ０、ＨＳ１に基づいて生成され
る。すなわち、ヘッド指定信号ＳＬ２、ＳＬ３はヘッド
セレクト信号ＨＳ０、ＨＳ１が“選択していないこと”
を意味している時、およびヘッドセレクト信号ＨＳ０、
ＨＳ１が“選択していること”を意味していても、リー
ド・ライト信号Ｒ／Ｗが“書き込み”を意味している時
は、“指定していないこと”を意味する信号、この例に
おいては、“Ｈ”レベルの信号となる。また、ヘッド指
定信号ＳＬ２、ＳＬ３はヘッドセレクト信号ＨＳ０、Ｈ
Ｓ１が“指定していること”を意味し、かつ、リード・
ライト信号Ｒ／Ｗが“読み出し”を意味している時は、
“指定していること”を意味する信号、この例において
は、“Ｌ”レベルの信号となる。
【００５１】上記したトランジスタ３０６、３０８、３
１０、３１１、３１４、３１６、３１７、３１８、負荷
素子３１２、３１３、抵抗素子３１５および定電流源３
１９によって下位用リードアンプ１２、１３を構成して
いる。この下位用リードアンプ１２、１３を構成するト
ランジスタ３０６、３０８、３１０、３１１、３１４、
３１６、３１７、３１８は高容量用リードアンプ１０、
１１を構成するトランジスタ２０６、２０８、２１０、
２１１と同じ製造プロセスで製造されている。
１０、３１１、３１４、３１６、３１７、３１８、負荷
素子３１２、３１３、抵抗素子３１５および定電流源３
１９によって下位用リードアンプ１２、１３を構成して
いる。この下位用リードアンプ１２、１３を構成するト
ランジスタ３０６、３０８、３１０、３１１、３１４、
３１６、３１７、３１８は高容量用リードアンプ１０、
１１を構成するトランジスタ２０６、２０８、２１０、
２１１と同じ製造プロセスで製造されている。
【００５２】下位用リードアンプ１２、１３における差
動対を構成するトランジスタ３０８、３１１も、高容量
用リードアンプ１０、１１における差動対を構成するト
ランジスタ２０６、２１０と同様に耐圧は低い。しか
し、差動対を構成するトランジスタ３０８、３１１のベ
ース電極と入力ノード３０２、３０３との間にトランジ
スタ３０６、３１０のベース・エミッタ間が接続されて
いるため、トランジスタ（３０８、３０６）、（３１
１、３１０）は入力ノード３０２、３０３と共通接続点
３０９との電位差が少なくとも２×ＢＶEBOまでは破壊
されることはない。なお、ＢＶEBOはトランジスタ３０
８、３０６、３１１、３１０のベース・エミッタ間耐電
圧である。
動対を構成するトランジスタ３０８、３１１も、高容量
用リードアンプ１０、１１における差動対を構成するト
ランジスタ２０６、２１０と同様に耐圧は低い。しか
し、差動対を構成するトランジスタ３０８、３１１のベ
ース電極と入力ノード３０２、３０３との間にトランジ
スタ３０６、３１０のベース・エミッタ間が接続されて
いるため、トランジスタ（３０８、３０６）、（３１
１、３１０）は入力ノード３０２、３０３と共通接続点
３０９との電位差が少なくとも２×ＢＶEBOまでは破壊
されることはない。なお、ＢＶEBOはトランジスタ３０
８、３０６、３１１、３１０のベース・エミッタ間耐電
圧である。
【００５３】従って、下位用リードアンプ１２、１３に
おけるトランジスタ３０８、３０６にて構成される入力
用トランジスタ、およびトランジスタ３１１、３１０に
て構成される入力用トランジスタの耐圧は結果として高
くなっている。言い換えれば、高容量用リードアンプ１
０、１１における入力用トランジスタ２０６、２１０の
２倍の耐圧を持っている。
おけるトランジスタ３０８、３０６にて構成される入力
用トランジスタ、およびトランジスタ３１１、３１０に
て構成される入力用トランジスタの耐圧は結果として高
くなっている。言い換えれば、高容量用リードアンプ１
０、１１における入力用トランジスタ２０６、２１０の
２倍の耐圧を持っている。
【００５４】３２０は定電流源３１９、電流引抜用トラ
ンジスタ３１６、３１７、３１８に一定電流を流させる
ためのＮＰＮ型バイポーラトランジスタで、定電流源３
１９、電流引抜用トランジスタ３１６、３１７、３１８
となるＮＰＮ型バイポーラトランジスタそれぞれとでカ
レントミラー回路３２１を構成している。トランジスタ
３２０は、そのコレクタ電極およびベース電極が共通接
続されてトランジスタ３１６、３１７、３１８、３１９
のベース電極に接続され、エミッタ電極が接地電位ノー
ドに接続される。トランジスタ３２０はカレントミラー
回路３２１の入力側トランジスタを構成し、トランジス
タ３１６、３１７、３１８、３１９それぞれはカレント
ミラー回路３２１の出力側トランジスタを構成する。３
２２はトランジスタ３２０に抵抗素子３２３を介して定
電流であるコレクタ電流を供給するための定電流供給回
路である。
ンジスタ３１６、３１７、３１８に一定電流を流させる
ためのＮＰＮ型バイポーラトランジスタで、定電流源３
１９、電流引抜用トランジスタ３１６、３１７、３１８
となるＮＰＮ型バイポーラトランジスタそれぞれとでカ
レントミラー回路３２１を構成している。トランジスタ
３２０は、そのコレクタ電極およびベース電極が共通接
続されてトランジスタ３１６、３１７、３１８、３１９
のベース電極に接続され、エミッタ電極が接地電位ノー
ドに接続される。トランジスタ３２０はカレントミラー
回路３２１の入力側トランジスタを構成し、トランジス
タ３１６、３１７、３１８、３１９それぞれはカレント
ミラー回路３２１の出力側トランジスタを構成する。３
２２はトランジスタ３２０に抵抗素子３２３を介して定
電流であるコレクタ電流を供給するための定電流供給回
路である。
【００５５】３２４はヘッド指定信号ＳＬ２、ＳＬ３を
受け、定電流源３１９、電流引抜用トランジスタ３１
６、３１７、３１８の活性、不活性状態を制御するため
の定電流源制御回路で、ＮＰＮ型バイポーラトランジス
タによって構成される。定電流源制御回路３２４を構成
するトランジスタは、そのベース電極にヘッド指定信号
ＳＬ２、ＳＬ３を受け、コレクタ電極が定電流源３１
９、電流引抜用トランジスタ３１６、３１７、３１８を
構成するトランジスタのベース電極に接続され、エミッ
タ電極が接地電位ノードに接続される。
受け、定電流源３１９、電流引抜用トランジスタ３１
６、３１７、３１８の活性、不活性状態を制御するため
の定電流源制御回路で、ＮＰＮ型バイポーラトランジス
タによって構成される。定電流源制御回路３２４を構成
するトランジスタは、そのベース電極にヘッド指定信号
ＳＬ２、ＳＬ３を受け、コレクタ電極が定電流源３１
９、電流引抜用トランジスタ３１６、３１７、３１８を
構成するトランジスタのベース電極に接続され、エミッ
タ電極が接地電位ノードに接続される。
【００５６】定電流源制御回路３２４は、ヘッド指定信
号ＳＬ２、ＳＬ３が“指定していないこと”を意味して
いる時（この例では“Ｈ”レベルの時）は、定電流源３
１９、電流引抜用トランジスタ３１６、３１７、３１８
を不活性状態、つまり定電流源３１９、電流引抜用トラ
ンジスタ３１６、３１７、３１８を構成するトランジス
タのベース電位を接地電位にしてトランジスタ３１６、
３１７、３１８、３１９を非導通状態にする。また、ヘ
ッド指定信号ＳＬ２、ＳＬ３が“指定していること”を
意味している時（この例では“Ｌ”レベルの時）は、定
電流源３１９、電流引抜用トランジスタ３１６、３１
７、３１８を活性状態、つまり定電流源３１９、電流引
抜用トランジスタ３１６、３１７、３１８を構成するト
ランジスタに何等影響を及ぼさないようにする。
号ＳＬ２、ＳＬ３が“指定していないこと”を意味して
いる時（この例では“Ｈ”レベルの時）は、定電流源３
１９、電流引抜用トランジスタ３１６、３１７、３１８
を不活性状態、つまり定電流源３１９、電流引抜用トラ
ンジスタ３１６、３１７、３１８を構成するトランジス
タのベース電位を接地電位にしてトランジスタ３１６、
３１７、３１８、３１９を非導通状態にする。また、ヘ
ッド指定信号ＳＬ２、ＳＬ３が“指定していること”を
意味している時（この例では“Ｌ”レベルの時）は、定
電流源３１９、電流引抜用トランジスタ３１６、３１
７、３１８を活性状態、つまり定電流源３１９、電流引
抜用トランジスタ３１６、３１７、３１８を構成するト
ランジスタに何等影響を及ぼさないようにする。
【００５７】なお、トランジスタ３２０、３２４も高容
量リードアンプ１０、１１を構成するトランジスタ２０
６、２０８、２１０、２１１、２１４と同じ製造プロセ
スで製造される。また、トランジスタ３０６、３１１
は、記録媒体に記録されたデータに基づいて現れた下位
用書込読出コイル３、４の両端間の電位差を下位用入出
力端子８、９を介して入力された入力ノード３０２、３
０３間の電位差に基づいて制御され、増幅動作を行な
う。すなわち、入力ノード３０２、３０３間の電位差を
増幅して出力ノード３０４、３０５間に出力する。つま
り、入力ノード３０２、３０３間の電位差に応じてトラ
ンジスタ３０８およびトランジスタ３１１の導通度が変
化する。トランジスタ３０８の導通度に基づいて内部電
源電位ノード３０１からトランジスタ３１４−共通電源
供給点３０７−抵抗素子３１２−トランジスタ３０８−
共通接続点３０９−定電流源３１９を介して接地電位ノ
ードに電流が流れ、この電流に従った電位が出力ノード
３０４に現れる。一方、トランジスタ３０８の導通度に
基づいて内部電源電位ノード３０１からトランジスタ３
１４−共通電源供給点３０７−抵抗素子３１３−トラン
ジスタ３１１−共通接続点３０９−定電流源３１９を介
して接地電位ノードに電流が流れ、この電流に従った電
位が出力ノード３０４に現れる。
量リードアンプ１０、１１を構成するトランジスタ２０
６、２０８、２１０、２１１、２１４と同じ製造プロセ
スで製造される。また、トランジスタ３０６、３１１
は、記録媒体に記録されたデータに基づいて現れた下位
用書込読出コイル３、４の両端間の電位差を下位用入出
力端子８、９を介して入力された入力ノード３０２、３
０３間の電位差に基づいて制御され、増幅動作を行な
う。すなわち、入力ノード３０２、３０３間の電位差を
増幅して出力ノード３０４、３０５間に出力する。つま
り、入力ノード３０２、３０３間の電位差に応じてトラ
ンジスタ３０８およびトランジスタ３１１の導通度が変
化する。トランジスタ３０８の導通度に基づいて内部電
源電位ノード３０１からトランジスタ３１４−共通電源
供給点３０７−抵抗素子３１２−トランジスタ３０８−
共通接続点３０９−定電流源３１９を介して接地電位ノ
ードに電流が流れ、この電流に従った電位が出力ノード
３０４に現れる。一方、トランジスタ３０８の導通度に
基づいて内部電源電位ノード３０１からトランジスタ３
１４−共通電源供給点３０７−抵抗素子３１３−トラン
ジスタ３１１−共通接続点３０９−定電流源３１９を介
して接地電位ノードに電流が流れ、この電流に従った電
位が出力ノード３０４に現れる。
【００５８】再び図１に戻って、１４は第１の高容量用
入出力端子対６に出力ノード対が接続される第１の高容
量用ライトドライバ、１５は第２の高容量用入出力端子
対７に出力ノード対が接続される第２の高容量用ライト
ドライバである。これら第１および第２の高容量用ライ
トドライバ１４、１５はそれぞれ図５に示す構成になっ
ている。
入出力端子対６に出力ノード対が接続される第１の高容
量用ライトドライバ、１５は第２の高容量用入出力端子
対７に出力ノード対が接続される第２の高容量用ライト
ドライバである。これら第１および第２の高容量用ライ
トドライバ１４、１５はそれぞれ図５に示す構成になっ
ている。
【００５９】図５において、４０１は内部書込信号int.
ＷＤ０、int.ＷＤ１が入力される入力ノード、４０２は
内部書込信号int.ＷＤ０、int.ＷＤ１の反転信号である
内部書込信号int.／ＷＤ０、int.／ＷＤ１が入力される
入力ノードで、入力ノード４０１とで入力ノード対を構
成する。４０３は対応の入出力端子６Ｘ、７Ｘが接続さ
れる出力ノード、４０４は対応の入出力端子６Ｙ、７Ｙ
が接続される出力ノードで、出力ノード４０３とで出力
ノード対を構成する。
ＷＤ０、int.ＷＤ１が入力される入力ノード、４０２は
内部書込信号int.ＷＤ０、int.ＷＤ１の反転信号である
内部書込信号int.／ＷＤ０、int.／ＷＤ１が入力される
入力ノードで、入力ノード４０１とで入力ノード対を構
成する。４０３は対応の入出力端子６Ｘ、７Ｘが接続さ
れる出力ノード、４０４は対応の入出力端子６Ｙ、７Ｙ
が接続される出力ノードで、出力ノード４０３とで出力
ノード対を構成する。
【００６０】４０６はベース電極が入力ノード４０１に
接続され、エミッタ電極が共通接続点４０５に接続さ
れ、コレクタ電極が出力ノード４０３に接続されるＮＰ
Ｎ型バイポーラトランジスタ、４０７はベース電極が入
力ノード４０２に接続され、エミッタ電極が共通接続点
４０５に接続され、コレクタ電極が出力ノード４０４に
接続されるＮＰＮ型バイポーラトランジスタ、４０８は
ベース電極が入力ノード４０２に接続され、エミッタ電
極が出力ノード４０３に接続され、コレクタ電極が電源
電位ノード１９に接続されるＮＰＮ型バイポーラトラン
ジスタ、４０９はベース電極が入力ノード４０１に接続
され、エミッタ電極が出力ノード４０４に接続され、コ
レクタ電極が電源電位ノード１９に接続されるＮＰＮ型
バイポーラトランジスタである。
接続され、エミッタ電極が共通接続点４０５に接続さ
れ、コレクタ電極が出力ノード４０３に接続されるＮＰ
Ｎ型バイポーラトランジスタ、４０７はベース電極が入
力ノード４０２に接続され、エミッタ電極が共通接続点
４０５に接続され、コレクタ電極が出力ノード４０４に
接続されるＮＰＮ型バイポーラトランジスタ、４０８は
ベース電極が入力ノード４０２に接続され、エミッタ電
極が出力ノード４０３に接続され、コレクタ電極が電源
電位ノード１９に接続されるＮＰＮ型バイポーラトラン
ジスタ、４０９はベース電極が入力ノード４０１に接続
され、エミッタ電極が出力ノード４０４に接続され、コ
レクタ電極が電源電位ノード１９に接続されるＮＰＮ型
バイポーラトランジスタである。
【００６１】高容量用ライトドライバ１４、１５を構成
するトランジスタ４０６、４０７、４０８、４０９も高
容量用リードアンプ１０、１１を構成するトランジスタ
２０６、２０８、２１０、２１１と同じ製造プロセスで
製造されている。なお、共通接続点４０５は書込電流回
路２５（詳細は後述する）に接続され、書込電流回路２
５によって所定の電流が引き抜かれる。また、トランジ
スタ４０６、４０９は内部書込信号int.ＷＤ０、int.Ｗ
Ｄ１によって同様に導通状態、非導通状態が制御され、
トランジスタ４０７、４０８は内部書込信号int.／ＷＤ
０、int.／ＷＤ１によって同様に導通状態、非導通状態
が制御される。その結果、トランジスタ４０６、４０９
は内部書込信号int.ＷＤ０、int.ＷＤ１int.／ＷＤ０、
int.／ＷＤ１に基づいて制御され、電源電位ノード１９
からトランジスタ４０９−出力ノード４０４−入出力端
子６Ｙ、７Ｙ−高容量用書込読出コイル１、２−入出力
端子６Ｘ、７Ｘ−出力ノード４０３−トランジスタ４０
６を介して、もしくはトランジスタ４０８−出力ノード
４０３−入出力端子６Ｘ、７Ｘ−高容量用書込読出コイ
ル１、２−入出力端子６Ｙ、７Ｙ−出力ノード４０４−
トランジスタ４０７を介して共通接続点４０５に電流が
流れ、電流供給回路２５に所定の電流が引き抜かれる。
するトランジスタ４０６、４０７、４０８、４０９も高
容量用リードアンプ１０、１１を構成するトランジスタ
２０６、２０８、２１０、２１１と同じ製造プロセスで
製造されている。なお、共通接続点４０５は書込電流回
路２５（詳細は後述する）に接続され、書込電流回路２
５によって所定の電流が引き抜かれる。また、トランジ
スタ４０６、４０９は内部書込信号int.ＷＤ０、int.Ｗ
Ｄ１によって同様に導通状態、非導通状態が制御され、
トランジスタ４０７、４０８は内部書込信号int.／ＷＤ
０、int.／ＷＤ１によって同様に導通状態、非導通状態
が制御される。その結果、トランジスタ４０６、４０９
は内部書込信号int.ＷＤ０、int.ＷＤ１int.／ＷＤ０、
int.／ＷＤ１に基づいて制御され、電源電位ノード１９
からトランジスタ４０９−出力ノード４０４−入出力端
子６Ｙ、７Ｙ−高容量用書込読出コイル１、２−入出力
端子６Ｘ、７Ｘ−出力ノード４０３−トランジスタ４０
６を介して、もしくはトランジスタ４０８−出力ノード
４０３−入出力端子６Ｘ、７Ｘ−高容量用書込読出コイ
ル１、２−入出力端子６Ｙ、７Ｙ−出力ノード４０４−
トランジスタ４０７を介して共通接続点４０５に電流が
流れ、電流供給回路２５に所定の電流が引き抜かれる。
【００６２】図１に戻って、１６は第１の下位用入出力
端子対８に出力ノード対が接続される第１の下位用ライ
トドライバ、１７は第２の下位用入出力端子対７に出力
ノード対が接続される第２の下位用ライトドライバであ
る。これら第１および第２の下位用ライトドライバ１
６、１７はそれぞれ図６に示す構成になっている。
端子対８に出力ノード対が接続される第１の下位用ライ
トドライバ、１７は第２の下位用入出力端子対７に出力
ノード対が接続される第２の下位用ライトドライバであ
る。これら第１および第２の下位用ライトドライバ１
６、１７はそれぞれ図６に示す構成になっている。
【００６３】図６において、５０１は内部書込信号int.
ＷＤが入力される入力ノード、５０２は内部書込信号in
t.ＷＤの反転信号である内部書込信号int.／ＷＤが入力
される入力ノードで、入力ノード５０１とで入力ノード
対を構成している。５０３は入出力端子８Ｘ、９Ｘが接
続される出力ノード、５０４は入出力端子８Ｙ、９Ｙが
接続される出力ノードで、出力ノード５０３とで出力ノ
ード対を構成している。
ＷＤが入力される入力ノード、５０２は内部書込信号in
t.ＷＤの反転信号である内部書込信号int.／ＷＤが入力
される入力ノードで、入力ノード５０１とで入力ノード
対を構成している。５０３は入出力端子８Ｘ、９Ｘが接
続される出力ノード、５０４は入出力端子８Ｙ、９Ｙが
接続される出力ノードで、出力ノード５０３とで出力ノ
ード対を構成している。
【００６４】５０６はベース電極が入力ノード５０１に
接続され、エミッタ電極が共通接続点５０５に接続さ
れ、コレクタ電極が出力ノード５０３に接続されるＮＰ
Ｎ型バイポーラトランジスタ、５０７はベース電極が入
力ノード５０２に接続され、エミッタ電極が共通接続点
５０５に接続され、コレクタ電極が出力ノード５０４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ５０６とで差動対のトランジスタを構成してい
る。
接続され、エミッタ電極が共通接続点５０５に接続さ
れ、コレクタ電極が出力ノード５０３に接続されるＮＰ
Ｎ型バイポーラトランジスタ、５０７はベース電極が入
力ノード５０２に接続され、エミッタ電極が共通接続点
５０５に接続され、コレクタ電極が出力ノード５０４に
接続されるＮＰＮ型バイポーラトランジスタで、トラン
ジスタ５０６とで差動対のトランジスタを構成してい
る。
【００６５】下位用ライトドライバ１６、１７を構成す
るトランジスタ５０６、５０７も高容量用リードアンプ
１０、１１を構成するトランジスタ２０６、２０８、２
１０、２１１と同じ製造プロセスで製造されている。な
お、共通接続点５０５は書込電流回路２５に接続され、
書込電流回路２５によって所定の電流が引き抜かれる。
また、トランジスタ５０６は内部書込信号int.ＷＤ０、
int.ＷＤ１int.／ＷＤ０、int.／ＷＤ１に基づいて制御
され、センタータップ電圧ＶCTを受けた下位用書込読出
コイル３、４のセンタータップ端子から下位用書込読出
コイル３、４−入出力端子６Ｘ、７Ｘ−出力ノード５０
３−トランジスタ５０６を介して、もしくは下位用書込
読出コイル３、４−入出力端子６Ｙ、７Ｙ−出力ノード
５０４−トランジスタ５０７を介して共通接続点５０５
に電流が流れ、電流供給回路２５に所定の電流が引き抜
かれる。
るトランジスタ５０６、５０７も高容量用リードアンプ
１０、１１を構成するトランジスタ２０６、２０８、２
１０、２１１と同じ製造プロセスで製造されている。な
お、共通接続点５０５は書込電流回路２５に接続され、
書込電流回路２５によって所定の電流が引き抜かれる。
また、トランジスタ５０６は内部書込信号int.ＷＤ０、
int.ＷＤ１int.／ＷＤ０、int.／ＷＤ１に基づいて制御
され、センタータップ電圧ＶCTを受けた下位用書込読出
コイル３、４のセンタータップ端子から下位用書込読出
コイル３、４−入出力端子６Ｘ、７Ｘ−出力ノード５０
３−トランジスタ５０６を介して、もしくは下位用書込
読出コイル３、４−入出力端子６Ｙ、７Ｙ−出力ノード
５０４−トランジスタ５０７を介して共通接続点５０５
に電流が流れ、電流供給回路２５に所定の電流が引き抜
かれる。
【００６６】図１において、２５はリード・ライト信号
入力端２２に入力されるリード・ライト信号Ｒ／Ｗと電
源電位検知信号と書込電流制御信号入力端子２６（図２
に示すリード端子ＷＣ）に入力される書込電流制御信号
ＷＣとに基づいて、高容量用ライトドライバ１４、１５
の共通接続点４０５（図５参照）および下位用ライトド
ライバ１６、１７の共通接続点５０５（図６参照）から
所定の電流値の電流を引き抜くための書込電流供給回路
である。
入力端２２に入力されるリード・ライト信号Ｒ／Ｗと電
源電位検知信号と書込電流制御信号入力端子２６（図２
に示すリード端子ＷＣ）に入力される書込電流制御信号
ＷＣとに基づいて、高容量用ライトドライバ１４、１５
の共通接続点４０５（図５参照）および下位用ライトド
ライバ１６、１７の共通接続点５０５（図６参照）から
所定の電流値の電流を引き抜くための書込電流供給回路
である。
【００６７】書込電流供給回路２５はリード・ライト信
号Ｒ／Ｗが“読み出し”を意味している時、および電源
電位検知信号が“電源電位Ｖccが所定電位未満”を意味
している時それぞれにおいて、高容量用ライトドライバ
１４、１５の共通接続点４０５および下位用ライトドラ
イバ１６、１７の共通接続点５０５を電気的に浮いた状
態とする。また、書込電流回路２５はリード・ライト信
号Ｒ／Ｗが“書き込み”を意味し、かつ、電源電位検知
信号が“電源電位Ｖccが所定電位以上”を意味している
時、書込電流制御信号ＷＣにて指定された電流値の電流
を高容量用ライトドライバ１４、１５の共通接続点４０
５および下位用ライトドライバ１６、１７の共通接続点
５０５から引き抜く。
号Ｒ／Ｗが“読み出し”を意味している時、および電源
電位検知信号が“電源電位Ｖccが所定電位未満”を意味
している時それぞれにおいて、高容量用ライトドライバ
１４、１５の共通接続点４０５および下位用ライトドラ
イバ１６、１７の共通接続点５０５を電気的に浮いた状
態とする。また、書込電流回路２５はリード・ライト信
号Ｒ／Ｗが“書き込み”を意味し、かつ、電源電位検知
信号が“電源電位Ｖccが所定電位以上”を意味している
時、書込電流制御信号ＷＣにて指定された電流値の電流
を高容量用ライトドライバ１４、１５の共通接続点４０
５および下位用ライトドライバ１６、１７の共通接続点
５０５から引き抜く。
【００６８】書込電流制御信号ＷＣは、高容量用記憶媒
体に対して内周側の書き込み動作を行う時、一番低い
値、例えば１０ｍＡ程度の電流値を、高容量用記憶媒体
に対して外周側の書き込み動作を行う時、内周側の場合
より若干高い値、例えば１１〜１２ｍＡ程度の電流値
を、下位用記録媒体に対して書き込み動作を行う時、高
容量記録媒体の場合の５〜６倍程度の値、例えば、６０
ｍＡ程度の電流値を、高容量用ライトドライバ１４、１
５の共通接続点４０５および下位用ライトドライバ１
６、１７の共通接続点５０５から引き抜くように書込電
流供給回路２５に指定する信号である。
体に対して内周側の書き込み動作を行う時、一番低い
値、例えば１０ｍＡ程度の電流値を、高容量用記憶媒体
に対して外周側の書き込み動作を行う時、内周側の場合
より若干高い値、例えば１１〜１２ｍＡ程度の電流値
を、下位用記録媒体に対して書き込み動作を行う時、高
容量記録媒体の場合の５〜６倍程度の値、例えば、６０
ｍＡ程度の電流値を、高容量用ライトドライバ１４、１
５の共通接続点４０５および下位用ライトドライバ１
６、１７の共通接続点５０５から引き抜くように書込電
流供給回路２５に指定する信号である。
【００６９】２７はチップセレクト信号入力端子２８
（図２に示すリード端子／ＣＳ）に入力されるチップセ
レクト信号／ＣＳに基づいて活性化され、電源電位入力
端子１９に印加される電源電位Ｖccを検知し、電源電位
Ｖccが所定電位未満か以上かを意味する電源電位検知信
号を書込電流供給回路２５に出力する電源電位検知回路
である。２９はチップセレクト信号入力端子２８に入力
されるチップセレクト信号／ＣＳを受け、チップセレク
ト信号／ＣＳと同期した内部チップセレクト信号ｉｎ
ｔ．／ＣＳ（特別の場合を除いてチップセレクト信号／
ＣＳと称す）を出力するチップセレクト信号用入力バッ
ファ回路である。３０は電源電位入力端子１９とチップ
セレクト信号入力端子２８との間に接続されたプルアッ
プ用抵抗素子からなるチップセレクト信号保護回路で、
チップセレクト信号／ＣＳが“選択”を意味している場
合、この例では“Ｌ”レベルの信号である場合を除い
て、チップセレクト信号用入力バッファ回路２９の入力
ノードの電位を“非選択”を意味する電位、この例では
“Ｈ”レベルに維持する。
（図２に示すリード端子／ＣＳ）に入力されるチップセ
レクト信号／ＣＳに基づいて活性化され、電源電位入力
端子１９に印加される電源電位Ｖccを検知し、電源電位
Ｖccが所定電位未満か以上かを意味する電源電位検知信
号を書込電流供給回路２５に出力する電源電位検知回路
である。２９はチップセレクト信号入力端子２８に入力
されるチップセレクト信号／ＣＳを受け、チップセレク
ト信号／ＣＳと同期した内部チップセレクト信号ｉｎ
ｔ．／ＣＳ（特別の場合を除いてチップセレクト信号／
ＣＳと称す）を出力するチップセレクト信号用入力バッ
ファ回路である。３０は電源電位入力端子１９とチップ
セレクト信号入力端子２８との間に接続されたプルアッ
プ用抵抗素子からなるチップセレクト信号保護回路で、
チップセレクト信号／ＣＳが“選択”を意味している場
合、この例では“Ｌ”レベルの信号である場合を除い
て、チップセレクト信号用入力バッファ回路２９の入力
ノードの電位を“非選択”を意味する電位、この例では
“Ｈ”レベルに維持する。
【００７０】３１はチップセレクト信号／ＣＳおよびリ
ードライト信号Ｒ／Ｗに基づいて活性化され、ヘッド選
択デコード信号に基づいたヘッド指定信号ＳＬ０〜ＳＬ
３を生成し、対応する高容量用リードアンプ１０、１１
および下位用リードアンプ１２、１３に出力するリード
アンプ用選択回路である。
ードライト信号Ｒ／Ｗに基づいて活性化され、ヘッド選
択デコード信号に基づいたヘッド指定信号ＳＬ０〜ＳＬ
３を生成し、対応する高容量用リードアンプ１０、１１
および下位用リードアンプ１２、１３に出力するリード
アンプ用選択回路である。
【００７１】リードアンプ用選択回路３１は、チップセ
レクト信号／ＣＳが“選択していない”ことを意味して
いる時、また、チップセレクト信号／ＣＳが“選択して
いる”ことを意味していてもリード・ライト信号Ｒ／Ｗ
が“書き込み”を意味している時、ヘッド指定信号ＳＬ
０〜ＳＬ３すべてを“指定していないこと”を意味する
信号、この例においては“Ｈ”レベルの信号として出力
する。また、リードアンプ用選択回路３１は、チップセ
レクト信号／ＣＳが“選択している”ことを意味し、か
つ、リード・ライト信号Ｒ／Ｗが“読み出し”を意味し
ている時、ヘッド選択デコード信号に基づいてヘッド指
定信号ＳＬ０〜ＳＬ３のいずれか１つのヘッド指定信号
を“指定していること”を意味する信号、この例におい
ては“Ｌ”レベルの信号として出力するとともに、残り
のヘッド指定信号を“指定していないこと”を意味する
信号として出力する。
レクト信号／ＣＳが“選択していない”ことを意味して
いる時、また、チップセレクト信号／ＣＳが“選択して
いる”ことを意味していてもリード・ライト信号Ｒ／Ｗ
が“書き込み”を意味している時、ヘッド指定信号ＳＬ
０〜ＳＬ３すべてを“指定していないこと”を意味する
信号、この例においては“Ｈ”レベルの信号として出力
する。また、リードアンプ用選択回路３１は、チップセ
レクト信号／ＣＳが“選択している”ことを意味し、か
つ、リード・ライト信号Ｒ／Ｗが“読み出し”を意味し
ている時、ヘッド選択デコード信号に基づいてヘッド指
定信号ＳＬ０〜ＳＬ３のいずれか１つのヘッド指定信号
を“指定していること”を意味する信号、この例におい
ては“Ｌ”レベルの信号として出力するとともに、残り
のヘッド指定信号を“指定していないこと”を意味する
信号として出力する。
【００７２】リードアンプ用選択回路３１はこの例にお
いては、図７に示すように、４個の３入力ＮＡＮＤ回路
６０１〜６０４と４個のインバータ回路６０５〜６０８
とによって構成される。ＮＡＮＤ回路６０１は、チップ
セレクト信号用入力バッファ回路２９からの内部チップ
セレクト信号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ
／Ｗの非反転信号と、インバータ回路６０５を介して入
力される対応のヘッド選択デコード信号とが入力され、
第１の高容量用リードアンプ１０に対するヘッド指定信
号ＳＬ０を出力する。ＮＡＮＤ回路６０２は、チップセ
レクト信号用入力バッファ回路２９からの内部チップセ
レクト信号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ／
Ｗの非反転信号と、インバータ回路６０６を介して入力
される対応のヘッド選択デコード信号とが入力され、第
２の高容量用リードアンプ１１に対するヘッド指定信号
ＳＬ１を出力する。
いては、図７に示すように、４個の３入力ＮＡＮＤ回路
６０１〜６０４と４個のインバータ回路６０５〜６０８
とによって構成される。ＮＡＮＤ回路６０１は、チップ
セレクト信号用入力バッファ回路２９からの内部チップ
セレクト信号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ
／Ｗの非反転信号と、インバータ回路６０５を介して入
力される対応のヘッド選択デコード信号とが入力され、
第１の高容量用リードアンプ１０に対するヘッド指定信
号ＳＬ０を出力する。ＮＡＮＤ回路６０２は、チップセ
レクト信号用入力バッファ回路２９からの内部チップセ
レクト信号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ／
Ｗの非反転信号と、インバータ回路６０６を介して入力
される対応のヘッド選択デコード信号とが入力され、第
２の高容量用リードアンプ１１に対するヘッド指定信号
ＳＬ１を出力する。
【００７３】ＮＡＮＤ回路６０３は、チップセレクト信
号用入力バッファ回路２９からの内部チップセレクト信
号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ／Ｗの非反
転信号と、インバータ回路６０７を介して入力される対
応のヘッド選択デコード信号とが入力され、第１の下位
用リードアンプ１２に対するヘッド指定信号ＳＬ２を出
力する。ＮＡＮＤ回路６０４は、チップセレクト信号用
入力バッファ回路２９からの内部チップセレクト信号ｉ
ｎｔ．／ＣＳと、リード・ライト信号Ｒ／Ｗの非反転信
号と、インバータ回路６０８を介して入力される対応の
ヘッド選択デコード信号とが入力され、第２の下位用リ
ードアンプ１３に対するヘッド指定信号ＳＬ３を出力す
る。
号用入力バッファ回路２９からの内部チップセレクト信
号ｉｎｔ．／ＣＳと、リード・ライト信号Ｒ／Ｗの非反
転信号と、インバータ回路６０７を介して入力される対
応のヘッド選択デコード信号とが入力され、第１の下位
用リードアンプ１２に対するヘッド指定信号ＳＬ２を出
力する。ＮＡＮＤ回路６０４は、チップセレクト信号用
入力バッファ回路２９からの内部チップセレクト信号ｉ
ｎｔ．／ＣＳと、リード・ライト信号Ｒ／Ｗの非反転信
号と、インバータ回路６０８を介して入力される対応の
ヘッド選択デコード信号とが入力され、第２の下位用リ
ードアンプ１３に対するヘッド指定信号ＳＬ３を出力す
る。
【００７４】この例においては、ＮＡＮＤ回路６０１な
いし６０４それぞれは、内部チップセレクト信号ｉｎ
ｔ．／ＣＳまたはリード・ライト信号Ｒ／Ｗの非反転信
号の少なくとも一方が“Ｌ”であると、ヘッド選択デコ
ード信号の値に係らず“Ｈ”レベルを出力し、両者が
“Ｈ”レベルであると、ヘッド選択デコード信号の値に
応じて“Ｈ”レベルか“Ｌ”レベルを出力する。
いし６０４それぞれは、内部チップセレクト信号ｉｎ
ｔ．／ＣＳまたはリード・ライト信号Ｒ／Ｗの非反転信
号の少なくとも一方が“Ｌ”であると、ヘッド選択デコ
ード信号の値に係らず“Ｈ”レベルを出力し、両者が
“Ｈ”レベルであると、ヘッド選択デコード信号の値に
応じて“Ｈ”レベルか“Ｌ”レベルを出力する。
【００７５】３２はリード・ライト信号入力端子２２に
入力されるリード・ライト信号Ｒ／Ｗを受け、リード・
ライト信号Ｒ／Ｗと同期した反転信号および非反転信号
を出力するリード・ライト信号用入力バッファ回路であ
る。入力バッファ回路３２からの反転信号は書込電流供
給回路２５に出力され、非反転信号はリードアンプ用選
択回路３１に出力される。入力バッファ回路３２は、図
７に示すように縦続された２段のインバータ回路７０
１、７０２によって構成される。インバータ回路７０１
は、その入力ノードがリード・ライト信号入力端子２２
に接続され、その出力ノードから反転信号を出力する。
インバータ回路７０２は、その入力ノードがインバータ
回路７０１の出力ノードに接続され、その出力ノードか
ら非反転信号を出力する。
入力されるリード・ライト信号Ｒ／Ｗを受け、リード・
ライト信号Ｒ／Ｗと同期した反転信号および非反転信号
を出力するリード・ライト信号用入力バッファ回路であ
る。入力バッファ回路３２からの反転信号は書込電流供
給回路２５に出力され、非反転信号はリードアンプ用選
択回路３１に出力される。入力バッファ回路３２は、図
７に示すように縦続された２段のインバータ回路７０
１、７０２によって構成される。インバータ回路７０１
は、その入力ノードがリード・ライト信号入力端子２２
に接続され、その出力ノードから反転信号を出力する。
インバータ回路７０２は、その入力ノードがインバータ
回路７０１の出力ノードに接続され、その出力ノードか
ら非反転信号を出力する。
【００７６】３３は電源電位入力端子１９とリード・ラ
イト信号入力端子２８との間に接続されたプルアップ用
抵抗素子からなるリードライト信号保護回路で、リード
・ライト信号Ｒ／Ｗが“書き込み”を意味している場
合、この例では“Ｌ”レベルの信号である場合を除い
て、リード・ライト信号用入力バッファ回路３２の入力
ノードの電位を“読み出し”を意味する電位、この例で
は“Ｈ”レベルに維持する。
イト信号入力端子２８との間に接続されたプルアップ用
抵抗素子からなるリードライト信号保護回路で、リード
・ライト信号Ｒ／Ｗが“書き込み”を意味している場
合、この例では“Ｌ”レベルの信号である場合を除い
て、リード・ライト信号用入力バッファ回路３２の入力
ノードの電位を“読み出し”を意味する電位、この例で
は“Ｈ”レベルに維持する。
【００７７】３４はヘッドセレクト信号入力端子２３、
２４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１を
受け、この例では４ビットのヘッド選択デコード信号を
出力するヘッド選択回路である。ヘッド選択回路３４
は、この例では、ヘッドセレクト信号ＨＳ０、ＨＳ１の
組み合わせに基づいて４ビットのうちのいずれか１ビッ
トだけを“Ｌ”とし、残りの３ビットを“Ｈ”レベルと
するヘッド選択信号を出力する。
２４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１を
受け、この例では４ビットのヘッド選択デコード信号を
出力するヘッド選択回路である。ヘッド選択回路３４
は、この例では、ヘッドセレクト信号ＨＳ０、ＨＳ１の
組み合わせに基づいて４ビットのうちのいずれか１ビッ
トだけを“Ｌ”とし、残りの３ビットを“Ｈ”レベルと
するヘッド選択信号を出力する。
【００７８】ヘッド選択回路３４は、図７に示すよう
に、４個のＮＡＮＤ回路８０１〜８０４と６個のインバ
ータ回路８０５〜８１０とによって構成される。ＮＡＮ
Ｄ回路８０１は、インバータ回路８０５を介して入力さ
れるヘッドセレクト信号ＨＳ０の反転信号とインバータ
回路８０６を介して入力されるヘッドセレクト信号ＨＳ
１の反転信号とが入力され、リードアンプ用選択回路３
１のインバータ回路６０５に、ヘッド０（高容量用書込
読出コイル１に対応）に対するヘッド選択デコード信号
を出力する。ＮＡＮＤ回路８０２は、インバータ回路８
０５を介して入力されるヘッドセレクト信号ＨＳ０の反
転信号とインバータ回路８０６、８０７を介して入力さ
れるヘッドセレクト信号ＨＳ１の非反転信号とが入力さ
れ、リードアンプ用選択回路３１のインバータ回路６０
６に、ヘッド１（高容量用書込読出コイル２に対応）に
対するヘッド選択デコード信号を出力する。
に、４個のＮＡＮＤ回路８０１〜８０４と６個のインバ
ータ回路８０５〜８１０とによって構成される。ＮＡＮ
Ｄ回路８０１は、インバータ回路８０５を介して入力さ
れるヘッドセレクト信号ＨＳ０の反転信号とインバータ
回路８０６を介して入力されるヘッドセレクト信号ＨＳ
１の反転信号とが入力され、リードアンプ用選択回路３
１のインバータ回路６０５に、ヘッド０（高容量用書込
読出コイル１に対応）に対するヘッド選択デコード信号
を出力する。ＮＡＮＤ回路８０２は、インバータ回路８
０５を介して入力されるヘッドセレクト信号ＨＳ０の反
転信号とインバータ回路８０６、８０７を介して入力さ
れるヘッドセレクト信号ＨＳ１の非反転信号とが入力さ
れ、リードアンプ用選択回路３１のインバータ回路６０
６に、ヘッド１（高容量用書込読出コイル２に対応）に
対するヘッド選択デコード信号を出力する。
【００７９】ＮＡＮＤ回路８０３は、インバータ回路８
０５、８０８を介して入力されるヘッドセレクト信号Ｈ
Ｓ０の非反転信号とインバータ回路８０６を介して入力
されるヘッドセレクト信号ＨＳ１の反転信号とが入力さ
れ、リードアンプ用選択回路３１のインバータ回路６０
７に、ヘッド２（下位用書込読出コイル３に対応）に対
するヘッド選択デコード信号を出力する。ＮＡＮＤ回路
８０４は、インバータ回路８０５、８０９を介して入力
されるヘッドセレクト信号ＨＳ０の非反転信号とインバ
ータ回路８０６、８１０を介して入力されるヘッドセレ
クト信号ＨＳ１の非反転信号とが入力され、リードアン
プ用選択回路３１のインバータ回路６０８に、ヘッド３
（下位用書込読出コイル３に対応）に対するヘッド選択
デコード信号を出力する。
０５、８０８を介して入力されるヘッドセレクト信号Ｈ
Ｓ０の非反転信号とインバータ回路８０６を介して入力
されるヘッドセレクト信号ＨＳ１の反転信号とが入力さ
れ、リードアンプ用選択回路３１のインバータ回路６０
７に、ヘッド２（下位用書込読出コイル３に対応）に対
するヘッド選択デコード信号を出力する。ＮＡＮＤ回路
８０４は、インバータ回路８０５、８０９を介して入力
されるヘッドセレクト信号ＨＳ０の非反転信号とインバ
ータ回路８０６、８１０を介して入力されるヘッドセレ
クト信号ＨＳ１の非反転信号とが入力され、リードアン
プ用選択回路３１のインバータ回路６０８に、ヘッド３
（下位用書込読出コイル３に対応）に対するヘッド選択
デコード信号を出力する。
【００８０】インバータ回路８０５は、その入力ノード
がヘッドセレクト信号入力端子２３に接続され、その出
力ノードがＮＡＮＤ回路８０１、８０２の一方の入力ノ
ードに接続される。インバータ回路８０６は、その入力
ノードがヘッドセレクト信号入力端子２４に接続され、
その出力ノードがＮＡＮＤ回路８０１、８０３の他方の
入力ノードに接続される。インバータ回路８０７は、そ
の入力ノードがインバータ回路８０６の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０２の他方の
入力ノードに接続される。インバータ回路８０８は、そ
の入力ノードがインバータ回路８０５の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０３の一方の
入力ノードに接続される。インバータ回路８０９は、そ
の入力ノードがインバータ回路８０５の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０４の一方の
入力ノードに接続される。インバータ回路８１０は、そ
の入力ノードがインバータ回路８０６の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０４の他方の
入力ノードに接続される。
がヘッドセレクト信号入力端子２３に接続され、その出
力ノードがＮＡＮＤ回路８０１、８０２の一方の入力ノ
ードに接続される。インバータ回路８０６は、その入力
ノードがヘッドセレクト信号入力端子２４に接続され、
その出力ノードがＮＡＮＤ回路８０１、８０３の他方の
入力ノードに接続される。インバータ回路８０７は、そ
の入力ノードがインバータ回路８０６の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０２の他方の
入力ノードに接続される。インバータ回路８０８は、そ
の入力ノードがインバータ回路８０５の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０３の一方の
入力ノードに接続される。インバータ回路８０９は、そ
の入力ノードがインバータ回路８０５の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０４の一方の
入力ノードに接続される。インバータ回路８１０は、そ
の入力ノードがインバータ回路８０６の出力ノードに接
続され、その出力ノードがＮＡＮＤ回路８０４の他方の
入力ノードに接続される。
【００８１】なお、リードアンプ用選択回路３１および
ヘッド選択回路３４によって、ヘッドセレクト信号ＨＳ
０、ＨＳ１を受け、高容量用リードアンプ１０、１１お
よび下位用リードアンプ１２、１３のいずれか１つのリ
ードアンプを選択するセレクタを構成している。
ヘッド選択回路３４によって、ヘッドセレクト信号ＨＳ
０、ＨＳ１を受け、高容量用リードアンプ１０、１１お
よび下位用リードアンプ１２、１３のいずれか１つのリ
ードアンプを選択するセレクタを構成している。
【００８２】３５は高容量用リードアンプ１０、１１お
よび下位用リードアンプ１２、１３からの出力を所定の
ゲイン（増幅率）にて増幅してデータ出力端子３６、３
７（図２に示すリード端子ＲＤＸ、ＲＤＹ）に出力する
増幅回路である。増幅回路３５は、第１のゲインもしく
は第１のゲインより大きい、この例では第１のゲインの
５倍程度の第２のゲインに切り換えられる、例えば、差
動増幅回路によって構成される。
よび下位用リードアンプ１２、１３からの出力を所定の
ゲイン（増幅率）にて増幅してデータ出力端子３６、３
７（図２に示すリード端子ＲＤＸ、ＲＤＹ）に出力する
増幅回路である。増幅回路３５は、第１のゲインもしく
は第１のゲインより大きい、この例では第１のゲインの
５倍程度の第２のゲインに切り換えられる、例えば、差
動増幅回路によって構成される。
【００８３】増幅回路３５の入力ノード対は高容量用リ
ードアンプ１０、１１の出力ノード対（図３に示す出力
ノード２０４、２０５）および下位用リードアンプ１
２、１３の出力ノード対（図４に示す出力ノード３０
４、３０５）に接続される。増幅回路３５の出力ノード
対はデータ出力端子３６、３７に接続される。増幅回路
３５のゲイン制御ノードはゲイン切換信号入力端子３８
（図２に示すリード端子／ＨＧ）に接続される。増幅回
路３５のゲイン切換はゲイン切換信号入力端子３８に入
力されるゲイン切換信号／ＨＧによって行われる。
ードアンプ１０、１１の出力ノード対（図３に示す出力
ノード２０４、２０５）および下位用リードアンプ１
２、１３の出力ノード対（図４に示す出力ノード３０
４、３０５）に接続される。増幅回路３５の出力ノード
対はデータ出力端子３６、３７に接続される。増幅回路
３５のゲイン制御ノードはゲイン切換信号入力端子３８
（図２に示すリード端子／ＨＧ）に接続される。増幅回
路３５のゲイン切換はゲイン切換信号入力端子３８に入
力されるゲイン切換信号／ＨＧによって行われる。
【００８４】ゲイン切換信号は、“高容量用リードアン
プを選択している”ことを意味する、この例では“Ｈ”
レベルの信号と、“下位用リードアンプを選択してい
る”ことを意味する、“Ｌ”レベルの信号とからなる。
増幅回路３５は、ゲイン切換信号／ＨＧが“Ｌ”レベル
であると第１のゲインに、“Ｈ”レベルであると第２の
ゲインになる。
プを選択している”ことを意味する、この例では“Ｈ”
レベルの信号と、“下位用リードアンプを選択してい
る”ことを意味する、“Ｌ”レベルの信号とからなる。
増幅回路３５は、ゲイン切換信号／ＨＧが“Ｌ”レベル
であると第１のゲインに、“Ｈ”レベルであると第２の
ゲインになる。
【００８５】３９はチップセレクト信号／ＣＳおよび、
リードライト信号Ｒ／Ｗに基づいて活性化され、ヘッド
選択回路３４からのヘッド選択デコード信号とデータ入
力端子４０（図２に示すリード端子／ＷＤ）に入力され
る書込信号／ＷＤとに基づき、内部書込信号int.ＷＤ
０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、int.Ｗ
Ｄ２、int.／ＷＤ２、int.ＷＤ３、int.／ＷＤ３を生成
し、対応する高容量用ライトドライバ１４、１５および
下位用ライトドライバ１６、１７に出力する書込データ
生成回路である。書込データ生成回路３９は内部書込信
号int.ＷＤ０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ
１、int.ＷＤ２、int.／ＷＤ２、int.ＷＤ３、int.／Ｗ
Ｄ３を出力するための４個の出力ノード対を有し、それ
ぞれの出力ノード対が対応の高容量用ライトドライバ１
４、１５および下位用ライトドライバ１６、１７の入力
ノード対に接続される。
リードライト信号Ｒ／Ｗに基づいて活性化され、ヘッド
選択回路３４からのヘッド選択デコード信号とデータ入
力端子４０（図２に示すリード端子／ＷＤ）に入力され
る書込信号／ＷＤとに基づき、内部書込信号int.ＷＤ
０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、int.Ｗ
Ｄ２、int.／ＷＤ２、int.ＷＤ３、int.／ＷＤ３を生成
し、対応する高容量用ライトドライバ１４、１５および
下位用ライトドライバ１６、１７に出力する書込データ
生成回路である。書込データ生成回路３９は内部書込信
号int.ＷＤ０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ
１、int.ＷＤ２、int.／ＷＤ２、int.ＷＤ３、int.／Ｗ
Ｄ３を出力するための４個の出力ノード対を有し、それ
ぞれの出力ノード対が対応の高容量用ライトドライバ１
４、１５および下位用ライトドライバ１６、１７の入力
ノード対に接続される。
【００８６】書込データ生成回路３９は、チップセレク
ト信号／ＣＳが“選択していない”ことを意味している
時、また、チップセレクト信号／ＣＳが“選択してい
る”ことを意味していてもリード・ライト信号Ｒ／Ｗが
“読み出し”を意味している時、内部書込信号int.ＷＤ
０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、int.Ｗ
Ｄ２、int.／ＷＤ２、int.ＷＤ３、int.／ＷＤ３すべて
を“書込データなし”を意味する信号、この例において
は“Ｌ”レベルの信号として出力する。また、書込デー
タ生成回路３９は、チップセレクト信号／ＣＳが“選択
している”ことを意味し、かつ、リード・ライト信号Ｒ
／Ｗが“書込み”を意味している時、ヘッド選択デコー
ド信号に基づいて内部書込信号int.ＷＤ０、int.／ＷＤ
０、int.ＷＤ１、int.／ＷＤ１、int.ＷＤ２、int.／Ｗ
Ｄ２、int.ＷＤ３、int.／ＷＤ３のいずれか一対の内部
書込信号を選択し、選択した一対の内部書込信号を書込
信号／ＷＤに基づいた信号、この例においては一対の内
部書込信号の一方を“Ｈ”レベル、他方を“Ｌ”レベル
の信号として出力するとともに、残りの内部書込信号を
“書込データなし”を意味する信号として出力する。
ト信号／ＣＳが“選択していない”ことを意味している
時、また、チップセレクト信号／ＣＳが“選択してい
る”ことを意味していてもリード・ライト信号Ｒ／Ｗが
“読み出し”を意味している時、内部書込信号int.ＷＤ
０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、int.Ｗ
Ｄ２、int.／ＷＤ２、int.ＷＤ３、int.／ＷＤ３すべて
を“書込データなし”を意味する信号、この例において
は“Ｌ”レベルの信号として出力する。また、書込デー
タ生成回路３９は、チップセレクト信号／ＣＳが“選択
している”ことを意味し、かつ、リード・ライト信号Ｒ
／Ｗが“書込み”を意味している時、ヘッド選択デコー
ド信号に基づいて内部書込信号int.ＷＤ０、int.／ＷＤ
０、int.ＷＤ１、int.／ＷＤ１、int.ＷＤ２、int.／Ｗ
Ｄ２、int.ＷＤ３、int.／ＷＤ３のいずれか一対の内部
書込信号を選択し、選択した一対の内部書込信号を書込
信号／ＷＤに基づいた信号、この例においては一対の内
部書込信号の一方を“Ｈ”レベル、他方を“Ｌ”レベル
の信号として出力するとともに、残りの内部書込信号を
“書込データなし”を意味する信号として出力する。
【００８７】書込データ生成回路３９はこの例において
は、図７に示すように、１２個の３入力ＮＡＮＤ回路９
０１〜９０４と２入力ＮＡＮＤ回路９０５〜９１２と１
６個のインバータ回路９１３〜９２８とによって構成さ
れる。ＮＡＮＤ回路９０１は、チップセレクト信号用入
力バッファ回路２９からの内部チップセレクト信号ｉｎ
ｔ．／ＣＳと、リード・ライト信号用入力バッファ回路
３２からのリード・ライト信号Ｒ／Ｗの反転信号と、イ
ンバータ回路９１３を介して入力されるヘッド選択回路
３４からの対応のヘッド選択デコード信号とが入力さ
れ、第１の高容量用ライトドライバ１４に対するヘッド
指定信号を出力する。ＮＡＮＤ回路９０２は、チップセ
レクト信号用入力バッファ回路２９からの内部チップセ
レクト信号ｉｎｔ．／ＣＳと、リード・ライト信号用入
力バッファ回路３２からのリード・ライト信号Ｒ／Ｗの
反転信号と、インバータ回路９１４を介して入力される
ヘッド選択回路３４からの対応のヘッド選択デコード信
号とが入力され、第２の高容量用ライトドライバ１５に
対するヘッド指定信号を出力する。
は、図７に示すように、１２個の３入力ＮＡＮＤ回路９
０１〜９０４と２入力ＮＡＮＤ回路９０５〜９１２と１
６個のインバータ回路９１３〜９２８とによって構成さ
れる。ＮＡＮＤ回路９０１は、チップセレクト信号用入
力バッファ回路２９からの内部チップセレクト信号ｉｎ
ｔ．／ＣＳと、リード・ライト信号用入力バッファ回路
３２からのリード・ライト信号Ｒ／Ｗの反転信号と、イ
ンバータ回路９１３を介して入力されるヘッド選択回路
３４からの対応のヘッド選択デコード信号とが入力さ
れ、第１の高容量用ライトドライバ１４に対するヘッド
指定信号を出力する。ＮＡＮＤ回路９０２は、チップセ
レクト信号用入力バッファ回路２９からの内部チップセ
レクト信号ｉｎｔ．／ＣＳと、リード・ライト信号用入
力バッファ回路３２からのリード・ライト信号Ｒ／Ｗの
反転信号と、インバータ回路９１４を介して入力される
ヘッド選択回路３４からの対応のヘッド選択デコード信
号とが入力され、第２の高容量用ライトドライバ１５に
対するヘッド指定信号を出力する。
【００８８】ＮＡＮＤ回路９０３は、チップセレクト信
号用入力バッファ回路２９からの内部チップセレクト信
号ｉｎｔ．／ＣＳと、リード・ライト信号用入力バッフ
ァ回路３２からのリード・ライト信号Ｒ／Ｗの反転信号
と、インバータ回路９１５を介して入力されるヘッド選
択回路３４からの対応のヘッド選択デコード信号とが入
力され、第１の下位用ライトドライバ１６に対するヘッ
ド指定信号を出力する。ＮＡＮＤ回路９０４は、チップ
セレクト信号用入力バッファ回路２９からの内部チップ
セレクト信号ｉｎｔ．／ＣＳと、リード・ライト信号用
入力バッファ回路３２からのリード・ライト信号Ｒ／Ｗ
の反転信号と、インバータ回路９１６を介して入力され
るヘッド選択回路３４からの対応のヘッド選択デコード
信号とが入力され、第２の下位用ライトドライバ１７に
対するヘッド指定信号を出力する。
号用入力バッファ回路２９からの内部チップセレクト信
号ｉｎｔ．／ＣＳと、リード・ライト信号用入力バッフ
ァ回路３２からのリード・ライト信号Ｒ／Ｗの反転信号
と、インバータ回路９１５を介して入力されるヘッド選
択回路３４からの対応のヘッド選択デコード信号とが入
力され、第１の下位用ライトドライバ１６に対するヘッ
ド指定信号を出力する。ＮＡＮＤ回路９０４は、チップ
セレクト信号用入力バッファ回路２９からの内部チップ
セレクト信号ｉｎｔ．／ＣＳと、リード・ライト信号用
入力バッファ回路３２からのリード・ライト信号Ｒ／Ｗ
の反転信号と、インバータ回路９１６を介して入力され
るヘッド選択回路３４からの対応のヘッド選択デコード
信号とが入力され、第２の下位用ライトドライバ１７に
対するヘッド指定信号を出力する。
【００８９】この例においては、ＮＡＮＤ回路９０１な
いし９０４それぞれは、内部チップセレクト信号ｉｎ
ｔ．／ＣＳまたはリード・ライト信号Ｒ／Ｗの反転信号
の少なくとも一方が“Ｌ”であると、ヘッド選択デコー
ド信号の値に係らず“Ｈ”レベルを出力し、両者が
“Ｈ”レベルであると、ヘッド選択デコード信号の値に
応じて“Ｈ”レベルか“Ｌ”レベルを出力する。
いし９０４それぞれは、内部チップセレクト信号ｉｎ
ｔ．／ＣＳまたはリード・ライト信号Ｒ／Ｗの反転信号
の少なくとも一方が“Ｌ”であると、ヘッド選択デコー
ド信号の値に係らず“Ｈ”レベルを出力し、両者が
“Ｈ”レベルであると、ヘッド選択デコード信号の値に
応じて“Ｈ”レベルか“Ｌ”レベルを出力する。
【００９０】ＮＡＮＤ回路９０５は、インバータ回路９
１７を介して入力されるＮＡＮＤ回路９０１からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２１を介して第１の高容量用ラ
イトドライバ１４に対する内部書込信号int.ＷＤ０とし
て出力する。インバータ回路９２１の出力ノードは高容
量用ライトドライバ１４の入力ノード（図５に示す入力
ノード４０１）に接続される。ＮＡＮＤ回路９０６は、
インバータ回路９１７を介して入力されるＮＡＮＤ回路
９０１からのヘッド指定信号と、書込信号／ＷＤに同期
し、かつ反転した信号とが入力され、インバータ回路９
２２を介して第１の高容量用ライトドライバ１４に対す
る内部書込信号int.／ＷＤ０として出力する。インバー
タ回路９２２の出力ノードは高容量用ライトドライバ１
４の入力ノード（図５に示す入力ノード４０２）に接続
される。
１７を介して入力されるＮＡＮＤ回路９０１からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２１を介して第１の高容量用ラ
イトドライバ１４に対する内部書込信号int.ＷＤ０とし
て出力する。インバータ回路９２１の出力ノードは高容
量用ライトドライバ１４の入力ノード（図５に示す入力
ノード４０１）に接続される。ＮＡＮＤ回路９０６は、
インバータ回路９１７を介して入力されるＮＡＮＤ回路
９０１からのヘッド指定信号と、書込信号／ＷＤに同期
し、かつ反転した信号とが入力され、インバータ回路９
２２を介して第１の高容量用ライトドライバ１４に対す
る内部書込信号int.／ＷＤ０として出力する。インバー
タ回路９２２の出力ノードは高容量用ライトドライバ１
４の入力ノード（図５に示す入力ノード４０２）に接続
される。
【００９１】ＮＡＮＤ回路９０７は、インバータ回路９
１８を介して入力されるＮＡＮＤ回路９０２からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２３を介して第２の高容量用ラ
イトドライバ１５に対する内部書込信号int.ＷＤ１とし
て出力する。インバータ回路９２３の出力ノードは高容
量用ライトドライバ１５の入力ノード（図５に示す入力
ノード４０１）に接続される。ＮＡＮＤ回路９０８は、
インバータ回路９１８を介して入力されるＮＡＮＤ回路
９０２からのヘッド指定信号と、書込信号／ＷＤに同期
し、かつ反転した信号とが入力され、インバータ回路９
２４を介して第２の高容量用ライトドライバ１５に対す
る内部書込信号int.／ＷＤ１として出力する。インバー
タ回路９２４の出力ノードは高容量用ライトドライバ１
５の入力ノード（図５に示す入力ノード４０２）に接続
される。
１８を介して入力されるＮＡＮＤ回路９０２からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２３を介して第２の高容量用ラ
イトドライバ１５に対する内部書込信号int.ＷＤ１とし
て出力する。インバータ回路９２３の出力ノードは高容
量用ライトドライバ１５の入力ノード（図５に示す入力
ノード４０１）に接続される。ＮＡＮＤ回路９０８は、
インバータ回路９１８を介して入力されるＮＡＮＤ回路
９０２からのヘッド指定信号と、書込信号／ＷＤに同期
し、かつ反転した信号とが入力され、インバータ回路９
２４を介して第２の高容量用ライトドライバ１５に対す
る内部書込信号int.／ＷＤ１として出力する。インバー
タ回路９２４の出力ノードは高容量用ライトドライバ１
５の入力ノード（図５に示す入力ノード４０２）に接続
される。
【００９２】ＮＡＮＤ回路９０９は、インバータ回路９
１９を介して入力されるＮＡＮＤ回路９０３からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２５を介して第１の下位用ライ
トドライバ１６に対する内部書込信号int.ＷＤ２として
出力する。インバータ回路９２５の出力ノードは下位用
ライトドライバ１６の入力ノード（図６に示す入力ノー
ド５０１）に接続される。ＮＡＮＤ回路９１０は、イン
バータ回路９１９を介して入力されるＮＡＮＤ回路９０
３からのヘッド指定信号と、書込信号／ＷＤに同期し、
かつ反転した信号とが入力され、インバータ回路９２６
を介して第１の下位用ライトドライバ１６に対する内部
書込信号int.／ＷＤ２として出力する。インバータ回路
９２６の出力ノードは下位用ライトドライバ１６の入力
ノード（図６に示す入力ノード５０２）に接続される。
１９を介して入力されるＮＡＮＤ回路９０３からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２５を介して第１の下位用ライ
トドライバ１６に対する内部書込信号int.ＷＤ２として
出力する。インバータ回路９２５の出力ノードは下位用
ライトドライバ１６の入力ノード（図６に示す入力ノー
ド５０１）に接続される。ＮＡＮＤ回路９１０は、イン
バータ回路９１９を介して入力されるＮＡＮＤ回路９０
３からのヘッド指定信号と、書込信号／ＷＤに同期し、
かつ反転した信号とが入力され、インバータ回路９２６
を介して第１の下位用ライトドライバ１６に対する内部
書込信号int.／ＷＤ２として出力する。インバータ回路
９２６の出力ノードは下位用ライトドライバ１６の入力
ノード（図６に示す入力ノード５０２）に接続される。
【００９３】ＮＡＮＤ回路９１１は、インバータ回路９
２０を介して入力されるＮＡＮＤ回路９０４からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２７を介して第２の下位用ライ
トドライバ１７に対する内部書込信号int.ＷＤ３として
出力する。インバータ回路９２７の出力ノードは下位用
ライトドライバ１７の入力ノード（図６に示す入力ノー
ド５０１）に接続される。ＮＡＮＤ回路９１２は、イン
バータ回路９２０を介して入力されるＮＡＮＤ回路９０
４からのヘッド指定信号と、書込信号／ＷＤに同期し、
かつ反転した信号とが入力され、インバータ回路９２８
を介して第２の下位用ライトドライバ１７に対する内部
書込信号int.／ＷＤ３として出力する。インバータ回路
９２８の出力ノードは下位用ライトドライバ１７の入力
ノード（図６に示す入力ノード５０２）に接続される。
２０を介して入力されるＮＡＮＤ回路９０４からのヘッ
ド指定信号と、書込信号／ＷＤに同期した信号とが入力
され、インバータ回路９２７を介して第２の下位用ライ
トドライバ１７に対する内部書込信号int.ＷＤ３として
出力する。インバータ回路９２７の出力ノードは下位用
ライトドライバ１７の入力ノード（図６に示す入力ノー
ド５０１）に接続される。ＮＡＮＤ回路９１２は、イン
バータ回路９２０を介して入力されるＮＡＮＤ回路９０
４からのヘッド指定信号と、書込信号／ＷＤに同期し、
かつ反転した信号とが入力され、インバータ回路９２８
を介して第２の下位用ライトドライバ１７に対する内部
書込信号int.／ＷＤ３として出力する。インバータ回路
９２８の出力ノードは下位用ライトドライバ１７の入力
ノード（図６に示す入力ノード５０２）に接続される。
【００９４】４１はデータ入力端子４０に入力される書
込信号／ＷＤを受け、書込信号／ＷＤと同期した信号お
よび同期しかつ反転した信号を書込データ生成回路３９
に出力する書込信号用入力バッファ回路である。入力バ
ッファ回路４１は、図７に示すように縦続された２段の
インバータ回路１００１、１００２とＴタイプのフリッ
プフロップ回路１００３とによって構成される。フリッ
プフロップ回路１００３はクロック入力端ＣＫとデータ
入力端Ｄと出力端Ｑと反転出力端／Ｑと制御端とを有す
る。クロック入力端ＣＫはインバータ回路１００３の出
力ノードに接続され、書込信号／ＷＤを受ける。データ
入力端Ｄと反転出力端／Ｑとは接続される。出力端Ｑか
ら書込信号／ＷＤと同期した信号が書込データ生成回路
３９に出力される。反転出力端／Ｑから書込信号／ＷＤ
と同期しかつ反転した信号が書込データ生成回路３９に
出力される。
込信号／ＷＤを受け、書込信号／ＷＤと同期した信号お
よび同期しかつ反転した信号を書込データ生成回路３９
に出力する書込信号用入力バッファ回路である。入力バ
ッファ回路４１は、図７に示すように縦続された２段の
インバータ回路１００１、１００２とＴタイプのフリッ
プフロップ回路１００３とによって構成される。フリッ
プフロップ回路１００３はクロック入力端ＣＫとデータ
入力端Ｄと出力端Ｑと反転出力端／Ｑと制御端とを有す
る。クロック入力端ＣＫはインバータ回路１００３の出
力ノードに接続され、書込信号／ＷＤを受ける。データ
入力端Ｄと反転出力端／Ｑとは接続される。出力端Ｑか
ら書込信号／ＷＤと同期した信号が書込データ生成回路
３９に出力される。反転出力端／Ｑから書込信号／ＷＤ
と同期しかつ反転した信号が書込データ生成回路３９に
出力される。
【００９５】制御端には、電源電位検知回路２７からの
電源電位検知信号が入力される。電源電位検知信号が
“電源電位Ｖccが所定電位以上”を意味しているとフリ
ップフロップ回路１００３は通常動作をする。電源電位
検知信号が“電源電位Ｖccが所定電位未満”を意味して
いるとフリップフロップ回路１００３は初期状態にさ
れ、この例ではクロック入力端ＣＫに入力される書込信
号／ＷＤにかかわらず、出力端Ｑは“Ｌ”レベル、反転
出力端／Ｑは“Ｈ”レベルが出力される。
電源電位検知信号が入力される。電源電位検知信号が
“電源電位Ｖccが所定電位以上”を意味しているとフリ
ップフロップ回路１００３は通常動作をする。電源電位
検知信号が“電源電位Ｖccが所定電位未満”を意味して
いるとフリップフロップ回路１００３は初期状態にさ
れ、この例ではクロック入力端ＣＫに入力される書込信
号／ＷＤにかかわらず、出力端Ｑは“Ｌ”レベル、反転
出力端／Ｑは“Ｈ”レベルが出力される。
【００９６】次に、このように構成されたリード・ライ
ト用半導体集積回路装置の動作について説明する。第１
および第２の高容量用磁気ヘッドに対する書き込みおよ
び読み出しは高容量用記録媒体の表面または裏面に対す
る違いだけであり、実質的に同じであるので、第１の高
容量用磁気ヘッドについて以下述べる。また、第１およ
び第２の下位用磁気ヘッドに対する書き込みおよび読み
出しは下位用記録媒体の表面または裏面に対する違いだ
けであり、実質的に同じであるので、第１の下位用磁気
ヘッドについて以下述べる。
ト用半導体集積回路装置の動作について説明する。第１
および第２の高容量用磁気ヘッドに対する書き込みおよ
び読み出しは高容量用記録媒体の表面または裏面に対す
る違いだけであり、実質的に同じであるので、第１の高
容量用磁気ヘッドについて以下述べる。また、第１およ
び第２の下位用磁気ヘッドに対する書き込みおよび読み
出しは下位用記録媒体の表面または裏面に対する違いだ
けであり、実質的に同じであるので、第１の下位用磁気
ヘッドについて以下述べる。
【００９７】まず、第１の高容量用磁気ヘッドにより高
容量用記録媒体の表面に記録されたデータを読み出す場
合について説明する。この時、この半導体集積回路装置
１００に入力される各信号は以下のようになっている。
チップセレクト信号入力端子２８に入力されるチップセ
レクト信号／ＣＳはチップを選択していることを意味す
る、この例では“Ｌ”レベルの信号である。リード・ラ
イト信号入力端子２２に入力されるリード・ライト信号
Ｒ／Ｗは読み出しを意味する、この例においては“Ｈ”
レベルの信号である。ヘッドセレクト信号入力端子２
３、２４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ
１は第１の高容量用磁気ヘッドの選択を意味する、この
例においてはＨＳ０が“Ｌ”レベル、ＨＳ１が“Ｌ”レ
ベルの信号である。ゲイン切換信号入力端子３８に入力
されるゲイン切換信号／ＨＧは高容量用リードアンプの
選択を意味する、この例においては“Ｈ”レベルの信号
である。
容量用記録媒体の表面に記録されたデータを読み出す場
合について説明する。この時、この半導体集積回路装置
１００に入力される各信号は以下のようになっている。
チップセレクト信号入力端子２８に入力されるチップセ
レクト信号／ＣＳはチップを選択していることを意味す
る、この例では“Ｌ”レベルの信号である。リード・ラ
イト信号入力端子２２に入力されるリード・ライト信号
Ｒ／Ｗは読み出しを意味する、この例においては“Ｈ”
レベルの信号である。ヘッドセレクト信号入力端子２
３、２４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ
１は第１の高容量用磁気ヘッドの選択を意味する、この
例においてはＨＳ０が“Ｌ”レベル、ＨＳ１が“Ｌ”レ
ベルの信号である。ゲイン切換信号入力端子３８に入力
されるゲイン切換信号／ＨＧは高容量用リードアンプの
選択を意味する、この例においては“Ｈ”レベルの信号
である。
【００９８】上記した信号を受けた結果、各構成要素は
次のような動作、状態になる。書込電流供給回路２５
は、リード・ライト信号用入力バッファ回路３２を介し
て入力される“読み出し”を意味するリード・ライト信
号Ｒ／Ｗにより、高容量用ライトドライバ１４、１５お
よび下位用ライトドライバ１６、１７を非選択状態とす
る。つまり、図５に示した高容量用ライトドライバ１
４、１５の共通接続点４０５および図６に示した下位用
ライトドライバ１６、１７の共通接続点５０５を電気的
に浮いた状態とする。
次のような動作、状態になる。書込電流供給回路２５
は、リード・ライト信号用入力バッファ回路３２を介し
て入力される“読み出し”を意味するリード・ライト信
号Ｒ／Ｗにより、高容量用ライトドライバ１４、１５お
よび下位用ライトドライバ１６、１７を非選択状態とす
る。つまり、図５に示した高容量用ライトドライバ１
４、１５の共通接続点４０５および図６に示した下位用
ライトドライバ１６、１７の共通接続点５０５を電気的
に浮いた状態とする。
【００９９】また、書込データ生成回路３９は、リード
・ライト信号用入力バッファ回路３２を介して入力され
る“読み出し”を意味するリード・ライト信号Ｒ／Ｗに
より、内部書込信号int.ＷＤ０、int.／ＷＤ０、int.Ｗ
Ｄ１、int.／ＷＤ１、int.ＷＤ２、int.／ＷＤ２、int.
ＷＤ３、int.／ＷＤ３すべてを“書込データなし”を意
味する信号、この例においては“Ｌ”レベルの信号を、
高容量用ライトドライバ１４、１５および下位用ライト
ドライバ１６、１７に出力する。つまり、図５に示した
高容量用ライトドライバ１４、１５の入力ノード４０
１、４０２には“Ｌ”レベルの信号が入力されるため、
トランジスタ４０６〜４０９はすべて非導通状態にさ
れ、高容量用入出力端子対６、７と電源電位ノード１９
および共通接続点４０５との間を電気的に非接続状態と
する。また、図６に示した下位用ライトドライバ１６、
１７の入力ノード５０１、５０２には“Ｌ”レベルの信
号が入力されるため、トランジスタ５０６、５０７はす
べて非導通状態にされ、下位用入出力端子対８、９と共
通接続点５０５との間を電気的に非接続状態とする。
・ライト信号用入力バッファ回路３２を介して入力され
る“読み出し”を意味するリード・ライト信号Ｒ／Ｗに
より、内部書込信号int.ＷＤ０、int.／ＷＤ０、int.Ｗ
Ｄ１、int.／ＷＤ１、int.ＷＤ２、int.／ＷＤ２、int.
ＷＤ３、int.／ＷＤ３すべてを“書込データなし”を意
味する信号、この例においては“Ｌ”レベルの信号を、
高容量用ライトドライバ１４、１５および下位用ライト
ドライバ１６、１７に出力する。つまり、図５に示した
高容量用ライトドライバ１４、１５の入力ノード４０
１、４０２には“Ｌ”レベルの信号が入力されるため、
トランジスタ４０６〜４０９はすべて非導通状態にさ
れ、高容量用入出力端子対６、７と電源電位ノード１９
および共通接続点４０５との間を電気的に非接続状態と
する。また、図６に示した下位用ライトドライバ１６、
１７の入力ノード５０１、５０２には“Ｌ”レベルの信
号が入力されるため、トランジスタ５０６、５０７はす
べて非導通状態にされ、下位用入出力端子対８、９と共
通接続点５０５との間を電気的に非接続状態とする。
【０１００】ヘッド選択回路３４はヘッドセレクト信号
ＨＳ０、ＨＳ１を受けて第１の高容量用磁気ヘッドの選
択を意味する４ビットのヘッド選択デコード信号、この
例においては“Ｌ、Ｈ、Ｈ、Ｈ”を出力する。リードア
ンプ用選択回路３１は、“選択している”ことを意味す
るチップセレクト信号／ＣＳおよび“読み出し”を意味
するリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路
３４からのヘッド選択デコード信号に基づいて第１の高
容量用磁気ヘッドの選択を意味するヘッド指定信号ＳＬ
０〜ＳＬ３、この例においては、“Ｌ”レベルのヘッド
指定信号ＳＬ０と“Ｈ”レベルのヘッド指定信号ＳＬ１
〜ＳＬ３を出力する。
ＨＳ０、ＨＳ１を受けて第１の高容量用磁気ヘッドの選
択を意味する４ビットのヘッド選択デコード信号、この
例においては“Ｌ、Ｈ、Ｈ、Ｈ”を出力する。リードア
ンプ用選択回路３１は、“選択している”ことを意味す
るチップセレクト信号／ＣＳおよび“読み出し”を意味
するリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路
３４からのヘッド選択デコード信号に基づいて第１の高
容量用磁気ヘッドの選択を意味するヘッド指定信号ＳＬ
０〜ＳＬ３、この例においては、“Ｌ”レベルのヘッド
指定信号ＳＬ０と“Ｈ”レベルのヘッド指定信号ＳＬ１
〜ＳＬ３を出力する。
【０１０１】このリードアンプ用選択回路３１からの
“Ｌ”レベルのヘッド指定信号ＳＬ０を受けた第１の高
容量用リードアンプ１０は活性状態にされる。つまり、
図５に示した第１の高容量用リードアンプは、定電流源
２１４が共通電位点２０７から接地電位ノードに定電流
を引き抜く動作をし、第１の高容量用入出力端子対６に
接続された入力ノード対２０２、２０３の電位差に応じ
てトランジスタ２０６、２０７に電流が流れ、入力ノー
ド対の電位差に応じた電位を出力ノード対２０４、２０
５に出力する。
“Ｌ”レベルのヘッド指定信号ＳＬ０を受けた第１の高
容量用リードアンプ１０は活性状態にされる。つまり、
図５に示した第１の高容量用リードアンプは、定電流源
２１４が共通電位点２０７から接地電位ノードに定電流
を引き抜く動作をし、第１の高容量用入出力端子対６に
接続された入力ノード対２０２、２０３の電位差に応じ
てトランジスタ２０６、２０７に電流が流れ、入力ノー
ド対の電位差に応じた電位を出力ノード対２０４、２０
５に出力する。
【０１０２】リードアンプ用選択回路３１からの“Ｈ”
レベルのヘッド指定信号ＳＬ１〜ＳＬ３をそれぞれ受け
た第２の高容量用リードアンプ１１並びに第１および第
２の下位用リードアンプ１２、１３は非活性状態にされ
る。つまり、図３に示した第２の高容量用リードアンプ
１１は定電流源２１４が共通電位点２０７を電気的に浮
いた状態にし、第２の高容量用入出力端子対７に接続さ
れた入力ノード対２０２、２０３の電位差に係らずトラ
ンジスタ２０６、２０７に電流が流れず、出力ノード対
２０４、２０５の電位に内部電源電位ノード２０１に印
加される内部電圧Ｖcになる。また、図４に示した第１
および第２の下位用リードアンプ１２、１３は定電流源
３１９が共通電位点３０９を電気的に浮いた状態にに
し、第１、第２の下位用入出力端子対８、９に接続され
た入力ノード対３０２、３０３の電位差に係らずトラン
ジスタ３０８、３１１に電流が流れず、出力ノード対３
０４、３０５の電位は内部電源電位ノード３０１に印加
される内部電圧Ｖcになる。
レベルのヘッド指定信号ＳＬ１〜ＳＬ３をそれぞれ受け
た第２の高容量用リードアンプ１１並びに第１および第
２の下位用リードアンプ１２、１３は非活性状態にされ
る。つまり、図３に示した第２の高容量用リードアンプ
１１は定電流源２１４が共通電位点２０７を電気的に浮
いた状態にし、第２の高容量用入出力端子対７に接続さ
れた入力ノード対２０２、２０３の電位差に係らずトラ
ンジスタ２０６、２０７に電流が流れず、出力ノード対
２０４、２０５の電位に内部電源電位ノード２０１に印
加される内部電圧Ｖcになる。また、図４に示した第１
および第２の下位用リードアンプ１２、１３は定電流源
３１９が共通電位点３０９を電気的に浮いた状態にに
し、第１、第２の下位用入出力端子対８、９に接続され
た入力ノード対３０２、３０３の電位差に係らずトラン
ジスタ３０８、３１１に電流が流れず、出力ノード対３
０４、３０５の電位は内部電源電位ノード３０１に印加
される内部電圧Ｖcになる。
【０１０３】要するに、第１の高容量用リードアンプ１
０が活性状態とされ、第２の高容量用リードアンプ１
１、第１および第２の下位用リードアンプ１２、１３、
第１および第２のライトドライバ１４、１５、並びに第
１および第２の下位用ライトドライバが非活性状態とさ
れる。従って、高容量用記録媒体の表面に記録されたデ
ータを読み出すことによって、第１の高容量用磁気ヘッ
ドにおける高容量用書込読出コイル１の両端間に現れた
電位差は、第１の高容量用入出力端子対６に現れる。
０が活性状態とされ、第２の高容量用リードアンプ１
１、第１および第２の下位用リードアンプ１２、１３、
第１および第２のライトドライバ１４、１５、並びに第
１および第２の下位用ライトドライバが非活性状態とさ
れる。従って、高容量用記録媒体の表面に記録されたデ
ータを読み出すことによって、第１の高容量用磁気ヘッ
ドにおける高容量用書込読出コイル１の両端間に現れた
電位差は、第１の高容量用入出力端子対６に現れる。
【０１０４】この第１の高容量用入出力端子対６に現れ
た電位差は、第１の高容量用リードアンプ１０の入力ノ
ード対２０２、２０３に入力される。第１の高容量用リ
ードアンプ１０は入力ノード対２０２、２０３に現れた
電位差に基づいて出力ノード対２０４、２０５に出力電
圧（電位差）を出力する。この時、高容量用記録媒体に
記録されたデータは線密度が高く記録されているため、
第１の高容量用リードアンプ１０の入力ノード対２０
２、２０３に入力された電位差は小さく、ノイズの影響
を受け易い。しかし、第１の高容量用リードアンプ１０
を構成するトランジスタ２０６、２０８、２１０、２１
１はエミッタ面積をくし形形状にして小さくしてあるの
で、出力ノード対２０２、２０３に現れる出力は良好な
Ｓ／Ｎ比持つ。その結果、第１の高容量用リードアンプ
１０の出力ノード対２０４、２０５からの出力は、高容
量用書込読出コイル１の両端間に現れた電位差に基づい
て精度良く、忠実なものとなる。
た電位差は、第１の高容量用リードアンプ１０の入力ノ
ード対２０２、２０３に入力される。第１の高容量用リ
ードアンプ１０は入力ノード対２０２、２０３に現れた
電位差に基づいて出力ノード対２０４、２０５に出力電
圧（電位差）を出力する。この時、高容量用記録媒体に
記録されたデータは線密度が高く記録されているため、
第１の高容量用リードアンプ１０の入力ノード対２０
２、２０３に入力された電位差は小さく、ノイズの影響
を受け易い。しかし、第１の高容量用リードアンプ１０
を構成するトランジスタ２０６、２０８、２１０、２１
１はエミッタ面積をくし形形状にして小さくしてあるの
で、出力ノード対２０２、２０３に現れる出力は良好な
Ｓ／Ｎ比持つ。その結果、第１の高容量用リードアンプ
１０の出力ノード対２０４、２０５からの出力は、高容
量用書込読出コイル１の両端間に現れた電位差に基づい
て精度良く、忠実なものとなる。
【０１０５】第１の高容量用リードアンプ１０の出力ノ
ード対２０４、２０５に現れた出力（電位差）は、増幅
回路３５の入力ノード対に入力される。“Ｈ”レベルの
ゲイン切換信号／ＨＧを受けた増幅回路３５は、第１の
高容量用リードアンプ１０からの出力を第２のゲインに
て増幅してデータ出力端子３６、３７に出力する。この
ようにして、高容量用記録媒体の表面に記録されたデー
タが第１の高容量用書込読出コイル１に読み出され、こ
の読み出されたデータが第１の高容量用リードアンプ１
０および増幅回路３５によって増幅され、データ出力端
子３６、３７に出力されることになる。
ード対２０４、２０５に現れた出力（電位差）は、増幅
回路３５の入力ノード対に入力される。“Ｈ”レベルの
ゲイン切換信号／ＨＧを受けた増幅回路３５は、第１の
高容量用リードアンプ１０からの出力を第２のゲインに
て増幅してデータ出力端子３６、３７に出力する。この
ようにして、高容量用記録媒体の表面に記録されたデー
タが第１の高容量用書込読出コイル１に読み出され、こ
の読み出されたデータが第１の高容量用リードアンプ１
０および増幅回路３５によって増幅され、データ出力端
子３６、３７に出力されることになる。
【０１０６】次に、第１の下位用磁気ヘッドにより下位
用記録媒体の表面に記録されたデータを読み出す場合に
ついて説明する。この時、この半導体集積回路装置１０
０に入力される各信号は以下のようになっている。チッ
プセレクト信号入力端子２８に入力されるチップセレク
ト信号／ＣＳはチップを選択していることを意味する、
この例では“Ｌ”レベルの信号である。リード・ライト
信号入力端子２２に入力されるリード・ライト信号Ｒ／
Ｗは読み出しを意味する、この例においては“Ｈ”レベ
ルの信号である。ヘッドセレクト信号入力端子２３、２
４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１は第
１の下位用磁気ヘッドの選択を意味する、この例におい
てはＨＳ０が“Ｈ”レベル、ＨＳ１が“Ｌ”レベルの信
号である。ゲイン切換信号入力端子３８に入力されるゲ
イン切換信号／ＨＧは下位用リードアンプの選択を意味
する、この例においては“Ｌ”レベルの信号である。
用記録媒体の表面に記録されたデータを読み出す場合に
ついて説明する。この時、この半導体集積回路装置１０
０に入力される各信号は以下のようになっている。チッ
プセレクト信号入力端子２８に入力されるチップセレク
ト信号／ＣＳはチップを選択していることを意味する、
この例では“Ｌ”レベルの信号である。リード・ライト
信号入力端子２２に入力されるリード・ライト信号Ｒ／
Ｗは読み出しを意味する、この例においては“Ｈ”レベ
ルの信号である。ヘッドセレクト信号入力端子２３、２
４に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１は第
１の下位用磁気ヘッドの選択を意味する、この例におい
てはＨＳ０が“Ｈ”レベル、ＨＳ１が“Ｌ”レベルの信
号である。ゲイン切換信号入力端子３８に入力されるゲ
イン切換信号／ＨＧは下位用リードアンプの選択を意味
する、この例においては“Ｌ”レベルの信号である。
【０１０７】上記した信号を受けた結果、各構成要素は
次のような動作、状態になる。書込電流供給回路２５
は、リード・ライト信号用入力バッファ回路３２を介し
て入力される“読み出し”を意味するリード・ライト信
号Ｒ／Ｗにより、高容量用ライトドライバ１４、１５お
よび下位用ライトドライバ１６、１７を非選択状態とす
る。また、書込データ生成回路３９は、リード・ライト
信号用入力バッファ回路３２を介して入力される“読み
出し”を意味するリード・ライト信号Ｒ／Ｗにより、内
部書込信号int.ＷＤ０、int.／ＷＤ０、int.ＷＤ１、in
t.／ＷＤ１、int.ＷＤ２、int.／ＷＤ２、int.ＷＤ３、
int.／ＷＤ３すべてを“書込データなし”を意味する信
号、この例においては“Ｌ”レベルの信号を、高容量用
ライトドライバ１４、１５および下位用ライトドライバ
１６、１７に出力する。
次のような動作、状態になる。書込電流供給回路２５
は、リード・ライト信号用入力バッファ回路３２を介し
て入力される“読み出し”を意味するリード・ライト信
号Ｒ／Ｗにより、高容量用ライトドライバ１４、１５お
よび下位用ライトドライバ１６、１７を非選択状態とす
る。また、書込データ生成回路３９は、リード・ライト
信号用入力バッファ回路３２を介して入力される“読み
出し”を意味するリード・ライト信号Ｒ／Ｗにより、内
部書込信号int.ＷＤ０、int.／ＷＤ０、int.ＷＤ１、in
t.／ＷＤ１、int.ＷＤ２、int.／ＷＤ２、int.ＷＤ３、
int.／ＷＤ３すべてを“書込データなし”を意味する信
号、この例においては“Ｌ”レベルの信号を、高容量用
ライトドライバ１４、１５および下位用ライトドライバ
１６、１７に出力する。
【０１０８】ヘッド選択回路３４はヘッドセレクト信号
ＨＳ０、ＨＳ１を受けて第１の下位用磁気ヘッドの選択
を意味する４ビットのヘッド選択デコード信号、この例
においては“Ｈ、Ｈ、Ｌ、Ｈ”を出力する。リードアン
プ用選択回路３１は、“選択している”ことを意味する
チップセレクト信号／ＣＳおよび“読み出し”を意味す
るリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路３
４からのヘッド選択デコード信号に基づいて第１の下位
用磁気ヘッドの選択を意味するヘッド指定信号ＳＬ０〜
ＳＬ３、この例においては、“Ｌ”レベルのヘッド指定
信号ＳＬ２と“Ｈ”レベルのヘッド指定信号ＳＬ０、Ｓ
Ｌ１、ＳＬ３を出力する。
ＨＳ０、ＨＳ１を受けて第１の下位用磁気ヘッドの選択
を意味する４ビットのヘッド選択デコード信号、この例
においては“Ｈ、Ｈ、Ｌ、Ｈ”を出力する。リードアン
プ用選択回路３１は、“選択している”ことを意味する
チップセレクト信号／ＣＳおよび“読み出し”を意味す
るリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路３
４からのヘッド選択デコード信号に基づいて第１の下位
用磁気ヘッドの選択を意味するヘッド指定信号ＳＬ０〜
ＳＬ３、この例においては、“Ｌ”レベルのヘッド指定
信号ＳＬ２と“Ｈ”レベルのヘッド指定信号ＳＬ０、Ｓ
Ｌ１、ＳＬ３を出力する。
【０１０９】このリードアンプ用選択回路３１からの
“Ｌ”レベルのヘッド指定信号ＳＬ２を受けた第１の下
位用リードアンプ１２は活性状態にされる。リードアン
プ用選択回路３１からの“Ｈ”レベルのヘッド指定信号
ＳＬ０、ＳＬ１、ＳＬ３をそれぞれ受けた第１および第
２の高容量用リードアンプ１０、１１並びに第２の下位
用リードアンプ１３は非活性状態にされる。
“Ｌ”レベルのヘッド指定信号ＳＬ２を受けた第１の下
位用リードアンプ１２は活性状態にされる。リードアン
プ用選択回路３１からの“Ｈ”レベルのヘッド指定信号
ＳＬ０、ＳＬ１、ＳＬ３をそれぞれ受けた第１および第
２の高容量用リードアンプ１０、１１並びに第２の下位
用リードアンプ１３は非活性状態にされる。
【０１１０】要するに、第１の下位用リードアンプ１２
が活性状態とされ、第１および第２の高容量用リードア
ンプ１０、１１、第２の下位用リードアンプ１３、第１
および第２のライトドライバ１４、１５、並びに第１お
よび第２の下位用ライトドライバが非活性状態とされ
る。従って、下位用記録媒体の表面に記録されたデータ
を読み出すことによって、第１の下位用磁気ヘッドにお
ける下位用書込読出コイル３の両端間に現れた電位差
は、第１の下位用入出力端子対８に現れる。この時、下
位用記録媒体に記録されるデータの線密度がそれ程高く
ない（高容量記録媒体に対して約１／５０）ため、下位
用書込読出コイル３の両端間に現れた電位差は割と大き
な値である。
が活性状態とされ、第１および第２の高容量用リードア
ンプ１０、１１、第２の下位用リードアンプ１３、第１
および第２のライトドライバ１４、１５、並びに第１お
よび第２の下位用ライトドライバが非活性状態とされ
る。従って、下位用記録媒体の表面に記録されたデータ
を読み出すことによって、第１の下位用磁気ヘッドにお
ける下位用書込読出コイル３の両端間に現れた電位差
は、第１の下位用入出力端子対８に現れる。この時、下
位用記録媒体に記録されるデータの線密度がそれ程高く
ない（高容量記録媒体に対して約１／５０）ため、下位
用書込読出コイル３の両端間に現れた電位差は割と大き
な値である。
【０１１１】この第１の下位用入出力端子対８に現れた
電位差は、第１の下位用リードアンプ１２の入力ノード
対３０２、３０３に入力される。第１の下位用リードア
ンプ１２は入力ノード対３０２、３０３に現れた電位差
に基づいて出力ノード対３０４、３０５に出力電圧（電
位差）を出力する。
電位差は、第１の下位用リードアンプ１２の入力ノード
対３０２、３０３に入力される。第１の下位用リードア
ンプ１２は入力ノード対３０２、３０３に現れた電位差
に基づいて出力ノード対３０４、３０５に出力電圧（電
位差）を出力する。
【０１１２】第１の下位用リードアンプ１２の出力ノー
ド対３０４、３０５に現れた出力（電位差）は、増幅回
路３５の入力ノード対に入力される。“Ｌ”レベルのゲ
イン切換信号／ＨＧを受けた増幅回路３５は、第１の下
位用リードアンプ１２からの出力を第１のゲインにて増
幅してデータ出力端子３６、３７に出力する。このよう
にして、下位用記録媒体の表面に記録されたデータが第
１の下位用書込読出コイル３に読み出され、この読み出
されたデータが第１の下位用リードアンプ１２および増
幅回路３５によって増幅され、データ出力端子３６、３
７に出力されることになる。
ド対３０４、３０５に現れた出力（電位差）は、増幅回
路３５の入力ノード対に入力される。“Ｌ”レベルのゲ
イン切換信号／ＨＧを受けた増幅回路３５は、第１の下
位用リードアンプ１２からの出力を第１のゲインにて増
幅してデータ出力端子３６、３７に出力する。このよう
にして、下位用記録媒体の表面に記録されたデータが第
１の下位用書込読出コイル３に読み出され、この読み出
されたデータが第１の下位用リードアンプ１２および増
幅回路３５によって増幅され、データ出力端子３６、３
７に出力されることになる。
【０１１３】次に、第１の高容量用磁気ヘッドにより高
容量用記録媒体の表面にデータを記録する（書き込む）
場合について説明する。この時、この半導体集積回路装
置１００に入力される各信号は以下のようになってい
る。チップセレクト信号入力端子２８に入力されるチッ
プセレクト信号／ＣＳはチップを選択していることを意
味する、この例では“Ｌ”レベルの信号である。リード
・ライト信号入力端子２２に入力されるリード・ライト
信号Ｒ／Ｗは書込みを意味する、この例においては
“Ｌ”レベルの信号である。ヘッドセレクト信号入力端
子２３、２４に入力されるヘッドセレクト信号ＨＳ０、
ＨＳ１は第１の高容量用磁気ヘッドの選択を意味する、
この例においてはＨＳ０が“Ｌ”レベル、ＨＳ１が
“Ｌ”レベルの信号である。書込電流制御信号入力端子
２６に入力される書込電流制御信号ＷＣは高容量用記憶
媒体に対して内周側の書き込み動作を行う時、一番低い
値、例えば１０ｍＡ程度の電流値を、高容量用記憶媒体
に対して外周側の書き込み動作を行う時、内周側の場合
より若干高い値、例えば１１〜１２ｍＡ程度の電流値を
指示する信号である
容量用記録媒体の表面にデータを記録する（書き込む）
場合について説明する。この時、この半導体集積回路装
置１００に入力される各信号は以下のようになってい
る。チップセレクト信号入力端子２８に入力されるチッ
プセレクト信号／ＣＳはチップを選択していることを意
味する、この例では“Ｌ”レベルの信号である。リード
・ライト信号入力端子２２に入力されるリード・ライト
信号Ｒ／Ｗは書込みを意味する、この例においては
“Ｌ”レベルの信号である。ヘッドセレクト信号入力端
子２３、２４に入力されるヘッドセレクト信号ＨＳ０、
ＨＳ１は第１の高容量用磁気ヘッドの選択を意味する、
この例においてはＨＳ０が“Ｌ”レベル、ＨＳ１が
“Ｌ”レベルの信号である。書込電流制御信号入力端子
２６に入力される書込電流制御信号ＷＣは高容量用記憶
媒体に対して内周側の書き込み動作を行う時、一番低い
値、例えば１０ｍＡ程度の電流値を、高容量用記憶媒体
に対して外周側の書き込み動作を行う時、内周側の場合
より若干高い値、例えば１１〜１２ｍＡ程度の電流値を
指示する信号である
【０１１４】上記した信号を受けた結果、各構成要素は
次のような動作、状態になる。リードアンプ用選択回路
３１は、リード・ライト信号用入力バッファ回路３２を
介して入力される“書き込み”を意味するリード・ライ
ト信号Ｒ／Ｗを受け、ヘッド指定信号ＳＬ０〜ＳＬ３す
べてを“指定していないこと”を意味する信号、この例
においては“Ｈ”レベルの信号を、第１および第２の高
容量用リードアンプ１０、１１、並びに第１および第２
の下位用リードアンプ１２、１３に出力する。このこと
は、第１および第２の高容量用リードアンプ１０、１
１、第１および第２の下位用リードアンプ１２、１３を
非選択状態としたことを意味する。図３に示した高容量
用リードアンプ１０、１１の共通接続点２０７および図
４に示した下位用リードアンプ１２、１３の共通接続点
３０９を電気的に浮いた状態とする。その結果、図３に
示した高容量用リードアンプ１０、１１の出力ノード対
２０４、２０５に現れる電位は、入力ノード対２０２、
２０３に現れる電位にかかわらず内部電源電位ノード２
０１に印加される内部電圧Ｖcになる。また、図４に示
した下位用リードアンプ１２、１３の出力ノード対３０
４、３０５に現れる電位は、入力ノード対３０２、３０
３に現れる電位にかかわらず内部電源電位ノード３０１
に印加される内部電圧Ｖcになる。
次のような動作、状態になる。リードアンプ用選択回路
３１は、リード・ライト信号用入力バッファ回路３２を
介して入力される“書き込み”を意味するリード・ライ
ト信号Ｒ／Ｗを受け、ヘッド指定信号ＳＬ０〜ＳＬ３す
べてを“指定していないこと”を意味する信号、この例
においては“Ｈ”レベルの信号を、第１および第２の高
容量用リードアンプ１０、１１、並びに第１および第２
の下位用リードアンプ１２、１３に出力する。このこと
は、第１および第２の高容量用リードアンプ１０、１
１、第１および第２の下位用リードアンプ１２、１３を
非選択状態としたことを意味する。図３に示した高容量
用リードアンプ１０、１１の共通接続点２０７および図
４に示した下位用リードアンプ１２、１３の共通接続点
３０９を電気的に浮いた状態とする。その結果、図３に
示した高容量用リードアンプ１０、１１の出力ノード対
２０４、２０５に現れる電位は、入力ノード対２０２、
２０３に現れる電位にかかわらず内部電源電位ノード２
０１に印加される内部電圧Ｖcになる。また、図４に示
した下位用リードアンプ１２、１３の出力ノード対３０
４、３０５に現れる電位は、入力ノード対３０２、３０
３に現れる電位にかかわらず内部電源電位ノード３０１
に印加される内部電圧Ｖcになる。
【０１１５】書込電流供給回路２５は、リード・ライト
信号用入力バッファ回路３２を介して入力される“書き
込み”を意味するリード・ライト信号Ｒ／Ｗを受け、高
容量用ライトドライバ１４、１５および下位用ライトド
ライバ１６、１７を活性状態とする。つまり、書込電流
供給回路２５は、図５に示した高容量用ライトドライバ
１４の共通接続点４０５から書込電流制御信号ＷＣにて
指定された電流値（例えば、内周側の書き込み動作を行
う時１０ｍＡ程度、外周側の書き込み動作を行う時１１
〜１２ｍＡ程度）の電流を引き抜くようにする。この
時、図５に示した第２の高容量用ライトドライバ１５の
共通接続点４０５および図６に示した第１および第２の
下位用ライトドライバ１６、１７の共通接続点５０５か
らも、書込電流供給回路２５は書込電流制御信号ＷＣに
て指定された電流値の電流を引き抜くように動作する。
信号用入力バッファ回路３２を介して入力される“書き
込み”を意味するリード・ライト信号Ｒ／Ｗを受け、高
容量用ライトドライバ１４、１５および下位用ライトド
ライバ１６、１７を活性状態とする。つまり、書込電流
供給回路２５は、図５に示した高容量用ライトドライバ
１４の共通接続点４０５から書込電流制御信号ＷＣにて
指定された電流値（例えば、内周側の書き込み動作を行
う時１０ｍＡ程度、外周側の書き込み動作を行う時１１
〜１２ｍＡ程度）の電流を引き抜くようにする。この
時、図５に示した第２の高容量用ライトドライバ１５の
共通接続点４０５および図６に示した第１および第２の
下位用ライトドライバ１６、１７の共通接続点５０５か
らも、書込電流供給回路２５は書込電流制御信号ＷＣに
て指定された電流値の電流を引き抜くように動作する。
【０１１６】ヘッド選択回路３４はヘッドセレクト信号
ＨＳ０、ＨＳ１を受けて第１の高容量用磁気ヘッドの選
択を意味する４ビットのヘッド選択デコード信号、この
例においては“Ｌ、Ｈ、Ｈ、Ｈ”を出力する。また、書
込データ生成回路３９は、リード・ライト信号用入力バ
ッファ回路３２を介して入力される“書き込み”を意味
するリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路
３４からのヘッド選択デコード信号に基づいて内部書込
信号int.ＷＤ０、int.／ＷＤ０を書込信号用入力バッフ
ァ回路４１を介して入力されたデータ入力端子４０から
の書込信号／ＷＤに応じた信号、つまり一方が“Ｈ”レ
ベル、他方が“Ｌ”レベルの信号として第１の高容量用
ライトドライバ１４に出力するとともに、内部書込信号
int.ＷＤ１、int.／ＷＤ１、int.ＷＤ２、int.／ＷＤ
２、int.ＷＤ３、int.／ＷＤ３を“書込データなし”を
意味する信号、この例においては“Ｌ”レベルの信号
を、第２の高容量用ライトドライバ１５および下位用ラ
イトドライバ１６、１７に出力する。
ＨＳ０、ＨＳ１を受けて第１の高容量用磁気ヘッドの選
択を意味する４ビットのヘッド選択デコード信号、この
例においては“Ｌ、Ｈ、Ｈ、Ｈ”を出力する。また、書
込データ生成回路３９は、リード・ライト信号用入力バ
ッファ回路３２を介して入力される“書き込み”を意味
するリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路
３４からのヘッド選択デコード信号に基づいて内部書込
信号int.ＷＤ０、int.／ＷＤ０を書込信号用入力バッフ
ァ回路４１を介して入力されたデータ入力端子４０から
の書込信号／ＷＤに応じた信号、つまり一方が“Ｈ”レ
ベル、他方が“Ｌ”レベルの信号として第１の高容量用
ライトドライバ１４に出力するとともに、内部書込信号
int.ＷＤ１、int.／ＷＤ１、int.ＷＤ２、int.／ＷＤ
２、int.ＷＤ３、int.／ＷＤ３を“書込データなし”を
意味する信号、この例においては“Ｌ”レベルの信号
を、第２の高容量用ライトドライバ１５および下位用ラ
イトドライバ１６、１７に出力する。
【０１１７】この書込データ生成回路３９からの書込信
号／ＷＤに基づいた内部書込信号int.ＷＤ０、int.／Ｗ
Ｄ０を受けた第１の高容量用ライトドライバ１４は、書
込信号／ＷＤに基づき、書込電流を第１の高容量用書込
読出コイル１に流させる。つまり、図５に示した第１の
高容量用ライトドライバ１４の入力ノード４０１、４０
２は内部書込信号int.ＷＤ０、int.／ＷＤ０に基づき一
方が“Ｈ”レベル、他方が“Ｌ”レベルにされる。入力
ノード４０１にゲート電極が接続されるトランジスタ４
０６、４０９が導通状態または非導通状態の一方の状態
にされ、入力ノード４０２にゲート電極が接続されるト
ランジスタ４０７、４０８が導通状態または非導通状態
の他方の状態にされる。
号／ＷＤに基づいた内部書込信号int.ＷＤ０、int.／Ｗ
Ｄ０を受けた第１の高容量用ライトドライバ１４は、書
込信号／ＷＤに基づき、書込電流を第１の高容量用書込
読出コイル１に流させる。つまり、図５に示した第１の
高容量用ライトドライバ１４の入力ノード４０１、４０
２は内部書込信号int.ＷＤ０、int.／ＷＤ０に基づき一
方が“Ｈ”レベル、他方が“Ｌ”レベルにされる。入力
ノード４０１にゲート電極が接続されるトランジスタ４
０６、４０９が導通状態または非導通状態の一方の状態
にされ、入力ノード４０２にゲート電極が接続されるト
ランジスタ４０７、４０８が導通状態または非導通状態
の他方の状態にされる。
【０１１８】その結果、電源電位ノード１９からトラン
ジスタ４０９−出力ノード４０４−第１の高容量用入出
力端子６Ｙ−第１の高容量用書込読出コイル１−第１の
高容量用入出力端子６Ｘ−出力ノード４０３−トランジ
スタ４０６−共通接続点４０５を介して、もしくはトラ
ンジスタ４０８−出力ノード４０３−第１の高容量用入
出力端子６Ｘ−第１の高容量用書込読出コイル１−第１
の高容量用入出力端子６Ｙ−出力ノード４０４−トラン
ジスタ４０７−共通接続点４０５を介して書込電流供給
回路２５が書込電流制御信号ＷＣにて指定された電流値
の電流を引き抜く。このようにして第１の高容量用書込
読出コイル１に電流が流されることによって、高容量用
記録媒体には書込信号／ＷＤに基づいたデータが記録さ
れることになる。
ジスタ４０９−出力ノード４０４−第１の高容量用入出
力端子６Ｙ−第１の高容量用書込読出コイル１−第１の
高容量用入出力端子６Ｘ−出力ノード４０３−トランジ
スタ４０６−共通接続点４０５を介して、もしくはトラ
ンジスタ４０８−出力ノード４０３−第１の高容量用入
出力端子６Ｘ−第１の高容量用書込読出コイル１−第１
の高容量用入出力端子６Ｙ−出力ノード４０４−トラン
ジスタ４０７−共通接続点４０５を介して書込電流供給
回路２５が書込電流制御信号ＷＣにて指定された電流値
の電流を引き抜く。このようにして第１の高容量用書込
読出コイル１に電流が流されることによって、高容量用
記録媒体には書込信号／ＷＤに基づいたデータが記録さ
れることになる。
【０１１９】一方、図５に示した第２の高容量用ライト
ドライバ１５の入力ノード４０１、４０２には“Ｌ”レ
ベルの信号が入力されるため、トランジスタ４０６〜４
０９はすべて非導通状態にされ、高容量用入出力端子対
７と電源電位ノード１９および共通接続点４０５との間
を電気的に非接続状態とする。また、図６に示した下位
用ライトドライバ１６、１７の入力ノード５０１、５０
２には“Ｌ”レベルの信号が入力されるため、トランジ
スタ５０６、５０７はすべて非導通状態にされ、下位用
入出力端子対８、９と共通接続点５０５との間を電気的
に非接続状態とする。従って、第２の高容量用書込読出
コイル２、第１および第２の下位用書込読出コイル３、
４には電流が全く流れない。
ドライバ１５の入力ノード４０１、４０２には“Ｌ”レ
ベルの信号が入力されるため、トランジスタ４０６〜４
０９はすべて非導通状態にされ、高容量用入出力端子対
７と電源電位ノード１９および共通接続点４０５との間
を電気的に非接続状態とする。また、図６に示した下位
用ライトドライバ１６、１７の入力ノード５０１、５０
２には“Ｌ”レベルの信号が入力されるため、トランジ
スタ５０６、５０７はすべて非導通状態にされ、下位用
入出力端子対８、９と共通接続点５０５との間を電気的
に非接続状態とする。従って、第２の高容量用書込読出
コイル２、第１および第２の下位用書込読出コイル３、
４には電流が全く流れない。
【０１２０】上記に示したように、第１の高容量用書込
読出コイル１に書込信号／ＷＤに基づいて電流を流させ
た場合、第１の高容量用入出力端子６Ｘ、６Ｙには図８
の（ｄ）（ｅ）に示すような端子電圧が現れるものの、
第１の高容量用書込読出コイル１に流れる電流が低い、
例えば１０〜１２ｍＡであるため、内部書込信号int.Ｗ
Ｄおよび内部書込信号int.／ＷＤのレベル変化時におけ
る第１の高容量入出力端子６Ｘ、６Ｙ間に現れる瞬間的
な差電圧Ｖｄは小さい。従って、第１の高容量入出力端
子対６に入力ノード対２０２、２０３が接続される第１
の高容量用リードアンプ１０の入力用トランジスタ２０
６、２１０のベース・エミッタ間には第１の高容量入出
力端子６Ｘ、６Ｙ間に現れる差電圧が逆電圧として加わ
るものの、入力用トランジスタ２０６、２１０の耐圧を
越えることはなく、入力用トランジスタ２０６、２１０
は破壊されることはない。なお、図８において、Ｖｂは
第１の高容量用書込読出コイル１による電圧降下分、Ｖ
ｃｃは電源電位ノードに印加される電源電圧を示す。
読出コイル１に書込信号／ＷＤに基づいて電流を流させ
た場合、第１の高容量用入出力端子６Ｘ、６Ｙには図８
の（ｄ）（ｅ）に示すような端子電圧が現れるものの、
第１の高容量用書込読出コイル１に流れる電流が低い、
例えば１０〜１２ｍＡであるため、内部書込信号int.Ｗ
Ｄおよび内部書込信号int.／ＷＤのレベル変化時におけ
る第１の高容量入出力端子６Ｘ、６Ｙ間に現れる瞬間的
な差電圧Ｖｄは小さい。従って、第１の高容量入出力端
子対６に入力ノード対２０２、２０３が接続される第１
の高容量用リードアンプ１０の入力用トランジスタ２０
６、２１０のベース・エミッタ間には第１の高容量入出
力端子６Ｘ、６Ｙ間に現れる差電圧が逆電圧として加わ
るものの、入力用トランジスタ２０６、２１０の耐圧を
越えることはなく、入力用トランジスタ２０６、２１０
は破壊されることはない。なお、図８において、Ｖｂは
第１の高容量用書込読出コイル１による電圧降下分、Ｖ
ｃｃは電源電位ノードに印加される電源電圧を示す。
【０１２１】要するに、第１の高容量用ライトドライバ
１４が活性状態とされ、第２の高容量用ライトドライバ
１５、第１および第２の下位用ライトドライバ１６、１
７、第１および第２の高容量用リードアンプ１０、１
１、並びに第１および第２の下位用リードアンプ１２、
１３が非活性状態とされる。従って、データ入力端子４
０に入力される書込信号／ＷＤは、書込データ生成回路
３９にて書込信号／ＷＤに基づいた内部書込信号int.Ｗ
Ｄ０、int.／ＷＤ０に変換されて第１の高容量用ライト
ドライバ１４に入力される。内部書込信号int.ＷＤ０、
int.／ＷＤ０が入力された第１の高容量用ライトドライ
バ１４は、第１の高容量用磁気ヘッドにおける高容量用
書込読出コイル１に内部書込信号int.ＷＤ０、int.／Ｗ
Ｄ０に基づいて電流を流し、高容量用記録媒体の表面に
書込信号／ＷＤに基づいたデータを記録する。
１４が活性状態とされ、第２の高容量用ライトドライバ
１５、第１および第２の下位用ライトドライバ１６、１
７、第１および第２の高容量用リードアンプ１０、１
１、並びに第１および第２の下位用リードアンプ１２、
１３が非活性状態とされる。従って、データ入力端子４
０に入力される書込信号／ＷＤは、書込データ生成回路
３９にて書込信号／ＷＤに基づいた内部書込信号int.Ｗ
Ｄ０、int.／ＷＤ０に変換されて第１の高容量用ライト
ドライバ１４に入力される。内部書込信号int.ＷＤ０、
int.／ＷＤ０が入力された第１の高容量用ライトドライ
バ１４は、第１の高容量用磁気ヘッドにおける高容量用
書込読出コイル１に内部書込信号int.ＷＤ０、int.／Ｗ
Ｄ０に基づいて電流を流し、高容量用記録媒体の表面に
書込信号／ＷＤに基づいたデータを記録する。
【０１２２】この時、高容量用書込読出コイル１に電流
が流れたことにより、第１の高容量用入出力端子６Ｘ、
６Ｙ間に差電圧が現れるものの、小さい。従って、第１
の高容量用入出力端子６Ｘ、６Ｙ間に現れる差電圧が第
１の高容量用入出力端子６Ｘ、６Ｙに入力ノード対が接
続される第１の高容量用リードアンプ１０に対して影響
を及ぼすことがない。
が流れたことにより、第１の高容量用入出力端子６Ｘ、
６Ｙ間に差電圧が現れるものの、小さい。従って、第１
の高容量用入出力端子６Ｘ、６Ｙ間に現れる差電圧が第
１の高容量用入出力端子６Ｘ、６Ｙに入力ノード対が接
続される第１の高容量用リードアンプ１０に対して影響
を及ぼすことがない。
【０１２３】次に、第１の下位磁気ヘッドにより下位用
記録媒体の表面にデータを記録する（書き込む）場合に
ついて説明する。この時、この半導体集積回路装置１０
０に入力される各信号は以下のようになっている。チッ
プセレクト信号入力端子２８に入力されるチップセレク
ト信号／ＣＳはチップを選択していることを意味する、
この例では“Ｌ”レベルの信号である。リード・ライト
信号入力端子２２に入力されるリード・ライト信号Ｒ／
Ｗは書込みを意味する、この例においては“Ｌ”レベル
の信号である。ヘッドセレクト信号入力端子２３、２４
に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１は第１
の下位用磁気ヘッドの選択を意味する、この例において
はＨＳ０が“Ｈ”レベル、ＨＳ１が“Ｌ”レベルの信号
である。書込電流制御信号入力端子２６に入力される書
込電流制御信号ＷＣは、一番高い値（高容量記録媒体の
場合の５〜６倍程度の値）、例えば、６０ｍＡ程度を指
示する信号である。
記録媒体の表面にデータを記録する（書き込む）場合に
ついて説明する。この時、この半導体集積回路装置１０
０に入力される各信号は以下のようになっている。チッ
プセレクト信号入力端子２８に入力されるチップセレク
ト信号／ＣＳはチップを選択していることを意味する、
この例では“Ｌ”レベルの信号である。リード・ライト
信号入力端子２２に入力されるリード・ライト信号Ｒ／
Ｗは書込みを意味する、この例においては“Ｌ”レベル
の信号である。ヘッドセレクト信号入力端子２３、２４
に入力されるヘッドセレクト信号ＨＳ０、ＨＳ１は第１
の下位用磁気ヘッドの選択を意味する、この例において
はＨＳ０が“Ｈ”レベル、ＨＳ１が“Ｌ”レベルの信号
である。書込電流制御信号入力端子２６に入力される書
込電流制御信号ＷＣは、一番高い値（高容量記録媒体の
場合の５〜６倍程度の値）、例えば、６０ｍＡ程度を指
示する信号である。
【０１２４】上記した信号を受けた結果、各構成要素は
次のような動作、状態になる。リードアンプ用選択回路
３１は、リード・ライト信号用入力バッファ回路３２を
介して入力される“書き込み”を意味するリード・ライ
ト信号Ｒ／Ｗを受け、ヘッド指定信号ＳＬ０〜ＳＬ３す
べてを“指定していないこと”を意味する信号、この例
においては“Ｈ”レベルの信号を、第１および第２の高
容量用リードアンプ１０、１１、並びに第１および第２
の下位用リードアンプ１２、１３に出力する。このこと
は、第１および第２の高容量用リードアンプ１０、１
１、第１および第２の下位用リードアンプ１２、１３を
非選択状態としたことを意味する。
次のような動作、状態になる。リードアンプ用選択回路
３１は、リード・ライト信号用入力バッファ回路３２を
介して入力される“書き込み”を意味するリード・ライ
ト信号Ｒ／Ｗを受け、ヘッド指定信号ＳＬ０〜ＳＬ３す
べてを“指定していないこと”を意味する信号、この例
においては“Ｈ”レベルの信号を、第１および第２の高
容量用リードアンプ１０、１１、並びに第１および第２
の下位用リードアンプ１２、１３に出力する。このこと
は、第１および第２の高容量用リードアンプ１０、１
１、第１および第２の下位用リードアンプ１２、１３を
非選択状態としたことを意味する。
【０１２５】書込電流供給回路２５は、リード・ライト
信号用入力バッファ回路３２を介して入力される“書き
込み”を意味するリード・ライト信号Ｒ／Ｗを受け、高
容量用ライトドライバ１４、１５および下位用ライトド
ライバ１６、１７を活性状態とする。つまり、書込電流
供給回路２５は、図６に示した第１の下位用ライトドラ
イバ１６の共通接続点５０５から書込電流制御信号ＷＣ
にて指定された電流値（例えば、６０ｍＡ程度）の電流
を引き抜くようにする。この時、図５に示した第１およ
び第２の高容量用ライトドライバ１４、１５の共通接続
点４０５および図６に示した第２の下位用ライトドライ
バ１７の共通接続点５０５からも、書込電流供給回路２
５は書込電流制御信号ＷＣにて指定された電流値の電流
を引き抜くように動作する。
信号用入力バッファ回路３２を介して入力される“書き
込み”を意味するリード・ライト信号Ｒ／Ｗを受け、高
容量用ライトドライバ１４、１５および下位用ライトド
ライバ１６、１７を活性状態とする。つまり、書込電流
供給回路２５は、図６に示した第１の下位用ライトドラ
イバ１６の共通接続点５０５から書込電流制御信号ＷＣ
にて指定された電流値（例えば、６０ｍＡ程度）の電流
を引き抜くようにする。この時、図５に示した第１およ
び第２の高容量用ライトドライバ１４、１５の共通接続
点４０５および図６に示した第２の下位用ライトドライ
バ１７の共通接続点５０５からも、書込電流供給回路２
５は書込電流制御信号ＷＣにて指定された電流値の電流
を引き抜くように動作する。
【０１２６】ヘッド選択回路３４はヘッドセレクト信号
ＨＳ０、ＨＳ１を受けて第１の下位用磁気ヘッドの選択
を意味する４ビットのヘッド選択デコード信号、この例
においては“Ｈ、Ｈ、Ｌ、Ｈ”を出力する。また、書込
データ生成回路３９は、リード・ライト信号用入力バッ
ファ回路３２を介して入力される“書き込み”を意味す
るリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路３
４からのヘッド選択デコード信号に基づいて内部書込信
号int.ＷＤ２、int.／ＷＤ２を書込信号用入力バッファ
回路４１を介して入力されたデータ入力端子４０からの
書込信号／ＷＤに応じた信号、つまり一方が“Ｈ”レベ
ル、他方が“Ｌ”レベルの信号として第１の下位用ライ
トドライバ１６に出力するとともに、内部書込信号int.
ＷＤ０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、in
t.ＷＤ３、int.／ＷＤ３を“書込データなし”を意味す
る信号、この例においては“Ｌ”レベルの信号を、第１
および第２の高容量用ライトドライバ１４、１５および
第２の下位用ライトドライバ１７に出力する。
ＨＳ０、ＨＳ１を受けて第１の下位用磁気ヘッドの選択
を意味する４ビットのヘッド選択デコード信号、この例
においては“Ｈ、Ｈ、Ｌ、Ｈ”を出力する。また、書込
データ生成回路３９は、リード・ライト信号用入力バッ
ファ回路３２を介して入力される“書き込み”を意味す
るリード・ライト信号Ｒ／Ｗを受け、ヘッド選択回路３
４からのヘッド選択デコード信号に基づいて内部書込信
号int.ＷＤ２、int.／ＷＤ２を書込信号用入力バッファ
回路４１を介して入力されたデータ入力端子４０からの
書込信号／ＷＤに応じた信号、つまり一方が“Ｈ”レベ
ル、他方が“Ｌ”レベルの信号として第１の下位用ライ
トドライバ１６に出力するとともに、内部書込信号int.
ＷＤ０、int.／ＷＤ０、int.ＷＤ１、int.／ＷＤ１、in
t.ＷＤ３、int.／ＷＤ３を“書込データなし”を意味す
る信号、この例においては“Ｌ”レベルの信号を、第１
および第２の高容量用ライトドライバ１４、１５および
第２の下位用ライトドライバ１７に出力する。
【０１２７】この書込データ生成回路３９からの書込信
号／ＷＤに基づいた内部書込信号int.ＷＤ２、int.／Ｗ
Ｄ２を受けた第１の下位用ライトドライバ１６は、書込
信号／ＷＤに基づき、書込電流を第１の下位用書込読出
コイル３に流させる。つまり、図６に示した第１の下位
用ライトドライバ１６の入力ノード５０１、５０２は内
部書込信号int.ＷＤ２、int.／ＷＤ２に基づき一方が
“Ｈ”レベル、他方が“Ｌ”レベルにされる。入力ノー
ド５０１にゲート電極が接続されるトランジスタ５０３
が導通状態または非導通状態の一方の状態にされ、入力
ノード５０２にゲート電極が接続されるトランジスタ５
０７が導通状態または非導通状態の他方の状態にされ
る。
号／ＷＤに基づいた内部書込信号int.ＷＤ２、int.／Ｗ
Ｄ２を受けた第１の下位用ライトドライバ１６は、書込
信号／ＷＤに基づき、書込電流を第１の下位用書込読出
コイル３に流させる。つまり、図６に示した第１の下位
用ライトドライバ１６の入力ノード５０１、５０２は内
部書込信号int.ＷＤ２、int.／ＷＤ２に基づき一方が
“Ｈ”レベル、他方が“Ｌ”レベルにされる。入力ノー
ド５０１にゲート電極が接続されるトランジスタ５０３
が導通状態または非導通状態の一方の状態にされ、入力
ノード５０２にゲート電極が接続されるトランジスタ５
０７が導通状態または非導通状態の他方の状態にされ
る。
【０１２８】その結果、第１の下位用書込読出コイル３
のセンタータップＣＴから第１の下位用入出力端子８
Ｘ、出力ノード５０３、トランジスタ５０６、および共
通接続点１３４を介して、もしくは第１の下位用入出力
端子８Ｙ、出力ノード５０４、トランジスタ５０７、お
よび共通接続点１３４を介して書込電流供給回路２５が
書込電流制御信号ＷＣにて指定された電流値の電流を引
き抜く。このようにして第１の下位用書込読出コイル３
に電流が流されることによって、下位用記録媒体には書
込信号／ＷＤに基づいたデータが記録されることにな
る。
のセンタータップＣＴから第１の下位用入出力端子８
Ｘ、出力ノード５０３、トランジスタ５０６、および共
通接続点１３４を介して、もしくは第１の下位用入出力
端子８Ｙ、出力ノード５０４、トランジスタ５０７、お
よび共通接続点１３４を介して書込電流供給回路２５が
書込電流制御信号ＷＣにて指定された電流値の電流を引
き抜く。このようにして第１の下位用書込読出コイル３
に電流が流されることによって、下位用記録媒体には書
込信号／ＷＤに基づいたデータが記録されることにな
る。
【０１２９】一方、図５に示した第１および第２の高容
量用ライトドライバ１４、１５の入力ノード４０１、４
０２には“Ｌ”レベルの信号が入力されるため、トラン
ジスタ４０６〜４０９はすべて非導通状態にされ、高容
量用入出力端子対６、７と電源電位ノード１９および共
通接続点４０５との間を電気的に非接続状態とする。ま
た、図６に示した第２の下位用ライトドライバ１７の入
力ノード５０１、５０２には“Ｌ”レベルの信号が入力
されるため、トランジスタ５０６、５０７はすべて非導
通状態にされ、第２の下位用入出力端子対９と共通接続
点５０５との間を電気的に非接続状態とする。従って、
第１および第２の高容量用書込読出コイル１、２、第２
の下位用書込読出コイル４には電流が全く流れない。
量用ライトドライバ１４、１５の入力ノード４０１、４
０２には“Ｌ”レベルの信号が入力されるため、トラン
ジスタ４０６〜４０９はすべて非導通状態にされ、高容
量用入出力端子対６、７と電源電位ノード１９および共
通接続点４０５との間を電気的に非接続状態とする。ま
た、図６に示した第２の下位用ライトドライバ１７の入
力ノード５０１、５０２には“Ｌ”レベルの信号が入力
されるため、トランジスタ５０６、５０７はすべて非導
通状態にされ、第２の下位用入出力端子対９と共通接続
点５０５との間を電気的に非接続状態とする。従って、
第１および第２の高容量用書込読出コイル１、２、第２
の下位用書込読出コイル４には電流が全く流れない。
【０１３０】上記に示したように、第１の下位用書込読
出コイル３に書込信号／ＷＤに基づいた電流が流れた場
合、第１の下位用入出力端子８Ｘ、８Ｙには上記従来の
技術にて説明したように図１６の（ｄ）（ｅ）に示すよ
うな端子電圧が現れる。この第１の下位用入出力端子８
Ｘ、８Ｙ間に現れる差電圧は、第１の下位用入出力端子
８Ｘ、８Ｙに接続される第１の下位用リードアンプ１２
の入力ノード対３０２、３０３にも現れる。従って、入
力ノード３０２と共通接続点３０９との間、もしくは入
力ノード３０３と共通接続点３０９との間に第１の下位
用入出力端子８Ｘ、８Ｙ間に現れる差電圧が逆電圧とし
て加わる。しかし、入力ノード３０２と入力用トランジ
スタ３０８のベース電極との間に耐圧向上用トランジス
タ３０６のベース・エミッタ間ＰＮ接合が介在するた
め、入力ノード３０２と共通接続点３０９との間の耐圧
が実質的に高くなっているため、トランジスタ３０６、
３０９が破壊されることはない。同様に、入力ノード３
０３と入力用トランジスタ３１０のベース電極との間に
耐圧向上用トランジスタ３１０のベース・エミッタ間Ｐ
Ｎ接合が介在するため、入力ノード３０３と共通接続点
３０９との間の耐圧が実質的に高くなっているため、ト
ランジスタ３１０、３１１が破壊されることはない。
出コイル３に書込信号／ＷＤに基づいた電流が流れた場
合、第１の下位用入出力端子８Ｘ、８Ｙには上記従来の
技術にて説明したように図１６の（ｄ）（ｅ）に示すよ
うな端子電圧が現れる。この第１の下位用入出力端子８
Ｘ、８Ｙ間に現れる差電圧は、第１の下位用入出力端子
８Ｘ、８Ｙに接続される第１の下位用リードアンプ１２
の入力ノード対３０２、３０３にも現れる。従って、入
力ノード３０２と共通接続点３０９との間、もしくは入
力ノード３０３と共通接続点３０９との間に第１の下位
用入出力端子８Ｘ、８Ｙ間に現れる差電圧が逆電圧とし
て加わる。しかし、入力ノード３０２と入力用トランジ
スタ３０８のベース電極との間に耐圧向上用トランジス
タ３０６のベース・エミッタ間ＰＮ接合が介在するた
め、入力ノード３０２と共通接続点３０９との間の耐圧
が実質的に高くなっているため、トランジスタ３０６、
３０９が破壊されることはない。同様に、入力ノード３
０３と入力用トランジスタ３１０のベース電極との間に
耐圧向上用トランジスタ３１０のベース・エミッタ間Ｐ
Ｎ接合が介在するため、入力ノード３０３と共通接続点
３０９との間の耐圧が実質的に高くなっているため、ト
ランジスタ３１０、３１１が破壊されることはない。
【０１３１】要するに、第１の下位用ライトドライバ１
６が活性状態とされ、第１および第２の高容量用ライト
ドライバ１４、１５、第２の下位用ライトドライバ１
７、第１および第２の高容量用リードアンプ１０、１
１、並びに第１および第２の下位用リードアンプ１２、
１３が非活性状態とされる。従って、データ入力端子４
０に入力される書込信号／ＷＤは、書込データ生成回路
３９にて書込信号／ＷＤに基づいた内部書込信号int.Ｗ
Ｄ２、int.／ＷＤ２に変換されて第１の下位用ライトド
ライバ１６に入力される。内部書込信号int.ＷＤ２、in
t.／ＷＤ２が入力された第１の下位用ライトドライバ１
６は、第１の下位用磁気ヘッドにおける下位用書込読出
コイル３に内部書込信号int.ＷＤ２、int.／ＷＤ２に基
づいて電流を流し、下位用記録媒体の表面に書込信号／
ＷＤに基づいたデータを記録する。
６が活性状態とされ、第１および第２の高容量用ライト
ドライバ１４、１５、第２の下位用ライトドライバ１
７、第１および第２の高容量用リードアンプ１０、１
１、並びに第１および第２の下位用リードアンプ１２、
１３が非活性状態とされる。従って、データ入力端子４
０に入力される書込信号／ＷＤは、書込データ生成回路
３９にて書込信号／ＷＤに基づいた内部書込信号int.Ｗ
Ｄ２、int.／ＷＤ２に変換されて第１の下位用ライトド
ライバ１６に入力される。内部書込信号int.ＷＤ２、in
t.／ＷＤ２が入力された第１の下位用ライトドライバ１
６は、第１の下位用磁気ヘッドにおける下位用書込読出
コイル３に内部書込信号int.ＷＤ２、int.／ＷＤ２に基
づいて電流を流し、下位用記録媒体の表面に書込信号／
ＷＤに基づいたデータを記録する。
【０１３２】この時、下位用書込読出コイル３に電流が
流れたことにより、第１の下位用入出力端子８Ｘ、８Ｙ
間に差電圧が現れるものの、第１の下位用リードアンプ
１２の入力ノード３０２、３０３と入力用トランジスタ
３０８、３１１のベース電極との間に耐圧向上用トラン
ジスタ３１０のベース・エミッタ間ＰＮ接合を介在させ
ているため、第１の下位用入出力端子８Ｘ、８Ｙ間に現
れる差電圧が第１の下位用入出力端子８Ｘ、８Ｙに入力
ノード対が接続される第１の下位用リードアンプ１２の
入力用トランジスタ３０８、３１１を破壊することがな
い。
流れたことにより、第１の下位用入出力端子８Ｘ、８Ｙ
間に差電圧が現れるものの、第１の下位用リードアンプ
１２の入力ノード３０２、３０３と入力用トランジスタ
３０８、３１１のベース電極との間に耐圧向上用トラン
ジスタ３１０のベース・エミッタ間ＰＮ接合を介在させ
ているため、第１の下位用入出力端子８Ｘ、８Ｙ間に現
れる差電圧が第１の下位用入出力端子８Ｘ、８Ｙに入力
ノード対が接続される第１の下位用リードアンプ１２の
入力用トランジスタ３０８、３１１を破壊することがな
い。
【０１３３】このように構成された半導体集積回路装置
にあっては、次のような効果を有する。 （１） 高容量用リードアンプ１０、１１、下位用リー
ドアンプ１２、１３、高容量用ライトドライバ１４、１
５、および下位用ライトドライバを同一の半導体チップ
内に組み込める。 （２） 高容量用記録媒体に記録されたデータを高容量
用記憶ヘッドにて読み出す場合、リードアンプによるＳ
／Ｎが悪化しない。 （３） 下位用記録媒体にデータを書き込む際、下位用
磁気ヘッドにおける下位用書込読出コイル３、４が接続
される下位用入出力端子対８、９に接続され下位用リー
ドアンプ１３、１４の入力トランジスタ対３０８、３１
１が下位用入出力端子対８、９に現れる電位差によって
破壊されることはない。
にあっては、次のような効果を有する。 （１） 高容量用リードアンプ１０、１１、下位用リー
ドアンプ１２、１３、高容量用ライトドライバ１４、１
５、および下位用ライトドライバを同一の半導体チップ
内に組み込める。 （２） 高容量用記録媒体に記録されたデータを高容量
用記憶ヘッドにて読み出す場合、リードアンプによるＳ
／Ｎが悪化しない。 （３） 下位用記録媒体にデータを書き込む際、下位用
磁気ヘッドにおける下位用書込読出コイル３、４が接続
される下位用入出力端子対８、９に接続され下位用リー
ドアンプ１３、１４の入力トランジスタ対３０８、３１
１が下位用入出力端子対８、９に現れる電位差によって
破壊されることはない。
【０１３４】なお、上記した実施の形態１における下位
用リードアンプ１２、１３は図４に示したものに限られ
るものではなく、例えば図９に示したものでも良い。す
なわち、図４に示した下位用リードアンプ１２、１３
は、入力用トランジスタ３０８、３１１の実質的な耐圧
向上を図るため、入力ノード３０２、３０３と入力用ト
ランジスタ３０８、３１１のベース電極との間に耐圧向
上用トランジスタ３１０のベース・エミッタ間ＰＮ接合
を介在させたものであるのに対して、図９に示した下位
用リードアンプ１２、１３は入力ノード３０２、３０３
と入力用トランジスタ３０８、３１１のベース電極との
間に順方向に接続されるダイオード素子３２５、３２６
を介在させた点で相違するだけであり、その他の点につ
いては同じである。
用リードアンプ１２、１３は図４に示したものに限られ
るものではなく、例えば図９に示したものでも良い。す
なわち、図４に示した下位用リードアンプ１２、１３
は、入力用トランジスタ３０８、３１１の実質的な耐圧
向上を図るため、入力ノード３０２、３０３と入力用ト
ランジスタ３０８、３１１のベース電極との間に耐圧向
上用トランジスタ３１０のベース・エミッタ間ＰＮ接合
を介在させたものであるのに対して、図９に示した下位
用リードアンプ１２、１３は入力ノード３０２、３０３
と入力用トランジスタ３０８、３１１のベース電極との
間に順方向に接続されるダイオード素子３２５、３２６
を介在させた点で相違するだけであり、その他の点につ
いては同じである。
【０１３５】実施の形態２．図１０および図１１はこの
発明の実施の形態２を示す。この実施の形態２に示した
リード・ライト用半導体集積回路装置は、上記した実施
の形態１に示したものが、増幅回路３５のゲインを切り
替えるためのゲイン切換信号／ＨＧをゲイン切換信号入
力端子３８を介して入力するものとしているのに対し
て、ゲイン切換信号／ＨＧを内部にて生成し、ゲイン切
換信号入力端子３８をなくした点で相違するだけであ
り、その他の点については同じである。従って、ゲイン
切換信号／ＨＧを内部にて生成する点について以下に説
明する。なお、図１０および図１１において、上記実施
の形態１を示した図に付された符号と同一符号は同一又
は相当部分を示す。
発明の実施の形態２を示す。この実施の形態２に示した
リード・ライト用半導体集積回路装置は、上記した実施
の形態１に示したものが、増幅回路３５のゲインを切り
替えるためのゲイン切換信号／ＨＧをゲイン切換信号入
力端子３８を介して入力するものとしているのに対し
て、ゲイン切換信号／ＨＧを内部にて生成し、ゲイン切
換信号入力端子３８をなくした点で相違するだけであ
り、その他の点については同じである。従って、ゲイン
切換信号／ＨＧを内部にて生成する点について以下に説
明する。なお、図１０および図１１において、上記実施
の形態１を示した図に付された符号と同一符号は同一又
は相当部分を示す。
【０１３６】この実施の形態２において、ゲイン切換信
号／ＨＧはヘッド指定信号ＳＬ０〜ＳＬ３を生成するリ
ードアンプ用選択回路３１によって生成される。リード
アンプ用選択回路３１は、図７に示すように、上記した
実施の形態１と同様に４個の３入力ＮＡＮＤ回路６０１
〜６０４と４個のインバータ回路６０５〜６０８とによ
って構成され、更に、ゲイン切換信号生成手段６０９と
しての２入力ＮＡＮＤ回路を有している。この２入力Ｎ
ＡＮＤ回路６０９はＮＡＮＤ回路６０１からのヘッド指
定信号ＳＬ０と、ＮＡＮＤ回路６０２からのヘッド指定
信号ＳＬ１とが入力され、ゲイン切換信号／ＨＧを出力
する。
号／ＨＧはヘッド指定信号ＳＬ０〜ＳＬ３を生成するリ
ードアンプ用選択回路３１によって生成される。リード
アンプ用選択回路３１は、図７に示すように、上記した
実施の形態１と同様に４個の３入力ＮＡＮＤ回路６０１
〜６０４と４個のインバータ回路６０５〜６０８とによ
って構成され、更に、ゲイン切換信号生成手段６０９と
しての２入力ＮＡＮＤ回路を有している。この２入力Ｎ
ＡＮＤ回路６０９はＮＡＮＤ回路６０１からのヘッド指
定信号ＳＬ０と、ＮＡＮＤ回路６０２からのヘッド指定
信号ＳＬ１とが入力され、ゲイン切換信号／ＨＧを出力
する。
【０１３７】ゲイン切換信号／ＨＧは、ヘッド指定信号
ＳＬ０が“指定していること”を意味する信号、この例
においては“Ｌ”レベルの信号が入力された時、および
ヘッド指定信号ＳＬ１が“指定していること”を意味す
る信号、この例においては“Ｌ”レベルの信号が入力さ
れた時に、この例では“Ｈ”レベルの信号になり、ヘッ
ド指定信号ＳＬ０およびヘッド指定信号ＳＬ１が両方と
も“指定していないこと”を意味する信号、この例にお
いては“Ｈ”レベルの信号が入力された時に、この例で
は“Ｌ”レベルの信号になる。
ＳＬ０が“指定していること”を意味する信号、この例
においては“Ｌ”レベルの信号が入力された時、および
ヘッド指定信号ＳＬ１が“指定していること”を意味す
る信号、この例においては“Ｌ”レベルの信号が入力さ
れた時に、この例では“Ｈ”レベルの信号になり、ヘッ
ド指定信号ＳＬ０およびヘッド指定信号ＳＬ１が両方と
も“指定していないこと”を意味する信号、この例にお
いては“Ｈ”レベルの信号が入力された時に、この例で
は“Ｌ”レベルの信号になる。
【０１３８】ヘッド指定信号ＳＬ０が“指定しているこ
と”を意味する信号、およびヘッド指定信号ＳＬ１が
“指定していること”を意味する信号であると、“高容
量用リードアンプを選択している”ことを意味し、ヘッ
ド指定信号ＳＬ０およびヘッド指定信号ＳＬ１が両方と
も“指定していないこと”を意味する信号であると、
“下位用リードアンプを選択している”ことを意味す
る。従って、ゲイン切換信号／ＨＧは、“Ｈ”レベルの
信号であると“高容量用リードアンプを選択している”
ことを意味し、“Ｌ”レベルの信号であると“下位用リ
ードアンプを選択している”ことを意味する。その結
果、ゲイン切換信号／ＨＧは上記した実施の形態１と同
じ信号になる。
と”を意味する信号、およびヘッド指定信号ＳＬ１が
“指定していること”を意味する信号であると、“高容
量用リードアンプを選択している”ことを意味し、ヘッ
ド指定信号ＳＬ０およびヘッド指定信号ＳＬ１が両方と
も“指定していないこと”を意味する信号であると、
“下位用リードアンプを選択している”ことを意味す
る。従って、ゲイン切換信号／ＨＧは、“Ｈ”レベルの
信号であると“高容量用リードアンプを選択している”
ことを意味し、“Ｌ”レベルの信号であると“下位用リ
ードアンプを選択している”ことを意味する。その結
果、ゲイン切換信号／ＨＧは上記した実施の形態１と同
じ信号になる。
【０１３９】このように構成されたリード・ライト用半
導体集積回路装置においても、上記した実施の形態１と
同様に上記した（１）〜（３）の効果を奏する他、ゲイ
ン切換信号入力端子３８（図２に示すリード端子／Ｈ
Ｇ）を不要にでき、リード端子／ＨＧを有効活用できる
という効果を奏する。
導体集積回路装置においても、上記した実施の形態１と
同様に上記した（１）〜（３）の効果を奏する他、ゲイ
ン切換信号入力端子３８（図２に示すリード端子／Ｈ
Ｇ）を不要にでき、リード端子／ＨＧを有効活用できる
という効果を奏する。
【０１４０】実施の形態３．図１２はこの発明の実施の
形態３を示す。この実施の形態３に示したリード・ライ
ト用半導体集積回路装置は、上記した実施の形態１に示
したものが、第１および第２の高容量用リードアンプ１
０、１１並びに第１および第２の下位用リードアンプ１
２、１３の出力を増幅回路３５にて増幅してデータ出力
端子３６、３７に出力するのに対して、第１および第２
の高容量用リードアンプ１０、１１の出力を増幅回路３
５にて増幅してデータ出力端子３６、３７に出力するも
のの、第１および第２の下位用リードアンプ１２、１３
の出力を増幅回路４６、フィルタ４７、ゼロクロスコン
パレータ４８、およびタイムドメインフィルタ４９を備
えたアナログ−デジタル変換器を介してデータ出力端子
４２に出力する点で相違するだけであり、その他の点に
ついては同じである。従って、これら相違点について以
下に説明する。なお、図１０および図１１において、上
記実施の形態１を示した図に付された符号と同一符号は
同一又は相当部分を示す。
形態３を示す。この実施の形態３に示したリード・ライ
ト用半導体集積回路装置は、上記した実施の形態１に示
したものが、第１および第２の高容量用リードアンプ１
０、１１並びに第１および第２の下位用リードアンプ１
２、１３の出力を増幅回路３５にて増幅してデータ出力
端子３６、３７に出力するのに対して、第１および第２
の高容量用リードアンプ１０、１１の出力を増幅回路３
５にて増幅してデータ出力端子３６、３７に出力するも
のの、第１および第２の下位用リードアンプ１２、１３
の出力を増幅回路４６、フィルタ４７、ゼロクロスコン
パレータ４８、およびタイムドメインフィルタ４９を備
えたアナログ−デジタル変換器を介してデータ出力端子
４２に出力する点で相違するだけであり、その他の点に
ついては同じである。従って、これら相違点について以
下に説明する。なお、図１０および図１１において、上
記実施の形態１を示した図に付された符号と同一符号は
同一又は相当部分を示す。
【０１４１】増幅回路３５は高容量用リードアンプ１
０、１１からの出力を所定のゲインにて増幅してデータ
出力端子３６、３７に出力する、例えば、差動増幅回路
によって構成される増幅回路である。増幅回路３５の入
力ノード対は高容量用リードアンプ１０、１１の出力ノ
ード対（図３に示す出力ノード２０４、２０５）に接続
され、出力ノード対はデータ出力端子３６、３７に接続
される。
０、１１からの出力を所定のゲインにて増幅してデータ
出力端子３６、３７に出力する、例えば、差動増幅回路
によって構成される増幅回路である。増幅回路３５の入
力ノード対は高容量用リードアンプ１０、１１の出力ノ
ード対（図３に示す出力ノード２０４、２０５）に接続
され、出力ノード対はデータ出力端子３６、３７に接続
される。
【０１４２】モード選択回路４５はリードアンプ用選択
回路３１からのゲイン切換信号／ＨＧ（この実施の形態
３では高容量用記憶媒体か下位用記録媒体かを示す記録
媒体指定信号になる）を受けて活性状態または非活性状
態を制御され、下位用記録媒体のモード、例えば１Ｍ
（２５０ｋｂｐｓ）、１Ｍ（３００ｋｂｐｓ）、１．６
Ｍ、または２Ｍ（実効容量１．４４Ｍ）の記憶容量のい
ずれかのモードを示すモード選択信号ＭＤ０、ＭＤ１を
モード選択信号入力端子４３、４４を介して受け、４ビ
ットのモード指定信号を出力する。モード選択回路４５
はリードアンプ用選択回路３１からの記録媒体指定信号
（この実施の形態３では上記した実施の形態２における
リードアンプ用選択回路３１を示す図１１のゲイン切換
信号／ＨＧを用いた）が“高容量用記憶媒体を指定して
いる”ことを意味していると非活性状態にされ、入力さ
れるモード選択信号ＭＤ０、ＭＤ１に係らず、この例で
は４ビット全て“Ｌ”レベルのモード指定信号を出力す
る。モード選択回路４５はリードアンプ用選択回路３１
からの記録媒体指定信号が“下位用記録媒体を指定して
いる”ことを意味していると活性状態にされ、入力され
る信号モード選択信号ＭＤ０、ＭＤ１に基づいて４ビッ
トのうちのいずれか１ビットを“Ｈ”レベルとし、残り
の３ビットを“Ｌ”レベルとするモード指定信号を出力
する。
回路３１からのゲイン切換信号／ＨＧ（この実施の形態
３では高容量用記憶媒体か下位用記録媒体かを示す記録
媒体指定信号になる）を受けて活性状態または非活性状
態を制御され、下位用記録媒体のモード、例えば１Ｍ
（２５０ｋｂｐｓ）、１Ｍ（３００ｋｂｐｓ）、１．６
Ｍ、または２Ｍ（実効容量１．４４Ｍ）の記憶容量のい
ずれかのモードを示すモード選択信号ＭＤ０、ＭＤ１を
モード選択信号入力端子４３、４４を介して受け、４ビ
ットのモード指定信号を出力する。モード選択回路４５
はリードアンプ用選択回路３１からの記録媒体指定信号
（この実施の形態３では上記した実施の形態２における
リードアンプ用選択回路３１を示す図１１のゲイン切換
信号／ＨＧを用いた）が“高容量用記憶媒体を指定して
いる”ことを意味していると非活性状態にされ、入力さ
れるモード選択信号ＭＤ０、ＭＤ１に係らず、この例で
は４ビット全て“Ｌ”レベルのモード指定信号を出力す
る。モード選択回路４５はリードアンプ用選択回路３１
からの記録媒体指定信号が“下位用記録媒体を指定して
いる”ことを意味していると活性状態にされ、入力され
る信号モード選択信号ＭＤ０、ＭＤ１に基づいて４ビッ
トのうちのいずれか１ビットを“Ｈ”レベルとし、残り
の３ビットを“Ｌ”レベルとするモード指定信号を出力
する。
【０１４３】増幅回路４６は下位用リードアンプ１２、
１３からの出力を所定のゲインにて増幅してデータ出力
端子４２に出力する、例えば、差動増幅回路によって構
成される増幅回路である。増幅回路４６のゲインは増幅
回路３５のゲインの１／５程度で良い。増幅回路４６の
入力ノード対は下位用リードアンプ１２、１３の出力ノ
ード対（図４に示す出力ノード３０４、３０５）に接続
される。
１３からの出力を所定のゲインにて増幅してデータ出力
端子４２に出力する、例えば、差動増幅回路によって構
成される増幅回路である。増幅回路４６のゲインは増幅
回路３５のゲインの１／５程度で良い。増幅回路４６の
入力ノード対は下位用リードアンプ１２、１３の出力ノ
ード対（図４に示す出力ノード３０４、３０５）に接続
される。
【０１４４】フィルタ４７はモード選択回路４５からの
モード指定信号に基づいて周波数帯域が変化させられ、
増幅回路４６からの出力の所定の周波数帯域を通過させ
るバンドパスフィルタにて構成される。フィルタ４７は
増幅回路４５からの出力の微分波形を得る機能を有す
る。フィルタ４７はモード選択回路４５からの４ビット
全て“Ｌ”レベルのモード指定信号を受けると非活性状
態にされ、いずれか１ビットを“Ｈ”レベルとするモー
ド指定信号を受けるとそのモード指定信号に基づいた周
波数帯域を持つバンドパスフィルタとして機能する。な
お、フィルタ４７の周波数帯域は、例えば１Ｍ（２５０
ｋｂｐｓ）、１Ｍ（３００ｋｂｐｓ）、１．６Ｍ、２Ｍ
の記憶容量のモードの順に高くなる。ゼロクロスコンパ
レータ４８はフィルタ４７からの出力とリファレンス電
位を受ける比較器にて構成される。ゼロクロスコンパレ
ータ４８はフィルタ４７から出力のゼロクロスを検出す
るためのものであり、増幅回路４６およびフィルタ４７
とにより、フィルタ４７から出力のピークを検出するピ
ーク検出回路として機能する。
モード指定信号に基づいて周波数帯域が変化させられ、
増幅回路４６からの出力の所定の周波数帯域を通過させ
るバンドパスフィルタにて構成される。フィルタ４７は
増幅回路４５からの出力の微分波形を得る機能を有す
る。フィルタ４７はモード選択回路４５からの４ビット
全て“Ｌ”レベルのモード指定信号を受けると非活性状
態にされ、いずれか１ビットを“Ｈ”レベルとするモー
ド指定信号を受けるとそのモード指定信号に基づいた周
波数帯域を持つバンドパスフィルタとして機能する。な
お、フィルタ４７の周波数帯域は、例えば１Ｍ（２５０
ｋｂｐｓ）、１Ｍ（３００ｋｂｐｓ）、１．６Ｍ、２Ｍ
の記憶容量のモードの順に高くなる。ゼロクロスコンパ
レータ４８はフィルタ４７からの出力とリファレンス電
位を受ける比較器にて構成される。ゼロクロスコンパレ
ータ４８はフィルタ４７から出力のゼロクロスを検出す
るためのものであり、増幅回路４６およびフィルタ４７
とにより、フィルタ４７から出力のピークを検出するピ
ーク検出回路として機能する。
【０１４５】タイムドメインフィルタ４９はモード選択
回路４５からのモード指定信号に基づいてマスキング時
間が変化され、ゼロクロスコンパレータ４８からの出力
をマスキング時間マスクしてデータ出力端子４２に出力
する。タイムドメインフィルタ４９はモード選択回路４
５からの４ビット全て“Ｌ”レベルのモード指定信号を
受けると非活性状態にされ、データ出力端子４２には何
等データを出力しない。この例ではデータ出力端子４２
を電気的に浮いた状態、つまり、ハイインピーダンス状
態にする。タイムドメインフィルタ４９はモード選択回
路４５からのいずれか１ビットを“Ｈ”レベルとするモ
ード指定信号を受けるとそのモード指定信号に基づいた
マスキング時間を持つタイムドメインフィルタとして機
能する。なお、タイムドメインフィルタ４９のマスキン
グ時間は、例えば１Ｍ（２５０ｋｂｐｓ）、１Ｍ（３０
０ｋｂｐｓ）、１．６Ｍ、２Ｍの記憶容量のモードの順
に周期が短くなるとともに、期間が短くなる。これら増
幅回路４６、フィルタ４７、ゼロクロスコンパレータ４
８、およびタイムドメインフィルタ４９によって、第１
および第２の下位用リードアンプ１２、１３からの出力
をデジタル信号に変換してデータ出力端子４２に出力す
るアナログ−デジタル変換器を構成する。
回路４５からのモード指定信号に基づいてマスキング時
間が変化され、ゼロクロスコンパレータ４８からの出力
をマスキング時間マスクしてデータ出力端子４２に出力
する。タイムドメインフィルタ４９はモード選択回路４
５からの４ビット全て“Ｌ”レベルのモード指定信号を
受けると非活性状態にされ、データ出力端子４２には何
等データを出力しない。この例ではデータ出力端子４２
を電気的に浮いた状態、つまり、ハイインピーダンス状
態にする。タイムドメインフィルタ４９はモード選択回
路４５からのいずれか１ビットを“Ｈ”レベルとするモ
ード指定信号を受けるとそのモード指定信号に基づいた
マスキング時間を持つタイムドメインフィルタとして機
能する。なお、タイムドメインフィルタ４９のマスキン
グ時間は、例えば１Ｍ（２５０ｋｂｐｓ）、１Ｍ（３０
０ｋｂｐｓ）、１．６Ｍ、２Ｍの記憶容量のモードの順
に周期が短くなるとともに、期間が短くなる。これら増
幅回路４６、フィルタ４７、ゼロクロスコンパレータ４
８、およびタイムドメインフィルタ４９によって、第１
および第２の下位用リードアンプ１２、１３からの出力
をデジタル信号に変換してデータ出力端子４２に出力す
るアナログ−デジタル変換器を構成する。
【０１４６】このように構成されたリード・ライト用半
導体集積回路装置において、その動作は基本的に上記し
た実施の形態１に示したリード・ライト用半導体集積回
路装置と同様である。すなわち、第１および第２の高容
量用書込読出コイル１、２による高容量用記憶媒体への
書き込み、並びに第１および第２の下位用書込読出コイ
ル３、４による下位用記憶媒体への書き込みは、両実施
の形態共に同じである。また、第１および第２の高容量
用書込読出コイル１、２による高容量用記憶媒体からの
読み出しも、両実施の形態共に同様である。
導体集積回路装置において、その動作は基本的に上記し
た実施の形態１に示したリード・ライト用半導体集積回
路装置と同様である。すなわち、第１および第２の高容
量用書込読出コイル１、２による高容量用記憶媒体への
書き込み、並びに第１および第２の下位用書込読出コイ
ル３、４による下位用記憶媒体への書き込みは、両実施
の形態共に同じである。また、第１および第２の高容量
用書込読出コイル１、２による高容量用記憶媒体からの
読み出しも、両実施の形態共に同様である。
【０１４７】第１および第２の下位用書込読出コイル
３、４による下位用記憶媒体からの読み出しは、第１お
よび第２の下位用リードアンプ１２、１３から出力を得
る点までは同じである。実施の形態１では第１および第
２の下位用リードアンプ１２、１３から出力を増幅回路
３５にて増幅してデータ出力端子３６、３７から出力し
ているのに対して、この実施の形態３では増幅回路４
６、フィルタ４７、ゼロクロスコンパレータ４８、およ
びタイムドメインフィルタ４９によって構成されるアナ
ログ−デジタル変換器によって、デジタル信号に変換し
てデータ出力端子４２に出力する点で相違するだけであ
る。
３、４による下位用記憶媒体からの読み出しは、第１お
よび第２の下位用リードアンプ１２、１３から出力を得
る点までは同じである。実施の形態１では第１および第
２の下位用リードアンプ１２、１３から出力を増幅回路
３５にて増幅してデータ出力端子３６、３７から出力し
ているのに対して、この実施の形態３では増幅回路４
６、フィルタ４７、ゼロクロスコンパレータ４８、およ
びタイムドメインフィルタ４９によって構成されるアナ
ログ−デジタル変換器によって、デジタル信号に変換し
てデータ出力端子４２に出力する点で相違するだけであ
る。
【０１４８】このように構成されたリード・ライト用半
導体集積回路装置においても、上記した実施の形態１と
同様に上記した（１）〜（３）の効果を奏する他、下位
用記録媒体から読み出されたデータがデジタル信号とし
て扱えるため、その後の処理が容易になるという効果を
奏する。
導体集積回路装置においても、上記した実施の形態１と
同様に上記した（１）〜（３）の効果を奏する他、下位
用記録媒体から読み出されたデータがデジタル信号とし
て扱えるため、その後の処理が容易になるという効果を
奏する。
【０１４９】なお、上記した実施の形態１ないし３に示
したものは、図２に示した示したように図示上からリー
ド端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出力端子対
６）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２の高容量用入出
力端子対７）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）の順に配置されているが、こ
の順に限られるものではなく、例えば次のような順に配
置されても良い。
したものは、図２に示した示したように図示上からリー
ド端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出力端子対
６）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２の高容量用入出
力端子対７）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）の順に配置されているが、こ
の順に限られるものではなく、例えば次のような順に配
置されても良い。
【０１５０】（ａ）リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の
下位用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ
（第２の下位用入出力端子対９）、リード端子Ｈ０Ｘ、
Ｈ０Ｙ（第１の高容量用入出力端子対６）、リード端子
Ｈ１Ｘ、Ｈ１Ｙ（第２の高容量用入出力端子対７）の
順。 （ｂ）リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出
力端子対６）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２
の高容量用入出力端子対７）、リード端子Ｈ３Ｘ、Ｈ３
Ｙ（第２の下位用入出力端子対９）の順。 （ｃ）リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出
力端子対６）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）、リード端子Ｈ１Ｘ、Ｈ１Ｙ
（第２の高容量用入出力端子対７）の順。 （ｄ）リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位用入出力
端子対８）、リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量
用入出力端子対６）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）、リード端子Ｈ１Ｘ、Ｈ１Ｙ
（第２の高容量用入出力端子対７）の順。 （ｅ）リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位用入出力
端子対８）、リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量
用入出力端子対６）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２
の高容量用入出力端子対７）、リード端子Ｈ３Ｘ、Ｈ３
Ｙ（第２の下位用入出力端子対９）の順。
下位用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ
（第２の下位用入出力端子対９）、リード端子Ｈ０Ｘ、
Ｈ０Ｙ（第１の高容量用入出力端子対６）、リード端子
Ｈ１Ｘ、Ｈ１Ｙ（第２の高容量用入出力端子対７）の
順。 （ｂ）リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出
力端子対６）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２
の高容量用入出力端子対７）、リード端子Ｈ３Ｘ、Ｈ３
Ｙ（第２の下位用入出力端子対９）の順。 （ｃ）リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量用入出
力端子対６）、リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位
用入出力端子対８）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）、リード端子Ｈ１Ｘ、Ｈ１Ｙ
（第２の高容量用入出力端子対７）の順。 （ｄ）リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位用入出力
端子対８）、リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量
用入出力端子対６）、リード端子Ｈ３Ｘ、Ｈ３Ｙ（第２
の下位用入出力端子対９）、リード端子Ｈ１Ｘ、Ｈ１Ｙ
（第２の高容量用入出力端子対７）の順。 （ｅ）リード端子Ｈ２Ｘ、Ｈ２Ｙ（第１の下位用入出力
端子対８）、リード端子Ｈ０Ｘ、Ｈ０Ｙ（第１の高容量
用入出力端子対６）、リード端子Ｈ１Ｘ、Ｈ１Ｙ（第２
の高容量用入出力端子対７）、リード端子Ｈ３Ｘ、Ｈ３
Ｙ（第２の下位用入出力端子対９）の順。
【図面の簡単な説明】
【図１】 この発明の実施の形態１を示すブロック構
成図。
成図。
【図２】 この発明の実施の形態１を示す外観平面
図。
図。
【図３】 この実施の形態１における第１および第２
の高容量用リードアンプ１０、１１を示す回路図。
の高容量用リードアンプ１０、１１を示す回路図。
【図４】 この実施の形態１における第１および第２
の下位用リードアンプ１２、１３を示す回路図。
の下位用リードアンプ１２、１３を示す回路図。
【図５】 この実施の形態１における第１および第２
の高容量用ライトドライバ１４、１５を示す回路図。
の高容量用ライトドライバ１４、１５を示す回路図。
【図６】 この実施の形態１における第１および第２
の下位用ライトドライバ１６、１７を示す回路図。
の下位用ライトドライバ１６、１７を示す回路図。
【図７】 この実施の形態１におけるリードアンプ用
選択回路３１、リード・ライト信号用入力バッファ回路
３２、ヘッド選択回路３４、書込データ生成回路３９、
および書込信号用入力バッファ回路４１を示す回路図。
選択回路３１、リード・ライト信号用入力バッファ回路
３２、ヘッド選択回路３４、書込データ生成回路３９、
および書込信号用入力バッファ回路４１を示す回路図。
【図８】 この実施の形態１における第１および第２
の高容量用入出力端子対６、７の書き込み時における端
子間電圧を示す波形図。
の高容量用入出力端子対６、７の書き込み時における端
子間電圧を示す波形図。
【図９】 この実施の形態１における他の第１および
第２の下位用リードアンプ１２、１３を示す回路図。
第２の下位用リードアンプ１２、１３を示す回路図。
【図１０】 この発明の実施の形態２を示すブロック構
成図。
成図。
【図１１】 この実施の形態２におけるリードアンプ用
選択回路３１、リード・ライト信号用入力バッファ回路
３２、ヘッド選択回路３４、書込データ生成回路３９、
および書込信号用入力バッファ回路４１を示す回路図。
選択回路３１、リード・ライト信号用入力バッファ回路
３２、ヘッド選択回路３４、書込データ生成回路３９、
および書込信号用入力バッファ回路４１を示す回路図。
【図１２】 この発明の実施の形態３を示すブロック構
成図。
成図。
【図１３】 リード・ライト用半導体集積回路装置の一
提案例を示すブロック構成図。
提案例を示すブロック構成図。
【図１４】 従来のリードアンプを示す回路図。
【図１５】 従来のライトドライバを示す回路図。
【図１６】 第１および第２の下位用入出力端子対の書
き込み時における端子間電圧を示す波形図。
き込み時における端子間電圧を示す波形図。
１〜４ 書込読出コイル、５ センタータップ端子、６
Ｘ、６Ｙ、７Ｘ、７Ｙ高容量用入出力端子、８Ｘ、８
Ｙ、９Ｘ、９Ｙ 下位用入出力端子、 １０、１１ 高
容量用リードアンプ、１２、１３ 下位用リードアン
プ、１４、１５高容量用ライトドライバ、１６、１７
下位用ライトドライバ。
Ｘ、６Ｙ、７Ｘ、７Ｙ高容量用入出力端子、８Ｘ、８
Ｙ、９Ｘ、９Ｙ 下位用入出力端子、 １０、１１ 高
容量用リードアンプ、１２、１３ 下位用リードアン
プ、１４、１５高容量用ライトドライバ、１６、１７
下位用ライトドライバ。
Claims (19)
- 【請求項１】 下位用磁気ヘッドにおける書込読出ヘッ
ドの書込読出コイルが接続される下位用入出力端子対
と、高容量用磁気ヘッドにおける書込読出ヘッドの書込
読出コイルが接続される高容量用入出力端子対と、上記
下位用入出力端子対に入力ノード対が接続される下位用
リードアンプと、上記高容量用入出力端子対に入力ノー
ド対が接続される高容量用リードアンプと、上記下位用
入出力端子対に出力ノード対が接続される下位用ライト
ドライバと、上記高容量用入出力端子対に出力ノード対
が接続される高容量用ライトドライバとを備え、 上記下位用ライトドライバは、書込信号が入力される入
力ノード対と、ベース電極がこの自身の入力ノード対の
一方に接続され、コレクタ電極が自身の出力ノード対の
一方の出力ノードに接続される第１のトランジスタと、
ベース電極が自身の入力ノード対の他方に接続され、エ
ミッタ電極が上記第１のトランジスタのエミッタ電極に
接続され、コレクタ電極が自身の出力ノード対の他方の
出力ノードに接続される第２のトランジスタとを有し、 上記高容量用ライトドライバは、書込信号が入力される
入力ノード対と、ベース電極がこの自身の入力ノード対
の一方に接続され、コレクタ電極が自身の出力ノード対
の一方の出力ノードに接続される第３のトランジスタ
と、ベース電極が自身の入力ノード対の他方に接続さ
れ、エミッタ電極が上記第３のトランジスタのエミッタ
電極に接続され、コレクタ電極が自身の出力ノード対の
他方の出力ノードに接続される第４のトランジスタと、
ベース電極が自身の入力ノード対の他方に接続され、エ
ミッタ電極が自身の出力ノード対の一方の出力ノードに
接続され、コレクタ電極が電源電位ノードに接続される
第５のトランジスタと、ベース電極がこの自身の入力ノ
ード対の一方に接続され、エミッタ電極が自身の出力ノ
ード対の他方の出力ノードに接続され、コレクタ電極が
電源電位ノードに接続される第６のトランジスタとを有
していることを特徴とするリード・ライト用半導体集積
回路装置。 - 【請求項２】 ヘッドセレクト信号を受け、上記下位用
リードアンプおよび上記高容量用リードアンプのいずれ
か１つのリードアンプを選択するとともに、下位用リー
ドアンプまたは高容量用リードアンプのいずれを選択し
たかを示すゲイン切換信号を出力するセレクタと、 このセレクタによって選択されたリードアンプの出力を
受けるとともに上記セレクタからのゲイン切換信号を受
け、このゲイン切換信号が下位用リードアンプを選択し
ていることを示していると受けたリードアンプからの出
力を第１のゲインにて増幅して読出信号としてデータ出
力端子に出力し、上記ゲイン切換信号が高容量用リード
アンプを選択していることを示していると受けたリード
アンプからの出力を上記第１のゲインより大きい第２の
ゲインにて増幅して読出信号として上記データ出力端子
に出力する増幅回路とを、さらに備えていることを特徴
とする請求項１記載のリード・ライト用半導体集積回路
装置。 - 【請求項３】 上記下位用リードアンプからの出力を受
け、受けた出力に基づいた２値のデジタル信号に変換
し、読出信号として第１のデータ出力端子に出力するデ
ジタル信号変換回路と、 上記高容量リードアンプからの出力を受け、受けた出力
を所定のゲインにて増幅して読出信号として第２のデー
タ出力端子に出力する増幅回路とを、さらに備えている
ことを特徴とする請求項１記載のリード・ライト用半導
体集積回路装置。 - 【請求項４】 上記下位用リードアンプは、ベース電極
が自身の入力ノード対の一方にダイオード素子を介して
接続され、コレクタ電極が自身の出力ノード対の一方の
出力ノードに接続される第７のトランジスタと、ベース
電極が自身の入力ノード対の他方にダイオード素子を介
して接続され、エミッタ電極が上記第７のトランジスタ
のエミッタ電極に接続され、コレクタ電極が自身の出力
ノード対の他方の出力ノードに接続される第８のトラン
ジスタとを有し、 上記高容量用リードアンプは、ベース電極が自身の入力
ノード対の一方に接続され、コレクタ電極が自身の出力
ノード対の一方の出力ノードに接続される第９のトラン
ジスタと、ベース電極が自身の入力ノード対の他方に接
続され、エミッタ電極が上記第９のトランジスタのエミ
ッタ電極に接続され、コレクタ電極が自身の出力ノード
対の他方の出力ノードに接続される第１０のトランジス
タとを有していることを特徴とする請求項１ないし請求
項３のいずれかに記載のリード・ライト用半導体集積回
路装置。 - 【請求項５】 上記下位用入出力端子対に接続される下
位用磁気ヘッドにおける書込読出ヘッドの書込読出コイ
ルは、センタータップを有する３端子タイプの書込読出
コイルであり、 上記高容量入出力端子対に接続される高容量用磁気ヘッ
ドにおける書込読出ヘッドの書込読出コイルは、２端子
タイプの書込読出コイルであることを特徴とする請求項
１ないし請求項４のいずれかに記載のリード・ライト用
半導体集積回路装置。 - 【請求項６】 上記下位用磁気ヘッドにおける書込読出
ヘッドの書込読出コイルのセンタータップにセンタタッ
プ電圧を与えるためのセンタータップ電圧出力端子をさ
らに備えていることを特徴とする請求項５記載のリード
・ライト用半導体集積回路装置。 - 【請求項７】 第１の下位用磁気ヘッドにおける書込読
出ヘッドの書込読出コイルが接続される第１の下位用入
出力端子対、 第２の下位用磁気ヘッドにおける書込読出ヘッドの書込
読出コイルが接続される第２の下位用入出力端子対、 第１の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第１の高容量用入出力端子
対、 第２の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第２の高容量用入出力端子
対、 上記第１の下位用入出力端子対に入力ノード対が接続さ
れる第１の下位用リードアンプ、 上記第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプ、 上記第１の高容量用入出力端子対に入力ノード対が接続
される第１の高容量用リードアンプ、 上記第２の高容量用入出力端子対に入力ノード対が接続
される第２の高容量用リードアンプ、 上記第１の下位用入出力端子対に出力ノード対が接続さ
れる第１の下位用ライトドライバ、 上記第２の下位用入出力端子対に出力ノード対が接続さ
れる第２の下位用ライトドライバ、 上記第１の高容量用入出力端子対に出力ノード対が接続
される第１の高容量用ライトドライバ、 上記第２の高容量用入出力端子対に出力ノード対が接続
される第２の高容量用ライトドライバ、 ヘッドセレクト信号を受け、上記第１および第２の下位
用リードアンプ並びに上記第１および第２の高容量用リ
ードアンプのいずれか１つのリードアンプを選択すると
ともに、下位用リードアンプまたは高容量用リードアン
プのいずれかを選択したかを示すゲイン切換信号を出力
するセレクタ、 このセレクタによって選択されたリードアンプの出力を
受けるとともに上記セレクタからのゲイン切換信号を受
け、このゲイン切換信号が下位用リードアンプを選択し
ていることを示していると受けたリードアンプからの出
力を第１のゲインにて増幅して読出信号としてデータ出
力端子に出力し、上記ゲイン切換信号が高容量用リード
アンプを選択していることを示していると受けたリード
アンプからの出力を上記第１のゲインより大きい第２の
ゲインにて増幅して読出信号として上記データ出力端子
に出力する増幅回路を備えたリード・ライト用半導体集
積回路装置。 - 【請求項８】 上記第１および第２の下位用ライトドラ
イバはそれぞれ、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第１のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第１のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第２のトランジスタとを有し、 上記第１および第２の高容量用ライトドライバはそれぞ
れ、書込信号が入力される入力ノード対と、ベース電極
がこの自身の入力ノード対の一方に接続され、コレクタ
電極が自身の出力ノード対の一方の出力ノードに接続さ
れる第３のトランジスタと、ベース電極が自身の入力ノ
ード対の他方に接続され、エミッタ電極が上記第３のト
ランジスタのエミッタ電極に接続され、コレクタ電極が
自身の出力ノード対の他方の出力ノードに接続される第
４のトランジスタと、ベース電極が自身の入力ノード対
の他方に接続され、エミッタ電極が自身の出力ノード対
の一方の出力ノードに接続され、コレクタ電極が電源電
位ノードに接続される第５のトランジスタと、ベース電
極がこの自身の入力ノード対の一方に接続され、エミッ
タ電極が自身の出力ノード対の他方の出力ノードに接続
され、コレクタ電極が電源電位ノードに接続される第６
のトランジスタとを有していることを特徴とする請求項
７記載のリード・ライト用半導体集積回路装置。 - 【請求項９】 上記第１および第２の下位用リードアン
プはそれぞれ、ベース電極が自身の入力ノード対の一方
にダイオード素子を介して接続され、コレクタ電極が自
身の出力ノード対の一方の出力ノードに接続される第７
のトランジスタと、ベース電極が自身の入力ノード対の
他方にダイオード素子を介して接続され、エミッタ電極
が上記第７のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第８のトランジスタとを有し、 上記高容量用リードアンプは、ベース電極が自身の入力
ノード対の一方に接続され、コレクタ電極が自身の出力
ノード対の一方の出力ノードに接続される第９のトラン
ジスタと、ベース電極が自身の入力ノード対の他方に接
続され、エミッタ電極が上記第９のトランジスタのエミ
ッタ電極に接続され、コレクタ電極が自身の出力ノード
対の他方の出力ノードに接続される第１０のトランジス
タとを有していることを特徴とする請求項７または請求
項８記載のリード・ライト用半導体集積回路装置。 - 【請求項１０】 上記第１および第２の下位用入出力端
子対にそれぞれ接続される下位用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルは、センタータップを有
する３端子タイプの書込読出コイルであり、 上記第１および第２の高容量入出力端子対にそれぞれ接
続される高容量用磁気ヘッドにおける書込読出ヘッドの
書込読出コイルは、２端子タイプの書込読出コイルであ
ることを特徴とする請求項７ないし請求項９のいずれか
に記載のリード・ライト用半導体集積回路装置。 - 【請求項１１】 上記下位用磁気ヘッドにおける書込読
出ヘッドの書込読出コイルのセンタータップにセンタタ
ップ電圧を与えるためのセンタータップ電圧出力端子を
さらに備えていることを特徴とする請求項１０記載のリ
ード・ライト用半導体集積回路装置。 - 【請求項１２】 第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対、 第２の下位用磁気ヘッドにおける書込読出ヘッドの書込
読出コイルが接続される第２の下位用入出力端子対、 第１の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第１の高容量用入出力端子
対、 第２の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第２の高容量用入出力端子
対、 上記第１の下位用入出力端子対に入力ノード対が接続さ
れる第１の下位用リードアンプ、 上記第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプ、 上記第１の高容量用入出力端子対に入力ノード対が接続
される第１の高容量用リードアンプ、 上記第２の高容量用入出力端子対に入力ノード対が接続
される第２の高容量用リードアンプ、 上記第１の下位用入出力端子対に出力ノード対が接続さ
れる第１の下位用ライトドライバ、 上記第２の下位用入出力端子対に出力ノード対が接続さ
れる第２の下位用ライトドライバ、 上記第１の高容量用入出力端子対に出力ノード対が接続
される第１の高容量用ライトドライバ、 上記第２の高容量用入出力端子対に出力ノード対が接続
される第２の高容量用ライトドライバ、 ヘッドセレクト信号を受け、上記第１および第２の下位
用リードアンプ並びに上記第１および第２の高容量用リ
ードアンプのいずれか１つのリードアンプを選択するた
めのセレクタ、 このセレクタによって選択された上記下位用リードアン
プからの出力を受け、受けた出力に基づいた２値のデジ
タル信号に変換し、読出信号として第１のデータ出力端
子に出力するデジタル信号変換回路、 上記セレクタによって選択された上記高容量リードアン
プからの出力を受け、受けた出力を所定のゲインにて増
幅して読出信号として第２のデータ出力端子に出力する
増幅回路を備えたリード・ライト用半導体集積回路装
置。 - 【請求項１３】 上記第１および第２の下位用ライトド
ライバはそれぞれ、書込信号が入力される入力ノード対
と、ベース電極がこの自身の入力ノード対の一方に接続
され、コレクタ電極が自身の出力ノード対の一方の出力
ノードに接続される第１のトランジスタと、ベース電極
が自身の入力ノード対の他方に接続され、エミッタ電極
が上記第１のトランジスタのエミッタ電極に接続され、
コレクタ電極が自身の出力ノード対の他方の出力ノード
に接続される第２のトランジスタとを有し、 上記第１および第２の高容量用ライトドライバはそれぞ
れ、書込信号が入力される入力ノード対と、ベース電極
がこの自身の入力ノード対の一方に接続され、コレクタ
電極が自身の出力ノード対の一方の出力ノードに接続さ
れる第３のトランジスタと、ベース電極が自身の入力ノ
ード対の他方に接続され、エミッタ電極が上記第３のト
ランジスタのエミッタ電極に接続され、コレクタ電極が
自身の出力ノード対の他方の出力ノードに接続される第
４のトランジスタと、ベース電極が自身の入力ノード対
の他方に接続され、エミッタ電極が自身の出力ノード対
の一方の出力ノードに接続され、コレクタ電極が電源電
位ノードに接続される第５のトランジスタと、ベース電
極がこの自身の入力ノード対の一方に接続され、エミッ
タ電極が自身の出力ノード対の他方の出力ノードに接続
され、コレクタ電極が電源電位ノードに接続される第６
のトランジスタとを有していることを特徴とする請求項
１２記載のリード・ライト用半導体集積回路装置。 - 【請求項１４】 上記第１および第２の下位用リードア
ンプはそれぞれ、ベース電極が自身の入力ノード対の一
方にダイオード素子を介して接続され、コレクタ電極が
自身の出力ノード対の一方の出力ノードに接続される第
７のトランジスタと、ベース電極が自身の入力ノード対
の他方にダイオード素子を介して接続され、エミッタ電
極が上記第７のトランジスタのエミッタ電極に接続さ
れ、コレクタ電極が自身の出力ノード対の他方の出力ノ
ードに接続される第８のトランジスタとを有し、 上記高容量用リードアンプは、ベース電極が自身の入力
ノード対の一方に接続され、コレクタ電極が自身の出力
ノード対の一方の出力ノードに接続される第９のトラン
ジスタと、ベース電極が自身の入力ノード対の他方に接
続され、エミッタ電極が上記第９のトランジスタのエミ
ッタ電極に接続され、コレクタ電極が自身の出力ノード
対の他方の出力ノードに接続される第１０のトランジス
タとを有していることを特徴とする請求項１２または請
求項１３記載のリード・ライト用半導体集積回路装置。 - 【請求項１５】 上記第１および第２の下位用入出力端
子対にそれぞれ接続される下位用磁気ヘッドにおける書
込読出ヘッドの書込読出コイルは、センタータップを有
する３端子タイプの書込読出コイルであり、 上記第１および第２の高容量入出力端子対にそれぞれ接
続される高容量用磁気ヘッドにおける書込読出ヘッドの
書込読出コイルは、２端子タイプの書込読出コイルであ
ることを特徴とする請求項１２ないし請求項１４のいず
れかに記載のリード・ライト用半導体集積回路装置。 - 【請求項１６】 上記下位用磁気ヘッドにおける書込読
出ヘッドの書込読出コイルのセンタータップにセンタタ
ップ電圧を与えるためのセンタータップ電圧出力端子を
さらに備えていることを特徴とする請求項１５記載のリ
ード・ライト用半導体集積回路装置。 - 【請求項１７】 下位用磁気ヘッドにおける書込読出ヘ
ッドの書込読出コイルが接続される下位用入出力端子対
と、高容量用磁気ヘッドにおける書込読出ヘッドの書込
読出コイルが接続される高容量用入出力端子対と、上記
下位用入出力端子対に入力ノード対が接続される下位用
リードアンプと、上記高容量用入出力端子対に入力ノー
ド対が接続される高容量用リードアンプと、上記下位用
入出力端子対に出力ノード対が接続される下位用ライト
ドライバと、上記高容量用入出力端子対に出力ノード対
が接続される高容量用ライトドライバとを備え、 上記下位用リードアンプは、ベース電極が自身の入力ノ
ード対の一方にダイオード素子を介して接続され、コレ
クタ電極が自身の出力ノード対の一方の出力ノードに接
続される第１のトランジスタと、ベース電極が自身の入
力ノード対の他方にダイオード素子を介して接続され、
エミッタ電極が上記第１のトランジスタのエミッタ電極
に接続され、コレクタ電極が自身の出力ノード対の他方
の出力ノードに接続される第２のトランジスタとを有
し、 上記高容量用リードアンプは、ベース電極が自身の入力
ノード対の一方に接続され、コレクタ電極が自身の出力
ノード対の一方の出力ノードに接続される第３のトラン
ジスタと、ベース電極が自身の入力ノード対の他方に接
続され、エミッタ電極が上記第３のトランジスタのエミ
ッタ電極に接続され、コレクタ電極が自身の出力ノード
対の他方の出力ノードに接続される第４のトランジスタ
とを有していることを特徴とするリード・ライト用半導
体集積回路装置。 - 【請求項１８】 上記第１のトランジスタを入力ノード
対の一方に接続するダイオード素子は、ベース電極が上
記入力ノード対の一方に接続され、エミッタ電極が上記
第１のトランジスタのベース電極に接続されるトランジ
スタのベース・エミッタ間接合によって構成され、 上記第２のトランジスタを入力ノード対の他方に接続す
るダイオード素子は、ベース電極が上記入力ノード対の
他方に接続され、エミッタ電極が上記第２のトランジス
タのベース電極に接続されるトランジスタのベース・エ
ミッタ間接合によって構成されることを特徴とする請求
項１７記載のリード・ライト用半導体集積回路装置。 - 【請求項１９】 第１の下位用磁気ヘッドにおける書込
読出ヘッドの書込読出コイルが接続される第１の下位用
入出力端子対、 第２の下位用磁気ヘッドにおける書込読出ヘッドの書込
読出コイルが接続される第２の下位用入出力端子対、 第１の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第１の高容量用入出力端子
対、 第２の高容量用磁気ヘッドにおける書込読出ヘッドの書
込読出コイルが接続される第２の高容量用入出力端子
対、 上記第１の下位用入出力端子対に入力ノード対が接続さ
れる第１の下位用リードアンプ、 上記第２の下位用入出力端子対に入力ノード対が接続さ
れる第２の下位用リードアンプ、 上記第１の高容量用入出力端子対に入力ノード対が接続
される第１の高容量用リードアンプ、 上記第２の高容量用入出力端子対に入力ノード対が接続
される第２の高容量用リードアンプ、 上記第１の下位用入出力端子対に出力ノード対が接続さ
れる第１の下位用ライトドライバ、 上記第２の下位用入出力端子対に出力ノード対が接続さ
れる第２の下位用ライトドライバ、 上記第１の高容量用入出力端子対に出力ノード対が接続
される第１の高容量用ライトドライバ、 上記第２の高容量用入出力端子対に出力ノード対が接続
される第２の高容量用ライトドライバ、 ヘッドセレクト信号を受け、上記第１および第２の下位
用磁気ヘッド並びに上記第１および第２の高容量用磁気
ヘッドのいずれか１つの磁気ヘッドを指定するヘッド選
択デコード信号を出力するヘッド選択回路、 このヘッド選択回路からのヘッド選択デコード信号に基
づき上記第１および第２の高容量用リードアンプ並びに
上記第１および第２の下位用リードアンプのいずれか１
つのリードアンプを活性化するリードアンプ選択回路、 このリードアンプ選択回路にて選択された上記第１およ
び第２の高容量用リードアンプ並びに上記第１および第
２の下位用リードアンプからの出力を所定のゲインにて
増幅してデータ出力端子に出力する増幅回路、 データ入力端子を介して入力される書込信号に基づいた
内部書込信号を、上記ヘッド選択回路からのヘッド選択
デコード信号に基づき上記第１および第２の高容量用ラ
イトドライバ並びに上記第１および第２の下位用ライト
ドライバのいずれか１つのライトドライバに選択出力す
る書込データ生成回路を備えたリード・ライト用半導体
集積回路装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149254A JPH10340410A (ja) | 1997-06-06 | 1997-06-06 | リード・ライト用半導体集積回路装置 |
| US08/964,902 US6078446A (en) | 1997-06-06 | 1997-11-05 | Semiconductor integrated circuit device for reading and writing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149254A JPH10340410A (ja) | 1997-06-06 | 1997-06-06 | リード・ライト用半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10340410A true JPH10340410A (ja) | 1998-12-22 |
Family
ID=15471248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149254A Pending JPH10340410A (ja) | 1997-06-06 | 1997-06-06 | リード・ライト用半導体集積回路装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6078446A (ja) |
| JP (1) | JPH10340410A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002135059A (ja) * | 2000-10-24 | 2002-05-10 | Sony Corp | 増幅器 |
| JP2005073340A (ja) * | 2003-08-21 | 2005-03-17 | Rohm Co Ltd | モータドライバ及び磁気ディスク装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59139113A (ja) * | 1983-01-25 | 1984-08-09 | Seiko Epson Corp | 磁気記録装置の記録回路 |
| JP2990889B2 (ja) * | 1991-09-27 | 1999-12-13 | 日本電気株式会社 | 磁気ヘッドドライブ回路 |
-
1997
- 1997-06-06 JP JP9149254A patent/JPH10340410A/ja active Pending
- 1997-11-05 US US08/964,902 patent/US6078446A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6078446A (en) | 2000-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3537891B2 (ja) | ライトドライバ回路と半導体集積回路装置 | |
| US4631419A (en) | Transistor switch and driver circuit | |
| US7035027B2 (en) | Circuits to achieve high data rate writing on thin film transducer | |
| WO1995035564A2 (en) | Arrangement for recording an information signal on a magnetic record carrier | |
| JPS5856286B2 (ja) | 出力バッファ回路 | |
| US5363249A (en) | Self switching head damping | |
| JPH10340410A (ja) | リード・ライト用半導体集積回路装置 | |
| US6107873A (en) | Low noise common-emitter preamplifier for magneto-resistive heads | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JPH08235507A (ja) | 二方向電流制限用出力段を有する差動高速誘導性ドライバ | |
| JP3847527B2 (ja) | インターフェイス回路および信号伝送方法 | |
| JPS63272119A (ja) | 半導体集積回路装置 | |
| JPS6016004B2 (ja) | マトリツクス増幅回路 | |
| US7773332B2 (en) | Long hold time sample and hold circuits | |
| US7265926B2 (en) | High speed hard disk drive with symmetric writer | |
| JPS60254922A (ja) | 双対モ−ド論理回路 | |
| US12573419B1 (en) | Selectable current booster circuit | |
| JPH1027307A (ja) | 前置増幅器及びその切換装置 | |
| JPH0241112B2 (ja) | ||
| JP2577728B2 (ja) | 磁気記録再生回路 | |
| US5917370A (en) | Split load resistor for wideband preamplifier for magneto-resistive head | |
| JPH05211415A (ja) | 半導体装置 | |
| KR0182968B1 (ko) | 하드디스크 드라이버의 플립플롭 버퍼회로 | |
| JPH04254992A (ja) | 半導体装置及び半導体メモリ | |
| JPH10269510A (ja) | リードアンプ回路および半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041102 |