JPH10340923A - 半導体装置の接続方法 - Google Patents
半導体装置の接続方法Info
- Publication number
- JPH10340923A JPH10340923A JP10164470A JP16447098A JPH10340923A JP H10340923 A JPH10340923 A JP H10340923A JP 10164470 A JP10164470 A JP 10164470A JP 16447098 A JP16447098 A JP 16447098A JP H10340923 A JPH10340923 A JP H10340923A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor chip
- bump electrode
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 エッジショートを起さず、能率的に半導体装
置を接続できるようにする。 【解決手段】 シリコン基板１のバンプ電極３側の表面
に絶縁膜４を形成し、この絶縁膜４の全表面をエッチン
グによりその上面から膜厚の中間まで除去してバンプ電
極３の上端部分５を絶縁膜４の上方に突出させたので、
この後、シリコン基板１をダイシングして個々の半導体
チップ７に分割しても、分割された個々の半導体チップ
７の外端部１１には絶縁膜が形成される。そのため、個
々の半導体チップ７をフィルム基板８のフィンガリード
９にボンディングする際、従来のように各半導体チップ
７毎に、フィンガリード９をフォーミング加工により屈
曲させたり、あるいは半導体チップ７の外端部１１に絶
縁シートを設けたりしなくても、エッジショートを起さ
ず、半導体チップ７をフィルム基板８のフィンガリード
９に簡単かつ容易にボンディングでき、極めて能率的に
接続できる。
置を接続できるようにする。 【解決手段】 シリコン基板１のバンプ電極３側の表面
に絶縁膜４を形成し、この絶縁膜４の全表面をエッチン
グによりその上面から膜厚の中間まで除去してバンプ電
極３の上端部分５を絶縁膜４の上方に突出させたので、
この後、シリコン基板１をダイシングして個々の半導体
チップ７に分割しても、分割された個々の半導体チップ
７の外端部１１には絶縁膜が形成される。そのため、個
々の半導体チップ７をフィルム基板８のフィンガリード
９にボンディングする際、従来のように各半導体チップ
７毎に、フィンガリード９をフォーミング加工により屈
曲させたり、あるいは半導体チップ７の外端部１１に絶
縁シートを設けたりしなくても、エッジショートを起さ
ず、半導体チップ７をフィルム基板８のフィンガリード
９に簡単かつ容易にボンディングでき、極めて能率的に
接続できる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体チップ等の
半導体装置の接続方法に関する。
半導体装置の接続方法に関する。
【０００２】
【従来の技術】従来、ＩＣチップ等の半導体チップは、
半導体ウエハのパッド電極上にバンプ電極を形成した
上、半導体ウエハをダイシングすることにより、個々の
チップ部品として分割形成されている。この半導体チッ
プを基板に搭載する方法として、ＴＡＢ(Tape Automate
d Bonding)方式が知られている。このＴＡＢ方式では、
フィルム基板にデバイスホールを形成した上、フィルム
基板の表面に銅等の金属箔をラミネートし、この金属箔
をエッチングしてデバイスホールの縁から内側へ突出す
るフィンガリードを形成し、このフィンガリードに半導
体チップのバンプ電極をボンディングすることにより、
半導体チップをフィルム基板に搭載している。
半導体ウエハのパッド電極上にバンプ電極を形成した
上、半導体ウエハをダイシングすることにより、個々の
チップ部品として分割形成されている。この半導体チッ
プを基板に搭載する方法として、ＴＡＢ(Tape Automate
d Bonding)方式が知られている。このＴＡＢ方式では、
フィルム基板にデバイスホールを形成した上、フィルム
基板の表面に銅等の金属箔をラミネートし、この金属箔
をエッチングしてデバイスホールの縁から内側へ突出す
るフィンガリードを形成し、このフィンガリードに半導
体チップのバンプ電極をボンディングすることにより、
半導体チップをフィルム基板に搭載している。
【０００３】
【発明が解決しようとする課題】しかし、上述した半導
体チップの接続方法では、フィルム基板のフィンガリー
ドに半導体チップのバンプ電極をボンディングする際、
フィンガリードが半導体チップの外端部に接触して短絡
するという所謂エッジショートを起し易い。そのため、
ボンディング後にフィンガリードが半導体チップの外端
部に接触しないように、各半導体チップ毎に、フィンガ
リードをフォーミング加工により屈曲させたり、あるい
は半導体チップの外端部に絶縁シートを配置したりしな
ければならず、接続作業が煩雑で、作業性が極めて悪い
という問題がある。
体チップの接続方法では、フィルム基板のフィンガリー
ドに半導体チップのバンプ電極をボンディングする際、
フィンガリードが半導体チップの外端部に接触して短絡
するという所謂エッジショートを起し易い。そのため、
ボンディング後にフィンガリードが半導体チップの外端
部に接触しないように、各半導体チップ毎に、フィンガ
リードをフォーミング加工により屈曲させたり、あるい
は半導体チップの外端部に絶縁シートを配置したりしな
ければならず、接続作業が煩雑で、作業性が極めて悪い
という問題がある。
【０００４】この発明の課題は、エッジショートを起さ
ず、能率的に半導体装置を接続することのできる半導体
装置の接続方法を提供することである。
ず、能率的に半導体装置を接続することのできる半導体
装置の接続方法を提供することである。
【０００５】
【課題を解決するための手段】この発明は、半導体ウエ
ハにバンプ電極を形成する工程と、前記半導体ウエハの
前記バンプ電極側の表面に絶縁膜を形成する工程と、前
記絶縁膜の全表面をエッチングによりその表面から膜厚
の中間まで除去して前記バンプ電極の先端部分を前記絶
縁膜の上方に突出させる工程と、前記半導体ウエハをダ
イシングして個々の半導体装置に分割する工程と、前記
半導体装置の絶縁膜から突出した前記バンプ電極の先端
部分を基板の接続端子にボンディングする工程とからな
ることを特徴する。
ハにバンプ電極を形成する工程と、前記半導体ウエハの
前記バンプ電極側の表面に絶縁膜を形成する工程と、前
記絶縁膜の全表面をエッチングによりその表面から膜厚
の中間まで除去して前記バンプ電極の先端部分を前記絶
縁膜の上方に突出させる工程と、前記半導体ウエハをダ
イシングして個々の半導体装置に分割する工程と、前記
半導体装置の絶縁膜から突出した前記バンプ電極の先端
部分を基板の接続端子にボンディングする工程とからな
ることを特徴する。
【０００６】この発明によれば、半導体ウエハの状態
で、半導体ウエハのバンプ電極側の表面に絶縁膜を形成
し、この絶縁膜の全表面をエッチングによりその表面か
ら膜厚の中間まで除去して前記バンプ電極の先端部分を
絶縁膜の上方に突出させたので、この後、半導体ウエハ
をダイシングして個々の半導体装置に分割しても、分割
された個々の半導体装置の外端部には絶縁膜が形成され
ることとなる。そのため、個々の半導体装置を基板の接
続端子にボンディングする際、従来のように各半導体装
置毎に、基板の接続端子をフォーミング加工により屈曲
させたり、あるいは半導体装置の外端部に絶縁シートを
設けたりしなくても、エッジショートを起さず、半導体
装置を基板の接続端子に簡単かつ容易にボンディングで
き、極めて能率的に接続することができる。
で、半導体ウエハのバンプ電極側の表面に絶縁膜を形成
し、この絶縁膜の全表面をエッチングによりその表面か
ら膜厚の中間まで除去して前記バンプ電極の先端部分を
絶縁膜の上方に突出させたので、この後、半導体ウエハ
をダイシングして個々の半導体装置に分割しても、分割
された個々の半導体装置の外端部には絶縁膜が形成され
ることとなる。そのため、個々の半導体装置を基板の接
続端子にボンディングする際、従来のように各半導体装
置毎に、基板の接続端子をフォーミング加工により屈曲
させたり、あるいは半導体装置の外端部に絶縁シートを
設けたりしなくても、エッジショートを起さず、半導体
装置を基板の接続端子に簡単かつ容易にボンディングで
き、極めて能率的に接続することができる。
【０００７】
【発明の実施の形態】以下、第１図〜第３図を参照し
て、この発明の一実施形態を説明する。まず、第２図に
示すように、シリコン基板（半導体ウエハ）１のパッド
電極２上にバンプ電極３を形成する。この場合、シリコ
ン基板１にはチップ形成領域が多数区画されており、各
チップ形成領域にはそれぞれ所定の集積回路が形成され
ているとともにパッド電極２が形成されている。そし
て、パッド電極２上にバンプ電極３を形成する場合に
は、シリコン基板１の上面（パッド電極２側の面）にフ
ォトレジストを塗布し、このフォトレジストをフォトリ
ソグラフィ法により露光し現像することにより、パッド
電極２と対応する箇所に開口を形成し、この状態でメッ
キを施すと、開口を通してパッド電極２上にバンプ電極
３が形成される。このバンプ電極３は金や半田等の金属
よりなり、その高さは30μｍ程度に形成されている。
て、この発明の一実施形態を説明する。まず、第２図に
示すように、シリコン基板（半導体ウエハ）１のパッド
電極２上にバンプ電極３を形成する。この場合、シリコ
ン基板１にはチップ形成領域が多数区画されており、各
チップ形成領域にはそれぞれ所定の集積回路が形成され
ているとともにパッド電極２が形成されている。そし
て、パッド電極２上にバンプ電極３を形成する場合に
は、シリコン基板１の上面（パッド電極２側の面）にフ
ォトレジストを塗布し、このフォトレジストをフォトリ
ソグラフィ法により露光し現像することにより、パッド
電極２と対応する箇所に開口を形成し、この状態でメッ
キを施すと、開口を通してパッド電極２上にバンプ電極
３が形成される。このバンプ電極３は金や半田等の金属
よりなり、その高さは30μｍ程度に形成されている。
【０００８】この後、同図に示すように、バンプ電極３
が形成されたシリコン基板１の上面に絶縁膜４を設け
る。この絶縁膜４は絶縁性を有する液状のポリイミド樹
脂等よりなり、この樹脂をスピンコーディングにより塗
布した上、乾燥硬化することにより形成される。この場
合、絶縁膜４の膜厚は図ではバンプ電極３の高さよりも
厚く形成されているが、バンプ電極３の高さとほぼ同じ
膜厚に形成してもよい。しかし、いずれの場合において
も、絶縁膜４の上面はシリコン基板１の上面と平行に形
成することが望ましい。次に、第３図に示すように、絶
縁膜４の全表面をハーフエッチングによりその上面から
膜厚の中間まで除去してバンプ電極３の上端部分５を絶
縁膜４の上方に突出させる。この場合、ハーフエッチン
グはエッチング時間等のエッチング条件を適宜設定する
ことによりエッチング量を調整することができる。ま
た、エッチング後の絶縁膜４の膜厚は、バンプ電極３の
高さの80〜90％の厚さが望ましい。例えば、バンプ電極
３の高さが30μｍ程度であれば、絶縁膜４の厚さを25μ
ｍ程度に形成する。
が形成されたシリコン基板１の上面に絶縁膜４を設け
る。この絶縁膜４は絶縁性を有する液状のポリイミド樹
脂等よりなり、この樹脂をスピンコーディングにより塗
布した上、乾燥硬化することにより形成される。この場
合、絶縁膜４の膜厚は図ではバンプ電極３の高さよりも
厚く形成されているが、バンプ電極３の高さとほぼ同じ
膜厚に形成してもよい。しかし、いずれの場合において
も、絶縁膜４の上面はシリコン基板１の上面と平行に形
成することが望ましい。次に、第３図に示すように、絶
縁膜４の全表面をハーフエッチングによりその上面から
膜厚の中間まで除去してバンプ電極３の上端部分５を絶
縁膜４の上方に突出させる。この場合、ハーフエッチン
グはエッチング時間等のエッチング条件を適宜設定する
ことによりエッチング量を調整することができる。ま
た、エッチング後の絶縁膜４の膜厚は、バンプ電極３の
高さの80〜90％の厚さが望ましい。例えば、バンプ電極
３の高さが30μｍ程度であれば、絶縁膜４の厚さを25μ
ｍ程度に形成する。
【０００９】この後、同図に示すように、シリコン基板
１のチップ形成領域の境界に位置する箇所（２点鎖線で
示す箇所）の絶縁膜４にダイシング用の溝６を形成す
る。この場合には、絶縁膜４の表面にフォトレジストを
塗布して露光し現像することにより、チップ形成領域の
境界と対応する箇所のフォトレジストに開口を形成し、
この開口を通して絶縁膜４をエッチングすることによ
り、ダイシング用の溝６が形成される。なお、この溝６
は断面形状が「Ｖ」字状に形成されたものが望ましい
が、これに限られない。そして、ダイシング用の溝６に
沿ってシリコン基板１をダイヤモンドブレード等により
ダイシングして、個々の半導体チップ７に分割する。
１のチップ形成領域の境界に位置する箇所（２点鎖線で
示す箇所）の絶縁膜４にダイシング用の溝６を形成す
る。この場合には、絶縁膜４の表面にフォトレジストを
塗布して露光し現像することにより、チップ形成領域の
境界と対応する箇所のフォトレジストに開口を形成し、
この開口を通して絶縁膜４をエッチングすることによ
り、ダイシング用の溝６が形成される。なお、この溝６
は断面形状が「Ｖ」字状に形成されたものが望ましい
が、これに限られない。そして、ダイシング用の溝６に
沿ってシリコン基板１をダイヤモンドブレード等により
ダイシングして、個々の半導体チップ７に分割する。
【００１０】次に、第１図に示すように、分割された半
導体チップ７をＴＡＢ方式によりフィルム基板８に搭載
する。この場合には、予めフィルム基板８にフィンガリ
ード９を形成する。すなわち、フィルム基板８の所定箇
所にデバイスホール１０を形成した上、フィルム基板８
の表面に銅等の金属箔をラミネートし、この金属箔をフ
ォトリゾグラフィ法を用いてエッチングし、金属箔の不
要な部分を除去することにより、デバイスホール１０内
に突出した所定形状のフィンガリード９を形成する。な
お、フィンガリード９の全表面にはスズ、半田合金等の
メッキを施す。すなわち、バンプ電極３が金の場合には
スズメッキを施し、バンプ電極３が半田の場合には半田
合金のメッキを施す。
導体チップ７をＴＡＢ方式によりフィルム基板８に搭載
する。この場合には、予めフィルム基板８にフィンガリ
ード９を形成する。すなわち、フィルム基板８の所定箇
所にデバイスホール１０を形成した上、フィルム基板８
の表面に銅等の金属箔をラミネートし、この金属箔をフ
ォトリゾグラフィ法を用いてエッチングし、金属箔の不
要な部分を除去することにより、デバイスホール１０内
に突出した所定形状のフィンガリード９を形成する。な
お、フィンガリード９の全表面にはスズ、半田合金等の
メッキを施す。すなわち、バンプ電極３が金の場合には
スズメッキを施し、バンプ電極３が半田の場合には半田
合金のメッキを施す。
【００１１】そして、半導体チップ７をフィルム基板８
に搭載する場合には、フィルム基板８のデバイスホール
１０内に半導体チップ７を配置し、半導体チップ７のバ
ンプ電極３をフィンガリード９に対向させ、この状態で
バンプ電極３とフィンガリード９とを熱圧着によりボン
ディングする。このとき、半導体チップ７の上面、特に
外端部１１上には絶縁膜４が形成されているので、バン
プ電極３にフィンガリード９をボンディングする際、従
来のように各半導体チップ７毎に、フィンガリード９を
フォーミングにより屈曲させたり、あるいは半導体チッ
プ７の外端部１１に絶縁シートを配置したりしなくて
も、フィンガリード９が半導体チップ７の外端部１１に
接触して短絡することはない。この場合、半導体チップ
７のレイアウト等、半導体チップ７の外端部１１との短
絡を防ぐ以外にフィンガリード９をフォーミング加工に
より屈曲させることは差し支えない。この後、バンプ電
極３とフィンガリード９の接合部分を樹脂１２で封止し
て保護すればよいので、半導体チップ７をフィルム基板
８に簡単かつ容易に接続することができ、能率的に接続
作業を行なうことができる。
に搭載する場合には、フィルム基板８のデバイスホール
１０内に半導体チップ７を配置し、半導体チップ７のバ
ンプ電極３をフィンガリード９に対向させ、この状態で
バンプ電極３とフィンガリード９とを熱圧着によりボン
ディングする。このとき、半導体チップ７の上面、特に
外端部１１上には絶縁膜４が形成されているので、バン
プ電極３にフィンガリード９をボンディングする際、従
来のように各半導体チップ７毎に、フィンガリード９を
フォーミングにより屈曲させたり、あるいは半導体チッ
プ７の外端部１１に絶縁シートを配置したりしなくて
も、フィンガリード９が半導体チップ７の外端部１１に
接触して短絡することはない。この場合、半導体チップ
７のレイアウト等、半導体チップ７の外端部１１との短
絡を防ぐ以外にフィンガリード９をフォーミング加工に
より屈曲させることは差し支えない。この後、バンプ電
極３とフィンガリード９の接合部分を樹脂１２で封止し
て保護すればよいので、半導体チップ７をフィルム基板
８に簡単かつ容易に接続することができ、能率的に接続
作業を行なうことができる。
【００１２】なお、この発明は上述した実施例に限定さ
れるものではない。例えば、半導体チップ７が接続され
る基板は、フィルム基板８である必要はなく、硬質の配
線基板であってもよい。また、半導体チップ７のバンプ
電極３がボンディングされる接続端子は、必ずしもフィ
ンガリードである必要はなく、基板上に設けられたパッ
ド電極であってもよい。さらに、半導体チップ７はＴＡ
Ｂ方式によりボンディングする必要はなく、フリップチ
ップ方式、あるいはフェイスダウン方式によりボンディ
ングするようにしてもよい。
れるものではない。例えば、半導体チップ７が接続され
る基板は、フィルム基板８である必要はなく、硬質の配
線基板であってもよい。また、半導体チップ７のバンプ
電極３がボンディングされる接続端子は、必ずしもフィ
ンガリードである必要はなく、基板上に設けられたパッ
ド電極であってもよい。さらに、半導体チップ７はＴＡ
Ｂ方式によりボンディングする必要はなく、フリップチ
ップ方式、あるいはフェイスダウン方式によりボンディ
ングするようにしてもよい。
【００１３】
【発明の効果】以上説明したように、この発明によれ
ば、半導体ウエハの状態で、半導体ウエハのバンプ電極
側の表面に絶縁膜を形成した上、この絶縁膜の全表面を
エッチングによりその表面から膜厚の中間まで除去して
前記バンプ電極の先端部分を絶縁膜の上方に突出させた
ので、半導体ウエハをダイシングして個々に分割された
半導体チップを基板の接続端子にボンディングする際
に、従来のように各半導体チップ毎に、基板の接続端子
を屈曲したり、あるいは半導体チップの外端部に絶縁シ
ートを設けたりしなくても、エッジショートを防ぐこと
ができ、半導体チップを基板の接続端子に簡単かつ容易
に接続することができ、極めて能率的に接続することが
できる。
ば、半導体ウエハの状態で、半導体ウエハのバンプ電極
側の表面に絶縁膜を形成した上、この絶縁膜の全表面を
エッチングによりその表面から膜厚の中間まで除去して
前記バンプ電極の先端部分を絶縁膜の上方に突出させた
ので、半導体ウエハをダイシングして個々に分割された
半導体チップを基板の接続端子にボンディングする際
に、従来のように各半導体チップ毎に、基板の接続端子
を屈曲したり、あるいは半導体チップの外端部に絶縁シ
ートを設けたりしなくても、エッジショートを防ぐこと
ができ、半導体チップを基板の接続端子に簡単かつ容易
に接続することができ、極めて能率的に接続することが
できる。
【図１】この発明の接続方法によって半導体チップをフ
ィルム基板に接続した状態の断面図。
ィルム基板に接続した状態の断面図。
【図２】半導体ウエハにバンプ電極を形成した上、絶縁
膜を設けた状態の要部断面図。
膜を設けた状態の要部断面図。
【図３】図２の絶縁膜をハーフエッチングしてバンプ電
極の上端部分を突出させた状態の要部断面図。
極の上端部分を突出させた状態の要部断面図。
１ シリコン基板（半導体ウエハ） ３ バンプ電極 ４ 絶縁膜 ５ 上端部分（先端部分） ７ 半導体チップ ８ フィルム基板 ９ フィンガリード（接続端子）
Claims (1)
- 【請求項１】半導体ウエハにバンプ電極を形成する工程
と、 前記半導体ウエハの前記バンプ電極側の表面に絶縁膜を
形成する工程と、 前記絶縁膜の全表面をエッチングによりその表面から膜
厚の中間まで除去して前記バンプ電極の先端部分を前記
絶縁膜の上方に突出させる工程と、 前記半導体ウエハをダイシングして個々の半導体装置に
分割する工程と、 前記半導体装置の絶縁膜から突出した前記バンプ電極の
先端部分を基板の接続端子にボンディングする工程とか
らなる半導体装置の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164470A JP3019065B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置の接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164470A JP3019065B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置の接続方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2095056A Division JP2830351B2 (ja) | 1990-04-12 | 1990-04-12 | 半導体装置の接続方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340923A true JPH10340923A (ja) | 1998-12-22 |
| JP3019065B2 JP3019065B2 (ja) | 2000-03-13 |
Family
ID=15793799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10164470A Expired - Lifetime JP3019065B2 (ja) | 1998-05-29 | 1998-05-29 | 半導体装置の接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019065B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646095B2 (en) | 2003-09-30 | 2010-01-12 | Panasonic Corporation | Semiconductor device |
| US9321262B2 (en) | 2013-04-04 | 2016-04-26 | Canon Kabushiki Kaisha | Liquid discharge head and method for manufacturing the same |
| CN111627857A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 封装方法及封装结构 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2830351B2 (ja) | 1990-04-12 | 1998-12-02 | カシオ計算機株式会社 | 半導体装置の接続方法 |
-
1998
- 1998-05-29 JP JP10164470A patent/JP3019065B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7646095B2 (en) | 2003-09-30 | 2010-01-12 | Panasonic Corporation | Semiconductor device |
| US9321262B2 (en) | 2013-04-04 | 2016-04-26 | Canon Kabushiki Kaisha | Liquid discharge head and method for manufacturing the same |
| CN111627857A (zh) * | 2019-02-28 | 2020-09-04 | 中芯国际集成电路制造(上海)有限公司 | 封装方法及封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019065B2 (ja) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101183668B (zh) | 电解电镀形成突起电极的半导体装置及其制造方法 | |
| JP2002246535A (ja) | 半導体集積回路 | |
| US6475897B1 (en) | Semiconductor device and method of forming semiconductor device | |
| JP2002231854A (ja) | 半導体装置およびその製造方法 | |
| JP2830351B2 (ja) | 半導体装置の接続方法 | |
| JPH1092865A (ja) | 半導体装置およびその製造方法 | |
| JP2002231749A (ja) | 半導体装置およびその接合構造 | |
| JPS59139636A (ja) | ボンデイング方法 | |
| JP3457926B2 (ja) | 半導体装置およびその製造方法 | |
| JP3019065B2 (ja) | 半導体装置の接続方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP2003158140A (ja) | 半導体パッケージ、半導体パッケージの製造方法、モジュール及び電子機器 | |
| JP2000306949A (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP3397181B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001035866A (ja) | チップ型電子部品の製造方法 | |
| JP2002261192A (ja) | ウエハレベルｃｓｐ | |
| JP2000195887A (ja) | 電子部品 | |
| JPH0786340A (ja) | 半導体素子の接続方法 | |
| KR100608331B1 (ko) | 멀티 칩 패키지 | |
| JPH0719797B2 (ja) | 半導体装置の実装具 | |
| JP2002231754A (ja) | 半導体装置の製造方法 | |
| JP2001094043A (ja) | 半導体チップ | |
| JPH05251513A (ja) | 半導体装置 | |
| JPH0793309B2 (ja) | 半導体装置の接続方法 | |
| JP2523209Y2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100107 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110107 Year of fee payment: 11 |