JPH10340937A - 複合ｉｃテストシステム - Google Patents

Abstract

(57)【要約】 【課題】 メモリとロッジク回路とを内蔵したＩＣを全
自動でテストする複合ＩＣテストシステムを提供する。 【解決手段】 メモリテストシステムとロッジクテスト
システムを並設し、これらテストシスシムの間に一方か
ら他方にＩＣを送り込む自動搬送装置を付設し、一方の
テストシスシムでテストしたＩＣを他方のテストシスシ
ムに自動的に送り込み、メモリ部分とロジック部分を自
動的にテストすることを可能とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はＩＣの中でも特に
メモリ部とロジック部とが混在したＩＣを試験する複合
ＩＣテストシステムに関する。

【０００２】

【従来の技術】従来よりＩＣの種類は主にメモリＩＣか
ロジックＩＣかに大別されている。メモリＩＣはメモリ
容量の増大にも係わらずピン数（端子の数）は高々数１
０ピン程度（２０〜４０ピン）程度に抑えられている。
これに対し、ロジックＩＣは端子数が多く、数１００ピ
ン（５００ピン程度）に及ぶものが多い。

【０００３】このようにメモリＩＣとロジックＩＣとで
はピン数が格段に異なることと、試験方法も全く異なる
ため、従来よりメモリＩＣ用のメモリテストシテスムと
ロジックＩＣ用のロジックテストシステムとが存在し、
メモリＩＣと、ロジックＩＣは全く異なるテストシステ
ムで試験が行われている。ところで最近の傾向としてロ
ジックＩＣの内部に比較的大容量のメモリを内蔵した複
合ＩＣが製造されつつある。このような複合ＩＣを試験
するには、本来はロジック回路とメモリとを複合した形
態で総合的なテストを実施することが望ましいが、テス
トに要する時間が長くなるため高価なテストシステムを
長時間使用しなければならないため、テストに要するコ
ストが高くなり過ぎる不都合がある。

【０００４】このため一般にはメモリ部分とロジック部
分を分離した形態で別々にテストできるようにピン（端
子）の引き出しが工夫され、メモリテストシテスムによ
りメモリ部分をテストし、ロジックテストシステムによ
りロジック部分をテストする方法が採られる。ここで、
従来から使われているメモリＩＣ試験用のメモリテスト
シテスムとロジックＩＣ用のロジックテストシステムの
違いを更に詳しく説明する。メモリＩＣは上述したよう
にピン数が比較的少なく２０〜４０ピン程度であること
から、一度に多数のＩＣを試験する装置を構成できる。
つまり、被試験ＩＣをテスト装置に接触させる部分をテ
ストヘッドと称しているが、このテストヘッドに形成で
きるコンタクトの数には限度がある。

【０００５】このためメモリテストシステムでは被試験
ＩＣのピン数に応じて、例えばピン数が６０ピンのＩＣ
では一度に１６個のＩＣをテストし、３０ピンのＩＣで
は３２個のＩＣをテストするように、被試験ＩＣのピン
数に応じてテストできるＩＣの数が決められる。更にメ
モリテストシステムで一度に多数のＩＣをテストする理
由はメモリは容量が大きくなる一方であるため、テスト
に要する時間が長くなる傾向にある。この点からも、一
度に多数のＩＣをテストすることによりテストに要する
時間を短縮し、テストに要するコストを低減している。

【０００６】一方、ロジックテストシステムではロジッ
クＩＣのビン数が数１００であるため、一度にテストで
きるＩＣの数に制限を受ける。このため、一般には一度
に１個乃至数個程度ずつテストする装置が実用されてい
る。その様子を図３及び図４に示す。図３はメモリテス
トシステムの概略の構成を示す。図中１１Ａはメモリテ
ストシステムを構成するメモリテスト用ハンドラ、１２
Ａはこのハンドラ１１Ａに装着されたメモリテスト用テ
ストヘッド、１３Ａはメモリテスト用テスタ本体を示
す。このメモリテスト用テスタ本体１３Ａはメモリテス
ト用テストヘッド１２Ａにケーブル１４によって電気的
に接続され、メモリテスト用テストヘッド１２Ａのコン
タクト部分に装着した被試験ＩＣ１５をテストする。

【０００７】被試験ＩＣ１５はメモリテスト用ハンドラ
１１Ａに対して供給側トレイ１６に格納されて供給され
る。供給側トレイ１６からメモリテスト用テストヘッド
１２Ａには例えば真空吸着ヘッドを装備したメモリテス
ト用のＸ−Ｙ搬送装置３０Ａによって搬送される。メモ
リテスト用のＸ−Ｙ搬送装置３０Ａは例えばトレイ装着
側とメモリテスト用テストヘッド１２Ａの装着位置との
間に敷設されたレール３１と、このレール３１に差し渡
されてレール３１に沿ってＸ方向に移動するアーム３２
と、このアーム３２に支持され、アーム３２に沿ってＹ
方向に移動する移動ヘッド３３と、この移動ヘッド３３
に下向きに吊り下げられた姿勢で搭載され、エアシリン
ダ等で下向きに移動してＩＣ１５を空気の吸引力によっ
て吸着して吊り上げる真空吸着ヘッド３４とによって構
成される。図３に示す例では移動ヘッド３３に６個の真
空吸着ヘッド３４を装着し、一度に６個のＩＣを吸着し
て搬送するように構成した場合を示す。

【０００８】テストが終わったＩＣ１５は同様にメモリ
テスト用のＸ−Ｙ搬送装置３０Ａの真空吸着ヘッド３４
に吸着されて排出側トレイ１７に戻される。排出側トレ
イ１７の各格納位置ごとにメモリが設けられ、格納した
ＩＣの良否の判定結果を記憶する。メモリテストシステ
ムでは図示するように一度に複数（例えば１６個程度）
のＩＣ１５がテストされる。

【０００９】図４はロジックテストシステムの概略の構
成を示す。図３と対応する部分には同一符号を付して示
す。図示するようにロジックテストシステムでは一度に
数個（図の例では１個）のＩＣをテストする構造とされ
るのが一般的ある。このロジックテストシステムでも供
給側トレイ１６からＩＣ１５がロジックテスト用テスト
ヘッド１２ＢにＸ−Ｙ搬送装置３０Ｂによって搬送さ
れ、ロジックテスト用テストヘッド１２Ｂでテストされ
たＩＣ１５は同様にロジックテスト用のＸ−Ｙ搬送装置
３０Ｂによって排出側トレイ１７に格納される。

【００１０】図５及び図６はウエハーの状態でテストす
るテストシステムの場合を示す。図５はウエハーに形成
したメモリをテストするメモリテストシステム、図６は
ウエハーに形成したロジック回路をテストするロジック
テストシステムの概略の構成を示す。ウエハーの搬送装
置としては一般にベルトコンベア方式の搬送装置を利用
するが、ここでは説明を簡素化するためにＸ−Ｙ搬送装
置を利用するものとして説明する。

【００１１】ウエハー状態でテストするテストシステム
では、メモリテスト用テストヘッド１２Ａにウエハーを
吸着支持するチャック１８を有し、供給側ウエハー容器
１９から１枚のウエハーＷＦをＸ−Ｙ搬送装置３０Ａが
取り出してテストヘッド１２Ａに運び、チャック１８に
吸着させる。チャック１８を囲んで周囲からプローブ
（特に図示しない）が差し出されてウエハーＷＦに形成
した各チップの端子部分にプローブを電気的に接触さ
せ、各チップをメモリテスト用テスタ本体１３Ａに電気
的に接続する。この種のメモリテストシステムでも複数
のチップに対してプローブを接続し、同時に複数のチッ
プをテストする構造とされる。図５で斜線を施した部分
がテストされているチップの部分を示す。テストするチ
ップの位置を変更するにはチャック１８がＸ−Ｙ方向に
移動し、プローブが接触するチップの位置を変更させて
各チップをテストする。テスト終了後はＸ−Ｙ搬送装置
３０ＡがウエハーＷＦを排出側ウエハー容器２０に収納
する。

【００１２】図６に示すロジックテストシステムでは１
枚のウエハーＷＦに対し、図６の例では１個のチップに
プローブを接触させ、チップを１個ずつテストする。そ
の他の構成及び動作は図５に示したメモリテストシステ
ムと同様である。

【００１３】

【発明が解決しようとする課題】図３乃至図６に示した
従来のＩＣテストシステムによってロジック回路とメモ
リとを内蔵したＩＣをテストする場合、例えばメモリテ
ストシステムでメモリ部分をテストし、メモリ部分のテ
ストを終了した後、ロジックテストシステムによってロ
ジック部分のテストを実行する。

【００１４】この場合、メモリテストシステムでテスト
を終わったＩＣは人手によってロジックテストシステム
に移送し、ロジックテストシステムにＩＣを供給する方
法を採っている。従ってオペレータが一方のテストシス
テムから他方のテストシステムにＩＣを移替える作業を
しなけれはならないから、ＩＣを移動させている時間が
長くなり、試験に要する時間が長くなる欠点がある。ま
たオペレータが常に付き添っていなければならないた
め、人手が掛り面倒である。

【００１５】この発明の目的は、短時間にしかも人手を
掛けることなくメモリ部分のテストとロジック部分のテ
ストを全て自動的に実行することができる複合ＩＣテス
トシステムを提供しようとするものである。

【００１６】

【課題を解決するための手段】この発明ではＩＣを搬送
する自動搬送装置を装備し、この自動搬送装置によって
被試験ＩＣをテストヘッドに自動搬送し、テストヘッド
にて被試験ＩＣをテストするＩＣテストシステムにおい
て、メモリをテストするメモリテストシステムと、ロジ
ックテストシステムを並設すると共に、一方のテストシ
ステムでテストが終了したＩＣを他方のテストシステム
に送り込む自動搬送機構を付設した構造とした点を特徴
とするものである。

【００１７】この発明の構成によれば、一方のテストシ
ステムに被試験ＩＣを供給すれば、そのテストシステム
でテストが終了したＩＣは他のテストシステムに自動搬
送され、他のテストシステムでもテストが実行される。
従って、メモリテストと、ロジックテストの順にテスト
を実行するものとすると、メモリテストシステムに被試
験ＩＣを供給すると、メモリテストシステムでは被試験
ＩＣ内のメモリ部分をテストする。メモリ部分のテスト
が終わったＩＣは自動搬送装置によりロジックテストシ
ステムに送り込まれ、ロジックテストシステムにおいて
ロジック部分のテストが実行され、ロジックテストシス
テムの排出側に排出される。この排出時に排出側のトレ
イ上でメモリ部分のテスト結果と、ロジック部分のテス
ト結果が管理され、排出側のトレイ上において、テスト
結果に従って仕分けが行われる。

【００１８】

【発明の実施の形態】図１にこの発明の一実施例を示
す。図１に示す実施例では同一匡体内にメモリテストシ
ステムと、ロジックテストシステムを並設した場合を示
す。１６はメモリテストシステムに供給した供給側トレ
イを示す。この供給側トレイ１６にメモリ部とロジック
部を持つ被試験ＩＣ１５が搭載されて供給される。

【００１９】供給側トレイ１６に搭載されて供給された
被試験ＩＣ１５は、メモリテスト用Ｘ−Ｙ搬送装置３０
Ａ（この例ではアーム３２をレール３１に対して片持梁
構造で支持させた場合を示す）によってメモリテストシ
ステムを構成するテストヘッド１２Ａに運ばれる。メモ
リテストシステムを構成するメモリテスト用テストヘッ
ド１２Ａには例えば１６個のＩＣソケットが用意され、
このＩＣソケットに被試験ＩＣ１５が装着され、ケーブ
ル１４を通じてメモリテスト用のテスタ本体１３Ａに電
気的接続され、メモリ部分のテストが実行される。

【００２０】メモリテスト用のテストヘッド１２Ａに装
着されたＩＣソケットには番号が付され、供給側トレイ
１６上の何番地に搭載されていたＩＣが何番のＩＣソケ
ットによってテストされたかが記憶されており、各ＩＣ
ソケットで試験されたＩＣがメモリの記憶動作速度が例
えば高速、中速、低速の別に記憶され、また再テストを
必要とするＩＣ，メモリ部分が不良と判定されるＩＣ等
に分類されて記憶器に記憶される。

【００２１】この発明ではメモリテストシステムとロジ
ックテストシステムの間にＩＣを自動搬送する自動搬送
装置４０を設置し、この自動搬送装置４０によってメモ
リテストシステムでテストが終了したＩＣをロジックテ
ストシステムに送り込む構造とした点を特徴とするもの
である。図１に示す例では、メモリテストシステムとロ
ジックテストシステムの間にバッファ部分２１を設け、
このバッファ部分２１にメモリ部分をテストしたＩＣを
一時保管し、バッファ部分２１からＩＣを１個ずつ自動
搬送装置４０によってロジックテストシステムに送り込
む構造とした場合を示す。

【００２２】自動搬送装置４０はこの例ではテストヘッ
ド１２Ａと１２Ｂ間に差し渡したレール４１と、このレ
ール４１に片持梁構造で支持されたアーム４２と、この
アーム４２に沿ってＸ方向に移動する移動ヘッド４３
と、この移動ヘッド４３に下向きに装着された真空吸着
ヘッド４４とによって構成した場合を示す。バッファ部
分２１は少なくともメモリテストシステムで一度にテス
トされるＩＣを収納できる容量を有し、バッファ部２１
に保管されたＩＣは自動搬送装置４０によって順次１個
ずつロジックテストシステムを構成するロジックテスト
用テストヘッド１２Ｂに運ばれ、ロジックテスト用テス
トヘッド１２Ｂに設けたＩＣソケットに装着され、ケー
ブル１４を通じてロジックテスト用テスタ本体１３Ｂに
電気的に接続され、ロジック部分のテストを受ける。

【００２３】ロジック部分のテストは比較的短時間で済
む場合が多い。これに対してメモリ部分のテスト時間は
長い。このため、例えばメモリ部分のテストが８０秒
（ＩＣの搬送時間も含む）掛り、ロジック部分のテスト
が１個当たり５秒で済むものとすると、ロジックテスト
システムにおいて、１個当たり５秒でテストすると１６
個では約８０秒となる。従ってメモリテストシステムに
おいて、次のＩＣのテストが終了する時点でロジック部
分のテストが全て終了していることになり、バッファ部
分２１を空にすることができる。このようなテスト時間
の配分にした場合は最大効率で試験を実行することがで
きる。

【００２４】ロジックテストが終了したＩＣ１５はロジ
ックテストシステム側のロジックテスト用Ｘ−Ｙ搬送装
置３０Ｂによって排出側トレイ１７に運ばれ、排出側ト
レイ１７の各収納部に格納される。こ各格納位置は例え
ば供給側トレイ１６の搭載番地位置に対応し、排出側ト
レイ１７の各番地に格納されたＩＣごとにメモリ部分の
テスト結果と、ロジック部分のテスト結果が記憶され、
排出側トレイ１７から他のトレイ（仕分けする種類の数
だけ他のトレイが用意される）に良品と不良品の別、及
びメモリ部分の動作速度の違いに応じて仕分けされる。

【００２５】このように、この発明によればメモリテス
トシステムからロジックテストシステムに自動搬送装置
４０によってＩＣを引き渡す構造としたからメモリテス
トシステムでテストが終了したＩＣをロジックテストシ
ステムに人手によって移替えを行わなくて済むから、メ
モリ部分とロジック部分を内蔵した複合ＩＣを効率よく
試験することができる。

【００２６】図２はこの発明による複合ＩＣテストシス
テムの他の実施例を示す。この実施例ではウエハーに形
成されたＩＣチップを直接テストする形式のＩＣテスタ
に、この発明を適用した場合を示す。この実施例では供
給側ウエハー容器１９からウエハーＷＦを１枚ずつ引き
出し、そのウエハーをメモリテスト用自動搬送装置３０
Ａによって、メモリテストシステムを構成するメモリテ
スト用テストヘッド１２Ａに搬送する。メモリテスト用
テストヘッド１２ＡにはウエハーＷＦを真空吸引力によ
って吸着するチャック１８Ａが設けられ、チャック１８
ＡでウエハーＷＦを吸着し固定する。これと共にチャッ
ク１８Ａの周縁からプローブ（特に図示しない）が差し
出され、このプローブの先端が複数のチップに形成され
た端子部分に接触し、各チップを電気的にメモリテスト
用テスタ本体１３Ａに接続する。図２の例では斜線を施
した８個のチップをメモリテスト用テスタ本体１３Ａに
接続するよに構成した場合を示す。

【００２７】チップ内のメモリ部分がテストされたウエ
ハーＷＦは自動搬送装置４０によってロジックテストシ
ステムのロジックテスト用テストヘッド１２Ｂに運ば
れ、ロジックテスト用テストヘッド１２Ｂに設けたチャ
ック１８Ｂに吸着させる。ロジックテストシステムでは
ウエハー内のチップを１個ずつテストし、全てのチップ
をテストすると、ロジックテスト用Ｘ−Ｙ搬送装置３０
Ｂによって搬出側ウエハー容器２０に格納する。

【００２８】

【発明の効果】以上説明したように、この発明によれば
一方のテストシステム、上述の例ではメモリテストシス
テムに被試験ＩＣを供給すればメモリ部分のテストが終
了したＩＣは自動的に他方のテストシステム（上述の例
ではロジックテストシステム）に搬送され、メモリ部分
とロジック部分のテストを全て自動的に実行され、ＩＣ
を一方のテストシステムから他方のテストシステムに移
替える時間と手間を省くことができるから、テスト時間
の短縮と省力化も達することができる利点が得られる。
尚、テストの順序は上述した順序に限らずロジック部分
から先にテストする方法も考えられることは容易に理解
できよう。また、ウエハーを搬送する搬送装置を全てＸ
−Ｙ搬送装置で説明したが、自動搬送装置の構造はＸ−
Ｙ搬送装置に限らず例えばベルトコンベアー方式の搬送
装置を用いることができることも容易に理解できよう。

【図面の簡単な説明】

【図１】この発明の一実施例を説明するための平面図。

【図２】この発明の他の実施例を説明するための平面
図。

【図３】従来のメモリテストシステムを説明するための
平面図。

【図４】従来のロジックテストシテスムを説明するため
の平面図。

【図５】従来のウエハーに形成されたメモリをテストす
るシステムを説明するための平面図。

【図６】従来のウエハーに形成されたロジック回路をテ
ストするシステムを説明するための平面図。

【符号の説明】

１１Ａ メモリテスト用ハンドラ １１Ｂ ロジックテスト用ハンドラ １２Ａ メモリテスト用テストヘッド １２Ｂ ロジックテスト用テストヘッド １３Ａ メモリテスト用テスタ本体 １３Ｂ ロジックテスト用テスタ本体 １４ ケーブル １５ 被試験ＩＣ １６ 供給側トレイ １７ 排出側トレイ １８ チャック １９ 供給側ウエハー容器 ２０ 排出側ウエハー容器 ３０Ａ メモリテスト用Ｘ−Ｙ搬送装置 ３０Ｂ ロジックテスト用Ｘ−Ｙ搬送装置 ４０ テストシステム間に設けた自動搬送装置

Claims (2)

【特許請求の範囲】
1. 【請求項１】 ＩＣを搬送する自動搬送装置を装備し、
   この自動搬送装置によって被試験ＩＣをテストヘッドに
   自動搬送し、テストヘッドにて被試験ＩＣをテストする
   ＩＣテストシステムにおいて、 メモリをテストするメモリテストシステムと、ロッジク
   回路をテストするロジックテストシステムとを並設する
   と共に、一方のテストシステムでテストが終了したＩＣ
   を他方のテストシステムに送り込む自動搬送装置を付設
   した構造としたことを特徴とする複合ＩＣテストシステ
   ム。
2. 【請求項２】 集積回路が形成された複数のチップを具
   備したウエハーを搬送する自動搬送装置と、運ばれて来
   たウエハーを吸着して固定するチャックと、このチャッ
   クによって固定されたウエハーの上記各チップに形成さ
   れた端子に電気的に接触するプローブとを具備して構成
   されるＩＣテストシステムにおいて、 チップ内に形成されたメモリ部分をテストするメモリシ
   ステムと、チップ内に形成されたロジック部分をテスト
   するロジックテストシステムとを並設し、両者間に一方
   のテストシステムでテストを終わったウエハーを他方の
   テストシステムに搬送する自動搬送装置を付設した構造
   としたことを特徴とする複合ＩＣテストシステム。