JPH10341150A - 電流発生回路 - Google Patents

Abstract

(57)【要約】 【課題】 ダイオードの順方向電圧Ｖｆのバラツキや、
抵抗値の絶対値のバラツキが、直接、インジェクション
電流の変動要因となっていた。 【解決手段】 ＩＩＬ回路２０へ供給するインジェクシ
ョン電流Ｉ１２を発生する電流発生回路において、電流
源１１で外付け抵抗に基づいて生成された基準電流Ｉ１
１を、カレントミラー回路１２によって折り返してイン
ジェクション電流Ｉ１２としてＩＩＬ回路２０へ供給す
るとともに、このカレントミラー回路１２の基準電流側
にカレントミラー回路１２と同じ回路構成のダミー回路
２３を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電流発生回路に関
し、特にＩＩＬ(Integrated Injection Logic)回路へ供
給するインジェクション電流を発生する電流発生回路に
関する。

【０００２】

【従来の技術】この種の従来回路を図５に示す。同図に
おいて、電源Ｖｃｃとグランドとの間には、基準電流Ｉ
１０１を流す電流源１０１と、順方向に直列接続された
例えば３個のダイオード１０２〜１０４とが接続されて
いる。電流源１０１とダイオード１０２のアノードとの
接続点Ａには、トランジスタ１０５のベースが接続され
ている。トランジスタ１０５のコレクタは電源Ｖｃｃに
接続されている。

【０００３】トランジスタ１０５のエミッタとＩＩＬ回
路１０６の電流供給端子１０６ａとの間には抵抗１０７
が接続されている。ＩＩＬ回路１０６は、エミッタが電
流供給端子１０６ａに接続され、ベースが接地されたｐ
ｎｐトランジスタ１０８と、このｐｎｐトランジスタ１
０８のコレクタと共にベースが入力端子１０６ｂに、コ
レクタが出力端子１０６ｃにそれぞれ接続され、エミッ
タが接地されたｎｐｎトランジスタ１０９とから構成さ
れている。

【０００４】

【発明が解決しようとする課題】上記構成の従来回路に
おいて、ダイオードの順方向電圧およびバイポーラトラ
ンジスタのエミッタ・ベース間電圧をＶｆとすると、電
流源１０１の基準電流Ｉ１０１によって接続点Ａには３
Ｖｆの電圧が発生する。これにより、ＩＩＬ回路１０６
に供給されるインジェクション電流Ｉ１０２は、抵抗１
０７の抵抗値をＲ０とすると、次式で決まる。

【０００５】この（１）式から明らかなように、ダイオ
ードの順方向電圧Ｖｆのバラツキ、抵抗値Ｒ０の絶対値
のバラツキが、直接、インジェクション電流Ｉ１０２の
変動要因となるため、インジェクション電流Ｉ１０２を
精度良く得ることができないという問題点がある。最悪
の場合、インジェクション電流Ｉ１０２の影響によって
ＩＩＬ回路１０６の動作が不安定になる。

【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、ＩＩＬ回路へ供給す
るインジェクション電流を精度良く生成することが可能
な電流発生回路を提供することにある。

【０００７】

【課題を解決するための手段】本発明による電流発生回
路は、外付け抵抗に基づく基準電流を流す電流源と、こ
の電流源の基準電流に応じたインジェクション電流を生
成してＩＩＬ回路へ供給するカレントミラー回路と、こ
のカレントミラー回路の基準電流側と基準電位点との間
にエミッタおよびベースが接続されたトランジスタを含
むダミー回路とを備えた構成となっている。

【０００８】上記構成の電流発生回路において、電流源
では外付け抵抗を用いることで安定した基準電流の生成
が行われる。カレントミラー回路は、この基準電流を折
り返すことによってインジェクション電流を生成し、こ
のインジェクション電流をＩＩＬ回路に供給する。この
とき、バイポーラトランジスタのエミッタ・ベース間電
圧をＶｆとすると、ＩＩＬ回路の電流供給端子には、Ｖ
ｆの電圧が発生する。一方、ダミー回路の電流供給端子
にも、同じＶｆの電圧が発生する。よって、このＶｆの
電圧はキャンセルされる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しつつ詳細に説明する。

【００１０】図１は、本発明の一実施形態を示す回路図
である。図１において、電流源１１は電源Ｖｃｃに接続
されており、この電流源１１では外付け抵抗を用いて安
定した所定の基準電流Ｉ１１の生成が行われる。電流源
１１の具体的な回路例については後述する。この電流源
１１の基準電流Ｉ１１は、カレントミラー回路１２によ
って折り返されてインジェクション電流Ｉ１２となる。

【００１１】カレントミラー回路１２は、ベースが共通
に接続されたｎｐｎトランジスタ１３，１４と、これら
トランジスタ１３，１４の各エミッタに各一端が接続さ
れた抵抗１５，１６と、トランジスタ１３，１４の共通
接続されたベースにアノードが接続されたダイオード１
７と、このダイオード１７のカソードに一端が、基準電
位点であるグランドに他端がそれぞれ接続された抵抗１
８と、トランジスタ１３のコレクタにベースが、そのベ
ースにエミッタがそれぞれ接続され、コレクタが電源Ｖ
ｃｃに接続されたｎｐｎトランジスタ１９とから構成さ
れている。

【００１２】このカレントミラー回路１２において、ト
ランジスタ１３とトランジスタ１４は、ほぼ同一の特性
を有している。また、抵抗１５，１６としては、同一の
抵抗値のものが用いられる。ダイオード１７、抵抗１８
およびトランジスタ１９は、基準電流Ｉ１１とほぼ同一
電流値のインジェクション電流Ｉ１２を得るために設け
られたものである。

【００１３】インジェクション電流Ｉ１２側の抵抗１６
の他端には、ＩＩＬ回路２０がその電流供給端子２０ａ
にて接続されている。ＩＩＬ回路２０は、エミッタが電
流供給端子２０ａに接続され、ベースが接地されたｐｎ
ｐトランジスタ２１と、このｐｎｐトランジスタ２１の
コレクタと共にベースが入力端子２０ｂに、コレクタが
出力端子２０ｃにそれぞれ接続され、エミッタが接地さ
れたｎｐｎトランジスタ２２とからなる１段のゲート構
成となっている。

【００１４】ＩＩＬ回路２０は、消費電力が少なく、高
集積化が可能であるという利点を持つ論理回路である。
このＩＩＬ回路２０の電流供給端子２０ａには、カレン
トミラー回路１２により、電流源１１の基準電流Ｉ１１
を基にして生成されたインジェクション電流Ｉ１２、本
実施形態では基準電流Ｉ１１とほぼ同一電流値のインジ
ェクション電流Ｉ１２が供給される。

【００１５】また、基準電流Ｉ１１側の抵抗１５の他端
にも、例えばＩＩＬ回路２０と全く同じ回路構成のダミ
ー回路２３がその電流供給端子２３ａにて接続されてい
る。すなわち、ダミー回路２３は、エミッタが電流供給
端子２３ａに接続され、ベースが接地されたｐｎｐトラ
ンジスタ２４と、このｐｎｐトランジスタ２４のコレク
タにベースが接続され、かつエミッタが接地されたｎｐ
ｎトランジスタ２５とから構成されている。

【００１６】図２に、電流源１１の具体的な回路構成の
一例を示す。同図において、オペアンプ２６の反転
（−）入力端と電源Ｖｃｃの間には、バラツキのない電
圧Ｖｒを発生する直流電源２７が接続されている。この
オペアンプ２６の出力端には、ｎｐｎトランジスタ２
８，２９の各ベースが接続されている。これらトランジ
スタ２８，２９の各エミッタは、抵抗３０，３１を介し
て接地されている。トランジスタ２８のコレクタは、オ
ペアンプ２６の非反転（＋）入力端に接続されるととも
に、電源端子３２に接続されている。電源端子３２と電
源Ｖｃｃの間には、外付け抵抗３３が接続されている。

【００１７】この電流源１１において、Ａ点の電圧は、
オペアンプ２６によって帰還がかかっているため、常
時、Ｖｃｃ−Ｖｒの電圧となる。したがって、外付け抵
抗３３の抵抗値をＲ２１とすると、トランジスタ２８の
コレクタに流れる電流Ｉ０は、Ｉ０＝Ｖｒ／Ｒ２１とな
り、バラツキのない安定した電流となる。また、トラン
ジスタ２９のコレクタに流れる電流Ｉ１も同様であり、
この電流Ｉ１が図１の基準電流Ｉ１１となる。

【００１８】上記構成の一実施形態に係る電流発生回路
において、バイポーラトランジスタのエミッタ・ベース
間電圧をＶｆ、抵抗１５，１６の各抵抗値をＲ１１，Ｒ
１２とすると、トランジスタ１３のエミッタ電位Ｖ１１
は、Ｒ１１×Ｉ１１＋Ｖｆとなる。また、トランジスタ
１４のエミッタ電位Ｖ１２は、従来回路の場合と同様で
あり、Ｒ１２×Ｉ１２＋Ｖｆとなる。

【００１９】ここで、Ｖ１１＝Ｖ１２であることから、
インジェクション電流Ｉ１２は、 Ｉ１２＝（Ｒ１１×Ｉ１１＋Ｖｆ−Ｖｆ）／ｒ１２ ＝（Ｒ１１／Ｒ１２）・Ｉ１１ ……（２） となる。

【００２０】この（２）式から明らかなように、基準電
流Ｉ１１側の抵抗１５の他端にもＩＩＬ回路２０と全く
同じ回路構成のダミー回路２３を付加したことにより、
バイポーラトランジスタのエミッタ・ベース間電圧Ｖｆ
のバラツキがキャンセルされることがわかる。また、Ｉ
Ｃにおいて、同一チップ内で製造された抵抗のペアの特
性は優れているので、抵抗１５，１６の各抵抗値Ｒ１
１，Ｒ１２の絶対値のバラツキも抑えられる。

【００２１】なお、本実施形態では、基準電流Ｉ１１側
の抵抗１５の他端に、ＩＩＬ回路２０と全く同じ回路構
成のダミー回路２３を付加するとしたが、これに限定さ
れるものではなく、抵抗１５の他端と基準電位点である
グランドとの間に、エミッタおよびベースが接続された
トランジスタを含むダミー回路であれば、（２）式から
明らかなように、エミッタ・ベース間電圧Ｖｆのバラツ
キをキャンセルできることになる。

【００２２】ただし、ダミー回路２３をＩＩＬ回路２０
と全く同一の回路構成とした方が、カレントミラー回路
１２の基準電流Ｉ１１側とインジェクション電流Ｉ１２
側との対称性を高めることができるため、回路構成上有
利である。

【００２３】図４は、ｎ個（ｎは２以上の整数）のゲー
ト段からなるＩＩＬ回路に適用された本発明の他の実施
形態を示す回路図である。図４において、電流源５１は
電源Ｖｃｃに接続されており、この電流源５１では外付
け抵抗を用いて安定した所定の基準電流Ｉ２１の生成が
行われる。電流源１２１としては、図２に示す回路構成
のものが用いられる。電流源５１の基準電流Ｉ２１は、
カレントミラー回路５２によって折り返されてインジェ
クション電流Ｉ２２となる。

【００２４】カレントミラー回路２２は、ベースが共通
に接続されたｎｐｎトランジスタ５３，５４と、これら
トランジスタ５３，５４の各エミッタに各一端が接続さ
れた抵抗５５，５６と、トランジスタ５３，５４の共通
接続されたベースにアノードが接続されたダイオード５
７と、このダイオード５７のカソードに一端が、グラン
ドに他端がそれぞれ接続された抵抗５８と、トランジス
タ５３のコレクタにベースが、そのベースにエミッタが
それぞれ接続され、コレクタが電源Ｖｃｃに接続された
ｎｐｎトランジスタ５９とから構成されている。

【００２５】このカレントミラー回路５２において、ト
ランジスタ５４は、ｎ個（ｎは２以上の整数）のエミッ
タを有するマルチエミッタトランジスタである。これに
伴って、抵抗５５，５６の各抵抗値Ｒ２１，Ｒ２２は、
ｎ×Ｒ２１＝Ｒ２２の関係に設定される。

【００２６】インジェクション電流Ｉ２２側の抵抗６６
の他端には、ＩＩＬ回路６０がその電流供給端子６０ａ
にて接続されている。ＩＩＬ回路６０は、各エミッタが
電流供給端子２０ａに共通に接続され、各ベースが接地
されたｎ個のｐｎｐトランジスタ６１-1〜６１-nと、各
ベースがトランジスタ６１-1〜６１-nの各コレクタとそ
れぞれ接続されるととともに、各コレクタが次段のトラ
ンジスタ６１-2〜６１-nの各コレクタとそれぞれ接続さ
れ、各エミッタが接地されたｎ個のｎｐｎトランジスタ
６２-1〜６２-nとからなる６段のゲート構成となってい
る。

【００２７】そして、初段のｎｐｎトランジスタ６２-1
のベースが入力端子６０ｂに接続され、最終段のｎｐｎ
トランジスタ６２-nのコレクタが出力端子６０ｃに接続
されている。このＩＩＬ回路６０において、その電流供
給端子６０ａにはカレントミラー回路５２により、電流
源１５１の基準電流Ｉ２１のｎ倍のインジェクション電
流Ｉ２２（＝ｎ×Ｉ１１）が供給される。このとき、Ｉ
ＩＬ回路６０内の各ゲートには基準電流Ｉ２１がそれぞ
れ流れることになる。

【００２８】また、基準電流Ｉ２１側の抵抗５５の他端
には、ＩＩＬ回路６０のゲート１段分の回路構成のダミ
ー回路６３がその電流供給端子６３ａにて接続されてい
る。すなわち、ダミー回路６３は、エミッタが電流供給
端子６３ａに接続され、ベースが接地されたｐｎｐトラ
ンジスタ６４と、このｐｎｐトランジスタ６４のコレク
タにベースが接続され、かつエミッタが接地されたｎｐ
ｎトランジスタ６５とから構成されている。

【００２９】上記構成の他の実施形態に係る電流発生回
路において、バイポーラトランジスタのエミッタ・ベー
ス間電圧をＶｆとすると、ダミー回路６３の電流供給端
子６３ａに発生する電圧Ｖ１１およびＩＩＬ回路６０の
電流供給端子６０ａに発生する電圧Ｖ２２は共にＶｆと
なり、ＩＩＬ回路６０のＶｆ分をキャンセルできる。す
なわち、ｎ段のゲートからなるＩＩＬ回路６０にインジ
ェクション電流Ｉ２２を供給する電流発生回路において
も、基準電流Ｉ２１側にＩＩＬ回路６０のゲート１段分
の回路構成のダミー回路６３を付加することで、Ｖｆバ
ラツキをキャンセルできる。

【００３０】また、ＩＩＬ回路６０のゲート数がｎ個で
あっても、トランジスタ５３，５４のエミッタサイズＳ
２１，Ｓ２２をＳ２：Ｓ２２＝１：ｎ、また抵抗５５，
５６の抵抗値Ｒ２１，Ｒ２２をＲ２１：Ｒ２２＝ｎ：１
の関係にすることで、ＩＣにおいて同一チップ内で製造
された回路素子のペアの特性は優れていることから、抵
抗５５，５６の各抵抗値Ｒ２１，Ｒ２２のバラツキを抑
えることができるために、基準電流Ｉ２１のｎ倍のイン
ジェクション電流Ｉ２２が精度良く得られることにな
る。

【００３１】なお、本実施形態においても、先の実施形
態の場合と同様に、ゲート１段分の回路構成のダミー回
路６３に代えて、抵抗５５の他端と基準電位点であるグ
ランドとの間に、エミッタおよびベースが接続されたト
ランジスタを含むダミー回路を付加することにより、エ
ミッタ・ベース間電圧Ｖｆのバラツキをキャンセルでき
る。

【００３２】また、上記各実施形態においては、基準電
流側に専用のダミー回路を設ける構成としたが、図４に
示すように、ＩＩＬ回路６０をダミー回路として兼用す
ることも可能である。この場合には、電圧Ｖ２１と電圧
Ｖ２２とが完全に一致するため、Ｖｆバラツキを確実に
キャンセルできるとともに、ダミー回路を省略した分だ
け回路構成を簡略化できる利点もある。

【００３３】このように、ＩＩＬ回路６０をダミー回路
として兼用した回路構成において、ｎ≫１の場合には、
基準電流Ｉ２１に対してインジェクション電流Ｉ２２が
極めて大きいことから、（Ｉ２１＋Ｉ２２）の電流がイ
ンジェクション電流としてＩＩＬ回路６０に流れ込んだ
としても、基準電流Ｉ２１が占める割合は極めて小さ
く、各ゲートには基準電流Ｉ２１にほぼ近い電流が流れ
ることになるため、実用上問題はない。

【００３４】ただし、ｎ＞１の場合には、基準電流Ｉ２
１が占める割合が大きくなるため、ＩＩＬ回路６０のゲ
ートの段数をｎ＋１に設定する必要がある。これによ
り、ｎ＞１のＩＩＬ回路６０に適用した場合に、ＩＩＬ
回路６０をダミー回路として兼用しても、各ゲートには
基準電流Ｉ２１が流れることになるため、何ら問題とな
ることはない。

【００３５】

【発明の効果】以上説明したように、本発明によれば、
外付け抵抗によって生成された基準電流を、カレントミ
ラー回路によって折り返してインジェクション電流とし
てＩＩＬ回路へ供給するとともに、このカレントミラー
回路の基準電流側と基準電位点との間にエミッタおよび
ベースが接続されたトランジスタを含むダミー回路を設
けたことにより、ＩＩＬ回路のバイポーラトランジスタ
のエミッタ・ベース間電圧Ｖｆをキャンセルでき、しか
も同一チップ内で製造された回路素子の特性が優れてい
るため、ＩＩＬ回路へのインジェクション電流を精度良
く生成できることになる。

【図面の簡単な説明】

【図１】本発明の一実施形態を示す回路図である。

【図２】電流源の具体的な回路構成の一例を示す回路図
である。

【図３】本発明の他の実施形態を示す回路図である。

【図４】本発明の変形例を示す回路図である。

【図５】従来例を示す回路図である。

【符号の説明】

１１，５１…電流源、１２，５２…カレントミラー回
路、２０，６０…ＩＩＬ回路、２３，６３…ダミー回
路、２６…オペアンプ、Ｉ１１，Ｉ２１…基準電流、Ｉ
１２，Ｉ２２…インジェクション電流

フロントページの続き (72)発明者 徳留 史也 鹿児島県国分市野口北５番１号 ソニー国 分株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＩＩＬ回路へ供給するインジェクション
   電流を発生する電流発生回路であって、 外付け抵抗に基づく基準電流を流す電流源と、 前記電流源の基準電流に応じたインジェクション電流を
   生成して前記ＩＩＬ回路へ供給するカレントミラー回路
   と、 前記カレントミラー回路の基準電流側と基準電位点との
   間にエミッタおよびベースが接続されたトランジスタを
   含むダミー回路とを備えたことを特徴とする電流発生回
   路。
2. 【請求項２】 前記ダミー回路は前記ＩＩＬ回路と同じ
   回路構成であることを特徴とする請求項１記載の電流発
   生回路。
3. 【請求項３】 前記ＩＩＬ回路を前記ダミー回路として
   兼用したことを特徴とする請求項２記載の電流発生回
   路。