JPH10341577A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH10341577A JPH10341577A JP9149703A JP14970397A JPH10341577A JP H10341577 A JPH10341577 A JP H10341577A JP 9149703 A JP9149703 A JP 9149703A JP 14970397 A JP14970397 A JP 14970397A JP H10341577 A JPH10341577 A JP H10341577A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- resistor
- transistor
- inrush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 46
- 239000003990 capacitor Substances 0.000 abstract description 32
- 230000003449 preventive effect Effects 0.000 abstract 3
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000009499 grossing Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Abstract
(57)【要約】
【課題】 確実にインバータ回路を起動するとともに突
入電流防止回路にも大きな負担を与えない電源装置を提
供する。 【解決手段】 商用交流電源ｅの交流電圧を全波整流回
路３で全波整流し、電源投入時には突入電流防止抵抗R1
により突入電流を抑制する。コンデンサC3を充電して、
サイリスタQ1がオンして突入電流防止抵抗R1をバイパス
する。昇圧チョッパ制御回路６によりトランジスタQ2を
チョッピングして昇圧し、ダイオードD1およびコンデン
サC4で平滑して直流電圧とする。インバータ制御回路８
によりトランジスタQ3およびトランジスタQ4を動作させ
て、インバータ回路７により直流電圧を交流電圧に変換
する。抵抗R4，R5の分圧と抵抗R6，抵抗R7の分圧とはほ
ぼ等しい電圧になるので、昇圧率が変化したりしてサイ
リスタQ1がオンしなくなることを防止し、昇圧チョッパ
回路５の出力を一定に保ち、インバータ回路７も確実に
起動する。
入電流防止回路にも大きな負担を与えない電源装置を提
供する。 【解決手段】 商用交流電源ｅの交流電圧を全波整流回
路３で全波整流し、電源投入時には突入電流防止抵抗R1
により突入電流を抑制する。コンデンサC3を充電して、
サイリスタQ1がオンして突入電流防止抵抗R1をバイパス
する。昇圧チョッパ制御回路６によりトランジスタQ2を
チョッピングして昇圧し、ダイオードD1およびコンデン
サC4で平滑して直流電圧とする。インバータ制御回路８
によりトランジスタQ3およびトランジスタQ4を動作させ
て、インバータ回路７により直流電圧を交流電圧に変換
する。抵抗R4，R5の分圧と抵抗R6，抵抗R7の分圧とはほ
ぼ等しい電圧になるので、昇圧率が変化したりしてサイ
リスタQ1がオンしなくなることを防止し、昇圧チョッパ
回路５の出力を一定に保ち、インバータ回路７も確実に
起動する。
Description
【０００１】
【発明の属する技術分野】本発明は、チョッパ回路およ
びインバータ回路を有する電源装置に関する。
びインバータ回路を有する電源装置に関する。
【０００２】
【従来の技術】従来、この種の電源装置としては、たと
えば図３に示す放電灯点灯装置が知られている。この図
３に示す放電灯点灯装置は、商用交流電源ｅにノイズフ
ィルタ回路１が接続され、このノイズフィルタ回路１は
コンデンサC1、コモンモードチョークTr1 およびコンデ
ンサC2を有しており、このノイズフィルタ回路１には直
流電源変換回路２が接続されている。
えば図３に示す放電灯点灯装置が知られている。この図
３に示す放電灯点灯装置は、商用交流電源ｅにノイズフ
ィルタ回路１が接続され、このノイズフィルタ回路１は
コンデンサC1、コモンモードチョークTr1 およびコンデ
ンサC2を有しており、このノイズフィルタ回路１には直
流電源変換回路２が接続されている。
【０００３】この直流電源変換回路２は、ノイズフィル
タ回路１にダイオードブリッジなどの全波整流回路３の
入力端子が接続され、この全波整流回路３の出力端子に
は、突入電流防止回路４を介して、昇圧チョッパ回路５
が接続されている。
タ回路１にダイオードブリッジなどの全波整流回路３の
入力端子が接続され、この全波整流回路３の出力端子に
は、突入電流防止回路４を介して、昇圧チョッパ回路５
が接続されている。
【０００４】そして、この突入電流防止回路４は、全波
整流回路３の出力側に突入電流防止抵抗R1およびこの突
入電流防止抵抗R1に対して並列にサイリスタQ1のアノー
ド、カソードが接続され、サイリスタQ1のゲートおよび
カソード間には、抵抗R2およびコンデンサC3の並列回路
が接続されている。
整流回路３の出力側に突入電流防止抵抗R1およびこの突
入電流防止抵抗R1に対して並列にサイリスタQ1のアノー
ド、カソードが接続され、サイリスタQ1のゲートおよび
カソード間には、抵抗R2およびコンデンサC3の並列回路
が接続されている。
【０００５】また、昇圧チョッパ回路５は、全波整流回
路３の出力端子間に、突入電流防止抵抗R1を介してトラ
ンスTr2 の一次巻線Tr2a、トランジスタQ2および抵抗R3
の直列回路が接続され、このトランジスタQ2および抵抗
R3に対して並列にダイオードD2および平滑用のコンデン
サC4の直列回路が接続されている。なお、トランスTr2
の一次巻線Tr2aおよびコンデンサC4にて直列共振回路を
構成している。また、全波整流回路３の出力端子間には
抵抗R4および抵抗R5の直列回路が接続され、これら抵抗
R4および抵抗R5の接続点は昇圧チョッパ制御回路６のＶ
HI端子に接続され、コンデンサC4に対して並列に抵抗R6
および抵抗R7の直列回路が接続され、これら抵抗R6およ
び抵抗R7の接続点は昇圧チョッパ制御回路６のフィード
バック用のＶFB端子に接続され、トランジスタQ2および
抵抗R3の接続点は昇圧チョッパ制御回路６のカレントセ
ンス量のＶCS端子に接続され、昇圧チョッパ制御回路６
の端子Ｖ0 はトランジスタQ2のゲート端子に接続されて
いる。また、ダイオードD1およびコンデンサC4の接続点
は抵抗R8を介してサイリスタQ1のゲートに接続されてい
る。なお、ＶFB端子内にはエラーアンプが接続されてお
り、ＶFB端子に入力される電圧を常に一定にするよう
に、昇圧チョッパ回路５のトランジスタQ2を制御する。
路３の出力端子間に、突入電流防止抵抗R1を介してトラ
ンスTr2 の一次巻線Tr2a、トランジスタQ2および抵抗R3
の直列回路が接続され、このトランジスタQ2および抵抗
R3に対して並列にダイオードD2および平滑用のコンデン
サC4の直列回路が接続されている。なお、トランスTr2
の一次巻線Tr2aおよびコンデンサC4にて直列共振回路を
構成している。また、全波整流回路３の出力端子間には
抵抗R4および抵抗R5の直列回路が接続され、これら抵抗
R4および抵抗R5の接続点は昇圧チョッパ制御回路６のＶ
HI端子に接続され、コンデンサC4に対して並列に抵抗R6
および抵抗R7の直列回路が接続され、これら抵抗R6およ
び抵抗R7の接続点は昇圧チョッパ制御回路６のフィード
バック用のＶFB端子に接続され、トランジスタQ2および
抵抗R3の接続点は昇圧チョッパ制御回路６のカレントセ
ンス量のＶCS端子に接続され、昇圧チョッパ制御回路６
の端子Ｖ0 はトランジスタQ2のゲート端子に接続されて
いる。また、ダイオードD1およびコンデンサC4の接続点
は抵抗R8を介してサイリスタQ1のゲートに接続されてい
る。なお、ＶFB端子内にはエラーアンプが接続されてお
り、ＶFB端子に入力される電圧を常に一定にするよう
に、昇圧チョッパ回路５のトランジスタQ2を制御する。
【０００６】また、昇圧チョッパ回路５には、周波数変
換器である高周波用の直列共振型のハーフブリッジ型の
インバータ回路７が接続されている。このインバータ回
路７はトランジスタQ3およびトランジスタQ4が直列に接
続され、これらトランジスタQ3およびトランジスタQ4の
ゲートには、インバータ制御回路８が接続されている。
さらに、電界効果トランジスタQ4の両端には、バラスト
チョークL1および直流カット用のコンデンサC6を介して
放電ランプとしての蛍光ランプFLのフィラメントFLa ，
FLb の一端が接続され、これらフィラメントFLa ，FLb
の他端間には始動用のコンデンサC7が接続されている。
換器である高周波用の直列共振型のハーフブリッジ型の
インバータ回路７が接続されている。このインバータ回
路７はトランジスタQ3およびトランジスタQ4が直列に接
続され、これらトランジスタQ3およびトランジスタQ4の
ゲートには、インバータ制御回路８が接続されている。
さらに、電界効果トランジスタQ4の両端には、バラスト
チョークL1および直流カット用のコンデンサC6を介して
放電ランプとしての蛍光ランプFLのフィラメントFLa ，
FLb の一端が接続され、これらフィラメントFLa ，FLb
の他端間には始動用のコンデンサC7が接続されている。
【０００７】そして、まず、商用交流電源ｅの交流電圧
をノイズフィルタ回路１を介して全波整流回路３で全波
整流し、電源投入時には突入電流防止抵抗R1により突入
電流を抑制する。すなわち、電源投入時にはコンデンサ
C3が充電されていないので、サイリスタQ1のゲートには
電圧が印加されず、サイリスタQ1はオフ状態を維持して
突入電流防止抵抗R1を介して全波整流回路３からの電流
が流れる。
をノイズフィルタ回路１を介して全波整流回路３で全波
整流し、電源投入時には突入電流防止抵抗R1により突入
電流を抑制する。すなわち、電源投入時にはコンデンサ
C3が充電されていないので、サイリスタQ1のゲートには
電圧が印加されず、サイリスタQ1はオフ状態を維持して
突入電流防止抵抗R1を介して全波整流回路３からの電流
が流れる。
【０００８】その後、コンデンサC3が充電されることに
より、サイリスタQ1がオンして、突入電流防止抵抗R1を
バイパスする。
より、サイリスタQ1がオンして、突入電流防止抵抗R1を
バイパスする。
【０００９】そして、昇圧チョッパ制御回路６によりト
ランジスタQ2をチョッピングし、全波整流回路３で全波
整流した直流電圧を、トランジスタQ2のオン時にトラン
スTr2 にエネルギを蓄積し、トランジスタQ2のオフ時に
トランスTr2 のエネルギを放出する。さらに、ダイオー
ドD1およびコンデンサC4で平滑してコンデンサC4の電圧
は直流電圧となる。なお、この昇圧チョッパ回路５によ
れば、全波整流回路３の出力電圧を直接トランジスタQ1
でチョッピングし、ダイオードD1およびコンデンサC4で
平滑しているため、商用交流電源ｅ側からみたインピー
ダンスが高くなり、力率が向上するとともにリップルを
減少できるため、蛍光ランプFLのちらつきを低減でき
る。
ランジスタQ2をチョッピングし、全波整流回路３で全波
整流した直流電圧を、トランジスタQ2のオン時にトラン
スTr2 にエネルギを蓄積し、トランジスタQ2のオフ時に
トランスTr2 のエネルギを放出する。さらに、ダイオー
ドD1およびコンデンサC4で平滑してコンデンサC4の電圧
は直流電圧となる。なお、この昇圧チョッパ回路５によ
れば、全波整流回路３の出力電圧を直接トランジスタQ1
でチョッピングし、ダイオードD1およびコンデンサC4で
平滑しているため、商用交流電源ｅ側からみたインピー
ダンスが高くなり、力率が向上するとともにリップルを
減少できるため、蛍光ランプFLのちらつきを低減でき
る。
【００１０】また、抵抗R4および抵抗R5の分圧を昇圧チ
ョッパ制御回路６に入力し、入力の変動に対応させて昇
圧チョッパ制御回路６により昇圧チョッパ回路５の出力
を一定に保つ。
ョッパ制御回路６に入力し、入力の変動に対応させて昇
圧チョッパ制御回路６により昇圧チョッパ回路５の出力
を一定に保つ。
【００１１】
【発明が解決しようとする課題】しかしながら、上記図
３に示す従来例では、電源投入時に、抵抗R1により突入
電流を減少させているため、昇圧チョッパ回路５が起動
する際には、抵抗R1の電圧降下によりコンデンサC4の電
圧が全波整流回路３の出力より低くなる。そして、抵抗
R4および抵抗R5の接続点から入力される制御回路の端子
ＶHIの電圧は、抵抗R6および抵抗R7の接続点から入力さ
れる制御回路の端子ＶFBの電圧より見掛け上高くなって
いるため、昇圧チョッパ回路５による昇圧率を一定に設
定しておくと、昇圧チョッパ回路５の昇圧率が低下して
しまう。
３に示す従来例では、電源投入時に、抵抗R1により突入
電流を減少させているため、昇圧チョッパ回路５が起動
する際には、抵抗R1の電圧降下によりコンデンサC4の電
圧が全波整流回路３の出力より低くなる。そして、抵抗
R4および抵抗R5の接続点から入力される制御回路の端子
ＶHIの電圧は、抵抗R6および抵抗R7の接続点から入力さ
れる制御回路の端子ＶFBの電圧より見掛け上高くなって
いるため、昇圧チョッパ回路５による昇圧率を一定に設
定しておくと、昇圧チョッパ回路５の昇圧率が低下して
しまう。
【００１２】したがって、コンデンサC4の電圧が低下
し、インバータ回路７が起動しにくくなるとともに、サ
イリスタQ1のゲート電圧が低下するため、サイリスタQ1
は導通しなくなり、抵抗R1が発熱するおそれがあり突入
電流防止回路４にも好ましくない問題を有している。
し、インバータ回路７が起動しにくくなるとともに、サ
イリスタQ1のゲート電圧が低下するため、サイリスタQ1
は導通しなくなり、抵抗R1が発熱するおそれがあり突入
電流防止回路４にも好ましくない問題を有している。
【００１３】本発明は、上記問題点に鑑みなされたもの
で、昇圧チョッパ回路およびインバータ回路を有するも
ので確実にインバータ回路を起動するとともに突入電流
防止回路にも大きな負担を与えない電源装置を提供する
ことを目的とする。
で、昇圧チョッパ回路およびインバータ回路を有するも
ので確実にインバータ回路を起動するとともに突入電流
防止回路にも大きな負担を与えない電源装置を提供する
ことを目的とする。
【００１４】
【課題を解決するための手段】本発明の電源装置は、突
入電流を防止する突入電流防止抵抗およびこの突入電流
防止抵抗に並列に接続されこの突入電流防止抵抗をバイ
パスするスイッチング素子を有する突入電流防止回路
と、この突入電流防止回路を介して接続され出力電圧可
変で昇圧するチョッパ回路と、このチョッパ回路の出力
を交流に変換するインバータ回路と、前記突入電流防止
回路の出力側の電圧を検出しこの検出された電圧に基づ
き前記チョッパ回路の出力を可変させる昇圧チョッパ制
御回路とを具備したもので、昇圧チョッパ制御回路は、
突入電流防止回路の出力側の電圧を検出しこの検出され
た電圧に基づきチョッパ回路の出力を可変させるため、
突入電流防止回路の突入電流防止抵抗またはスイッチン
グ素子のいずれに電流が流れる状態でも、これら突入電
流防止抵抗またはスイッチング素子のインピーダンスに
より電圧降下した後の電圧でチョッパ回路の出力を制御
するので、突入電流防止抵抗またはスイッチング素子の
インピーダンスが異なることにより、インバータ回路が
動作しなかったり、突入電流防止抵抗に不具合が生ずる
ことを防止する。
入電流を防止する突入電流防止抵抗およびこの突入電流
防止抵抗に並列に接続されこの突入電流防止抵抗をバイ
パスするスイッチング素子を有する突入電流防止回路
と、この突入電流防止回路を介して接続され出力電圧可
変で昇圧するチョッパ回路と、このチョッパ回路の出力
を交流に変換するインバータ回路と、前記突入電流防止
回路の出力側の電圧を検出しこの検出された電圧に基づ
き前記チョッパ回路の出力を可変させる昇圧チョッパ制
御回路とを具備したもので、昇圧チョッパ制御回路は、
突入電流防止回路の出力側の電圧を検出しこの検出され
た電圧に基づきチョッパ回路の出力を可変させるため、
突入電流防止回路の突入電流防止抵抗またはスイッチン
グ素子のいずれに電流が流れる状態でも、これら突入電
流防止抵抗またはスイッチング素子のインピーダンスに
より電圧降下した後の電圧でチョッパ回路の出力を制御
するので、突入電流防止抵抗またはスイッチング素子の
インピーダンスが異なることにより、インバータ回路が
動作しなかったり、突入電流防止抵抗に不具合が生ずる
ことを防止する。
【００１５】
【発明の実施の形態】以下、本発明の電源装置の一実施
の形態を図面を参照して説明する。なお、図３に示す従
来例に対応する部分には同一符号を付して説明する。
の形態を図面を参照して説明する。なお、図３に示す従
来例に対応する部分には同一符号を付して説明する。
【００１６】この図１に示す放電灯点灯装置は、商用交
流電源ｅにノイズフィルタ回路１が接続され、このノイ
ズフィルタ回路１はコンデンサC1、コモンモードチョー
クTr1 およびコンデンサC2を有しており、このノイズフ
ィルタ回路１には直流電源変換回路２が接続されてい
る。
流電源ｅにノイズフィルタ回路１が接続され、このノイ
ズフィルタ回路１はコンデンサC1、コモンモードチョー
クTr1 およびコンデンサC2を有しており、このノイズフ
ィルタ回路１には直流電源変換回路２が接続されてい
る。
【００１７】この直流電源変換回路２は、ノイズフィル
タ回路１にダイオードブリッジなどの全波整流回路３の
入力端子が接続され、この全波整流回路３の出力端子に
は、突入電流防止回路４を介して、昇圧チョッパ回路５
が接続されている。
タ回路１にダイオードブリッジなどの全波整流回路３の
入力端子が接続され、この全波整流回路３の出力端子に
は、突入電流防止回路４を介して、昇圧チョッパ回路５
が接続されている。
【００１８】そして、この突入電流防止回路４は、全波
整流回路３に突入電流防止抵抗R1およびこの突入電流防
止抵抗R1に対して並列にスイッチング素子としてのサイ
リスタQ1のアノード、カソードが接続され、サイリスタ
Q1のゲートおよびカソード間には、抵抗R2およびコンデ
ンサC3の並列回路が接続されている。
整流回路３に突入電流防止抵抗R1およびこの突入電流防
止抵抗R1に対して並列にスイッチング素子としてのサイ
リスタQ1のアノード、カソードが接続され、サイリスタ
Q1のゲートおよびカソード間には、抵抗R2およびコンデ
ンサC3の並列回路が接続されている。
【００１９】また、昇圧チョッパ回路５は、突入電流防
止回路４の抵抗R1およびスイッチング素子としてのサイ
リスタQ1を介して、トランスTr2 の一次巻線Tr2a、トラ
ンジスタQ2および抵抗R3の直列回路が接続され、このト
ランジスタQ2および抵抗R3に対して並列にダイオードD2
および平滑用のコンデンサC4の直列回路が接続されてい
る。なお、トランスTr2 の一次巻線Tr2aおよびコンデン
サC4にて直列共振回路を構成している。また、突入電流
防止回路４の突入電流防止抵抗R1およびサイリスタQ1を
介した全波整流回路３の出力端子間には抵抗R4および抵
抗R5の直列回路が接続され、これら抵抗R4および抵抗R5
の接続点は昇圧チョッパ制御回路６のＶHI端子に接続さ
れ、コンデンサC4に対して並列に抵抗R6および抵抗R7の
直列回路が接続され、これら抵抗R6および抵抗R7の接続
点は昇圧チョッパ制御回路６のフィードバック用のＶFB
端子に接続され、トランジスタQ2および抵抗R3の接続点
は昇圧チョッパ制御回路６のカレントセンス量のＶCS端
子に接続され、昇圧チョッパ制御回路６の端子Ｖ0 はト
ランジスタQ2のゲート端子に接続されている。また、ダ
イオードD1およびコンデンサC4の接続点は抵抗R8を介し
てサイリスタQ1のゲートに接続されている。なお、昇圧
チョッパ制御回路６には乗算器およびエラーアンプが設
けられており、ＶHI端子は乗算器の一端に、ＶFB端子は
エラーアンプの反転入力端子が接続されており、あらか
じめ設定されている公称電圧値にＶcs端子に入力される
電圧が達すると、トランジスタQ2をオフしてインダクタ
L1に流れる電流を制御し、インダクタL1に流れる電流が
０になるまでトランジスタQ2をオフ状態にし続け、極性
が反転した後も繰り返す。そして、昇圧率は乗算器の出
力およびＶHI端子に入力される電圧で設定され、ＶFB端
子に入力される電圧を常に一定にするように、昇圧チョ
ッパ回路５のトランジスタQ2を制御する。
止回路４の抵抗R1およびスイッチング素子としてのサイ
リスタQ1を介して、トランスTr2 の一次巻線Tr2a、トラ
ンジスタQ2および抵抗R3の直列回路が接続され、このト
ランジスタQ2および抵抗R3に対して並列にダイオードD2
および平滑用のコンデンサC4の直列回路が接続されてい
る。なお、トランスTr2 の一次巻線Tr2aおよびコンデン
サC4にて直列共振回路を構成している。また、突入電流
防止回路４の突入電流防止抵抗R1およびサイリスタQ1を
介した全波整流回路３の出力端子間には抵抗R4および抵
抗R5の直列回路が接続され、これら抵抗R4および抵抗R5
の接続点は昇圧チョッパ制御回路６のＶHI端子に接続さ
れ、コンデンサC4に対して並列に抵抗R6および抵抗R7の
直列回路が接続され、これら抵抗R6および抵抗R7の接続
点は昇圧チョッパ制御回路６のフィードバック用のＶFB
端子に接続され、トランジスタQ2および抵抗R3の接続点
は昇圧チョッパ制御回路６のカレントセンス量のＶCS端
子に接続され、昇圧チョッパ制御回路６の端子Ｖ0 はト
ランジスタQ2のゲート端子に接続されている。また、ダ
イオードD1およびコンデンサC4の接続点は抵抗R8を介し
てサイリスタQ1のゲートに接続されている。なお、昇圧
チョッパ制御回路６には乗算器およびエラーアンプが設
けられており、ＶHI端子は乗算器の一端に、ＶFB端子は
エラーアンプの反転入力端子が接続されており、あらか
じめ設定されている公称電圧値にＶcs端子に入力される
電圧が達すると、トランジスタQ2をオフしてインダクタ
L1に流れる電流を制御し、インダクタL1に流れる電流が
０になるまでトランジスタQ2をオフ状態にし続け、極性
が反転した後も繰り返す。そして、昇圧率は乗算器の出
力およびＶHI端子に入力される電圧で設定され、ＶFB端
子に入力される電圧を常に一定にするように、昇圧チョ
ッパ回路５のトランジスタQ2を制御する。
【００２０】また、昇圧チョッパ回路５には、周波数変
換器である高周波用の直列共振型のハーフブリッジ型の
インバータ回路７が接続されている。このインバータ回
路７はトランジスタQ3およびトランジスタQ4が直列に接
続され、これらトランジスタQ3およびトランジスタQ4の
ゲートには、インバータ制御回路８が接続されている。
さらに、電界効果トランジスタQ4の両端には、バラスト
チョークL1および直流カット用のコンデンサC6を介して
放電ランプとしての蛍光ランプFLのフィラメントFLa ，
FLb の一端が接続され、これらフィラメントFLa ，FLb
の他端間には始動用のコンデンサC7が接続されている。
換器である高周波用の直列共振型のハーフブリッジ型の
インバータ回路７が接続されている。このインバータ回
路７はトランジスタQ3およびトランジスタQ4が直列に接
続され、これらトランジスタQ3およびトランジスタQ4の
ゲートには、インバータ制御回路８が接続されている。
さらに、電界効果トランジスタQ4の両端には、バラスト
チョークL1および直流カット用のコンデンサC6を介して
放電ランプとしての蛍光ランプFLのフィラメントFLa ，
FLb の一端が接続され、これらフィラメントFLa ，FLb
の他端間には始動用のコンデンサC7が接続されている。
【００２１】次に、上記実施の形態の動作について説明
する。
する。
【００２２】まず、商用交流電源ｅの交流電圧をノイズ
フィルタ回路１を介して全波整流回路２で全波整流し、
電源投入時には突入電流防止抵抗R1により突入電流を抑
制する。すなわち、電源投入時にはコンデンサC3が充電
されていないので、サイリスタQ1のゲートには電圧が印
加されず、サイリスタQ1はオフ状態を維持して突入電流
防止抵抗R1を介して全波整流回路３からの電流が流れ
る。
フィルタ回路１を介して全波整流回路２で全波整流し、
電源投入時には突入電流防止抵抗R1により突入電流を抑
制する。すなわち、電源投入時にはコンデンサC3が充電
されていないので、サイリスタQ1のゲートには電圧が印
加されず、サイリスタQ1はオフ状態を維持して突入電流
防止抵抗R1を介して全波整流回路３からの電流が流れ
る。
【００２３】その後、コンデンサC3が充電されることに
より、サイリスタQ1がオンして、突入電流防止抵抗R1を
バイパスする。
より、サイリスタQ1がオンして、突入電流防止抵抗R1を
バイパスする。
【００２４】また、昇圧チョッパ制御回路６によりトラ
ンジスタQ2をチョッピングし、全波整流回路３で全波整
流した直流電圧を、トランジスタQ2のオン時にトランス
Tr2にエネルギを蓄積し、トランジスタQ2のオフ時にト
ランスTr2 のエネルギを放出する。さらに、ダイオード
D1およびコンデンサC4で平滑してコンデンサC4の電圧は
図２（ｄ）に示すような直流電圧となる。
ンジスタQ2をチョッピングし、全波整流回路３で全波整
流した直流電圧を、トランジスタQ2のオン時にトランス
Tr2にエネルギを蓄積し、トランジスタQ2のオフ時にト
ランスTr2 のエネルギを放出する。さらに、ダイオード
D1およびコンデンサC4で平滑してコンデンサC4の電圧は
図２（ｄ）に示すような直流電圧となる。
【００２５】そして、インバータ制御回路８によりトラ
ンジスタQ3およびトランジスタQ4を動作させて、インバ
ータ回路７により直流電圧を交流電圧に変換する。
ンジスタQ3およびトランジスタQ4を動作させて、インバ
ータ回路７により直流電圧を交流電圧に変換する。
【００２６】なお、昇圧チョッパ回路５によれば、全波
整流回路３の出力電圧を直接トランジスタQ2でチョッピ
ングし、ダイオードD1およびコンデンサC4で平滑してい
るため、商用交流電源ｅ側からみたインピーダンスが高
くなり、インバータ回路７も力率が向上するとともにリ
ップルを減少できるため、蛍光ランプFLのちらつきを低
減できる。
整流回路３の出力電圧を直接トランジスタQ2でチョッピ
ングし、ダイオードD1およびコンデンサC4で平滑してい
るため、商用交流電源ｅ側からみたインピーダンスが高
くなり、インバータ回路７も力率が向上するとともにリ
ップルを減少できるため、蛍光ランプFLのちらつきを低
減できる。
【００２７】また、抵抗R4および抵抗R5の分圧と抵抗R6
および抵抗R7の分圧とを昇圧チョッパ制御回路６に入力
し、入力の変動に対応させて昇圧チョッパ制御回路６に
より昇圧チョッパ回路５の出力を一定に保つ。
および抵抗R7の分圧とを昇圧チョッパ制御回路６に入力
し、入力の変動に対応させて昇圧チョッパ制御回路６に
より昇圧チョッパ回路５の出力を一定に保つ。
【００２８】そして、抵抗R4および抵抗R5を突入電流防
止回路４の出力側に位置させているので、電源投入時に
抵抗R1により突入電流を減少させている状態でも、サイ
リスタQ1をオンして突入電流防止抵抗R1をバイパスして
いる状態でも、抵抗R4および抵抗R5の接続点から入力さ
れる昇圧チョッパ制御回路６の端子ＶHIの電圧と、抵抗
R6および抵抗R7の接続点から入力される昇圧チョッパ制
御回路６の端子ＶFBの電圧とは等しくなっているため、
突入電流防止抵抗R1により電圧降下が生じている起動時
でも、昇圧チョッパ回路５の昇圧率が低下せず、コンデ
ンサC4の電圧を設定電圧まで上昇でき、インバータ回路
７が起動しにくくなることを防止する。また、サイリス
タQ1のゲート電圧の低下も防止できるため、サイリスタ
Q1は確実にオンするので、突入電流防止抵抗R1に電流が
流れ続けることを防止でき、突入電流防止抵抗R1が発熱
することを防止する。
止回路４の出力側に位置させているので、電源投入時に
抵抗R1により突入電流を減少させている状態でも、サイ
リスタQ1をオンして突入電流防止抵抗R1をバイパスして
いる状態でも、抵抗R4および抵抗R5の接続点から入力さ
れる昇圧チョッパ制御回路６の端子ＶHIの電圧と、抵抗
R6および抵抗R7の接続点から入力される昇圧チョッパ制
御回路６の端子ＶFBの電圧とは等しくなっているため、
突入電流防止抵抗R1により電圧降下が生じている起動時
でも、昇圧チョッパ回路５の昇圧率が低下せず、コンデ
ンサC4の電圧を設定電圧まで上昇でき、インバータ回路
７が起動しにくくなることを防止する。また、サイリス
タQ1のゲート電圧の低下も防止できるため、サイリスタ
Q1は確実にオンするので、突入電流防止抵抗R1に電流が
流れ続けることを防止でき、突入電流防止抵抗R1が発熱
することを防止する。
【００２９】
【発明の効果】本発明の電源装置によれば、昇圧チョッ
パ制御回路は、突入電流防止回路の出力側の電圧を検出
しこの検出された電圧に基づきチョッパ回路の出力を可
変させるため、突入電流防止回路の突入電流防止抵抗ま
たはスイッチング素子のいずれに電流が流れる状態で
も、これら突入電流防止抵抗またはスイッチング素子の
インピーダンスにより電圧降下した後の電圧でチョッパ
回路の出力を制御するので、突入電流防止抵抗またはス
イッチング素子のインピーダンスが異なることにより、
インバータ回路が動作しなかったり、突入電流防止抵抗
に不具合が生ずることを防止できる。
パ制御回路は、突入電流防止回路の出力側の電圧を検出
しこの検出された電圧に基づきチョッパ回路の出力を可
変させるため、突入電流防止回路の突入電流防止抵抗ま
たはスイッチング素子のいずれに電流が流れる状態で
も、これら突入電流防止抵抗またはスイッチング素子の
インピーダンスにより電圧降下した後の電圧でチョッパ
回路の出力を制御するので、突入電流防止抵抗またはス
イッチング素子のインピーダンスが異なることにより、
インバータ回路が動作しなかったり、突入電流防止抵抗
に不具合が生ずることを防止できる。
【図１】本発明の電源装置の一実施の形態の放電灯点灯
装置を示す回路図である。
装置を示す回路図である。
【図２】同上動作を示す波形図である。
【図３】従来例の放電灯点灯装置を示す回路図である。
５ 昇圧チョッパ回路 ６ 昇圧チョッパ制御回路 ７ インバータ回路 Q1 スイッチング素子としてのサイリスタ R1 突入電流防止抵抗
Claims (1)
- 【請求項１】 突入電流を防止する突入電流防止抵抗お
よびこの突入電流防止抵抗に並列に接続されこの突入電
流防止抵抗をバイパスするスイッチング素子を有する突
入電流防止回路と、 この突入電流防止回路を介して接続され出力電圧可変で
昇圧するチョッパ回路と、 このチョッパ回路の出力を交流に変換するインバータ回
路と、 前記突入電流防止回路の出力側の電圧を検出しこの検出
された電圧に基づき前記チョッパ回路の出力を可変させ
る昇圧チョッパ制御回路とを具備したことを特徴とする
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149703A JPH10341577A (ja) | 1997-06-06 | 1997-06-06 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9149703A JPH10341577A (ja) | 1997-06-06 | 1997-06-06 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10341577A true JPH10341577A (ja) | 1998-12-22 |
Family
ID=15480976
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9149703A Pending JPH10341577A (ja) | 1997-06-06 | 1997-06-06 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10341577A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010154644A (ja) * | 2008-12-25 | 2010-07-08 | Fuji Electric Systems Co Ltd | 半導体電力変換装置 |
-
1997
- 1997-06-06 JP JP9149703A patent/JPH10341577A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010154644A (ja) * | 2008-12-25 | 2010-07-08 | Fuji Electric Systems Co Ltd | 半導体電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5434477A (en) | Circuit for powering a fluorescent lamp having a transistor common to both inverter and the boost converter and method for operating such a circuit | |
| US5148087A (en) | Circuit for driving a gas discharge lamp load | |
| KR0155936B1 (ko) | 형광 램프용 안정기 회로 | |
| US20070217235A1 (en) | Single stage power factor corrected power converter with reduced AC inrush | |
| JPH06209574A (ja) | 電源回路 | |
| KR100208803B1 (ko) | 전자 안정기 회로 | |
| JPH06327247A (ja) | 高力率電源供給装置 | |
| JP3918109B2 (ja) | 放電灯点灯装置 | |
| JP2001211658A (ja) | 相補形スイッチを有するハロゲン電力変換器 | |
| JPH10341577A (ja) | 電源装置 | |
| JP2869397B2 (ja) | 中性点形インバータ装置 | |
| JPH04368471A (ja) | 電源装置 | |
| JP3676873B2 (ja) | スイッチング電源装置 | |
| JPH0955296A (ja) | 放電灯点灯装置 | |
| JP2726355B2 (ja) | スイッチングレギュレータ | |
| JP3436463B2 (ja) | スイッチング電源装置 | |
| JP3456833B2 (ja) | スイッチング電源 | |
| JP3050256B2 (ja) | 放電灯点灯装置 | |
| JPH0620789A (ja) | 放電灯点灯装置 | |
| JP3277551B2 (ja) | 電源回路 | |
| JP3288367B2 (ja) | 力率改善回路 | |
| JP3329075B2 (ja) | 放電灯点灯装置 | |
| JP2002117994A (ja) | 放電灯点灯装置 | |
| JP3235295B2 (ja) | 電源装置 | |
| JPH04133297A (ja) | 電源装置 |