JPH103462A - Ｃｐｕ間通信システム - Google Patents

Abstract

(57)【要約】 【課題】 複数のＣＰＵで共有メモリを参照する番地が
異なっても、共有メモリ内の番地を共有メモリ内に書き
込む方法を用いてＣＰＵ間の通信が可能なＣＰＵ間通信
システムの実現を課題とする。 【解決手段】 共通バス１００と共通メモリ２３を有
し、複数のＣＰＵ１１および２１間で情報を通信するＣ
ＰＵ間通信システムにおいて、一方のＣＰＵ１１が共通
メモリ２３を参照する場合の共通メモリの番地を、他方
のＣＰＵ２１が共通メモリ２３を参照する場合の共通メ
モリの番地に変換する番地変換手段を他方のＣＰＵ２１
に設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＣＰＵ相互間の通
信システムに関し、共通のメモリを使用して複数のＣＰ
Ｕ相互間で通信を行うＣＰＵ間通信システムの改良に関
する。

【０００２】

【従来の技術】複数のＣＰＵ間で共通のメモリをアクセ
スするＣＰＵ間通信方法は、受信側ＣＰＵが何時でも送
信側の情報を読み出すことができるので、相互間の通信
を容易にするばかりでなく、送信側と受信側で情報の不
一致がなく、かつメモリを有効に利用でき、さらに、一
度に転送できる情報量の制限も少ないので効果的な方法
である。

【０００３】図４は従来のＣＰＵ間通信システムの構成
を示すブロック図である。図４において、ｂｏａｒｄ１
はＣＰＵ基板１０であって、ＣＰＵ１１とローカルメモ
リ１２を含んで構成されている。

【０００４】このＣＰＵ１１はローカルメモリ１２に接
続されており、ローカルメモリ１２に対して、プログラ
ムの読みだし、データの読みだしおよび書き込みを行う
ことができる。このＣＰＵ１１はまた、共通バス１００
にも接続されており、共通バス１００を介して共通バス
１００に接続されている他基板上のメモリ、例えばｂｏ
ａｒｄ３の共通メモリ３１にアクセスしてその記憶内容
を読みだしたり、このメモリに対してデータを書き込ん
だりすることができる。

【０００５】ｂｏａｒｄ２も同様なＣＰＵ基板２０であ
って、ＣＰＵ２１とローカルメモリ２２を含んで構成さ
れている。このＣＰＵ２１もローカルメモリ２２に接続
されており、ローカルメモリ２２に対して、プログラム
の読みだし、データの読みだしおよび書き込みを行うこ
とができる。ＣＰＵ２１もまた、同様に共通バス１００
に接続されており、共通バス１００を介して共通バス１
００に接続されている他基板上のメモリ、例えばｂｏａ
ｒｄ３の共通メモリ３１にアクセスしてその記憶内容を
読みだしたり、このメモリに対してデータを書き込んだ
りすることができる。

【０００６】ｂｏａｒｄ３はメモリ基板３０であって、
共有メモリ３１を有している。この共有メモリ３１は共
通バス１００に接続されていて、共通バス１００に接続
されている他の基板上のＣＰＵ、例えばＣＰＵ１１とＣ
ＰＵ２１から読みだし、書き込みができるようになって
いる。

【０００７】このような構成では、ＣＰＵ１１とＣＰＵ
２１とは共有メモリ３１に通信したいデータを書き込
み、読み出すことによって相互間の通信を自由に行うこ
とができる。しかし、このような構成を採用すると少な
くとも３枚のボードが必要になってくる。

【０００８】この基板の枚数を少なくするように考慮す
ると、例えば図１のような構成が考えられる。図１にお
いて、ｂｏａｒｄ１はＣＰＵ基板１０であって、ＣＰＵ
１１とローカルメモリ１２を有して構成されている。一
方、ｂｏａｒｄ２はＣＰＵ基板２０であって、ＣＰＵ２
１とローカルメモリ２２と共有メモリ２３を有する構成
になっている。

【０００９】このような共有メモリ方式では普通読み出
しは自由に可能であるが書き込みはいくつかのプロセス
が同時に入り乱れて行うと内容が目茶目茶になる虞があ
るので通常は１つのプロセスだけしか書き込めないよう
な機構が必要になる。これにはセマフォ等の処理手法を
用いて割込みにより、他のＣＰＵの書き込みを禁止して
処理する。

【００１０】ｂｏａｒｄ１（１０）のＣＰＵ１１は共通
バス１００を介して、ｂｏａｒｄ２（２０）上の共有メ
モリ２３を参照することができる。また、割込み線３１
によって他の基板のＣＰＵ、例えば、ｂｏａｒｄ２（２
０）のＣＰＵ２１に割り込みをかけることができる。

【００１１】ｂｏａｒｄ２（２０）のＣＰＵ２１はロー
カルバス２５を介して、自ｂｏａｒｄ２（２０）上の共
有メモリ２３を参照することができる。また、割込み線
３１によって他の基板のＣＰＵ、例えば、ｂｏａｒｄ１
（１０）のＣＰＵ１１に割り込みをかけることができ
る。スイッチ２４は、共有メモリ２３に接続され、その
設定によって共通バス１００から参照される場合の共有
メモリ２３の番地を決定する。

【００１２】図１に挙げたようなＣＰＵ基板は共有メモ
リを用いるＣＰＵ基板としては一般的な構成である。図
１に示したような構成を持つ機構の場合、一般に共有メ
モリ２３をＣＰＵ１１から参照する場合の番地とＣＰＵ
２１から参照する場合の番地とでは異なっている場合が
多い。このような場合には、共有メモリ２３を使ってＣ
ＰＵ１１とＣＰＵ２１が通信を行う場合に、共有メモリ
２３内の番地を用いて通信することは不可能であった。

【００１３】また図４のような構成の共有メモリシステ
ムにおいても、共有メモリ３１をＣＰＵ１１から参照す
る場合の番地とＣＰＵ２１から参照する場合の番地とが
ことなれば同様な問題が発生する。

【００１４】このように、共有メモリを参照する番地
が、それぞれのＣＰＵによって異なっていると、共有メ
モリ自身にそのメモリ内の番地を記述して通信を行なう
ことができなくなるという不都合が生まれる。

【００１５】

【発明が解決しようとする課題】上述のごとく、従来の
共有メモリを用いて複数のＣＰＵ間で通信を行う場合、
一方のＣＰＵと他方のＣＰＵとで共有メモリを参照する
番地が異なった場合には通信が不可能になることが多か
った。

【００１６】本発明は、このような問題を解決して、各
ＣＰＵで共有メモリを参照する番地が異なっても、共有
メモリ内の番地を共有メモリ内に書き込む方法を用いて
ＣＰＵ間の通信がメモリの無駄なく容易に行なえるＣＰ
Ｕ間通信システムの実現を目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、共通バスと共通メモリを有し、複数のＣ
ＰＵ間で情報を通信するＣＰＵ間通信システムにおい
て、一方のＣＰＵが前記共通メモリを参照する場合の前
記共通メモリの番地を、他方のＣＰＵが前記共通メモリ
を参照する場合の前記共通メモリの番地に変換する番地
変換手段を前記他方のＣＰＵに設けたことを特徴とす
る。

【００１８】

【発明の実施の形態】以下、本発明にかかるＣＰＵ間通
信システムを添付図面を参照にして詳細に説明する。本
発明は、基本的にはパイプを用いたＣＰＵ間通信システ
ムを基本としている。パイプは、プロセス間通信の１つ
で、前のコマンドからの出力をそのまま次のコマンドの
入力として引き渡すことができる、先入れ先出し形式の
ファイルを使用してメッセージを交換することのできる
方式である。

【００１９】本発明は、例えば図１に示したような装置
構成で行なわれる。図１において、ｂｏａｒｄ１はＣＰ
Ｕ１１とローカルメモリ１２を有するＣＰＵ基板１０で
ある。また、ｂｏａｒｄ２はＣＰＵ２１とローカルメモ
リ２２と共有メモリ２３を有するＣＰＵ基板２０であ
る。

【００２０】ｂｏａｒｄ１（１０）のＣＰＵ１１は共通
バス１００を介して、ｂｏａｒｄ２（２０）上の共有メ
モリ２３を参照することができる。また、割込み線３５
によって他の基板のＣＰＵ、例えばｂｏａｒｄ２（２
０）のＣＰＵ２１に割り込みをかけることができる。

【００２１】ｂｏａｒｄ２（２０）のＣＰＵ２１はロー
カルバス２５を介して、自ｂｏａｒｄ２（２０）上の共
有メモリ２３を参照することができる。また、割込み線
３５によって他の基板のＣＰＵ、例えばｂｏａｒｄ１
（１０）のＣＰＵ１１に割り込みをかけることができ
る。スイッチ２４は、共有メモリ２３に接続され、その
設定によって共通バス１００から参照される場合の共有
メモリ２３の番地を決定する。

【００２２】本実施形態では、図１の構成による共有メ
モリ２３を用いた通信として、図２に示したような形式
のパイプを考える。図２において、４０はＣＰＵ１側の
ポインタテーブルであり、メモリプール１（６０）の先
頭データの番地を書くエリア４１、メモリプール２（７
０）の最終データの番地を書くエリア４２、メッセージ
キュー２（８０）の先頭データの番地を書くエリア４
３、メッセージキュー１（９０）の最終データの番地を
書くエリア４４を有している。

【００２３】一方、５０はＣＰＵ２側のポインタテーブ
ルであり、テーブル自身の先頭データの番地を書くエリ
ア５１、メモリプール２（７０）の先頭データの番地を
書くエリア５２、メモリプール１（６０）の最終データ
の番地を書くエリア５３、メッセージキュー１（９０）
の先頭データの番地を書くエリア５４、メッセージキュ
ー２（８０）の最終データの番地を書くエリア５５を有
している。

【００２４】６０はメモリプール１であって、ＣＰＵ１
からＣＰＵ２への書き込み時に使用される未使用（ある
いは使用済み）のメモリブロックが順に入力され、必要
に応じて取り出される。終端のデータにはフラグがセッ
トされていてこれで最終データであることが区別され
る。

【００２５】７０はメモリプール２であって、ＣＰＵ２
からＣＰＵ１への書き込み時に使用される未使用（ある
いは使用済み）のメモリブロックが順に入力され、必要
に応じて取り出される。終端のデータはフラグがセット
されていてこれで最終データであることが区別される。

【００２６】８０はメッセージキュー２であって、ＣＰ
Ｕ２からＣＰＵ１への書き込み時に使用され、メモリブ
ロックが順に接続される。終端のデータはフラグがセッ
トされていることで区別される。９０はメッセージキュ
ー１であって、ＣＰＵ１からＣＰＵ２への書き込み時に
使用され、メモリブロックが順に接続される。終端のデ
ータはフラグがセットされていることで区別される。

【００２７】初期化時に、ＣＰＵ１（１１）は図２に示
す構成を共有メモリ２３上に作成し、ＣＰＵ２（２１）
に対してその旨を通知する。この時共有メモリ２３上の
ポインタテーブルの先頭番地は事前にきめられた番地に
する。ＣＰＵ２（２１）は事前に決められていた番地か
らポインタテーブルの先頭番地を読み出し、事前に決め
られていた番地との差からオフセット値を決定する。こ
のオフセット値はローカルメモリ２２内に記憶される。

【００２８】次にこのオフセット値を用いて、ポインタ
テーブル５０内の各番地の補正を行い、ポインタテーブ
ル５０の各値を書き替える。ここでは、ＣＰＵ１（１
１）から参照される番地をＣＰＵ２（２１）から参照さ
れる番地に変更を行うように記述したが、その逆に、Ｃ
ＰＵ２（２１）から参照される番地をＣＰＵ１（１１）
から参照される番地に変更を行ってもいい。この場合、
前者の補正変換を正変換、後者のそれを逆変換と呼ぶこ
とにする。実際には前記のオフセット値をプラスして求
めるか、マイナスして求めるかの違いである。

【００２９】次にＣＰＵ１（１１）からＣＰＵ２（２
１）にデータを転送する場合の処理手順を、図３のフロ
ーチャートに沿って説明する。ＣＰＵ１（１１）は特定
のフラグをたてるとか、ステータス情報を変更するなど
の方法でＣＰＵ２（２１）に通知してデータ送信プログ
ラムを開始すると（ステップ１００）、まず、ＣＰＵ１
（１１）はメッセージキュー１（９０）の最終データブ
ロックにローカルメモリ１２上にある送信データを書き
込む（ステップ１０１）。

【００３０】次に、メモリプール６０からメモリブロッ
クを取り出す。すなわち、メモリプール６０の最初のデ
ータブロックに書かれた次のデータブロックの番地をポ
インタテーブル４１に書き込む（ステップ１０２）。取
り出したデータブロックに、最終データのフラグと４４
に書かれている番地を書き込み、代わりにデータブロッ
クの先頭アドレスをこの４４に書き込む。さらに、前の
データブロックの最終データのフラグを消す（ステップ
１０３）。

【００３１】以上の一連の作業が終了すると、ＣＰＵ１
（１１）はＣＰＵ２（２１）に割り込みを掛け、作業を
ＣＰＵ２（２１）側に移して送信動作をひとまず終了す
る（ステップ１０４）。ＣＰＵ２（２１）はこの割り込
みに応じて動作を開始し（ステップ２００）、メッセー
ジキュー１（９０）の先頭データブロックのアドレスデ
ータに補正を行なう（ステップ２０１）。

【００３２】すなわち、この先頭データブロックにはＣ
ＰＵ１（１１）によって最終データのフラグのついたデ
ータブロックの先頭の番地が書かれているが、この番地
はＣＰＵ１（１１）から参照した場合のアドレスであ
る。そこで、まずこの値を初期化時に記憶した値を用い
て正変換を行い、この番地を書き替える。

【００３３】次にメッセージキュー１（９０）からデー
タの読み出しを行なう。すなわち、メッセージキュー１
（９０）の先頭データブロックに書かれた次のデータブ
ロックの番地を取り出し、５４に書き込む（ステップ２
０２）。次に取り出した番地のデータブロックの中のデ
ータをローカルメモリ２２に書き込む（ステップ２０
３）。

【００３４】次に読み込みを終了したデータブロックを
メモリプール１（６０）に返却する（ステップ２０
４）。すなわち、データブロックに最終データのフラグ
を書き込み、５３に記憶されている現在の最終データブ
ロックの先頭番地を一時的に記憶した後、返却するデー
タのブロックの先頭番地を５３に書き込む。

【００３５】最後に、一時記憶したデータブロックの先
頭番地をもとに、このデータブロックに返却するデータ
ブロックの先頭番地を書き込む。この時、この番地はＣ
ＰＵ２（２１）から参照した場合の番地であるため、逆
変換を行ってアドレスデータの書き替えを行なう（ステ
ップ２０５）。最後にこのデータブロックの最終データ
を示すフラグを消す。

【００３６】上述のようにすることにより、本発明によ
って、複数のＣＰＵ間で各々が共有メモリを参照する番
地が異なっているようなシステム構成での複数のＣＰＵ
間の通信においても、共有メモリ内の番地をその共有メ
モリ内に書き込むような通信方式を実現することができ
る。この場合、共有メモリには複数のＣＰＵからアクセ
スできるという以外に何等の制限もないので、共有メモ
リを内蔵した市販のＣＰＵ基板を用いて、共有メモリ内
の番地をその共有メモリ内に書き込むような通信方式が
実現でき、構成を廉価に実現できる。

【００３７】また、本発明では、一方のＣＰＵ側でのみ
番地の変換を行っているだけであるので、他方のＣＰＵ
は参照する番地の差異を一切意識する必要がなく、それ
だけ構成が簡単になり、オーバーヘッドを回避すること
ができる。

【００３８】以上の説明では特に限定しなかったが、上
述のＣＰＵ１（１１）およびＣＰＵ２（２１）は、例え
ばメインＣＰＵと外部装置を制御するインタフェースＣ
ＰＵのようなマスターＣＰＵとサブＣＰＵの関係であっ
ても良いし、あるいはマルチプロセッサシステムにおけ
るような対等な関係のＣＰＵ同志であっても良く、あら
ゆる電子機器における複数のＣＰＵ間での通信に適用で
きることはいうまでもない。

【００３９】また、本発明の共有メモリ２３にはデュア
ルポートＲＡＭを用いると各ＣＰＵからのアクセスが一
層容易になる。

【００４０】

【発明の効果】以上説明したように本発明の請求項１の
発明は、共通バスと共通メモリを有し、複数のＣＰＵ間
で情報を通信するＣＰＵ間通信システムにおいて、一方
のＣＰＵが前記共通メモリを参照する場合の前記共通メ
モリの番地を、他方のＣＰＵが前記共通メモリを参照す
る場合の前記共通メモリの番地に変換する番地変換手段
を前記他方のＣＰＵに設けたことを特徴とする。これに
より、各ＣＰＵで共有メモリを参照する番地が異なって
も、共有メモリ内の番地を共有メモリ内に書き込む方法
を用いてＣＰＵ間の通信がメモリの無駄なく実現でき
る。この場合、共有メモリには複数のＣＰＵからアクセ
スできるという以外に何等の制限もないので、共有メモ
リを内蔵した市販のＣＰＵ基板を用いて、廉価にこのよ
うな通信システムを実現することができる。また、一方
のＣＰＵ側でのみ番地の変換を行っているので、他方の
ＣＰＵは参照する番地の差異を一切意識する必要がなく
なり、その分処理を容易にし演算速度を向上し、オーバ
ーヘッドを回避することができる。

【００４１】また、本発明の請求項２の発明は、前記複
数のＣＰＵ間で前記共通メモリを参照する場合の前記共
通メモリの番地情報は前記共通メモリ内に設けられたパ
イプを用いて通信されることを特徴とする。これによっ
て、前のコマンドの出力結果を次のコマンドの入力とし
てそのまま利用することができるので、処理を容易に
し、演算速度を向上し、オーバーヘッドを回避すること
ができる。

【図面の簡単な説明】

【図１】本発明が用いられるマルチＣＰＵシステムの一
形態のブロック図。

【図２】本発明で共有メモリ内に構成されるパイプのブ
ロック図。

【図３】本発明におけるＣＰＵ間通信の動作フローチャ
ート。

【図４】従来のマルチＣＰＵシステムの一形態のブロッ
ク図。

【符号の説明】

１０、２０……ＣＰＵ基板、１１、２１……ＣＰＵ、１
２、２２……ローカルメモリ、２３、３１……共有メモ
リ、２５……ローカルバス、３０……メモリ基板、３５
……割込線、４０、５０……ポインタテーブル、４１〜
４４、５１〜５４……ポインタテーブルのエリア、６
０、７０……メモリプール、８０、９０……メッセージ
キュー、１００……共通バス。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 共通バスと共通メモリを有し、複数のＣ
   ＰＵ間で情報を通信するＣＰＵ間通信システムにおい
   て、 一方のＣＰＵが前記共通メモリを参照する場合の前記共
   通メモリの番地を、他方のＣＰＵが前記共通メモリを参
   照する場合の前記共通メモリの番地に変換する番地変換
   手段を前記他方のＣＰＵに設けたことを特徴とするＣＰ
   Ｕ間通信システム。
2. 【請求項２】 前記複数のＣＰＵ間で前記共通メモリを
   参照する場合の前記共通メモリの番地情報の通信は、前
   記共通メモリ内に設けられたパイプを用いて行なわれる
   ことを特徴とする請求項１記載のＣＰＵ間通信システ
   ム。