JPH103536A - ソース画像を宛先画像に変換するシステム - Google Patents

Abstract

(57)【要約】 【課題】 グレー・レベル・ソース画像を二進中間調宛
先画像に変換するシステムを提供する。 【解決手段】 グレー・レベル・ピクセル値のソース画
像を解像度レベルの異なる二進ピクセル値の宛先画像に
変換する。システムは、ソース・ピクセルの行の一部
と、グレー・レベル閾値マトリックスの対応する行と、
ＲＩＩＡとを記憶するメモリを含む。索引ビットは索引
ビット・レジスタに置かれ、Ｎ個のソース・ピクセル値
はソース・レジスタに書かれる。スケーリング論理回路
はＮ個の宛先画像列出力を含み、グレー・レベル・ソー
ス・ピクセルを出力する。調整スイッチはＮ個の閾値ピ
クセル値出力を提供する。比較器はソース・グレー・レ
ベル・ピクセルを閾値ピクセル値と比較し、二進値を割
り当てる。コントローラはレジスタをロードし、クロッ
ク周期毎にＮ宛先画像二進ピクセル値を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、第１の解像度の画
像を第２の解像度の画像に変換する、特に、メモリ保護
索引アレイの使用によって、受信された画像を宛先画像
解像度にスケーリングするシステムに関連する。

【０００２】

【従来の技術】カラー及びグレー・レベルの画像は、画
素（ピクセル）から成り、各ピクセルは、カラーかグレ
ーのどちらかのレベルを定義する複数のビットによって
表される。二階調（黒白）プリンタ上で、そのような画
像を表すために、データは、まだグレー・レベルでない
ならば、グレー・レベルのマルチ・ビット構成（例えば
８ビット／ピクセル）に変換され、個々のグレー・レベ
ル・ピクセルは、スケーリングとディザリング（dither
ing）処理を使用して二進レベル・ピクセルに変換され
る。

【０００３】ピクセル画像毎のオリジナル・マルチ・ビ
ット中のピクセルは、通常、二階調プリンタ解像度の解
像度ではなく、プリンタ解像度に一致させるようにスケ
ーリングをしなければならない。たとえば、多くの現代
のプリンタが６００ドット／インチ（ｄｐｉ）解像度を
表現できるが、コンピュータは、プリンタ解像度の１／
６かそれ以下の解像度でデータを出力する。従って、二
階調プリンタは、受信されたグレー・レベル・ピクセル
がプリンタ解像度にスケーリングされるように要求され
る。それから結果として生ずるスケーリングされたグレ
ー・レベル・ピクセルは、グレー・レベルを二階調デー
タの最適なパターンに変換するように制御する閾値マト
リックスと、比較される。この処理は、「ディザリン
グ」と呼ばれる。

【０００４】グレー・レベルを表すために８ビットが使
われているとき、２５６個のグレー・レベルを、表わす
ことができる。閾値マトリックスが、グレー・レベル・
ピクセル値を二進ピクセル値に変換するように制御する
複数の行配列されたグレー・レベル値を有する。本質的
に、閾値マトリックスの各エントリは、画像グレー・レ
ベル・ピクセル値が大きいならば、グレー・レベル画像
ピクセルを黒ピクセルに変換する閾値グレー・レベル値
である。コントラストによって、画像グレー・レベル・
ピクセル値が、対応する閾値マトリックス・グレー・レ
ベル値以下であるならば、それは「白」ピクセルに変換
される。

【０００５】前述の処理は図１で示めされ、ソース・画
像10が４×４マトリックスのグレー・レベル・ピクセル
値から成っている。また、この例で、閾値マトリックス
12は、４×４マトリックスのグレー・レベル閾値を含
む。ソース画像10が２倍に拡大（スケーリング）される
と仮定して、スケーリング処理は、スケーリングされた
画像14の中で示された型式で、ソース画像10のオリジナ
ル・グレー・レベル・ピクセル値の写しを作る。スケー
リングすることがピクセル多重化手順によって達成さ
れ、スケーリングによって、ピクセルが空の空間を満た
すために複写される。複線形スケーリングのような他の
方法は、ソース・画像のオリジナル・グレー・レベル・
ピクセル値の中で、グレー・レベル値を決めるために使
用される。スケーリングによって空間が満されていると
き、複線形スケーリングは、隣接したグレー・レベル・
ピクセル値を考慮する。

【０００６】次に、スケーリングされた画像14の全部に
かぶせるように、閾値マトリックス12が、「タイル」の
ように張られる。タイル張りにされた閾値マトリックス
12は、図１の16のように示される。次に、比較モジュー
ル20の比較処理によって、スケーリングされた画像14
は、宛先二階調データ画像18に変換される。スケーリン
グされた画像14の各々のグレー・レベル・ピクセルが、
タイル張り閾値マトリックス16の対応する位置にあるグ
レー・レベル値に対して比較され、スケーリングされた
画像グレー・レベル・ピクセル値が、タイル張り閾値マ
トリックスより大きいか、又はそれ以下かに応じて、１
又は０ビットを出力し、比較モジュール20は、宛先二階
調データ画像18の対応するピクセル領域にそれを記憶す
る。

【０００７】図１の中で示される例において、上下左右
対象に閾値マトリックス12が、タイル張りにされる。閾
値マトリックスのどの部分から開始されるかは、閾値マ
トリックス「アンカ（anchor）」によって、ソース画像
10とページの上で決められる。特に、アンカは、第２画
像（即ち、閾値マトリックス）の指定されたポイントが
置かれたある画像上のポイントを定義し、それによっ
て、第１画像の既知の位置に第２画像をかぶせる。

【０００８】図２は、ソース・グレー・レベル画像22を
示す。図３は、１．５倍に拡大されたグレー・レベル画
像22の拡大バージョン24を示す。図４において、グレー
・レベル画像26は、０．７５倍に解像度が縮小されたこ
とを示す。各場合において、従来技術は、水平入力索引
アレイ（ＨＩＩＡ）と垂直入力索引アレイ（ＶＩＩＡ）
の使用を通じて、そのようなスケーリングを達成した。
これは、図５を参照することによって、より理解でき
る。図５において、ソース画像30が４×４マトリックス
の１６ピクセルを含む。ソース画像30が、２．５倍の解
像度でスケーリングされた画像32に変換される。従っ
て、スケーリングされた画像32は、１０列のピクセルを
含む。

【０００９】スケーリング作用を達成するために、プロ
セッサは、スケーリングされた画像32の各列のために、
マルチ・ビット値を含むＨＩＩＡ34を計算する。各々Ｈ
ＩＩＡ値は、ソース画像30へのオフセットを描写して、
ＨＩＩＡ値に対応するピクセル位置でスケーリングされ
た画像32に挿入されるソース画像30からピクセルを識別
する。各々ＨＩＩＡ値は、スケーリングされた画像32の
対応する位置に正しいピクセルを挿入させるためのソー
ス画像30に入るピクセルの数を示す。

【００１０】同じ概念は、垂直方向でも使用される。ス
ケーリングされた画像の行が完了されたあと、ＶＩＩＡ
索引ビットは、行がスケーリング係数に対応して複写さ
れるかどうかを決定する。特に、ＶＩＩＡ36は、ソース
画像30の第１行に索引を付けられる最初の２つの行を示
す。スケーリングされた画像32の第２の２つの行は、ソ
ース画像30の第２行から得られる。２．５のスケーリン
グ係数は、一部のピクセルを３によって、他のピクセル
を２によってスケーリングして得ることができる。

【００１１】図６は、典型的な複線形スケーリング・ア
ルゴリズムを使用する画像のスケーリングに対するＨＩ
ＩＡ及びＶＩＩＡのアプリケーションを図示する。値を
ソース画像40からコピーしている間、ピクセルが満たさ
れている場合、複線形スケーリング・アルゴリズムは、
隣接したピクセルを見ている。図６で示された例で、第
１行目において、第２列ピクセル値（１５）は、ソース
画像40の第１及び第２列ピクセルの平均結果である。Ｈ
ＩＩＡ42を検査することによって、ソース画像40の第１
ピクセルがスケーリングされた画像44の第１ピクセルに
コピーされていることが解る。ソース画像40の第２ピク
セルは、スケーリングされた画像44の３番目のピクセル
に移される。スケーリングされた画像44の第２ピクセル
は、第１と３番目のピクセルの間に差し込まれた値であ
る。図７において、縮小化例として、ソース画像46が、
ＨＩＩＡ50及びＶＩＩＡ52の使用を通じてスケーリング
された画像48に縮小化されることを示している。

【００１２】上記の従来技術のスケーリング手順の各々
において、メモリの相当な量が、ＨＩＩＡとＶＩＩＡを
記憶するために必要とされる。例えば、６００ｄｐｉプ
リンタの上の２１．６ｃｍ（８．５インチ）幅シートの
ペーパでは、ライン毎に、およそ４，８００ドットのエ
レメントが必要とされる。スケーリングされた画像の各
列を正しくアドレスするために、全１６ビットが、ＨＩ
ＩＡの各エレメントのために使用される。従って、ＨＩ
ＩＡデータに対応するために、９．６キロバイトが必要
となる。また、垂直方向の行のスケーリングを容易にす
るために、ＶＩＩＡが必要となる。６００ｄｐｉプリン
タ上の１枚の２７．９ｃｍ（１１インチ）の長さのシー
ト・ペーパのために、垂直次元に、およそ６，０００ド
ットが必要となる。また、１６ビットが、各ＶＩＩＡ行
エレメントをアドレスするために使用される（全部で１
２キロバイトを必要とする）。従って、全ページに対し
て、入力索引アレイを使用するために、合計２１．６キ
ロバイトのメモリが必要となる。

【００１３】スケーリングされるソース画像に対する閾
値アレイ・マトリックスの調整とタイル張りに関して、
従来技術の手順は、結果として生ずるタイル張りのよう
な画像の中の各ピクセルの要求によって、コンピュータ
が使用する有効な時間を費やしている。それは、閾値マ
トリックスの各エレメントの索引を計算しなければなら
ず、索引をつけられた特定のメモリ・エレメントを検索
しなければならない。この結果、この手順は、コンピュ
ータ処理の集中を招き、処理時間がかかるこことなる。
従って、従来技術の画像変換手順では、ソフトウェア制
御環境で画像を表現するのに時間がかかっている。その
ような変換時間は、市場の要求を十分に満たすことがで
きない。

【００１４】

【発明が解決しようとする課題】従って、本発明の目的
は、グレー・レベル・ソース画像を二進中間調宛先画像
に変換するための高速システムを提供することである。

【００１５】本発明の更なる目的は、グレー・レベル・
ソース画像を二進中間調宛先画像に変換し、メモリ資源
を保護するためのシステムを提供することである。

【００１６】本発明の他の目的は、第１の解像度のグレ
ー・レベル・ソース画像を第２の解像度の二進宛先画像
に変換するためのシステムを提供することである。

【００１７】本発明の他の目的は、グレー・レベル・ソ
ース画像を二進中間調宛先画像に変換し、閾値マトリッ
クスを、同期をとって高速に調整し、グレー・レベル宛
先画像を並べてタイル張りにするシステムを提供するこ
とである。

【００１８】

【課題を解決するための手段】システムは、グレー・レ
ベル・ピクセル値のソース画像を二進ピクセル値の宛先
画像に変換する。このソース及び宛先画像の解像度のレ
ベルは異なる。このシステムは、少なくともソース・ピ
クセルの行の一部と、グレー・レベル閾値マトリックス
の対応する行と、宛先画像の各々の列のために単一索引
ビットを使う関連入力索引アレイ（ＲＩＩＡ）とを記憶
するメモリを含む。索引ビットはメモリから読取りら
れ、索引ビット・レジスタに置かれる。そして、Ｎ個の
ソース・ピクセル値はソース・レジスタに書かれる。ス
ケーリング論理回路は、Ｎ個の宛先画像列出力を含み、
各々の索引ビットに対応して、各々の出力に一つのグレ
ー・レベル・ソース・ピクセルを出力する。調整スイッ
チは、クロック入力に対応して、宛先画像ピクセルに応
じて調整されるＮ個の閾値ピクセル値出力を提供する。
比較器は、各々のソース・グレー・レベル・ピクセルを
対応する閾値ピクセル値と比較し、二進値を比較結果に
応じて割り当てる。コントローラは、最初に、メモリか
らの値をもつレジスタをロードし、システムが、それに
同期して、同時に、クロック周期毎にＮ宛先画像二進ピ
クセル値を出力するようにする。

【００１９】

【発明の実施の形態】図８において、システム60は、第
１解像度で複数のグレー・レベル・ピクセル値を含んで
いるソース画像を、第２解像度で二進ピクセル宛先画像
に、変換する。システム60は、パーソナル・コンピュー
タ、プリンタ、パーソナル・コンピュータとプリンタの
組合せ、又はグレー・レベル・ピクセル・データを異な
る解像度の二進ピクセル・データに変換する他の組合せ
の装置に含まれる。

【００２０】システム60は、関連ダイナミックＲＡＭ
（ＤＲＡＭ）64を有するプロセッサ62を含む。プロセッ
サ62は、外部ソースからのグレー・レベル・ソース画像
66を受信するか、又は内部アプリケーションの処理の結
果、グレー・レベル・ソース画像66を生成する。ソース
画像66を二進宛先画像に変換するために、制御パラメー
タが必要となる。スケーリング係数68は、宛先画像ピク
セルにソース画像ピクセルの比率を定義する。大部分の
プリンタ・アプリケーションにおいて、宛先画像は、ソ
ース画像66より本質的にハイ・レベル解像度である。従
って、スケーリング係数68は、ソース画像ピクセルに対
して複数の宛先ピクセルがあるのを意味する、２と１０
の間の値（例えば６．５）を、一般的に示す。

【００２１】更に上述したように、制御パラメーター
は、位置的に対応する、スケーリングされるソース画像
ピクセルを宛先画像の中で白か黒の何れかのドットに変
換するように各々命令する閾値グレー・レベル・ピクセ
ル値の複数の行を含む閾値マトリックス70を有する。閾
値マトリックス70の構造は、宛先画像の二進データが宛
先画像の解像度になるように画像グレー・レベル表示を
提供することを保証するようなものである。色々な閾値
マトリックス70が従来技術で知られており、これ以上の
記述は必要ない。

【００２２】更に、ＤＲＡＭ64は、スケーリングされる
ソース画像を「タイル張り」にする前に最初に位置決め
をされる閾値マトリックスを、スケーリングされるソー
ス画像の中で定義する閾値マトリックス・アンカを含
む。閾値マトリックス・アンカ72は、一般にスケーリン
グされるソース画像のコーナー・ピクセル値を定義す
る。画像アンカ74は、二進ピクセル宛先画像にスケーリ
ングされ変換される個々の部分を、ソース画像の中で定
義する。

【００２３】ＤＲＡＭ64は、以下に示す構造のＲＩＩＡ
（水平）76を記憶する。ＲＩＩＡ76は、画像宛先の各々
の列のための１ビットを含む二進値索引ビットのアレイ
である。ＲＩＩＡ76は、プロセッサ62によってスケーリ
ング係数68に従って計算される。手短に言えば、ＲＩＩ
Ａ76は、ソース画像ピクセルを宛先画像の解像度にスケ
ーリングするために使用される。従って、スケーリング
係数68が６であるならば、各ソース・ピクセルに対して
６つの宛先ピクセルが存在する。各々のＲＩＩＡ索引ビ
ットは、対応する宛先ピクセルが現在のソース・ピクセ
ルか次のピクセルのためのものであるかを定義する。こ
の方法によって、宛先画像の列毎の単一ビットは、最小
限の索引ビットの使用で、ソース画像を宛先画像解像度
に完全にスケーリングすることができる。

【００２４】同様のことが、ＲＩＩＡ（垂直）78によっ
て実行されるが、ＲＩＩＡ78は、宛先画像データの次の
行と同一か又は相違するかを決めるために利用される。
索引ビット値から決定し得る関係を基にソース・ピクセ
ル値を決めることができるように、ＲＩＩＡ（水平）76
及びＲＩＩＡ（垂直）78の両方が、「関連」入力索引ア
レイとなる。

【００２５】以下の記述で明白になるように、ソース画
像64の宛先画像への変換は、特定用途向けＩＣ（ＡＳＩ
Ｃ）80内に含まれる回路によって、同時に達成され、急
速に普及している。ＡＳＩＣ80は、データ・バス82とバ
ス・インターフェース84を通してプロセッサ62とＤＲＡ
Ｍ64の両方と通信する。静的ランダム・アクセス・メモ
リ（ＳＲＡＭ）86が、ＡＳＩＣ80上にあり、ソース画像
ピクセルの行の少なくとも一部を記憶する分割された領
域88、90、92、94と、閾値マトリックスと、特定のソー
ス画像のためのＲＩＩＡ（水平）と、画像変換機能から
生じる宛先画像二進データと、を含む。

【００２６】スケール・ディザ・モジュール96は、ソー
ス画像ピクセルを宛先画像ピクセル解像度にスケーリン
グし、二進データへの変換を可能にするために、スケー
リングされるソース画像ピクセルを対応する位置の閾値
マトリックス・ピクセルと連続的に同期して比較する状
態マシーン98を含む。ＳＲＡＭ86とスケール・ディザ・
モジュール96のオペレーションは、コントローラ100に
制御される。適切なソース画像データと、閾値マトリッ
クス・データと、ＲＩＩＡ索引ビットとが、状態マシー
ン98内にあるレジスタにロードされたとき、クロック信
号は、コントローラ100、及びスケール・ディザ・モジ
ュール96と状態マシーン98に、同期して発生する。ＳＲ
ＡＭ86、状態マシーン98、及びバス・インターフェース
84の組合せにおけるコントローラ100の動作は、以下の
説明によって理解することができる。

【００２７】図９は、本発明によって使われるいろいろ
なデータ・ソースの相互作用を示している論理フローチ
ャートである。更に、図９は、本発明のオペレーション
を制御するために状態マシーン98によって使用される複
数のポインタを示す図である。ＳＲＡＭ86（図８）は、
ソース・データ88、閾値マトリックス90、水平スケーリ
ング情報92（ＲＩＩＡ）、及び宛先二階調データ94を記
憶する。各ソース画像ピクセルがスケーリング論理モジ
ュール102でスケーリングされるように、ソース・ポイ
ンタは、ソース画像ピクセルからソース画像ピクセルま
で増加する。本発明の実施例において、グレー・レベル
・ソース・ピクセル・データの４バイト（３２ビット）
は、スケーリング論理102に供給され、同時に、４つの
索引ビットが水平スケーリング情報92から供給される。
スケーリング・スタート・ポインタは、スケーリング論
理102に供給されたスケーリング情報の次のサブセット
を示す。

【００２８】図１０において、フローチャートは、ＳＲ
ＡＭアクセスの手順を示す。「サイクル（周期）」によ
って示された各々のステップは、マシン・サイクルがタ
スクを達成するために使用されなければならないことを
示す。一方、タスクは手順の実行に影響を及ぼすことな
く達成される。サイクルが実行されるとき、ＳＲＡＭの
中の領域を示すポインタは、増加する。

【００２９】最初に、閾値データのアクセスが実行され
る（ステップ150）。ある種の状況（以下で記述され
る）の下では、出力タイル張り閾値は、無効で、無視さ
れる。ステップ152で、閾値データが有効であるなら
ば、手順は下に続く。次に、追加ソース・データが必要
ならば（ステップ154）、スケーリング論理102による使
用のためにＳＲＡＭからのソース・データのアクセスが
実行される（ステップ156）。それから、閾値データと
スケーリング・ソース・データの比較が実行され、結果
として生ずる二進宛先ピクセル値がラッチされる（ステ
ップ158）。宛先ピクセルのニブル計数（nibble coun
t）は、維持され、４つの宛先ピクセルがラッチされる
たびに、増加する（ステップ160）。ニブル計数が８に
等しくないならば、３２個の宛先ピクセル値がまだラッ
チされなかったことを示し、手順が繰り返される（ステ
ップ162）。一方、ラッチされた二階調宛先ピクセル・
データが、ＳＲＡＭに記憶され（ステップ164）、追加
ＲＩＩＡデータが、ＳＲＡＭから読み出され（ステップ
166）、ニブル計数が、クリアされ（ステップ168）、そ
して、手順が繰り返される。

【００３０】図９に戻って、スケーリング論理102内
で、受け取られた索引ビットが、個々のソース画像ピク
セルをスケーリング論理102からの４バイト出力の一つ
で切換えることを制御する。それらの出力は、比較ラッ
チ二階調データ・モジュール104に供給される。スケー
リング・オペレーションが、一般に、ソース画像データ
から宛先画像データまでの解像度の相当な増加（例え
ば、６倍以上）を必要とするので、ピクセル多重化が使
用されていると仮定して、各ソース・ピクセルは、しば
しば、索引ビットの制御の下、６回以上の複写が行われ
る。更に、図１１の記載から理解できるように、行単位
上のソース画像ピクセル・データの重複化は、ＳＲＡＭ
86への多くのアクセスを排除することができる。

【００３１】同時に、上述のスケーリング・オペレーシ
ョンにおいて、行スタート・ポインタと、現在の領域ポ
インタと、行エンド・ポインタとの制御の下、閾値マト
リックス・データ90は、閾値タイル張り論理モジュール
106に与えられる。そこで、閾値マトリックスは、宛先
画像解像度アンカ・ポイントに合わせられ、そして、閾
値ピクセル値に対応した位置に置かれるタイル張り閾値
マトリックスを生じるために、最後の宛先画像の各々の
ピクセル位置が複写される。同様に、スケーリング論理
102の出力は、宛先画像の中の各ピクセル領域に対して
１つのソース画像ピクセルがあるように宛先画像解像度
を表す。

【００３２】スケーリングされるソース画像ピクセルと
対応する位置のタイル張り閾値マトリックス画像ピクセ
ル値の各々は、比較ラッチ二階調データ・モジュール10
4の中で比較される。ソース・ピクセル値が対応する閾
値マトリックス・ピクセル値より大きいか、それ以下か
に依存して、出力二進ビットがソース・ピクセル値の代
わりに提供される。それらの二進ビットは、宛先二階調
データ記憶域94に与えられる。二階調ポインタは、ＳＲ
ＡＭ制御モジュール100がＳＲＡＭ86内で宛先二進ビッ
トを正しい宛先画像ピクセル位置に入れることができる
ようにする。

【００３３】図９は、本発明が原則として本質的に並列
に独立してスケーリングと閾値タイル張りを実行するこ
とを示す図である。適当なデータが関連入力レジスタに
ロードされるならば、そのような両方の機能が、発生し
たクロック信号の制御の下で同期して実行される。さら
に、宛先画像の各々の行が処理されるならば、ＲＩＩＡ
（垂直）は、ソース画像のスケーリング係数が与えら
れ、次の行の対応するソース・ピクセルが以前の行の対
応するピクセルに同一であるか否かを示すために使用さ
れる。そして、６以上のスケーリング係数が使われてい
ていると仮定するならば、平均して、少くとも５つの後
続する行が同一であり、ピクセル多重化プロトコルに使
用される。

【００３４】画像変換機能を達成するために要求される
サイクルを減少するために（図１１参照）、画像は、処
理のために複数の垂直帯に区分化される。これは、垂直
方向のスケーリング係数は、ソース・データが各々の次
の行のためにアクセスされる必要が無く、連続した行の
ために使用されることができ、従って、関連メモリ・ア
クセス・サイクルが回避できるという、特徴を示すもの
である。

【００３５】図８を参照して、ＳＲＡＭ86は、（費用を
理由に）単一ポートＲＡＭが好まれる。本発明は、いろ
いろな論理モジュールによってＳＲＡＭ86にアクセス割
込みを行い（図９参照）、ＳＲＡＭ86がクロック・サイ
クル毎に正しい領域に単一アドレスでポイントできるよ
うにしている。本発明が処理データである場合は、ＳＲ
ＡＭ86は、各クロック・サイクルでアクティブとなる。

【００３６】画像がラスタライズされるタイミングで、
ＳＲＡＭ86は、分割される。ＳＲＡＭ86の中に４つの可
変サイズ・オブジェクト、即ち、閾値アレイ（画像から
画像まで変化する場合がある）、ＲＩＩＡ、ソース・ピ
クセル・データ、及び宛先二階調データ、がある。単一
ＳＲＡＭ86の使用を通じて、コントローラ100が、その
区分化を成し遂げ、スケーリング係数と一定の閾値マト
リックスが与えられ、その記憶容量の最も効果的な使用
を成し遂げる。従って、図１２に示されるように、スモ
ール・スケーリング係数があるならば、コントローラ10
0は、宛先二階調データ（二階調データがピクセル毎に
１ビットを含むのに対して、ソース画像データはピクセ
ル毎に８ビットを含む）より本質的に多くのメモリ空間
をソース画像データに対して割り当てる。コントラスト
によって、ラージ・スケーリング係数が使われているな
らば（図１３参照）、本質的に、ＳＲＡＭ86のより大き
い領域が、ＲＩＩＡビットのストレージと二階調データ
のために割り当てられる。

【００３７】本発明の特定の実施例を記述する前に、関
連入力索引アレイ（ＲＩＩＡ）を説明する。ＲＩＩＡ
は、ソース画像グレー・レベル・データを宛先画像デー
タの解像度にスケーリングすることを可能にする非常に
効率的なデータ・アレイである。ＲＩＩＡフォーマット
は、図１４に示されており、４バイト・ヘッダ・フィー
ルド120と、ソース画像を宛先画像の解像度にスケーリ
ングするために各スケーリング機能で使用されるソース
画像ピクセルを定義する可変長入力索引フィールド122
を含む。６００ｄｐｉプリンタのために、水平ＲＩＩＡ
の入力索引量122は、６００ｄｐｉ×８インチ（２０．
３ｃｍ）＝４，８００ビット又は６００バイトである。

【００３８】ヘッダ120は、縮小化機能の中で使用され
る次のソース・ピクセルのサーチ毎に成長するソース・
ピクセルの最小数を指定する８ビットＤＳ索引フィール
ド124を含む。不変又は拡大機能において、このフィー
ルドは、「O」である。ｓｒｃスキップ・フィールド126
は、スケーリングされるソース画像の第１ピクセルを見
つけることを省略するためのピクセルの数を示す１６ビ
ットである。

【００３９】入力索引122は、宛先画像の単一ビット／
列を含む。それは、スケーリングする際に使用され、宛
先ビットマップの中で使用されていた現在のソース・ピ
クセルをポイントするソース・ピクセル・ポインタと関
連する。ソース・ピクセル・ポインタが、ｓｒｃスキッ
プによって指定されたピクセルに初期化される。即ち、
第１ピクセルは、スケーリングの間、装置によって考慮
される。

【００４０】入力索引の２つの一般的な形式がある。

【００４１】不変又は拡大の場合：そのような場合にお
いて、ＤＳ索引フィールド124は、０の値を含む。入力
索引122のビット位置の中の「O」は、ソース・ピクセル
・ポインタによって示されたピクセルが宛先画像の中で
使用されることを示す。入力索引122のビット位置の中
の「１」は、（ソース・ピクセル・ポインタ＋１）によ
って示されたピクセルが宛先画像の中で使用され、ソー
ス・ピクセル・ポインタが続いて増加することを示す。

【００４２】縮小化の場合：この場合が、ＤＳ索引フィ
ールド124が１〜２５５の間の値を含む場合を指定す
る。入力索引122の第１ビットの値に関係なく第１ソー
ス・ピクセルは、第１宛先ピクセルとして使用される。
アレイの中の次のエントリのために、「O」値は、対応
している宛先ピクセルが（ソース・ピクセル・ポインタ
＋ＤＳ索引）によってポイントされたソース・ピクセル
であることを示す。「１」は、対応している宛先ピクセ
ルが（ソース・ピクセル・ポインタ＋ＤＳ索引＋１）に
よってポイントされたソース・ピクセルであることを示
す。各々の場合において、ソース・ピクセル・ポインタ
は、使用される新しいソース・ピクセルに更新される。

【００４３】ＲＩＩＡ（垂直）は同じ方法で機能する
が、列ピクセルの代わりに、行がスケーリングされる。

【００４４】上述の特定のビット及びバイトの長さが一
実施例であり他のデータ長によって代用されることは、
当業者にとって明白なことである。しかしながら、入力
索引122は、常に、宛先画像行データの列毎に１ビット
の位置しか持たない。

【００４５】図１５において、ＲＩＩＡ（水平）の使用
の例を示す。ソース画像データが拡大されると仮定し
て、ＤＳ索引124の値は０であり、宛先の中で使用する
ための次のソース・ピクセルを見つける毎に成長するソ
ース・ピクセルの数は０であり、従って、ｓｒｃスキッ
プ＝０である。そして、宛先画像を構築して使用される
第１ソース・ピクセルは、第１ソース・ピクセルであ
り、何も省かれていない。

【００４６】最初の４つのソース・ピクセルが２３５、
１４２、２２８及び２５０のグレー・レベルと等しい各
々８ビットの値であると仮定して、ソース画像の中のそ
れらの位置が、図１５の130で示される。ＲＩＩＡ132内
で、宛先画像134中にあらゆるバイトのための入力索引
ビットがある。上述の規則を以下に示すと、ＲＩＩＡ索
引ビットが「０」であるならば、「現在の」ソース・ピ
クセルは、宛先画像に入れられ、そのソース・ピクセル
は、現在のソース・ピクセルのままである。ＲＩＩＡ索
引ビットが「１」であるならば、「次の」ソース・ピク
セルが、宛先画像に入れられ、次のピクセルは、「現在
の」ピクセルになる。図１５において、ＲＩＩＡ132の
中の最初の０は、２３５のソース・ピクセル値が最初の
宛先ピクセル・データ位置に入れられることを示してい
る。前述の規則を以下に示すと、現在のソース・ピクセ
ルの位置が増加されなかったように、ＲＩＩＡ132の中
の２番目の「０」は、宛先データ134に値２３５を置
く。ＲＩＩＡ132の中の次の「１」値は、ソース画像ピ
クセルに対するポインタが１によって増加させられ、次
の利用可能な宛先画像ピクセル位置にポイントされるピ
クセル値となることを示す。

【００４７】縮小化オペレーションは、上述された拡大
化手順から明白なものである。

【００４８】本発明のさらに詳細な実施例を、図１６の
中で示し、以下において、処理時間当たり８ビット／ピ
クセル・データで４ピクセルの場合を考える。図示され
た位相は、いくつかのパラレル・ピクセルの数でデータ
・ピクセル長を操作するためにスケーリングされる。

【００４９】図１６において、コントローラ100（図
８）によって、４つの８ビット・ソース・ピクセルが画
像ソース・レジスタ200に挿入される。同様に、コント
ローラ100によって、複数のＲＩＩＡ（水平）索引ビッ
トがＲＩＩレジスタ202に挿入される。また、ＳＲＡＭ8
6内の閾値マトリックスからの行が、閾値ステージング
・レジスタ204に挿入される。システム内の次の処理の
間、全ての出力データが次のクロック・サイクル上で有
効であると保証する時に、コントローラ100は、レジス
タ200、202へ及びＳＲＡＭからデータの書込みを達成す
る。この機能は、全システムが順に発生したクロック・
パルスに従って同期して稼働することを保証する。従っ
て、ソース・ピクセルの宛先解像度へのスケーリング及
び閾値マトリックス・ピクセル値の調整とタイル張り
は、同時に、発生したクロック信号でのロック・ステッ
プの中で起こる。更に、閾値マトリックス・ピクセル値
が比較器206に適用されるとき、スケーリングされた画
像ソース・レジスタ208からのスケーリングされるソー
ス画像ピクセルが存在し有効であることが、保証され
る。

【００５０】スケーリング及び閾値調整の機能が平行し
て稼働する間、図１６のオペレーションが、最初にソー
ス画像ピクセルのスケーリングを、次に、閾値マトリッ
クス・ピクセル値の調整とタイル張りを示している。

【００５１】コントローラ100が画像変換処理を開始す
るならば、ＲＩＩレジスタ202に発生した各々のクロッ
ク信号によって、索引ビット値（４つのグループの中
の）がマルチプレクサ210に出力される。マルチプレク
サ210に入力される「選択」によって、スケーリング・
スイッチ論理212の中の対応する列位置に４つの索引ビ
ットが結合される。同時に、画像ソース・レジスタ200
からの４つのソース・ピクセルが、スケーリング・スイ
ッチ論理212に記録される。上述の規則に従って、適用
された索引ビットによって、ソース・ピクセルのそれぞ
れが複数の出力ライン214に発生し、スケーリング画像
ソース・レジスタ208に入力される。

【００５２】画像ソース・レジスタ200の中のソース・
バイトが不足した場合、ＳＲＡＭアクセスが要求され
る。画像ソース・レジスタ200の中に残っている残余ソ
ース・ピクセル値が、ＲＩＩＡ索引ビットに応じてスケ
ーリング画像ソース・レジスタ208にロードされる。次
のサイクルで、追加ソース・ピクセルは、アクセスさ
れ、画像ソース・レジスタ200にロードされる。

【００５３】６以上のスケーリング係数が使われてお
り、ピクセル多重化がスケーリングの方法であると仮定
するならば、一つの８ビット・ソース・ピクセルが、各
々の出力ライン214上で複写され、同様に、スケーリン
グ画像ソース・レジスタ208の４つのレジスタ位置の各
々に入れられる。次のクロック信号によって、それらの
ソース・ピクセル値の各々が比較器206に出力される。

【００５４】上記のスケーリング作用と同時に、閾値マ
トリックス調整とタイル張りが起こる。閾値マトリック
スの各行の中の閾値マトリックス・ピクセル値の数が、
レジスタ208の中のスケーリングされる画像ソース・ピ
クセルの数に等しいならば、調整機能は簡単なものとな
る。調整は、一対の閾値調整スイッチ216と218に「モー
ド」信号を適用することによって達成される。しかしな
がら、閾値マトリックスの行の中の閾値マトリックス・
ピクセル値の数がスケーリングされるソース画像ピクセ
ルの数に等しいとき、閾値調整スイッチ216と218は、閾
値マトリックス・ピクセル値が閾値パイプライン・レジ
スタ220を通じて流れ、ピクセル位置に対応する閾値レ
ジスタ222の中に置かれるように処理される。

【００５５】閾値マトリックスの行の中の閾値マトリッ
クス・ピクセル値の数（即ち、＝Ｗ）が、スケーリング
画像ソース・レジスタ208からのスケーリングされる画
像ソース・ピクセルの数（即ち、Ｎ）と同じものでない
場合、調整の問題は、より複雑である。そのような状況
のでは、２つの連続する閾値マトリックス・ピクセル行
入力からのエレメントが、スケーリングされるソース画
像ピクセル値で閾値マトリックス行値の有効な調整を達
成するのに使用されなければならない。これが、閾値レ
ジスタ222に加えて閾値パイプライン・レジスタ220を含
める理由である。各々の閾値調整スイッチ216と218は、
多重型式の中で、スケーリングされる画像ソース値で閾
値マトリックス・ピクセル値を調整するために、閾値マ
トリックス・ピクセル値を一定の方向に向けるように稼
働する。閾値調整スイッチ216からの出力が閾値パイプ
ライン・レジスタ220に供給されるだけでなく、直接、
閾値調整スイッチ218に供給され、閾値パイプライン・
レジスタ220を迂回することに留意されたい。

【００５６】閾値調整スイッチ216と218の各々が、前述
のように、コントローラ100からのモード入力によっ
て、制御される。図１７〜２０の中で示されるように、
コントローラ100は、閾値マトリックス行の幅Ｗとレジ
スタ208からスケーリングされた画像ソース・データま
での関係に従って、Ｎ個の別個のモード信号を発生す
る。従って、図１７の中で示されるように、ＷがＮ（Ｎ
はレジスタ208の中のスケーリングされた画像ソース・
データのピクセルの数である）と等しいとき、モード０
が使用される。図１８、１９、及び２０で示されるよう
に、他のモードの各々は、パイプライン型式で、ＳＲＡ
ＭからＷとＮの差分を考慮に入れた修正調整の中の閾値
レジスタ222へ読み出された閾値ピクセル値の切換えを
可能にする。

【００５７】いろいろなモード入力に対応して閾値調整
スイッチ216と218の各々の中で起こる切換えは、図２１
を参照すると容易に理解することができる。閾値マトリ
ックスが幅Ｗ＝５を持つと仮定すると、それは最少の効
率であり、システムが処理できる「最悪の場合」の状況
である。それぞれの閾値ピクセル値（Ｗの閾値幅を含
む）を、バイトＡ、Ｂ、Ｃ、Ｄ及びＥとしてこの後参照
する。図２１に、閾値レジスタ222への調整と挿入の後
の閾値ピクセル値の連続したバイトを示す。その後、そ
れぞれの閾値ピクセル値は、比較器206の中でレジスタ2
08からのスケーリングされるソース画像ピクセルで比較
される。

【００５８】図２１は、閾値ステージング・レジスタ20
4、閾値パイプライン・レジスタ220、及び閾値レジスタ
222の内容をクロック毎に示している。クロック・サイ
クル１と２の間で、コントローラ100は、閾値調整スイ
ッチ216と218にモード＝０を適用する。この結果、閾値
マトリックス・ピクセル値のストレート・スルー・パイ
プライン化が、ＳＲＡＭから閾値レジスタ220に起こ
る。

【００５９】閾値行のエンドのみが、ターゲットとなる
モード変更であり、この場合、コントローラ100は、モ
ード＝０からモード＝３へ移行する。そのような状況
（クロック・サイクル３）の下に、閾値パイプライン・
レジスタ210の中の各々のレジスタ位置が、閾値ピクセ
ル・バイトＤの値を受信し、Ａ、Ｂ及びＣの閾値ピクセ
ル・バイトが、直接、閾値レジスタ222の中の３つの低
位のバイト位置へ入力される。直前のクロック・サイク
ルから、閾値ピクセル・バイトＥは、最も高位のバイト
位置に常駐する。従って、後続するクロック・サイクル
が起こるとき、閾値ピクセル値Ｅ、Ａ、Ｂ及びＣは、比
較器206に書き込まれる。クロック・サイクル４の間、
バイトＤが、パイプライン閾値レジスタ220からパイプ
ライン・レジスタ222に入れられ、そして、バイトＥ、
Ａ及びＢは、直接ＳＲＡＭ204からロードされる。図示
されるように、オペレーションは、クロック・サイクル
５〜８の間、モード２と１を実行し、繰り返す。

【００６０】閾値マトリックスが宛先画像解像度と一致
するためにタイル張りであるとき、エンド・バイトにオ
フセットがある（各々の閾値行が宛先画像の整数サブ並
列でないならば）ことに留意する。そのような場合、Ｓ
ＲＡＭの中の行エンドでの閾値マトリックス・バイト値
は、閾値マトリックス行と宛先画像の両方の同時に起こ
る終了を保証するために「満たされる」。例えば、クロ
ック・サイクル４の間、バイトＡとＢは、パイプライン
・レジスタ222に入れられるワードを満たすために使用
される。

【００６１】個別の欠落のため、閾値ピクセル値は閾値
ピクセル行の最後の（５番目の）バイトを含んでいる４
バイトと関連し、結果的にストリーム（即ち、閾値レジ
スタ222の内容）の欠陥が起こる。たとえば、クロック
・サイクル４の終わりで、Ｃのバイトは、閾値パイプラ
イン・レジスタ220内で全ての位置を占める。クロック
・サイクル５の間にパイプライン・レジスタ222から生
ずる有効ワード（４バイト）において、２つの高位バイ
トがＣとＤであるが、パイプライン・レジスタ222へロ
ードするための閾値パイプライン・レジスタ220の中に
Ｄの値はない。この結果、パイプライン・レジスタ222
にロードされたワードは、無効となる。無効なワードが
比較器206に送り出されるとき、無効な二階調データが
結果として得られる。しかしながら、コントローラ100
が、二階調レジスタ230への二階調出力データのラッチ
ングを禁止し、更に、スケーリングされた画像ソース・
レジスタ208への新しいスケーリングされるソース・ピ
クセルの挿入を禁止する。次の有効ワードが閾値レジス
タ222から生ずるとき、比較手順が再び始まる。

【００６２】再び、Ｗが５である閾値マトリックスが最
少の効率の場合であり、他のクロック毎にモード信号が
変わる。８つのクロック・サイクルの中の３つは、無効
データをもたらす。Ｗの他の値のために、モード信号が
変わらなく、有効閾値マトリックス４バイト・グループ
がクロック・サイクル毎に閾値レジスタ222から及びそ
れより長い閾値行から現れるとき、モード信号としての
効率が、行境界上のみでよりよいものに変わる。大部分
の共通の閾値マトリックスが１６×１６であり、そのマ
トリックスを使用し、そして、Ｗが４の倍数である他の
マトリックスが、一定のモード信号オペレーションを引
き起こす。

【００６３】図１６を参照して、比較器206が、対応す
るバイトのそれぞれのグレー・レベル値を比較すること
によって、閾値レジスタ222とスケーリングされた画像
ソース・レジスタ208からの出力に対応する。閾値レジ
スタ・ピクセル値よりスケーリングされた画像ソース・
ピクセル値が大きいならば、１ビットがそれぞれの比較
器から生ずる。他の状況では、０ビットは、それぞれの
比較器から生じ、３２ビット二階調レジスタ230へ入力
される。３２ビット二階調レジスタ230がフルであると
き、その内容が、記憶されるためにＳＲＡＭ86に書かれ
る。

【００６４】システムは、ＷとＮが２つの変数を使うこ
とによってお互いに同じもの又は正確な倍数でないとき
に生成される無効なワードを、処理する。最初の変数
は、上で論じられた「モード」であって、閾値ピクセル
・データが閾値パイプライン・レジスタ220と閾値レジ
スタ222に切り換えられる方法を決める。２番目の変数
が、「モード・デルタ」と呼ばれており、閾値行が終了
し、閾値ピクセル・データの次の行が開始されたとき、
「モード」変数を変更するための方法を示す。モード・
デルタは、閾値行の最後のバイトが処理された後、「残
っている」ワードのバイト数と同じにセットされる。モ
ード・デルタ変数は、閾値行が「再開される」毎に適用
される。

【００６５】前述の変数によって、閾値マトリックスが
使われ、Ｎ個の無効なバイトが閾値レジスタ222にある
ことを決定する。ここで、ＷとＮは等しくない。そのモ
ードとモード・デルタ変数だけを使用して、無効なワー
ドが図１６の中で示された論理からいつ生成されるかを
知ることができる。

【００６６】上述のように、モード・デルタは、閾値行
に残った閾値ピクセルの数に等しい。モードの最大値
は、Ｎ−１である。モード・デルタが閾値行のエンドで
モードに追加され、そして、結果がＮ−１を越えると
き、閾値レジスタ222の中に常駐する最初のワード（例
えば４バイト）は、新しい閾値マトリックス行の開始
で、無効となる。上述の実施例において、４つのモード
の値（即ち、０〜３）があり、モードの最大値が３（即
ち、４−１＝３）である。モードとモード・デルタの合
計（モジュロＮ）は、次のモード値を決める。例えば、
モード・デルタが２で、モードが３であるならば、その
合計は１（モジュロ４）であり、モード１が次に適用さ
れる制御状態である。モード・デルタ値（即ち、＝３）
が現在のモード値に追加され、合計が３の値を越えると
き、閾値レジスタ222から出るワード（４バイト）は無
効である。

【００６７】閾値行の再開始の場合、モードの値が０
で、３のモード・デルタが０に追加されるならば、３の
最大値を越えない。従って、モード３の場合に生成され
た最初のワードは有効である。しかしながら、モード・
デルタ値が再びそれに追加されるとき、６という最大値
を越える結果となるので、最初のワードは無効である。
モード値はモジュロ４の機能の結果であるので、２にな
る。閾値行の初めでラップ（wrap）が生じるたびに、こ
の処理が再び行われる。

【００６８】本発明は例として次の実施態様を含む。

【００６９】（１）行列の第１の解像度で配列され、各
々がマルチ・ビット・グレー・レベル値を明示するソー
ス・ピクセルを含むソース画像を、行列の第２の解像度
で配列された二進ピクセルの宛先画像に変換するシステ
ムにおいて、少なくとも前記ソース・ピクセルの行の一
部と、グレー・レベル閾値マトリックスと、前記宛先画
像の各々の列に対する単一索引ビットを含む関連索引入
力アレイ（ＲＩＩＡ）とを記憶するメモリ手段であっ
て、各々の索引ビットによって、ソース・ピクセル値が
前記ソース画像を前記第２の解像度にスケーリングする
ために識別される、前記メモリ手段と、各々の索引ビッ
トと前記ソース・ピクセルに対応する、前記宛先画像の
各々の列に少なくとも１つの前記ソース・ピクセルを関
連付けるためのスケーリング論理手段と、前記閾値マト
リックスを前記宛先画像のリファレンス・ピクセルで調
整し、前記宛先画像を前記閾値マトリックスでタイル張
りにするのに充分な回数だけ前記閾値マトリックスを複
写するタイル論理手段と、前記宛先画像の列に対応する
各々の前記ソース・ピクセルを前記閾値マトリックスの
対応して設置されたグレー・レベル・ピクセル値と比較
し、前記比較に応じて二進値を配列する比較手段と、を
有する前記システム。

【００７０】（２）前記メモリがアドレス手段とそこか
らデータを読出すための単一データ・バスとを有するラ
ンダム・アクセス・メモリ（ＲＡＭ）であり、更に、前
記ＲＡＭが前記第１の解像度と前記第２の解像度との関
連解像度差分を示すスケーリング・データを記憶し、更
に、前記システムは、前記スケーリング・データに応じ
て、少なくとも前記ソース画像の一部を記憶する前記Ｒ
ＡＭの第１区分と、少なくとも前記宛先画像の一部を記
憶する前記ＲＡＭの第２区分とを配置する制御手段を有
する、（１）記載のシステム。 （３）前記制御手段が、そこに記憶されたデータの関連
量に応じて前記第１区分と第２区分を調整するために前
記スケーリング・データに応じる、（２）記載のシステ
ム。 （４）前記制御手段が、前記スケーリング・データに応
じて前記ＲＩＩＡを算出する、（２）記載のシステム。

【００７１】（５）前記制御手段は、前記スケーリング
論理手段が前記ＲＡＭから読み出されたソース・ピクセ
ルの第１のサブセット上で、前記ソース画像の１つの行
に沿って実行されるようにし、そして、少なくとも、前
記ソース・ピクセルの第１のサブセットを再利用するこ
とによって前記ソース画像の次の行のソース・ピクセル
の位置的に対応する追加サブセット上で実行され、それ
によって、前記ＲＡＭからのソース・ピクセルの追加出
力の要求を回避する、（２）記載のシステム。 （６）前記制御手段が、前記ソース画像の複数の行の各
々のために前記ソース・ピクセルのサブセットを再利用
し、前記複数の行が、前記スケーリング・データから決
定される、（５）記載のシステム。 （７）前記列挙された各々の手段は、特定用途向け集積
回路に含まれる、（２）記載のシステム。

【００７２】（８）行列の第１の解像度で配列され、各
々がマルチ・ビット・グレー・レベル値を明示するソー
ス・ピクセルを含むソース画像を、行列の第２の解像度
で配列された二進ピクセルの宛先画像に変換するシステ
ムにおいて、少なくとも前記ソース・ピクセルの行の一
部と、複数のグレー・レベル閾値ピクセル値を有するグ
レー・レベル閾値マトリックスと、前記宛先画像の各々
の列に対する単一索引ビットを含む関連索引入力アレイ
（ＲＩＩＡ）とを記憶するメモリ手段であって、各々の
索引ビットによって、ソース・ピクセル値が、前記ソー
ス画像を前記第２の解像度にスケーリングするために識
別される、前記メモリ手段と、前記メモリから複数の索
引ビットを受信する索引ビット・レジスタと、前記メモ
リからＮの、ここでＮは１より大きい整数である、閾値
ピクセル値を受信する閾値レジスタと、前記メモリから
Ｎのソース・ピクセルを受信するソース・レジスタと、
前記索引ビット・レジスタとソース・レジスタに接続さ
れ、Ｎ個の宛先画像列出力を有し、各々の索引ビットに
応じて前記各々のＮ個の宛先画像列出力上に１つのソー
ス・ピクセルを出力する、スケーリング論理手段と、前
記閾値レジスタに接続され、クロック入力に応じてＮ個
の閾値ピクセル値出力を供給する調整スイッチ手段と、
前記スケーリング論理手段と前記調整スイッチ手段に接
続され、クロック入力に応じて前記各々のＮ個の宛先画
像列出力上の前記各々のソース・ピクセルと対応する位
置にある前記Ｎ個の閾値ピクセル値出力の１つを比較
し、この比較に応じて二進値を配列する、比較手段と、
前記メモリからの値を持つ前記索引ビット・レジスタ
と、ソース・レジスタと、閾値レジスタとをロードし、
その後、クロック信号と同期して、前記システムが、同
時に、クロック周期毎にＮ個の宛先画像二進値を出力す
る制御手段と、を有する前記システム。

【００７３】（９）前記制御手段が、前記ロードを可能
にするための待ち期間を初期化し、その後、前記システ
ムを同期して稼働することを特徴とする（８）記載のシ
ステム。 （１０）前記スケーリング手段が、複数のソース・ピク
セル・グレー・レベル値を記憶するスケーリング・レジ
スタと、前記索引レジスタからの索引ビット入力に応じ
て、前記ソース・レジスタの中の前記Ｎ個のソース・ピ
クセルの各々１つを入力索引ビットを持つ前記スケーリ
ング・レジスタの記憶位置に配置するスイッチ手段と、
を有する（８）記載のシステム。

【００７４】（１１）前記調整スイッチ手段が、閾値パ
イプライン・レジスタと閾値出力レジスタと、前記メモ
リと前記閾値パイプライン・レジスタとの間に接続され
ている第１の論理スイッチと、前記閾値パイプライン・
レジスタと前記閾値出力レジスタとの間に接続されてい
る第２の論理スイッチとを有し、前記閾値パイプライン
・レジスタと前記閾値出力レジスタの両方がＮ個の記憶
位置を有し、前記閾値マトリックスが、グレー・レベル
・閾値の複数の行を有し、各々の行が少なくともＷ個、
ここでＷは１よりも大きい整数、のピクセル値を有し、
前記制御手段が、連続するクロック周期の間、前記閾値
パイプライン・レジスタにと前記閾値出力レジスタとに
最初のＮ個の閾値ピクセル値を入力するようにモード制
御信号を適用し、前記制御手段が、次のクロック周期の
間、前記閾値パイプライン・レジスタに次のＮ個の閾値
ピクセル値を入力するようにモード制御信号を適用し、
もしＷ＞Ｎであるならば、前記メモリ手段からの前記最
初の閾値の残余の部分を前記閾値出力レジスタの隣接す
る低位の位置に入力する、（８）記載のシステム。

【００７５】

【発明の効果】上述のように、本発明によって、グレー
・レベル・ソース画像を二進中間調宛先画像に変換し、
メモリ資源を保護する高速システムを提供することがで
きるようになった。

【図面の簡単な説明】

【図１】ソース画像をスケーリングし、スケーリングさ
れたソース画像を一致させるために閾値マトリックスを
整列させ、タイル張りにし、宛先二階調画像にするため
にスケーリングされたソース画像とタイル張り閾値マト
リックスを比較する処理を図示する概略図である。

【図２】複数のグレー・レベル・ピクセル値を持つソー
ス画像の図である。

【図３】図２のソース画像を１．５倍に拡大した図であ
る。

【図４】図２のソース画像を０．７５倍に縮小した図で
ある。

【図５】マルチ・ビット入力索引アレイとピクセル多重
化手順を使用して、ソース画像を拡大する従来技術の方
法を示す図である。

【図６】双直線スケーリング・アルゴリズムを含む、マ
ルチ・ビット入力索引アレイを使用しているソース画像
を拡大する従来技術の方法を示す図である。

【図７】マルチ・ビット入力索引アレイとサブサンプリ
ング・アルゴリズムを使用してソース画像を縮小化する
従来技術の方法を示す図である。

【図８】本発明のシステムのブロック図である。

【図９】グレー・レベル・ソース画像を二階調宛先画像
に変換している間のいろいろなデータ・ソースの相互作
用を示す本発明の論理フローチャートである。

【図１０】ＳＲＡＭアクセスを制御する方法を示すフロ
ーチャートである。

【図１１】本発明によって処理される垂直帯を示す、ラ
スタ画像ページ表示の概略図である。

【図１２】スモール・スケーリング係数がソース画像に
使用される場合の、メモリ区分の概略図である。

【図１３】ラージ・スケーリング係数がソース画像に使
用される場合の、メモリ区分の概略図である。

【図１４】「関連」入力索引アレイ・フォーマットを示
す図である。

【図１５】関連入力索引アレイの索引ビットの位置の値
によって制御されるような、ソース・データと宛先デー
タの間の関係を示す図である。

【図１６】本発明に従って稼働する回路を示す詳細なブ
ロック図である。

【図１７】閾値マトリックス・レジスタと閾値出力レジ
スタの間の４モード制御相互接続を示す図である。

【図１８】閾値マトリックス・レジスタと閾値出力レジ
スタの間の４モード制御相互接続を示す図である。

【図１９】閾値マトリックス・レジスタと閾値出力レジ
スタの間の４モード制御相互接続を示す図である。

【図２０】閾値マトリックス・レジスタと閾値出力レジ
スタの間の４モード制御相互接続を示す図である。

【図２１】閾値マトリックス調整過程の実行処理を示す
図である。

【符号の説明】

２２ ２６ ソース・グレー・レベル画像 ２４ グレー・レベル画像の拡大バージョン ６０ システム ８０ ＡＳＩＣ ８２ データ・バス １３２ ＲＩＩＡ ２００ 画像ソース・レジスタ ２０２ ＲＩＩレジスタ ２０４ 閾値ステージング・レジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 行列の第１の解像度で配列され、各々が
   マルチ・ビット・グレー・レベル値を明示するソース・
   ピクセルを含むソース画像を、行列の第２の解像度で配
   列された二進ピクセルの宛先画像に変換するシステムに
   おいて、 少なくとも前記ソース・ピクセルの行の一部と、グレー
   ・レベル閾値マトリックスと、前記宛先画像の各々の列
   に対する単一索引ビットを含む関連索引入力アレイ（Ｒ
   ＩＩＡ）とを記憶するメモリ手段であって、各々の索引
   ビットによって、ソース・ピクセル値が前記ソース画像
   を前記第２の解像度にスケーリングするために識別され
   る、前記メモリ手段と、 各々の索引ビットと前記ソース・ピクセルに対応する、
   前記宛先画像の各々の列に少なくとも１つの前記ソース
   ・ピクセルを関連付けるためのスケーリング論理手段
   と、 前記閾値マトリックスを前記宛先画像のリファレンス・
   ピクセルで調整し、前記宛先画像を前記閾値マトリック
   スでタイル張りにするのに充分な回数だけ前記閾値マト
   リックスを複写するタイル論理手段と、 前記宛先画像の列に対応する各々の前記ソース・ピクセ
   ルを前記閾値マトリックスの対応して設置されたグレー
   ・レベル・ピクセル値と比較し、前記比較に応じて二進
   値を配列する比較手段と、 を有する前記システム。