JPH1039944A

JPH1039944A - クロック回路

Info

Publication number: JPH1039944A
Application number: JP8193273A
Authority: JP
Inventors: Yoshimi Asada; 善巳浅田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1996-07-23
Filing date: 1996-07-23
Publication date: 1998-02-13

Abstract

(57)【要約】【課題】本発明はクロック回路に関し，内部クロック
を外部クロックの位相に合わせることを目的とする。【解決手段】外部クロックを入力して流すクロック供
給路と，クロック供給路を流れるクロックをもとに内部
クロックの供給を受ける回路部と，該クロック供給路の
クロックをもとに回路部に供給する内部クロックの位相
を調整する位相調整部とを備え，位相調整部は，クロッ
ク供給路の折り返し点から等距離にある往路のＡ点と復
路のＢ点を通過するクロックを観測し，Ａ点を通過して
からＢ点を通過するまでの平均値の時間だけ遅れた時間
だけ後のＡ点を通過してからの時間で内部クロックを回
路部に出力するクロック回路において，往路および復路
のクロック供給路を複数に分割してクロックの波形を成
形する回路により分割されたクロック供給路を接続する
構成を持つ。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回路に供給する内部
クロックの位相を揃えて回路システムの各回路部もしく
は半導体装置のチップ等に高精度に分配するクロック回
路に関する。

【０００２】

【従来の技術】外部クロックを入力してクロックを流
し，内部回路に内部クロックを供給するクロック供給路
が途中で折り返され，往路と復路が対称的に構成されて
いる回路システムの場合，その対称性を利用して回路部
に供給する内部クロックの位相を高精度に揃えて回路各
部に供給することができる（特願平４ー６３３３７号
（特開平５ー２６８２０６号公報）参照）。

【０００３】図９，図１０によりこのような従来のクロ
ック供給方法を説明する。図９は回路システムの例であ
る。図９において，１１０はクロック供給路の往路であ
る。

【０００４】１１１はクロック供給路の復路である。１
２１は位相調整回路であって，Ｘ₀点，Ｘ₁点を通過す
るクロックのエッジを観測することにより回路部１２４
に供給するクロックのタイミング（位相）を調整する回
路である。

【０００５】１２２は位相調整回路であって，Ｙ₀点，
Ｙ₁点を通過するクロックのエッジを観測することによ
り回路部１２５に供給するクロックのタイミングを調整
する回路である。

【０００６】１２３は位相調整回路であって，Ｚ₀点，
Ｚ₁点を通過するクロックのエッジを観測することによ
り回路部１２６に供給するクロックのタイミングを調整
する回路である。

【０００７】１２４は回路部であって，位相調整回路１
２１で調整されたタイミングでクロックの供給を受ける
回路である。１２５は回路部であって，位相調整回路１
２２で調整されたタイミングでクロックの供給を受ける
回路である。

【０００８】１２６は回路部であって，位相調整回路１
２３で調整されたタイミングでクロックの供給を受ける
回路である。Ｘ₀はクロックの通過する往路の点であ
る。

【０００９】Ｘ₁はクロックの通過する復路の点であ
る。Ｘ₀点から折り返し点Ｚ₀までの距離およびＸ₁点
から折り返し点Ｚ₁までの距離は等しい。Ｙ₀はクロッ
クの通過する往路の点である。

【００１０】Ｙ₁はクロックの通過する復路の点であ
る。Ｙ₀点から折り返し点Ｚ₀までの距離およびＹ₁点
から折り返し点Ｚ₁までの距離は等しい。Ｚ₀は回路部
１２６にクロックを供給する往路の点であり，折り返し
点であるる。

【００１１】Ｚ₁はクロックの通過を検出する点であ
り，折り返し点である。図１０は従来技術の動作説明図
である。図１０ (a)は，Ｘ₀，Ｘ₁，Ｙ₀，Ｙ₁，
Ｚ₀，Ｚ₁の各点を通過するクロックのエッジの時間経
過を表す。

【００１２】往路を時刻Ｔ₀に通過したエッジは折り返
し点（Ｚ₀，Ｚ₁）で折り返され，時刻Ｔ₄にＸ₁点を
通過する。往路のＸ₀点を時刻Ｔ₀に通過したエッジは
時刻Ｔ₁にＹ₀を通過し，折り返し点（Ｚ₀，Ｚ₁）で
折り返され，時刻Ｔ₃にＹ₁点を通過する。

【００１３】Δｔ_Aは往路においてＸ₀点を通過してか
らＹ₀点を通過するまでの時間，および復路においてＹ
₁点を通過してからＸ₁点を通過するまでの時間であ
る。Δｔ_Bは往路においてＹ₀点を通過してから折り返
し点（Ｚ₀，Ｚ₁）に到達するまでの時間および，折り
返し点を通過したからＹ₁点を通過するまでの時間であ
る。

【００１４】図１０ (b)は，Ｙ₀点とＹ₁点との２点に
おいて観測されるクロックの説明図である。ＬからＨに
変化するクロックのエッジを考える。時刻Ｔ₁でＹ₀点
を通過したエッジは時刻Ｔ₃でＹ₁点を通過する。Ｙ₀
点において時刻Ｔ₁でＨを観測する。このときＹ₁点で
はＬが観測される。時刻Ｔ₃でＹ₁点においてＨが観測
される。この時Ｙ₀点はＨである。この関係からクロッ
クのエッジがＹ₀点を通過してから折り返し点で折り返
され，Ｙ₁点を通過するまでの時間を観測することがで
きる。

【００１５】図１０ (a)に示すように，Ｘ₀点を通過し
てから折り返し点を通過し，Ｘ₁点を通過するまでの時
間は２（ΔｔＡ＋ΔｔＢ）であり，その１／２に対応す
る時間は（ΔｔＡ＋ΔｔＢ）である。そして，Ｘ₀点を
通過してからその２／１に対応する時間（（ΔｔＡ＋Δ
ｔＢ）経過後の時刻はＴ₂である。また，Ｙ₀点を通過
してから折り返し点を通過し，Ｙ₁点を通過するまでの
時間は２ΔｔＢであり，その１／２に対応する時間はΔ
ｔＢである。そして，Ｙ₀点を通過してからその１／２
に対応する時間ΔｔＢ）経過後の時刻はＴ₂である。従
って，Ｘ₀点とＸ₁点を通過するまでの時間の１／２に
対応する時間（ΔｔＡ＋ΔｔＢ）だけＸ ₀点を通過する
クロックを遅らせれば，そのクロックは時刻Ｔ₂に出力
される。また，Ｙ₀点とＹ₁点を通過するまでの時間の
１／２に対応する時間ΔｔＢだけＹ₀点を通過するクロ
ックを遅らせれば，そのクロックは時刻Ｔ₂に出力され
る。このようにして，往路と復路のクロックを観測する
ことによりその平均時間だけクロックを遅らせて回路部
に供給することにより回路部に出力する内部クロックの
タイミングを同じ時刻に揃えることができる。

【００１６】図１１は，従来の技術の位相調整回路の構
成の例である。図１１において，１１０はクロック供給
路（往路）である。

【００１７】１１１はクロック供給路（復路）である。
１２２は位相調整回路である。１２４は回路部である。

【００１８】１３１は遅延部であって，Ａ点からＺ点
（折り返し点）までの遅延量を定める遅延回路である。
１３２は遅延部であって，Ｚ点からＢ点までの遅延量を
定める遅延回路である。

【００１９】１３３は位相比較器であって，Ａ点とＢ点
のクロックの位相を比較するものである。１３３’は位
相比較器の例であって，アンド回路で構成した場合を示
す。

【００２０】１３４は遅延制御信号発生部であって，遅
延部１３１，遅延部１３２の遅延量を定める信号を発生
するものであり，発振器，カウンタ等で構成されるもの
である。

【００２１】図１１の構成の動作を説明する。位相比較
器１３３はＡ点とＢ点のクロック信号を入力し，位相を
比較する。そして，位相がずれている場合にはその旨を
表す信号を出力する（例えば，位相がずれている場合に
はＨを出力する）ものとし，その遅延制御信号発生部１
３４はカウンタのカウント値を進め，遅延部１３１，１
３２の遅延量を増加するものである。位相比較器１３３
に入力されるクロックの位相の違いがなくなったら，位
相比較器１３３は位相が一致した旨の信号（例えばＬの
信号）を出力する。その時，遅延制御信号発生部１３４
のカウント値は変更されない。この時，遅延部１３１で
遅延される時間はクロックがＡ点からＢ点に到達するま
での時間の半分になり，Ａ点を通過した信号がＺ点（折
り返し点）に到達するまでの時間になる。

【００２２】なお，図１１において，位相比較器１３３
と遅延制御信号発生部１３４による遅延信号の発生にＤ
ＬＬ回路を使用しても良い。図１２は，従来の技術の位
相調整回路の別の例であって，クロック供給路に内部ク
ロックと同じ周期もしくは長い周期の外部クロック（Ｐ
Ｃ）を流して，内部クロックを出力するタイミングを調
整するとともにＰＬＬ回路に外部クロック（ＣＫ）と位
相調整回路から出力されるタイミング信号を入力し，Ｐ
ＬＬから出力する内部クロックの位相を揃えるようにし
たものである。

【００２３】図１２において，図１１と同じ参照番号は
同じ構成を表す。１３６はＰＬＬ回路であって，外部ク
ロック（ＣＫ）と位相調整回路１２２から出力されるタ
イミング信号を入力し，内部クロックを回路部１２４に
出力するものである。

【００２４】図１２の構成において，クロック供給路
（往路）１１０に入力される外部クロックは，ＰＬＬ回
路１３６に入力される外部クロック（ＣＫ）より長い周
期もしくは同じ周期のクロックで良い。ＰＬＬ回路１３
６に入力される外部クロック（ＣＫ）と内部クロックの
周期は同じである。

【００２５】図１２の構成の動作を説明する。位相比較
器１３３によるＡ点とＢ点の位相差の有無の判定，およ
び位相比較器１３３の出力する信号に応じて，遅延制御
信号発生部１３４が遅延部１３１，１３２の遅延量を表
す信号を出力すること，および遅延制御信号発生部１３
４の出力する遅延量に応じて遅延部１３１，１３２の遅
延量を制御する点は図１１の構成と同じである。そのた
め，遅延部１３１で遅延される遅延量は，Ａ点を通過し
た外部クロック（ＰＣ）が折り返し点（Ｚ点）を通過す
るまでの時間となり，位相調整回路１２２はその時刻に
タイミング信号をＰＬＬ回路１３６に出力する。ＰＬＬ
回路１３６は，位相調整回路１２２から出力されるタイ
ミング信号に外部クロック（ＣＫ）の位相を合わせて，
内部クロックとして出力する。

【００２６】

【発明が解決しようとする課題】先行技術では，位相調
整回路から出力される内部クロックの位相を外部クロッ
クに一致させるようにはされていなかった。また，クロ
ック供給路の各点の位相を正確に測定する必要があり，
各点におけるクロック信号が劣化していると正確に位相
調整することができない。そのため，各点にクロックが
劣化することがないようにする必要があるが，このよう
にすることについては考慮されていなかった。

【００２７】先行技術では，外部クロックは，往路と復
路から構成されるクロック供給路を通って回路部に供給
される。外部回路は外部クロックに従って動作するが内
部回路（図９の回路部１２４，１２５，１２６）は，ク
ロック供給路の折り返し点のタイミングを基準に動作す
る。そのため，外部回路のクロック信号とクロック供給
路の往路を伝播する時間に基づく位相の相違が生じてい
た。これはシステムの動作あるいは設計の上から好まし
くないことである。

【００２８】本発明は，各回路部を動作させる内部クロ
ックを外部クロックの位相に合わせ，さらにクロック供
給路の各部において歪みのないクロックとするクロック
回路を提供することを目的とする。

【００２９】

【課題を解決するための手段】本発明の基本構成(1)
は，往路と復路が対称的に構成され，外部クロックを入
力して流すクロック供給路と，クロック供給路を流れる
クロックをもとに内部クロックの供給を受ける回路部
と，該クロック供給路のクロックをもとに回路部に供給
する内部クロックの位相を調整する位相調整部とを備
え，位相調整回路は，クロック供給路の折り返し点から
等距離にある往路のＡ点と復路のＢ点を通過するクロッ
クを観測し，Ａ点を通過してからＢ点を通過するまでの
時間の１／２の値の時間だけ遅れた時間だけ後のＡ点を
通過してからの時間で内部クロックを回路部に出力する
クロック回路において，往路および復路のクロック供給
路を複数に分割してクロックの波形を整形する回路によ
り分割されたクロック供給路を接続する構成を持つ。

【００３０】本発明の基本構成(2) は，往路と復路が対
称的に構成され，外部クロックを入力して流すクロック
供給路と，クロック供給路を流れるクロックをもとに内
部クロックの供給を受ける回路部と，該クロック供給路
のクロックをもとに回路部に供給する内部クロックの位
相を調整する位相調整部とを備え，位相調整部は，クロ
ック供給路の折り返し点から等距離にある往路のＡ点と
復路のＢ点を通過するクロックを観測し，Ａ点を通過し
てからＢ点を通過するまでの時間の１／２の値の時間だ
け遅れた時間だけ後のＡ点を通過してからの時間で内部
クロックを回路部に出力するクロック回路において，外
部クロックを入力して遅延させてクロック供給路に遅延
クロックとして入力する信号遅延部と，外部クロックと
クロック供給路の復路の端部から出力される遅延クロッ
クの出力もしくは外部クロックと往路と復路の折り返し
点における遅延クロックを入力して位相を比較する位相
比較部とを備え，位相比較部の出力する位相差を表す信
号に基づいて信号遅延部の遅延時間を変更し，回路部に
供給される内部クロックの位相と外部クロックの位相を
揃える構成を持つ。

【００３１】図１は本発明の基本構成(1) であり，クロ
ック供給路を分割し，間にバッファもしくはインバータ
を設け，クロックの劣化を防止した場合の基本構成であ
る（図１はバッファの場合を例として示す。以下，他の
図の場合も同様である）。

【００３２】１，２，３，４，５，６はそれぞれクロッ
ク供給路Ａ，クロック供給路Ｂ，クロック供給路Ｃ，ク
ロック供給路Ｄ，クロック供給路Ｅ，クロック供給路Ｆ
であって，往路と復路のあるクロック供給路を分割した
ものである。但し，クロック供給路Ａとクロック供給路
Ｆはほぼ同じ形状であって，接近して配置されほぼ同一
の電気的特性を持つ。クロック供給路Ｂとクロック供給
路Ｅもほぼ同じ形状であり，接近して配置され，同一の
電気的特性である。クロック供給路Ｃとクロック供給路
Ｄもほぼ同じ形状であって，接近して配置され，折り返
し点で折り返される。

【００３３】１１，１２，１３，１４，１５はそれぞれ
バッファＡ，バッファＢ，バッファＣ，バッファＤ，バ
ッファＥである。全てのバッファはぼぼ同一の電気的特
性を持つものとする。

【００３４】２１は位相調整部であって，Ａ点およびＦ
点を通過するクロックを観測し，その位相のずれを求め
て，Ａ点を通過するクロックを遅延させ，回路部２２に
出力するものである。

【００３５】２２は回路部である。２３は位相調整部で
あって，Ｂ点およびＥ点を通過するクロックを観測し，
その位相のずれを求めて，Ｂ点を通過するクロックを遅
延させ，回路部２４に出力するものである。

【００３６】２４は回路部である。図１の構成の動作を
説明する。外部クロックはバッファＡに入力され，クロ
ック供給路Ａ，バッファＢ，クロック供給路Ｂ，バッフ
ァＣ，クロック供給路Ｃ，クロック供給路Ｄ，バッファ
Ｄ，クロック供給路Ｅ，バッファＥ，クロック供給路Ｆ
を通過して外に出力される。この時，バッファＢはクロ
ック供給路Ａを通過して劣化したクロックを整形し，ク
ロック供給路Ｂに転送する。バッファＣはクロック供給
路Ｂを通過して劣化したクロックを整形してクロック供
給路Ｃに出力する。バッファＤはクロック供給路Ｃ，ク
ロック供給路Ｄを通過して劣化したクロックを整形す
る。バッファＥは，クロック供給路Ｅを通過して劣化し
たクロックを整形する。

【００３７】位相調整部２１はＡ点とＦ点を通過するク
ロックを観測する。そして，Ａ点を通過するクロックを
入力し，その位相を遅らせ，Ｆ点の位相と一致するまで
遅らせる。そして，Ａ点とＦ点の位相が一致した時の遅
延量の半分の時間だけＡ点を通過したクロックを遅延さ
せたクロックを回路部２２に出力する。

【００３８】同様に，位相調整部２３はＢ点とＥ点を通
過するクロックを観測する。そして，Ｅ点を通過するク
ロックを入力してその位相を遅らせ，Ｅ点の位相と一致
するまで遅らせる。そして，Ｂ点とＥ点の位相が一致し
た時の遅延量の半分の時間だけＢ点を通過したクロック
を遅らせたクロックを回路部２４に出力する。

【００３９】本発明の基本構成(1) によれば，位相を観
測するクロックの劣化がないので，正確な位相の調整が
可能である。図２は，本発明の基本構成(2) であって，
外部クロックと内部クロックの位相を合わせるための基
本構成である。

【００４０】図２ (a)は，外部クロックとのクロック供
給路の出力端部におけるクロックの位相を比較すること
により外部クロックと内部クロックの位相の同期をとる
ようにするための基本構成である。

【００４１】図２(a) において，３１はクロック供給路
（往路）である。３２はクロック供給路（復路）であ
る。

【００４２】３３は信号遅延部であって，クロック供給
路３１に入力されるクロックを遅延させるものである。
３３’は信号遅延部であって，クロック供給路３２から
出力されるクロックを遅延させるものである。信号遅延
部３３と信号遅延部３３’での遅延量は同じである。

【００４３】３４は遅延制御部であって，信号遅延部３
３，３３’でのクロックの遅延量を求めるものである。
３５は位相比較部であって，外部クロックの位相と信号
遅延部３３’から出力されるクロックの位相を比較する
ものである。

【００４４】３６は位相調整部であって，Ａ点を通過す
る内部クロックとＢ点を通過する内部クロックの位相を
比較し，回路部３７に出力するクロックのタイミングを
調整するものである。

【００４５】図２ (a)の動作を説明する。外部クロック
は信号遅延部３３で遅延されてクロック供給路（往路）
３１に入力され，折り返し点で折り返されて，クロック
供給路（復路）３２を通過し，出力端部から出力された
クロックが位相比較部３５に入力される。

【００４６】一方，位相調整部３６はＡ点を通過するク
ロック（信号遅延部３３で遅延されたクロックであっ
て，以後遅延クロックと称する）とＢ点を通過する遅延
クロックの位相を比較し，両者の位相が一致するまで，
Ａ点から入力した遅延クロックを遅延させ，その遅延量
の半分の時間だけ遅延させて回路部３７に出力する。

【００４７】位相比較部３５は外部クロックと信号遅延
部３３’から出力される遅延クロックの位相を比較す
る。そして，その差がクロック周期の偶数倍に一致して
いるかを検出し，一致しない場合には，一致しない旨を
表す信号を遅延制御部３４に出力する。信号遅延制御部
３４は位相比較部３５の出力に従って，外部クロックお
よびクロック供給路３２から出力されるクロックの位相
を遅延させる。位相比較部３５は信号遅延部３３’から
出力される遅延クロックの位相が偶数倍周期だけ外部ク
ロックの位相とずれた場合には遅延制御部３４にそのこ
とを表す信号を出力する。このようにして，外部クロッ
クの位相とクロック供給路３２から出力される遅延クロ
ックの位相を偶数倍周期だけずれるようにする。このと
き，外部クロックとクロック供給路３１，３２の折り返
し点における遅延クロックの位相は一致している。一
方，位相調整部３６から回路部３７に出力される内部ク
ロックの位相はクロック供給路３１，３２の折り返し点
を通過する遅延クロックの位相に一致しているので，回
路部３７に出力される内部回路の位相は，外部クロック
の位相と一致する。

【００４８】図２ (b)は外部クロックの位相と折り返し
点の位相を一致させるための基本構成である。図２ (b)
において，図２ (a)と共通番号は共通部分である。図２
の構成は折り返し点を通過する遅延クロックの位相と外
部クロックの位相を一致させるようにしたものである。

【００４９】位相比較部３５はクロック供給路（往路）
３１の折り返し点の遅延クロックの位相と外部クロック
およびクロック供給路３２から出力されるクロックの位
相を比較する。そして，遅延制御部３４はその出力に従
って，外部クロックの位相を遅延させ，クロック供給路
（往路）に入力する。そして，外部クロックとクロック
供給路３１，３２の折り返し点を通過する遅延クロック
が一致するように信号遅延部３３で外部クロックを遅延
させ，クロック供給路３１に入力する。

【００５０】一方，位相調整部３６はＡ点を通過する内
部クロックとＢ点を通過する内部クロックの位相を比較
し，両者の位相が一致するまで，Ａ点から入力したクロ
ックを遅延させ，その遅延量の半分の時間だけ遅延させ
て回路部３７に出力する。位相調整部３６から回路部３
７に出力される内部クロックの位相はクロック供給路３
１，３２の折り返し点を通過する遅延クロックの位相に
一致しているので，回路部３７に出力される内部クロッ
クの位相は，外部クロックの位相と一致する。

【００５１】本発明の基本構成(2) によれば，外部クロ
ックとクロック供給路から各回路部に供給する内部クロ
ックの位相を一致させることができる。外部クロックの
位相とクロック供給路の復路の出力端（終端）における
遅延クロックの位相を比較する場合には，クロック供給
路に印加するクロックの位相と終端の遅延クロックの位
相が偶数倍周期ずれるようにする。この時，クロック供
給路に印加するクロックの位相と折り返し点の遅延クロ
ックの位相が一致する。

【００５２】なお，上記説明においては，クロック供給
路に供給されるクロック周期の内部クロックを生成する
場合の構成について説明したが，本発明は，図１２のよ
うに，ＰＬＬ回路を使用して，外部クロック（ＣＫ）よ
り長い周期もしくは同じ周期の外部クロック（ＰＣ）を
もとに内部クロックを生成する場合にも適用できる。

【００５３】

【発明の実施の形態】図３は本発明の実施例１であっ
て，外部クロックと内部クロックの位相を一致させる場
合の実施例である。

【００５４】図３ (a)は全体の装置構成を示す。３１は
クロック供給路（往路）であって，回路部３７，３７’
に供給するクロックを流すものである。

【００５５】３２は，クロック供給路（復路）であっ
て，回路部３７，３７’に供給するクロックを流すもの
である。クロック供給路３１，３２は折り返し点で折り
返され，往路と復路は対称的に構成されている。

【００５６】３３，３３’は信号遅延部である（信号遅
延部の具体的実施例は図８参照）。３４は遅延制御部で
ある。３５は位相比較部であって，外部クロックの位相
とクロック供給路の終端から出力される遅延クロックの
位相を比較するものである。位相比較部３５は，例え
ば，位相比較器とローパスフィルタにより構成される。

【００５７】３６は位相調整部であって，Ａ₀点とＢ₀
点の位相を比較し，位相が一致したタイミングで内部ク
ロックを回路部３７に出力するものである。３６’は位
相調整部であって，Ａ₁点とＢ₁点の位相を比較し，位
相が一致したタイミングで内部クロックを回路部３７’
に出力するものである。

【００５８】３７は回路部であって，位相調整部３６か
ら供給されるクロックにより動作するものである。３
７’は回路部であって，位相調整部３６’から供給され
るクロックにより動作するものである。

【００５９】図３ (a)の構成の動作を説明する。外部ク
ロックはバッファ４０に入力され，信号遅延部３３は，
遅延制御部３４から出力される遅延制御信号に従って外
部クロックを遅延させる。また，外部クロックは位相比
較部３５にも入力される。クロック供給路（往路）３１
に入力された遅延クロックはクロック供給路（往路）３
１を伝播し，折り返し点で折り返されて，クロック供給
路（復路）３２を伝播し，クロック供給路（復路）３２
を出て，位相比較部３５に入力される。位相比較部３５
は外部クロックと信号遅延部３３’から出力される遅延
クロックを比較し，位相が偶数倍周期だけずれていれば
そのことを表す信号を出力し，その関係になければ，そ
のことを表す信号を出力する（例えば，図１１の位相比
較器の例１３３’と同様の回路で構成する）。遅延制御
部３４は，位相比較部３５の出力に従って，遅延制御信
号を生成する（詳細は後述する）。信号遅延部３３，３
３’は遅延制御部３４の出力に応じて外部クロックおよ
びクロック供給路３２の出力のクロックを遅延させ，ク
ロック供給路（往路）３１に入力する。位相比較部３５
で位相が偶数倍周期だけずれたことを検出した時には，
遅延制御部３４はその旨を表す信号を出力し，遅延制御
部３４は，信号遅延部３３，３３’に対して信号遅延を
行わない。信号遅延部３３，３３’はその時点の遅延量
で外部クロックを遅延させる。

【００６０】そのようにしてクロック供給路（往路）３
１に入力された遅延クロックについて，位相調整部３６
はＡ₀点とＢ₀点のクロックの位相を比較し，位相の一
致したタイミングで内部クロックを回路部３７に出力す
る。同様に，位相調整部３６’はＡ₁点とＢ₁点のクロ
ックの位相を比較し，位相の一致したタイミングで内部
クロックを回路部３７’に出力する。

【００６１】図３ (b)は遅延制御部３４の実施例であっ
て，ファームウェアにより構成する場合の例を示す。遅
延制御部３４において，４１は位相比較信号入力部であ
って，位相比較部３５からの位相差に基づく信号を入力
するものである。

【００６２】４２は遅延量決定部であって，外部クロッ
クを遅延させる量を求めるものであって，例えば，ＣＰ
Ｕと演算プログラム（ファームウェア）により構成され
るものである。

【００６３】４３は遅延制御信号発生部であって，遅延
量決定部４２の求めた遅延量に従って，信号遅延部３３
を制御する制御信号を発生するものである（例えば，遅
延量に応じてデジタル値を決めるマルチプレクサ，ある
いは遅延量決定部４２から出力されるデジタルの遅延量
に応じてアナログ信号を発生するデジタルーアナログ回
路等である）。

【００６４】次に，遅延制御部の位相調整の手順（遅延
量を求める手順）について説明する。 (1) 初期値として，システムクロック（外部クロック，
遅延クロック，内部クロックの総称）の周期（Ｔ_cyc）
とクロック供給路のクロック信号遅延時間（Ｔ _line）は
既知である。

【００６５】(2) クロック供給路の信号遅延時間が，シ
ステムクロックの周期の２倍より短い場合（即ち，Ｔ
_line＜２Ｔ_cyc）の場合，遅延制御部に遅延値（Ｔ
_delay）を設定し，外部クロックから，信号遅延部を通
過して信号遅延部３３’の出力までの内部クロックが伝
播する時間Ｔ_line＋２Ｔ_delayが１．５×Ｔ_cycとなる
ように設定する。

【００６６】(3) Ｔ_delayを順次増加させて（信号遅延
部に与える遅延量を増加させ）外部クロックの位相と信
号遅延部３３’の出力の一致する遅延量を求める。この
時Ｔ _line＋２Ｔ_delay＝２Ｔ_cycとなっている。この時
に外部クロックの位相とシステム内（回路部）に供給さ
れる内部クロックの位相が一致している状態であるの
で，この遅延の設定を保持する。

【００６７】(4) 信号遅延部の信号遅延量が増加させ
て，Ｔ_line＋２Ｔ_delayが２．５×Ｔ _cycに到達した場
合，外部クロックとクロック供給路を通ったクロックの
位相比較に失敗したのでエラー処理をする。

【００６８】上記の手順を一般化した場合には次のよう
になる。 (1) 初期として，システムクロック（外部クロック）の
周期（Ｔ_cyc）と内部クロックのクロック信号遅延時間
（Ｔ_line）は既知である。

【００６９】(2) クロック供給路の信号遅延時間が，シ
ステムクロックの関係より，Ｔ_line＋２Ｔ_delayが２ｎ
×Ｔ_cycとなるようなｎを求める。このｎを基に，信号
遅延部に遅延値（Ｔ_delay）を設定し，外部クロックか
ら，信号遅延部を通過してクロック供給路の終端まで内
部クロックが伝播する時間Ｔ_line＋２Ｔ_delayが（２ｎ
−０．５）×Ｔ_cycとなるように設定する。

【００７０】(3) 信号遅延部に与える遅延値を順次増大
させ，外部クロックの位相と信号遅延部を通過した遅延
クロックの位相が２ｎ周期だけずれる遅延量を求める。
この時に，外部クロックの位相とシステムの回路部に供
給される内部クロックの位相が一致している状態である
ので，この遅延の設定を保持する。

【００７１】この時Ｔ_line＋２Ｔ_delay＝２ｎ×Ｔ_cyc
の関係になっている。 (4) 信号遅延部の信号遅延量が増加して，Ｔ_line＋２Ｔ
_delayが（２ｎ＋０．５）×Ｔ_cycに到達した場合，外
部クロックとクロック供給路を通った遅延クロックの位
相比較に失敗したのでエラー処理をする。エラー処理
は，再度位相比較を行い，これを規定回数繰り返す。そ
して，それでも，位相比較で一致が得られない場合には
エラーとして外部に通知する。

【００７２】図４は，遅延量決定部のフローチャートで
ある。図４において，４２は遅延量決定部である。４
２’は最大遅延時間保持部である。

【００７３】Ｓ１位相比較信号入力部から入力される
位相比較信号に基づいて位相が２ｎ周期ずれているか
を判定する。２ｎ周期ずれていなければＳ２に進み，２
ｎ周期ずれていればＳ５に進む。

【００７４】Ｓ２遅延時間を増加する。Ｓ３，Ｓ４最大遅延時間と比較し，最大遅延時間を越
えていなければＳ６に進み，最大遅延時間を越えていれ
ばＳ７に進む。

【００７５】Ｓ５Ｓ１で位相が２ｎ周期のずれている
ので，その時の遅延時間を保持する。Ｓ６保持した遅延時間を遅延制御信号発生部に出力す
る。

【００７６】Ｓ７遅延時間をクリアする。Ｓ８エラー回数をインクリメントする。Ｓ９最大エラー処理回数以上か判定し，最大処理回数
以上であればＳ１０に進み，最大処理回数以下であれば
Ｓ１以後の処理を繰り返す。

【００７７】Ｓ１０エラー処理をする。図５は，本発
明の実施例２である。図５は，外部クロックとの位相の
比較をクロック供給路の折り返し点を通過するクロック
の位相と比較する場合の構成である。

【００７８】図５において，図３と共通の参照番号は共
通部分である。図５の構成において，外部クロックはバ
ッファ４０に入力され，信号遅延部３３は，遅延制御部
３４から出力される遅延制御信号に従って外部クロック
を遅延させる。また，外部クロックは位相比較部３５に
も入力される。クロック供給路（往路）３１に入力され
た遅延クロックはクロック供給路（往路）３１を伝播
し，折り返し点で位相比較部３５に入力される。位相比
較部３５は外部入力クロックとクロック供給路（復路）
３２の折り返し点から出力される遅延クロックを比較
し，位相が一致していれば一致していることを表す信
号を出力し，一致していなければ一致していないことを
表す信号を出力する。遅延制御部３４は，位相比較部３
５の出力に従って，遅延制御信号を生成する（詳細は後
述する）。信号遅延部３３は遅延制御部３４の出力に応
じて外部クロックを遅延させ，クロック供給路（往路）
３１に入力する。位相比較部３５で位相が一致したこと
を検出した時には，位相比較部３５はその旨を表す信号
を出力し，遅延制御部３４は，信号遅延部３３に対して
信号遅延を行わない。信号遅延部３３はその時点の遅延
量で外部クロックを遅延させる。

【００７９】クロック供給路（往路）３１に入力された
遅延クロックについて，位相調整部３６はＡ₀点とＢ₀
点の遅延クロックの位相を比較し，位相の一致したタイ
ミングで内部クロックを回路部３７に出力する。同様
に，位相調整部３６’はＡ₁点とＢ₁点のクロックの位
相を比較し，位相の一致したタイミングで内部クロック
を回路部３７’に出力する。

【００８０】図５の構成において，外部クロックと折り
返し点の遅延クロックの位相が一致するように信号遅延
部の遅延量を設定する。それ以外の手順は図３の場合と
同様である。即ち，一般化した場合， (1) 初期値として，システムクロックの周期（Ｔ_cyc）
とクロック供給路のクロック信号遅延時間（Ｔ_line）は
既知である。

【００８１】(2) 信号遅延部に与える遅延値を順次増大
させ，外部クロックの位相と折り返し点の内部クロック
の位相が一致する遅延量を求める。この時に，外部クロ
ックの位相とシステム内に供給される内部クロックの位
相が一致している状態であるので，この遅延の設定を保
持する。

【００８２】(3) 信号遅延部の信号遅延量が増加して，
信号遅延量の増加分が１．５×Ｔ_cy _cに到達した場合，
外部クロックとクロック供給経路を通った遅延クロック
の位相比較に失敗したのでエラー処理をする。エラー処
理は，再度位相比較を行い，これを規定回数繰り返す。
そして，それでも，位相比較で一致が得られない場合に
はエラーとして外部に通知する。

【００８３】図６は図３の本発明の実施例３であって，
本発明の実施例１の外部クロックの遅延制御をＤＬＬ
（ディレイラインロジック）回路により構成した場合を
示す。図６において，図３と同じ番号は同一部分を示
す。

【００８４】３０はＤＬＬ回路である。３５’は位相比
較器である。３５”はローパスフィルタである。

【００８５】図６において，位相比較器は外部クロック
とクロック供給路（復路）３２から出力される遅延クロ
ックを入力し，その位相を比較する。ローパスフィルタ
は位相比較器３５’において発生する高調波を除去す
る。遅延制御部３４はローパスフィルタ３５”を通過し
た位相比較結果の信号を入力し，遅延量を表す信号を生
成して，信号遅延部３３，３３’に入力し，信号遅延部
３３は外部クロックを遅延してクロック供給路（往路）
３１に入力する。また，信号遅延部３３’はクロック供
給路３２がら出力されるクロックを遅延させる。信号遅
延部３３と信号遅延部３３’の遅延量は同じである。

【００８６】位相調整部３６，３６’，回路部３７，３
７’の動作は図３と同じである。図７は本発明の基本構
成(1) のバッファを可変遅延バッファとするとともに，
本発明の基本構成(2) の外部クロックの遅延を信号遅延
部で行うかわりに分割されたクロック供給路を接続する
可変遅延バッファで行うようにしたものである。

【００８７】３４は遅延制御部である。３５は位相比較
部である。３６，３６’は位相調整部である。

【００８８】３７，３７’は回路部である。６１，６
２，６３はそれぞれクロック供給路Ａ，クロック供給路
Ｂ，クロック供給路Ｃであって，往路である。

【００８９】６４，６５，６６はそれぞれクロック供給
路Ｄ，クロック供給路Ｅ，クロック供給路Ｆであって，
復路である。７０はバッファであって，入力される外部
クロックのバッファである。

【００９０】７１，７２，７３はそれぞれ遅延量可変バ
ッファであって，往路の信号の波形整形および信号遅延
をするものである。７４，７５，７６はそれぞれ遅延量
可変バッファてあって，復路の信号の波形整形および信
号遅延をするものである。

【００９１】図７の構成の動作を説明する。位相比較部
３５は入力される外部クロックの位相とクロック供給路
（復路）から出力される遅延クロックの位相を比較す
る。そして，その位相の差が偶数倍周期でなければ，遅
延制御部３４に外部クロックの遅延を指示する信号を出
力する。遅延制御部３４は，位相比較部３５から出力さ
れる信号に従って，各遅延量可変バッファ（７１，７
２，７３，７４，７５，７６）に遅延制御信号を送り，
各遅延量可変バッファ（７１，７２，７３，７４，７
５，７６）においてクロックが整形されるとともに遅延
される。そして，クロック供給路Ｆ（６６）から出力さ
れるクロックと外部クロックとの位相差が偶数倍周期で
あれば，遅延制御部３４にクロックに対する遅延の指示
をしない。その場合，遅延制御部３４は，その時点で保
持する遅延量を保持する。

【００９２】位相調整部３６はクロック供給路Ａ（６
１）とクロック供給路Ｆ（６６）のクロックの位相を比
較し，位相の一致するクロックを回路部３７に出力す
る。同様に，位相調整部３６’はクロック供給路Ｂ（６
２）とクロック供給路Ｅ（６５）のクロックの位相を比
較し，位相の一致するタイミングで内部クロックを回路
部３７’に出力する。

【００９３】図８は遅延量可変バッファの例である。図
８ (a)はアナログ制御するものであり，制御信号（アナ
ログ）の大きさに従って，入力されるクロックが遅延さ
れて出力される。図８ (b)はデジタル制御するものであ
り，制御信号（デジタル）の値に応じて，セレクタによ
り信号が通過するバッファが選択され，制御信号のデジ
タル値に応じた遅延時間でクロックを遅延させて出力す
る。

【００９４】

【発明の効果】本発明の基本構成(1) によれば，クロッ
ク供給路の往路と復路を通過するクロックの平均時間で
タイミングを揃えることにより位相を揃えて内部クロッ
クを供給する回路において，位相を観測するクロックの
劣化がないので，正確な位相調整が可能である。そのた
め，システムの動作を安定にすることができる。

【００９５】本発明の基本構成(2) によれば，外部クロ
ックとクロック供給路からシステムの各回路部に供給す
る内部クロックの位相を一致させることができる。その
システムの回路の全体の動作を安定させることができ
る。また，システムのクロックタイミングの設計を容易
にすることができるようになる。

【図面の簡単な説明】

【図１】本発明の基本構成(1) を示す図である。

【図２】本発明の基本構成(2) を示す図である。

【図３】本発明の実施例１を示す図である。

【図４】本発明の遅延量決定部のフローチャートを示す
図である。

【図５】本発明の実施例２を示す図である。

【図６】本発明の実施例３を示す図である。

【図７】本発明の実施例４を示す図である

【図８】遅延量可変バッファの例を示す図である。

【図９】従来技術の説明図である。

【図１０】従来の技術の動作説明図を示す図である。

【図１１】従来の技術の位相調整回路を示す図である。

【図１２】従来の技術の位相調整回路を示す図である。

【符号の説明】

１：クロック供給路Ａ２：クロック供給路Ｂ３：クロック供給路Ｃ４：クロック供給路Ｄ５：クロック供給路Ｅ６：クロック供給路Ｆ１１：バッファＡ１２：バッファＢ１３：バッファＣ１４：バッファＤ１５：バッファＥ２１：位相調整部２２：回路部２３：位相調整部２４：回路部３１：クロック供給路（往路）３２：クロック供給路（復路）３３：信号遅延部３４：遅延制御部３５：位相比較部３６：位相調整部３７：回路部

Claims

【特許請求の範囲】

【請求項１】往路と復路が対称的に構成され，外部ク
ロックを入力して流すクロック供給路と，クロック供給
路を流れるクロックをもとに内部クロックの供給を受け
る回路部と，該クロック供給路のクロックをもとに回路
部に供給する内部クロックの位相を調整する位相調整部
とを備え，位相調整部は，クロック供給路の折り返し点
から等距離にある往路のＡ点と復路のＢ点を通過するク
ロックを観測し，Ａ点を通過してからＢ点を通過するま
での平均値の時間だけ遅れた時間だけ後のＡ点を通過し
てからの時間で内部クロックを回路部に出力するクロッ
ク回路において，往路および復路のクロック供給路を複
数に分割してクロックの波形を整形する回路により分割
されたクロック供給路を接続することを特徴とするクロ
ック回路。
【請求項２】往路と復路が対称的に構成され，外部ク
ロックを入力して流すクロック供給路と，クロック供給
路を流れるクロックをもとに内部クロックの供給を受け
る回路部と，該クロック供給路のクロックをもとに回路
部に供給する内部クロックの位相を調整する位相調整部
とを備え，位相調整部は，クロック供給路の折り返し点
から等距離にある往路のＡ点と復路のＢ点を通過するク
ロックを観測し，Ａ点を通過してからＢ点を通過するま
での平均値の時間だけ遅れた時間だけ後のＡ点を通過し
てからの時間で内部クロックを回路部に出力するクロッ
ク回路において，外部クロックを入力して遅延させてク
ロック供給路に遅延クロックとして入力する信号遅延部
と，外部クロックとクロック供給路の復路の端部から出
力される遅延クロックの出力もしくは外部クロックと往
路と復路の折り返し点における遅延クロックを入力して
位相を比較する位相比較部とを備え，位相比較部の出力
する位相差を表す信号に基づいて信号遅延部の遅延時間
を変更し，回路部に供給される内部クロックの位相と外
部クロックの位相を揃えることを特徴とするクロック回
路。
【請求項３】クロック供給路からの出力される遅延ク
ロックの位相と外部クロックの位相を比較する場合には
その位相差がクロック周期の偶数倍の位相差となるよう
に信号遅延部の信号遅延時間を定め，クロック供給の折
り返し点の遅延クロックの位相と外部クロックの位相を
比較する場合には，両者の位相が一致するように信号遅
延部の信号遅延時間を定めることを特徴とする請求項２
に記載のクロック回路。
【請求項４】クロックの波形を整形する回路は，遅
延量を変化できる遅延量可変回路であり，外部クロック
とクロック供給路の復路の端部から出力される遅延クロ
ックの出力もしくは外部クロックと往路と復路の折り返
し点における遅延クロックを入力して位相を比較する位
相比較部を備え，位相比較部の出力する位相差を表す信
号に基づいて遅延量可変回路の遅延時間を変更し，回路
部に供給される内部クロックの位相と外部クロックの位
相を揃えることを特徴とする特徴とする請求項１に記載
のクロック回路。