JPH1040095A - Security chip with built-in program execution memory - Google Patents

Security chip with built-in program execution memory

Info

Publication number
JPH1040095A
JPH1040095A JP8198182A JP19818296A JPH1040095A JP H1040095 A JPH1040095 A JP H1040095A JP 8198182 A JP8198182 A JP 8198182A JP 19818296 A JP19818296 A JP 19818296A JP H1040095 A JPH1040095 A JP H1040095A
Authority
JP
Japan
Prior art keywords
program
memory
security
circuit
encrypted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8198182A
Other languages
Japanese (ja)
Inventor
Nobumasa Imai
信正 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
L II TEC KK
Original Assignee
L II TEC KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by L II TEC KK filed Critical L II TEC KK
Priority to JP8198182A priority Critical patent/JPH1040095A/en
Publication of JPH1040095A publication Critical patent/JPH1040095A/en
Pending legal-status Critical Current

Links

Landscapes

  • Pinball Game Machines (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 制御基板に搭載するチップの認定後に、プロ
グラムを格納するためのメモリーを二重化する事により
不正行為を防止するセキュリティチップを提供する。 【解決手段】 クロック発生回路10、中央処理装置1
1、内蔵RAM13、リセット回路12、プログラム実
行メモリー14、暗号化プログラム格納メモリー17、
プログラム復号化回路15、セキュリティチエック回路
16で構成する。暗号化プログラムのセキュリティチェ
ックの後に、復号したユーザープログラム(UP)もチ
エックを行い、正規の場合のみプログラムに従い制御す
る。また、暗号化して格納するメモリーをチップとは別
のメモリーで構成する。
(57) [Summary] (with correction) [PROBLEMS] To provide a security chip for preventing illegal acts by duplicating a memory for storing a program after a chip mounted on a control board is certified. SOLUTION: A clock generation circuit 10, a central processing unit 1
1, built-in RAM 13, reset circuit 12, program execution memory 14, encrypted program storage memory 17,
It comprises a program decryption circuit 15 and a security check circuit 16. After the security check of the encrypted program, the decrypted user program (UP) is also checked, and controlled according to the program only in a normal case. In addition, the memory for storing by encryption is configured by a memory different from the chip.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、パチンコ、回胴式
等の遊技機の制御基板に搭載される第三者認定機関にお
いて検査を受けたプログラムが組み込まれたマイクロコ
ンピュータチップ(以下チップという)において、当該
認定プログラムが改変されないようにするためのチップ
に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microcomputer chip (hereinafter referred to as "chip") incorporating a program which has been inspected by a third-party accredited organization and is mounted on a control board of a pachinko or spinning machine. The present invention relates to a chip for preventing the certification program from being modified.

【0002】[0002]

【従来技術】従来のチップでは、認定されたプログラム
が格納されたメモリーに基づき遊技機を制御する遊技機
の電源投入当初において、当該メモリーにキーコードと
共に格納されたプログラムが正規のものであるか否につ
いてチップに搭載されたセキュリティ回路が、認証コー
ドの整合性に関するセキュリティチェックを行い、チェ
ックの結果正規と認定された場合に制御プログラムの作
動を認め、メモリーに格納されたプログラムに基づき遊
技機を制御させるように構成されたものが発明されてい
る(特開平03−118120号)。
2. Description of the Related Art In a conventional chip, when a gaming machine that controls a gaming machine based on a memory in which an authorized program is stored is initially turned on, is the program stored together with a key code in the memory valid? A security circuit mounted on the chip performs a security check on the integrity of the authentication code, and if the result of the check indicates that the security code is valid, the control program is allowed to operate, and the gaming machine is activated based on the program stored in the memory. A device configured to be controlled has been invented (JP-A-03-118120).

【0003】[0003]

【発明が解決しようとする課題】かかる従来のチップで
は、メモリーを認定を受けた正規のものから不正のもの
に取り替えたり、認定後に内部のプログラムを改変した
場合に、不正行為を発見し遊技機の作動を認めないよう
にすることができる。しかしながら、かかるチップのセ
キュリティ回路は、遊技機の電源立ち上げ時にセキュリ
ティ回路が始動するように構成されているために一端起
動した後は、セキュリティチェックが行われないため
に、次のような不正行為が行われる可能性を有してい
る。すなわち、正規のプログラムが格納されたメモリー
と並列に不正プログラムが格納された不正メモリーを装
着しておき、チップによるセキュリティチェックが行わ
れる時には、正規のプログラムが格納されたメモリーを
接続し、セキュリティチェック終了後に不正メモリーの
方に切り替えて不正メモリーに格納されたプログラムに
基づき制御する二重化ROM方式による不正が考えられ
る。そこで、かかる不正行為をも防止することができる
安全なチップを提供することを目的とする。
In such a conventional chip, when a memory is replaced from an authorized authorized memory to an unauthorized memory, or when an internal program is modified after the authentication, an illegal act is detected and a gaming machine is detected. Operation can be disallowed. However, since the security circuit of such a chip is configured so that the security circuit starts when the power of the gaming machine is turned on, the security check is not performed after the security circuit is once activated, so that the following illegal acts are performed. May be performed. In other words, an illegal memory storing an unauthorized program is installed in parallel with the memory storing the authorized program, and when a security check is performed by the chip, the memory storing the authorized program is connected and the security check is performed. It is conceivable that the illegal operation is performed by the dual ROM system in which the operation is switched to the invalid memory after the termination and the control is performed based on the program stored in the invalid memory. Therefore, it is an object of the present invention to provide a safe chip capable of preventing such misconduct.

【0004】[0004]

【課題を解決するための手段】すなわち本発明は、クロ
ック発生回路と接続された中央処理装置(CPU)と、
該CPUとバスを介して接続された内蔵RAM及びプロ
グラム実行用のフラッシュメモリー、EEPROM等の
メモリーと、前記CPUのリセット部と接続されたリセ
ット回路と、認証されたユーザープログラム(UP)を
暗号化した状態で格納するためのメモリーと、該格納メ
モリーに記憶された暗号化ユーザープログラム(U
P’)を読み込む際にセキュリティチェックを行うセキ
ュリティチェック回路と、前記セキュリティチェック回
路において正規と確認された場合に暗号化ユーザープロ
グラム(UP’)を復号化するプログラム復号化回路
と、該プログラム復号化回路で復号化されたプログラム
を遊技機制御のために格納するプログラム実行用のメモ
リーとからなり、正規の場合のみ前記プログラム実行用
のメモリーに格納されたユーザープログラムに従い制御
するように構成されたプログラム実行メモリー内蔵のセ
キュリティチップ。請求項2の発明は、前記構成のチッ
プにおいて暗号化プログラムのセキュリティチェックの
後に前記プログラム復号化回路において復号化されたユ
ーザープログラム(UP)についてもセキュリティチェ
ックを行い、復号化の前後におけるユーザープログラム
(UP)のセキュリティチェックで正規の場合のみ前記
プログラム実行用のメモリーに格納されたプログラムに
従い制御するように構成されたプログラム実行メモリー
内蔵のセキュリティチップ。請求項3の発明は、前記認
証されたユーザープログラム(UP)を暗号化した状態
で格納するためのメモリーをチップとは別の外付けメモ
リーで構成したものである。
That is, the present invention provides a central processing unit (CPU) connected to a clock generation circuit,
A built-in RAM connected to the CPU via a bus, a memory such as an EEPROM or a flash memory for executing a program, a reset circuit connected to a reset unit of the CPU, and an authenticated user program (UP) are encrypted. Memory for storing in an encrypted state, and an encrypted user program (U) stored in the storage memory.
P ′), a security check circuit for performing a security check when reading the data, a program decryption circuit for decrypting the encrypted user program (UP ′) when the security check circuit confirms that the program is legitimate, and the program decryption A program for storing a program decrypted by the circuit for controlling the gaming machine, and a program for executing control in accordance with a user program stored in the memory for program execution only in a normal case. Security chip with built-in execution memory. The invention according to claim 2 is that, after the security check of the encrypted program in the chip having the above configuration, the user program (UP) decrypted by the program decryption circuit is also security-checked, and the user program (UP) before and after decryption is performed. A security chip with a built-in program execution memory configured to control according to a program stored in the program execution memory only when the security check of UP) is normal. According to a third aspect of the present invention, the memory for storing the authenticated user program (UP) in an encrypted state is constituted by an external memory separate from the chip.

【0005】[0005]

【作用】本発明にかかるセキュリティチップでは、予め
認定ユーザープログラム(UP)とセキュリティコード
(K1)を暗号化し、これら暗号化データと該暗号化デ
ータについてセキュリティチェックするためのセキュリ
ティコード(K2)を暗号化プログラム格納メモリーに
格納しておき、遊技機の電源投入当初はこの暗号化プロ
グラム格納メモリーに格納された暗号化ユーザープログ
ラム(UP’)及び該暗号化プログラムのセキュリティ
コード(K1’)からなるデータをセキュリティコード
(K2)に基づきプログラムが正規のものか否かについ
てセキュリティチェックを行い、チェックの結果異常の
場合にはリセット回路を介して遊技機の作動を制止す
る。またセキュリティチェックの結果正規と判断された
場合には、暗号化プログラム格納メモリーに格納された
暗号化ユーザープログラム(UP’)及び該暗号化プロ
グラムのセキュリティコード(K1’)がプログラム復
号化回路に送られ、そこで復号化処理が行われ。第三者
検査機関で検定を受けたユーザープログラム(UP)と
してプログラム実行用メモリーにインストールされる。
制御基板においては、当該プログラム実行用メモリーに
インストールされたユーザープログラム(UP)に基づ
き内蔵RAMを使用しながら遊技機を制御することにな
る。
In the security chip according to the present invention, the authorized user program (UP) and the security code (K1) are encrypted in advance, and the encrypted data and the security code (K2) for security-checking the encrypted data are encrypted. When the game machine is powered on, data comprising an encrypted user program (UP ') and a security code (K1') of the encrypted program stored in the encrypted program storage memory when the gaming machine is powered on. Is performed based on the security code (K2) to determine whether or not the program is legitimate, and if the result of the check is abnormal, the operation of the gaming machine is stopped via the reset circuit. If the result of the security check is determined to be normal, the encrypted user program (UP ') stored in the encrypted program storage memory and the security code (K1') of the encrypted program are sent to the program decryption circuit. The decoding process is performed there. It is installed in a program execution memory as a user program (UP) that has been verified by a third party inspection organization.
In the control board, the gaming machine is controlled while using the built-in RAM based on the user program (UP) installed in the program execution memory.

【0006】また請求項2の発明では、前記セキュリテ
ィチェック回路において暗号化ユーザープログラム(U
P’)及び該暗号化セキュリティコード(K1’)wo
セキュリティコード(K2)に基づきプログラムが正規
のものか否かについてセキュリティチェックを行った後
にプログラム復号化回路において暗号を復号化したもの
をプログラム実行用メモリーにインストールした後に復
号化されたユーザープログラム(UP)をセキュリティ
コード(K1)に基づきセキュリティチェック回路にお
いて再度セキュリティチェックを行い、その結果プログ
ラムが正規と判定されなかった場合には、リセット回路
を介して遊技機の作動を制止する。また正規と判定され
た場合には、当該プログラム実行用メモリーにインスト
ールされたプログラムに基づき内蔵RAMを使用しなが
ら遊技機を制御することになる。
According to the second aspect of the present invention, in the security check circuit, an encrypted user program (U
P ′) and the encrypted security code (K1 ′) wo
After performing a security check on whether or not the program is legitimate based on the security code (K2), the user decrypts the user program (UP) after decrypting the decrypted code in the program decryption circuit into the program execution memory. ) Is again performed in the security check circuit based on the security code (K1), and as a result, if the program is not determined to be legitimate, the operation of the gaming machine is stopped via the reset circuit. When it is determined that the game machine is authorized, the gaming machine is controlled using the built-in RAM based on the program installed in the program execution memory.

【0007】尚、データを暗号化(エンクリプション)
する方法としては、キーコード(鍵)を設定し、これを
アメリカのDES(Data ebcryption Standard)又は日本
電信電話株式会社のFEAL8(Fast data Enciphermen
t Algorithm)等の規格を用いて暗号化・復号化する方法
が考えられる。
Incidentally, data is encrypted (encryption).
As a method of performing this, a key code (key) is set, and this is set to DES (Data ebcryption Standard) in the United States or FEAL8 (Fast data Enciphermen
t Algorithm) or other standard.

【0008】[0008]

【発明の実施の形態】以下に本発明を図示された実施例
に従って詳細に説明する。図1において1は、遊技機の
制御基板に搭載されるマイクロコンピュータチップ(以
下チップという)であり、該チップ1はクロック発生回
路10の発生するクロック信号に基づきデータの受け入
れを行う中央処理装置(CPU)11と、該CPU11
の内部データバス及びアドレスバスを介して接続された
ユーザーアプリケーションプログラムのワークRAM1
3及びユーザーのアプリケーションプログラムをインス
トールするためのプログラム実行用のフラッシュメモリ
ー、EEPROM等のメモリー14と、所定のキーコー
ド(鍵)に基づき暗号化されたデータを復号化するプロ
グラム復号化回路15と、第三者検査機関において検査
を受けたユーザーアプリケーションプログラムを所定の
キーコードに基づき暗号化されたものを格納する暗号化
プログラム格納メモリー17のデータを所定のセキュリ
ティコード(K2)に基づきセキュリティチェックを行
うセキュリティチェック回路16と、該セキュリティチ
ェック回路16からの送信信号に基づき、CPU11を
リセットするリセット回路12とからなり、前記プログ
ラム復号化回路15とリセット回路12及びプログラム
実行用メモリー14とが接続されている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the illustrated embodiments. In FIG. 1, reference numeral 1 denotes a microcomputer chip (hereinafter referred to as a chip) mounted on a control board of a game machine. The chip 1 is a central processing unit (CPU) which receives data based on a clock signal generated by a clock generation circuit 10. CPU) 11 and the CPU 11
RAM 1 of a user application program connected via an internal data bus and an address bus
3 and a memory 14 such as an EEPROM for executing a program for installing an application program of a user, a memory 14 such as an EEPROM, a program decryption circuit 15 for decrypting encrypted data based on a predetermined key code (key); A security check is performed based on a predetermined security code (K2) on data in an encryption program storage memory 17 that stores a user application program that has been inspected by a third party inspection organization encrypted based on a predetermined key code. A security check circuit 16; and a reset circuit 12 for resetting the CPU 11 based on a transmission signal from the security check circuit 16. The program decryption circuit 15, the reset circuit 12, and the program execution memory 1 Door is connected.

【0009】次に図2に示すものは本発明の第2実施例
を示すもので、前記第1実施例のチップにおいて、プロ
グラム実行用メモリー14に格納されたユーザープログ
ラム(UP)を所定のセキュリティコード(K1)に基
づきセキュリティ回路16でセキュリティチェックする
ような構成としたものである。
FIG. 2 shows a second embodiment of the present invention. In the chip of the first embodiment, a user program (UP) stored in a program execution memory 14 is provided with a predetermined security. The security circuit 16 performs a security check based on the code (K1).

【0010】図3に示すものは本発明の第3実施例を示
すもので、前記暗号化プログラム内蔵メモリー37をチ
ップ1に内蔵させ、第三者検査機関で検定を受けた正規
のプログラムをセキュリティコード(K1)と共に書き
込み回路38を介して暗号化した状態で格納するように
構成したものであり、他の構成は前記第2実施例と同じ
であるので符号番号を同一にして説明を省略する。
FIG. 3 shows a third embodiment of the present invention, in which the above-mentioned memory 37 with a built-in encryption program is built in the chip 1, and a legitimate program which has been verified by a third party inspection organization is used for security. This is configured to be stored in an encrypted state together with the code (K1) via the write circuit 38. Since other configurations are the same as those of the second embodiment, the same reference numerals are used and the description is omitted. .

【0011】以上述べた構成において、本実施例にかか
るチップでは、図4に示すようにユーザーが開発した遊
技機のプログラム(以下ユーザープログラム(UP)と
いう)に関して第三者検査機関により検定を受けた後に
該ユーザープログラム(UP)を元に算出されたセキュ
リティコードが付与される。このユーザープログラム
(UP)及びセキュリティコード(K1)が所定のキー
コード(鍵)に基づき暗号化されて、該暗号化データの
セキュリティコード(K2)と共に暗号化プログラム格
納メモリー17にインストールされる。実施例3の内蔵
メモリー37へは書き込み回路38を介して暗号化され
たユーザープログラム(UP’)及びセキュリティコー
ド(K1’)と暗号化のためのセキュリティーコード
(K2)がインストールされる。以上により制御基板の
チップの状態となる。
In the above-described configuration, in the chip according to the present embodiment, as shown in FIG. 4, the program of the gaming machine developed by the user (hereinafter referred to as a user program (UP)) is verified by a third party inspection organization. After that, a security code calculated based on the user program (UP) is given. The user program (UP) and the security code (K1) are encrypted based on a predetermined key code (key) and installed in the encryption program storage memory 17 together with the security code (K2) of the encrypted data. An encrypted user program (UP ′) and a security code (K1 ′) and a security code (K2) for encryption are installed in the built-in memory 37 of the third embodiment via a writing circuit 38. Thus, the state of the chip on the control board is obtained.

【0012】かかる状態においてチップの電源を投入す
るとまずセキュリティチェック回路16はセキュリティ
コード(K2)に基づき各アドレスのデータを走査する
ことによりセキュリティチェックを行う。セキュリティ
チェックの結果データに誤りを発見した時には、リセッ
ト回路12に対してリセット命令が発信され、CPU1
1の作動を停止する。一方データが正しいと判断した時
には、暗号化されたユーザープログラム(UP’)及び
セキュリティコード(K1’)をプログラム復号化回路
15に送り所定の暗号化コード(鍵)に基づき各アドレ
スのデータを復号化させ、復号化されたユーザープログ
ラム(UP)及びセキュリティコード(K1)をチップ
1内部のプログラム実行用メモリー14にインストール
を行う。そして第1実施例のチップでは、CPU11は
プログラム実行用メモリー14に格納されたユーザープ
ログラム(UP)を読み込みながら遊技機を制御するこ
とになる。
In this state, when the power of the chip is turned on, the security check circuit 16 first performs a security check by scanning data of each address based on the security code (K2). When an error is found in the data as a result of the security check, a reset command is transmitted to the reset circuit 12 and the CPU 1
1 is stopped. On the other hand, when it is determined that the data is correct, the encrypted user program (UP ') and the security code (K1') are sent to the program decryption circuit 15 and the data of each address is decrypted based on a predetermined encryption code (key). The decrypted user program (UP) and security code (K1) are installed in the program execution memory 14 inside the chip 1. In the chip of the first embodiment, the CPU 11 controls the gaming machine while reading the user program (UP) stored in the program execution memory 14.

【0013】また前記第2及び第3実施例のチップ1で
は、プログラム実行用メモリー14に格納されたユーザ
ープログラム(UP)及びセキュリティコード(K1)
に基づき再度セキュリティチェック回路16にセキュリ
ティチェックを行わせ、復号化したプログラムが正規の
ものである否かについて判断させる。その結果ユーザー
プログラム(UP)のセキュリティチェックにおいてデ
ータが一致しなかった時には、メモリー14に格納され
たユーザープログラム(UP)は正規のものではないと
判断して、リセット回路12にCPU11をリセットさ
せて遊技機の作動を制止させる。またセキュリティチェ
ックのおいてデータが整合した場合には、プログラムが
正規のものであると判断し、CPU11はワークRAM
13にプログラムを読み込みしながら遊技機を制御す
る。
In the chips 1 of the second and third embodiments, the user program (UP) and the security code (K1) stored in the program execution memory 14 are stored.
The security check circuit 16 again performs a security check based on the above, and determines whether or not the decrypted program is legitimate. As a result, when the data does not match in the security check of the user program (UP), it is determined that the user program (UP) stored in the memory 14 is not proper and the reset circuit 12 resets the CPU 11. Stop the operation of the gaming machine. If the data matches in the security check, it is determined that the program is legitimate, and the CPU 11
The game machine is controlled while loading the program into the computer 13.

【0014】以上述べたように本発明にかかるマイクロ
コンピュータチップでは、暗号化されたユーザープログ
ラム(UP’)を復号化することにより該プログラムを
内部メモリーにインストールして作動するように構成し
ているので二重化ROMを切り替え使用するような不正
行為を防止することができる。また本発明にかかるチッ
プでは第三者検査機関において認定されたプログラムを
所定のキーコードに基づき暗号化した状態でメモリーに
インストールしているので、開発者以外の者が容易にプ
ログラムの解析を行うというような行為を未然に防ぐこ
とができる。さらに、チップ内蔵のプログラム実行用メ
モリーにユーザープログラム(UP)をインストールさ
せてから遊技機の制御を行うように構成しているので、
内部バス等の高速・安定な回路を介して情報のやりとり
を行うことになるので、ノイズの影響や誤動作を発生を
極力防ぐことができる。さらにまた、暗号化ユーザープ
ログラム(UP’)と復号化プログラム(UP)の双方
について、セキュリティチェックを行うように構成した
ものでは、暗号化方法をクリアしてプログラムを改変し
ても復号化プログラム(UP)のセキュリティチェック
において正規のもの否かが判定されることとなるため
に、双方のセキュリティチェックをパスするような状態
でプログラムを改変することは実質的に不可能な状態と
なる。
As described above, the microcomputer chip according to the present invention is configured to operate by installing an encrypted user program (UP ') in an internal memory by decrypting the encrypted user program (UP'). Therefore, it is possible to prevent an illegal act such as switching and using the dual ROM. Further, in the chip according to the present invention, since a program certified by a third party inspection organization is installed in the memory in a state of being encrypted based on a predetermined key code, a person other than the developer easily analyzes the program. Such an action can be prevented beforehand. Further, since the user machine (UP) is installed in the program execution memory built in the chip, the gaming machine is controlled, so that the game machine is controlled.
Since information is exchanged via a high-speed and stable circuit such as an internal bus, the influence of noise and malfunction can be minimized. Furthermore, in a configuration in which security checks are performed for both the encrypted user program (UP ') and the decryption program (UP), the decryption program ( Since the security check of (UP) determines whether the program is legitimate or not, it is substantially impossible to modify the program in a state where both security checks are passed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明にかかるマイクロコンピュータチップ
の第1実施例を示すブロック図である。
FIG. 1 is a block diagram showing a first embodiment of a microcomputer chip according to the present invention.

【図2】 本発明にかかるマイクロコンピュータチップ
の第2実施例を示すブロック図である。
FIG. 2 is a block diagram showing a second embodiment of the microcomputer chip according to the present invention.

【図3】 本発明にかかるマイクロコンピュータチップ
の第3実施例を示すブロック図である。
FIG. 3 is a block diagram showing a third embodiment of the microcomputer chip according to the present invention.

【図4】 第三者検査機関において認定を受けたユーザ
ープログラム(UP)のメモリー、暗号化プログラム格
納メモリー及びプログラム実行用メモリーに格納された
データの状態を示す概念図である。
FIG. 4 is a conceptual diagram showing the states of data stored in a memory of a user program (UP), an encrypted program storage memory, and a program execution memory that have been certified by a third party inspection organization.

【符号の説明】[Explanation of symbols]

1 チップ 10 クロック発生回路 11 CPU 12 リセット回路 13 内蔵RAM 14 プログラム実行用メモリー 15 プログラム復号化回路 16 セキュリティチェック回路 17,37 暗号化プログラム格納メモリー 38 書き込み回路 1 Chip 10 Clock Generation Circuit 11 CPU 12 Reset Circuit 13 Built-in RAM 14 Program Execution Memory 15 Program Decryption Circuit 16 Security Check Circuit 17, 37 Encrypted Program Storage Memory 38 Write Circuit

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 クロック発生回路と接続された中央処理
装置(CPU)と、該CPUとバスを介して接続された
内蔵RAM及びプログラム実行用のフラッシュメモリ
ー、EEPROM等のメモリーと、前記CPUのリセッ
ト部と接続されたリセット回路と、認証されたユーザー
プログラム(UP)を暗号化した状態で格納するための
メモリーと、該格納メモリーに記憶された暗号化ユーザ
ープログラム(UP’)を読み込む際にセキュリティチ
ェックを行うセキュリティチェック回路と、前記セキュ
リティチェック回路において正規と確認された場合に暗
号化ユーザープログラム(UP’)を復号化するプログ
ラム復号化回路と、該プログラム復号化回路で復号化さ
れたプログラムを遊技機制御のために格納するプログラ
ム実行用のメモリーとからなり、正規の場合のみ前記プ
ログラム実行用のメモリーに格納されたプログラムに従
い制御するように構成されていることを特徴とするプロ
グラム実行メモリー内蔵のセキュリティチップ。
1. A central processing unit (CPU) connected to a clock generation circuit, a built-in RAM connected to the CPU via a bus, a memory such as a flash memory for program execution, an EEPROM, etc., and a reset of the CPU. A reset circuit connected to the unit, a memory for storing the authenticated user program (UP) in an encrypted state, and security when reading the encrypted user program (UP ') stored in the storage memory A security check circuit for performing a check, a program decryption circuit for decrypting an encrypted user program (UP ′) when the security check circuit determines that the program is authentic, and a program decrypted by the program decryption circuit. Memory for program execution stored for gaming machine control Becomes, program execution memory enclosing the security chip, characterized in that it is configured to control in accordance with legitimate only if the program stored in memory for execution the program.
【請求項2】 クロック発生回路と接続された中央処理
装置(CPU)と、該CPUとバスを介して接続された
内蔵RAM及びプログラム実行用のフラッシュメモリ
ー、EEPROM等のメモリーと、前記CPUのリセッ
ト部と接続されたリセット回路と、認証されたユーザー
プログラム(UP)を暗号化した状態で格納するための
メモリーと、該格納メモリーに記憶された暗号化ユーザ
ープログラム(UP’)を読み込む際にセキュリティチ
ェックを行うセキュリティチェック回路と、前記セキュ
リティチェック回路において正規と確認された場合に暗
号化ユーザープログラム(UP’)を復号化するプログ
ラム復号化回路と、該プログラム復号化回路で復号化さ
れたプログラムを遊技機制御のために格納するプログラ
ム実行用のメモリーとからなり、暗号化プログラムのセ
キュリティチェックの後に前記プログラム復号化回路に
おいて復号化されたユーザープログラム(UP)につい
てもセキュリティチェックを行い、復号化の前後におけ
るユーザープログラム(UP)のセキュリティチェック
で正規の場合のみ前記プログラム実行用のメモリーに格
納されたプログラムに従い制御するように構成されてい
ることを特徴とするプログラム実行メモリー内蔵のセキ
ュリティチップ。
2. A central processing unit (CPU) connected to a clock generation circuit, a built-in RAM connected to the CPU via a bus, a memory such as a flash memory for program execution, and an EEPROM, and a reset of the CPU. A reset circuit connected to the unit, a memory for storing the authenticated user program (UP) in an encrypted state, and security when reading the encrypted user program (UP ') stored in the storage memory A security check circuit for performing a check, a program decryption circuit for decrypting an encrypted user program (UP ′) when the security check circuit determines that the program is authentic, and a program decrypted by the program decryption circuit. Memory for program execution stored for gaming machine control After the security check of the encrypted program, a security check is also performed on the user program (UP) decrypted by the program decryption circuit, and only when the security check of the user program (UP) before and after decryption is normal. A security chip with a built-in program execution memory, wherein the security chip is configured to control according to a program stored in the program execution memory.
【請求項3】 前記認証されたユーザープログラム(U
P)を暗号化した状態で格納するためのメモリーがチッ
プとは別のメモリーで構成したことを特徴とする請求項
1又は請求項2記載のプログラム実行メモリー内蔵のセ
キュリティチップ。
3. The authenticated user program (U)
3. The security chip with a built-in program execution memory according to claim 1, wherein the memory for storing P) in an encrypted state is a memory different from the chip.
JP8198182A 1996-07-26 1996-07-26 Security chip with built-in program execution memory Pending JPH1040095A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8198182A JPH1040095A (en) 1996-07-26 1996-07-26 Security chip with built-in program execution memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8198182A JPH1040095A (en) 1996-07-26 1996-07-26 Security chip with built-in program execution memory

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002095221A Division JP2002366246A (en) 2002-03-29 2002-03-29 Security chip with built-in memory for program execution

Publications (1)

Publication Number Publication Date
JPH1040095A true JPH1040095A (en) 1998-02-13

Family

ID=16386851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8198182A Pending JPH1040095A (en) 1996-07-26 1996-07-26 Security chip with built-in program execution memory

Country Status (1)

Country Link
JP (1) JPH1040095A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325101A (en) * 2000-05-16 2001-11-22 Shinjo Keiei Kenkyusho:Kk Information processing device and control module
JP2002035361A (en) * 2000-07-25 2002-02-05 Heiwa Corp Electronic device mounted circuit boards for gaming machines
WO2003019374A1 (en) * 2001-08-23 2003-03-06 Sony Corporation Information processing apparatus and method
US7190336B2 (en) 2002-09-10 2007-03-13 Sony Corporation Information processing apparatus and method, recording medium and program
JP2007260475A (en) * 2007-07-24 2007-10-11 Sophia Co Ltd Game processing unit
JP2007260476A (en) * 2007-07-24 2007-10-11 Sophia Co Ltd Game processing unit
JP2008023370A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit
JP2008023369A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit
JP2008023371A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit
JP2008055188A (en) * 2007-10-11 2008-03-13 Sophia Co Ltd Game processing unit
US7853798B2 (en) 2004-02-06 2010-12-14 Nec Electronics Corporation Program tamper detecting apparatus, method for program tamper detection, and program for program tamper detection

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001325101A (en) * 2000-05-16 2001-11-22 Shinjo Keiei Kenkyusho:Kk Information processing device and control module
JP2002035361A (en) * 2000-07-25 2002-02-05 Heiwa Corp Electronic device mounted circuit boards for gaming machines
KR100915767B1 (en) * 2001-08-23 2009-09-04 소니 가부시끼 가이샤 Information processing apparatus and method
WO2003019374A1 (en) * 2001-08-23 2003-03-06 Sony Corporation Information processing apparatus and method
US7600224B2 (en) 2001-08-23 2009-10-06 Sony Corporation Information processing apparatus including storage
US7190336B2 (en) 2002-09-10 2007-03-13 Sony Corporation Information processing apparatus and method, recording medium and program
US7853798B2 (en) 2004-02-06 2010-12-14 Nec Electronics Corporation Program tamper detecting apparatus, method for program tamper detection, and program for program tamper detection
JP2007260475A (en) * 2007-07-24 2007-10-11 Sophia Co Ltd Game processing unit
JP2007260476A (en) * 2007-07-24 2007-10-11 Sophia Co Ltd Game processing unit
JP2008023370A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit
JP2008055188A (en) * 2007-10-11 2008-03-13 Sophia Co Ltd Game processing unit
JP2008023371A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit
JP2008023369A (en) * 2007-10-11 2008-02-07 Sophia Co Ltd Game processing unit

Similar Documents

Publication Publication Date Title
US7461268B2 (en) E-fuses for storing security version data
CN1270468C (en) Apparatus and method of reading a program into a processor
JP4099039B2 (en) Program update method
JP3774260B2 (en) Memory card security system device and memory card thereof
KR101885393B1 (en) Device for and method of handling sensitive data
JP4344115B2 (en) Method and microcomputer system for activating or deactivating an inspection mechanism of a control program stored in a memory device of a microcomputer system
JP2004213216A (en) Information security microcomputer and its program developing device and program development system
JP2007524883A (en) Backward compatible secure processor and method for executing secure software
JP5937109B2 (en) Method and engine control system for vehicle crime prevention
KR100792287B1 (en) Security method using self-generated encryption key and applied security device
JPWO2009013825A1 (en) Information processing apparatus and falsification verification method
KR20090095843A (en) Processor unit with security
WO2019059148A1 (en) Bios management device, bios management system, bios management method, and bios management program-stored recording medium
KR101988404B1 (en) Soc having double security features, and double security method for soc
US20080222428A1 (en) Method for Securing Authenticity of Data in a Digital Processing System
JP6636028B2 (en) Secure element
KR101954439B1 (en) Soc having double security features, and double security method for soc
JP2002024046A (en) Microcomputer, system for changing memory contents, and method for changing memory contents
JP4537940B2 (en) Information processing apparatus and program execution control method
JP5759827B2 (en) MEMORY SYSTEM, INFORMATION PROCESSING DEVICE, MEMORY DEVICE, AND MEMORY SYSTEM OPERATION METHOD
JPH09262359A (en) Microprocessor microprocessor
JP2000047866A (en) Program execution protection method, IC card, and recording medium
JP2002366246A (en) Security chip with built-in memory for program execution
JP2009517972A (en) Method and apparatus for protecting digital content
CN117473529B (en) Touch IC working mode loading method, PIN input method and input system