JPH1040095A - プログラム実行メモリー内蔵のセキュリティチップ - Google Patents
プログラム実行メモリー内蔵のセキュリティチップInfo
- Publication number
- JPH1040095A JPH1040095A JP8198182A JP19818296A JPH1040095A JP H1040095 A JPH1040095 A JP H1040095A JP 8198182 A JP8198182 A JP 8198182A JP 19818296 A JP19818296 A JP 19818296A JP H1040095 A JPH1040095 A JP H1040095A
- Authority
- JP
- Japan
- Prior art keywords
- program
- memory
- security
- circuit
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008520 organization Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
Landscapes
- Pinball Game Machines (AREA)
- Storage Device Security (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 制御基板に搭載するチップの認定後に、プロ
グラムを格納するためのメモリーを二重化する事により
不正行為を防止するセキュリティチップを提供する。 【解決手段】 クロック発生回路１０、中央処理装置１
１、内蔵ＲＡＭ１３、リセット回路１２、プログラム実
行メモリー１４、暗号化プログラム格納メモリー１７、
プログラム復号化回路１５、セキュリティチエック回路
１６で構成する。暗号化プログラムのセキュリティチェ
ックの後に、復号したユーザープログラム（ＵＰ）もチ
エックを行い、正規の場合のみプログラムに従い制御す
る。また、暗号化して格納するメモリーをチップとは別
のメモリーで構成する。
グラムを格納するためのメモリーを二重化する事により
不正行為を防止するセキュリティチップを提供する。 【解決手段】 クロック発生回路１０、中央処理装置１
１、内蔵ＲＡＭ１３、リセット回路１２、プログラム実
行メモリー１４、暗号化プログラム格納メモリー１７、
プログラム復号化回路１５、セキュリティチエック回路
１６で構成する。暗号化プログラムのセキュリティチェ
ックの後に、復号したユーザープログラム（ＵＰ）もチ
エックを行い、正規の場合のみプログラムに従い制御す
る。また、暗号化して格納するメモリーをチップとは別
のメモリーで構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、パチンコ、回胴式
等の遊技機の制御基板に搭載される第三者認定機関にお
いて検査を受けたプログラムが組み込まれたマイクロコ
ンピュータチップ（以下チップという）において、当該
認定プログラムが改変されないようにするためのチップ
に関するものである。
等の遊技機の制御基板に搭載される第三者認定機関にお
いて検査を受けたプログラムが組み込まれたマイクロコ
ンピュータチップ（以下チップという）において、当該
認定プログラムが改変されないようにするためのチップ
に関するものである。
【０００２】
【従来技術】従来のチップでは、認定されたプログラム
が格納されたメモリーに基づき遊技機を制御する遊技機
の電源投入当初において、当該メモリーにキーコードと
共に格納されたプログラムが正規のものであるか否につ
いてチップに搭載されたセキュリティ回路が、認証コー
ドの整合性に関するセキュリティチェックを行い、チェ
ックの結果正規と認定された場合に制御プログラムの作
動を認め、メモリーに格納されたプログラムに基づき遊
技機を制御させるように構成されたものが発明されてい
る（特開平０３−１１８１２０号）。
が格納されたメモリーに基づき遊技機を制御する遊技機
の電源投入当初において、当該メモリーにキーコードと
共に格納されたプログラムが正規のものであるか否につ
いてチップに搭載されたセキュリティ回路が、認証コー
ドの整合性に関するセキュリティチェックを行い、チェ
ックの結果正規と認定された場合に制御プログラムの作
動を認め、メモリーに格納されたプログラムに基づき遊
技機を制御させるように構成されたものが発明されてい
る（特開平０３−１１８１２０号）。
【０００３】
【発明が解決しようとする課題】かかる従来のチップで
は、メモリーを認定を受けた正規のものから不正のもの
に取り替えたり、認定後に内部のプログラムを改変した
場合に、不正行為を発見し遊技機の作動を認めないよう
にすることができる。しかしながら、かかるチップのセ
キュリティ回路は、遊技機の電源立ち上げ時にセキュリ
ティ回路が始動するように構成されているために一端起
動した後は、セキュリティチェックが行われないため
に、次のような不正行為が行われる可能性を有してい
る。すなわち、正規のプログラムが格納されたメモリー
と並列に不正プログラムが格納された不正メモリーを装
着しておき、チップによるセキュリティチェックが行わ
れる時には、正規のプログラムが格納されたメモリーを
接続し、セキュリティチェック終了後に不正メモリーの
方に切り替えて不正メモリーに格納されたプログラムに
基づき制御する二重化ＲＯＭ方式による不正が考えられ
る。そこで、かかる不正行為をも防止することができる
安全なチップを提供することを目的とする。
は、メモリーを認定を受けた正規のものから不正のもの
に取り替えたり、認定後に内部のプログラムを改変した
場合に、不正行為を発見し遊技機の作動を認めないよう
にすることができる。しかしながら、かかるチップのセ
キュリティ回路は、遊技機の電源立ち上げ時にセキュリ
ティ回路が始動するように構成されているために一端起
動した後は、セキュリティチェックが行われないため
に、次のような不正行為が行われる可能性を有してい
る。すなわち、正規のプログラムが格納されたメモリー
と並列に不正プログラムが格納された不正メモリーを装
着しておき、チップによるセキュリティチェックが行わ
れる時には、正規のプログラムが格納されたメモリーを
接続し、セキュリティチェック終了後に不正メモリーの
方に切り替えて不正メモリーに格納されたプログラムに
基づき制御する二重化ＲＯＭ方式による不正が考えられ
る。そこで、かかる不正行為をも防止することができる
安全なチップを提供することを目的とする。
【０００４】
【課題を解決するための手段】すなわち本発明は、クロ
ック発生回路と接続された中央処理装置（ＣＰＵ）と、
該ＣＰＵとバスを介して接続された内蔵ＲＡＭ及びプロ
グラム実行用のフラッシュメモリー、ＥＥＰＲＯＭ等の
メモリーと、前記ＣＰＵのリセット部と接続されたリセ
ット回路と、認証されたユーザープログラム（ＵＰ）を
暗号化した状態で格納するためのメモリーと、該格納メ
モリーに記憶された暗号化ユーザープログラム（Ｕ
Ｐ’）を読み込む際にセキュリティチェックを行うセキ
ュリティチェック回路と、前記セキュリティチェック回
路において正規と確認された場合に暗号化ユーザープロ
グラム（ＵＰ’）を復号化するプログラム復号化回路
と、該プログラム復号化回路で復号化されたプログラム
を遊技機制御のために格納するプログラム実行用のメモ
リーとからなり、正規の場合のみ前記プログラム実行用
のメモリーに格納されたユーザープログラムに従い制御
するように構成されたプログラム実行メモリー内蔵のセ
キュリティチップ。請求項２の発明は、前記構成のチッ
プにおいて暗号化プログラムのセキュリティチェックの
後に前記プログラム復号化回路において復号化されたユ
ーザープログラム（ＵＰ）についてもセキュリティチェ
ックを行い、復号化の前後におけるユーザープログラム
（ＵＰ）のセキュリティチェックで正規の場合のみ前記
プログラム実行用のメモリーに格納されたプログラムに
従い制御するように構成されたプログラム実行メモリー
内蔵のセキュリティチップ。請求項３の発明は、前記認
証されたユーザープログラム（ＵＰ）を暗号化した状態
で格納するためのメモリーをチップとは別の外付けメモ
リーで構成したものである。
ック発生回路と接続された中央処理装置（ＣＰＵ）と、
該ＣＰＵとバスを介して接続された内蔵ＲＡＭ及びプロ
グラム実行用のフラッシュメモリー、ＥＥＰＲＯＭ等の
メモリーと、前記ＣＰＵのリセット部と接続されたリセ
ット回路と、認証されたユーザープログラム（ＵＰ）を
暗号化した状態で格納するためのメモリーと、該格納メ
モリーに記憶された暗号化ユーザープログラム（Ｕ
Ｐ’）を読み込む際にセキュリティチェックを行うセキ
ュリティチェック回路と、前記セキュリティチェック回
路において正規と確認された場合に暗号化ユーザープロ
グラム（ＵＰ’）を復号化するプログラム復号化回路
と、該プログラム復号化回路で復号化されたプログラム
を遊技機制御のために格納するプログラム実行用のメモ
リーとからなり、正規の場合のみ前記プログラム実行用
のメモリーに格納されたユーザープログラムに従い制御
するように構成されたプログラム実行メモリー内蔵のセ
キュリティチップ。請求項２の発明は、前記構成のチッ
プにおいて暗号化プログラムのセキュリティチェックの
後に前記プログラム復号化回路において復号化されたユ
ーザープログラム（ＵＰ）についてもセキュリティチェ
ックを行い、復号化の前後におけるユーザープログラム
（ＵＰ）のセキュリティチェックで正規の場合のみ前記
プログラム実行用のメモリーに格納されたプログラムに
従い制御するように構成されたプログラム実行メモリー
内蔵のセキュリティチップ。請求項３の発明は、前記認
証されたユーザープログラム（ＵＰ）を暗号化した状態
で格納するためのメモリーをチップとは別の外付けメモ
リーで構成したものである。
【０００５】
【作用】本発明にかかるセキュリティチップでは、予め
認定ユーザープログラム（ＵＰ）とセキュリティコード
（Ｋ１）を暗号化し、これら暗号化データと該暗号化デ
ータについてセキュリティチェックするためのセキュリ
ティコード（Ｋ２）を暗号化プログラム格納メモリーに
格納しておき、遊技機の電源投入当初はこの暗号化プロ
グラム格納メモリーに格納された暗号化ユーザープログ
ラム（ＵＰ’）及び該暗号化プログラムのセキュリティ
コード（Ｋ１’）からなるデータをセキュリティコード
（Ｋ２）に基づきプログラムが正規のものか否かについ
てセキュリティチェックを行い、チェックの結果異常の
場合にはリセット回路を介して遊技機の作動を制止す
る。またセキュリティチェックの結果正規と判断された
場合には、暗号化プログラム格納メモリーに格納された
暗号化ユーザープログラム（ＵＰ’）及び該暗号化プロ
グラムのセキュリティコード（Ｋ１’）がプログラム復
号化回路に送られ、そこで復号化処理が行われ。第三者
検査機関で検定を受けたユーザープログラム（ＵＰ）と
してプログラム実行用メモリーにインストールされる。
制御基板においては、当該プログラム実行用メモリーに
インストールされたユーザープログラム（ＵＰ）に基づ
き内蔵ＲＡＭを使用しながら遊技機を制御することにな
る。
認定ユーザープログラム（ＵＰ）とセキュリティコード
（Ｋ１）を暗号化し、これら暗号化データと該暗号化デ
ータについてセキュリティチェックするためのセキュリ
ティコード（Ｋ２）を暗号化プログラム格納メモリーに
格納しておき、遊技機の電源投入当初はこの暗号化プロ
グラム格納メモリーに格納された暗号化ユーザープログ
ラム（ＵＰ’）及び該暗号化プログラムのセキュリティ
コード（Ｋ１’）からなるデータをセキュリティコード
（Ｋ２）に基づきプログラムが正規のものか否かについ
てセキュリティチェックを行い、チェックの結果異常の
場合にはリセット回路を介して遊技機の作動を制止す
る。またセキュリティチェックの結果正規と判断された
場合には、暗号化プログラム格納メモリーに格納された
暗号化ユーザープログラム（ＵＰ’）及び該暗号化プロ
グラムのセキュリティコード（Ｋ１’）がプログラム復
号化回路に送られ、そこで復号化処理が行われ。第三者
検査機関で検定を受けたユーザープログラム（ＵＰ）と
してプログラム実行用メモリーにインストールされる。
制御基板においては、当該プログラム実行用メモリーに
インストールされたユーザープログラム（ＵＰ）に基づ
き内蔵ＲＡＭを使用しながら遊技機を制御することにな
る。
【０００６】また請求項２の発明では、前記セキュリテ
ィチェック回路において暗号化ユーザープログラム（Ｕ
Ｐ’）及び該暗号化セキュリティコード（Ｋ１’）ｗｏ
セキュリティコード（Ｋ２）に基づきプログラムが正規
のものか否かについてセキュリティチェックを行った後
にプログラム復号化回路において暗号を復号化したもの
をプログラム実行用メモリーにインストールした後に復
号化されたユーザープログラム（ＵＰ）をセキュリティ
コード（Ｋ１）に基づきセキュリティチェック回路にお
いて再度セキュリティチェックを行い、その結果プログ
ラムが正規と判定されなかった場合には、リセット回路
を介して遊技機の作動を制止する。また正規と判定され
た場合には、当該プログラム実行用メモリーにインスト
ールされたプログラムに基づき内蔵ＲＡＭを使用しなが
ら遊技機を制御することになる。
ィチェック回路において暗号化ユーザープログラム（Ｕ
Ｐ’）及び該暗号化セキュリティコード（Ｋ１’）ｗｏ
セキュリティコード（Ｋ２）に基づきプログラムが正規
のものか否かについてセキュリティチェックを行った後
にプログラム復号化回路において暗号を復号化したもの
をプログラム実行用メモリーにインストールした後に復
号化されたユーザープログラム（ＵＰ）をセキュリティ
コード（Ｋ１）に基づきセキュリティチェック回路にお
いて再度セキュリティチェックを行い、その結果プログ
ラムが正規と判定されなかった場合には、リセット回路
を介して遊技機の作動を制止する。また正規と判定され
た場合には、当該プログラム実行用メモリーにインスト
ールされたプログラムに基づき内蔵ＲＡＭを使用しなが
ら遊技機を制御することになる。
【０００７】尚、データを暗号化（エンクリプション）
する方法としては、キーコード（鍵）を設定し、これを
アメリカのＤＥＳ(Data ebcryption Standard)又は日本
電信電話株式会社のＦＥＡＬ８(Fast data Enciphermen
t Algorithm)等の規格を用いて暗号化・復号化する方法
が考えられる。
する方法としては、キーコード（鍵）を設定し、これを
アメリカのＤＥＳ(Data ebcryption Standard)又は日本
電信電話株式会社のＦＥＡＬ８(Fast data Enciphermen
t Algorithm)等の規格を用いて暗号化・復号化する方法
が考えられる。
【０００８】
【発明の実施の形態】以下に本発明を図示された実施例
に従って詳細に説明する。図１において１は、遊技機の
制御基板に搭載されるマイクロコンピュータチップ（以
下チップという）であり、該チップ１はクロック発生回
路１０の発生するクロック信号に基づきデータの受け入
れを行う中央処理装置（ＣＰＵ）１１と、該ＣＰＵ１１
の内部データバス及びアドレスバスを介して接続された
ユーザーアプリケーションプログラムのワークＲＡＭ１
３及びユーザーのアプリケーションプログラムをインス
トールするためのプログラム実行用のフラッシュメモリ
ー、ＥＥＰＲＯＭ等のメモリー１４と、所定のキーコー
ド（鍵）に基づき暗号化されたデータを復号化するプロ
グラム復号化回路１５と、第三者検査機関において検査
を受けたユーザーアプリケーションプログラムを所定の
キーコードに基づき暗号化されたものを格納する暗号化
プログラム格納メモリー１７のデータを所定のセキュリ
ティコード（Ｋ２）に基づきセキュリティチェックを行
うセキュリティチェック回路１６と、該セキュリティチ
ェック回路１６からの送信信号に基づき、ＣＰＵ１１を
リセットするリセット回路１２とからなり、前記プログ
ラム復号化回路１５とリセット回路１２及びプログラム
実行用メモリー１４とが接続されている。
に従って詳細に説明する。図１において１は、遊技機の
制御基板に搭載されるマイクロコンピュータチップ（以
下チップという）であり、該チップ１はクロック発生回
路１０の発生するクロック信号に基づきデータの受け入
れを行う中央処理装置（ＣＰＵ）１１と、該ＣＰＵ１１
の内部データバス及びアドレスバスを介して接続された
ユーザーアプリケーションプログラムのワークＲＡＭ１
３及びユーザーのアプリケーションプログラムをインス
トールするためのプログラム実行用のフラッシュメモリ
ー、ＥＥＰＲＯＭ等のメモリー１４と、所定のキーコー
ド（鍵）に基づき暗号化されたデータを復号化するプロ
グラム復号化回路１５と、第三者検査機関において検査
を受けたユーザーアプリケーションプログラムを所定の
キーコードに基づき暗号化されたものを格納する暗号化
プログラム格納メモリー１７のデータを所定のセキュリ
ティコード（Ｋ２）に基づきセキュリティチェックを行
うセキュリティチェック回路１６と、該セキュリティチ
ェック回路１６からの送信信号に基づき、ＣＰＵ１１を
リセットするリセット回路１２とからなり、前記プログ
ラム復号化回路１５とリセット回路１２及びプログラム
実行用メモリー１４とが接続されている。
【０００９】次に図２に示すものは本発明の第２実施例
を示すもので、前記第１実施例のチップにおいて、プロ
グラム実行用メモリー１４に格納されたユーザープログ
ラム（ＵＰ）を所定のセキュリティコード（Ｋ１）に基
づきセキュリティ回路１６でセキュリティチェックする
ような構成としたものである。
を示すもので、前記第１実施例のチップにおいて、プロ
グラム実行用メモリー１４に格納されたユーザープログ
ラム（ＵＰ）を所定のセキュリティコード（Ｋ１）に基
づきセキュリティ回路１６でセキュリティチェックする
ような構成としたものである。
【００１０】図３に示すものは本発明の第３実施例を示
すもので、前記暗号化プログラム内蔵メモリー３７をチ
ップ１に内蔵させ、第三者検査機関で検定を受けた正規
のプログラムをセキュリティコード（Ｋ１）と共に書き
込み回路３８を介して暗号化した状態で格納するように
構成したものであり、他の構成は前記第２実施例と同じ
であるので符号番号を同一にして説明を省略する。
すもので、前記暗号化プログラム内蔵メモリー３７をチ
ップ１に内蔵させ、第三者検査機関で検定を受けた正規
のプログラムをセキュリティコード（Ｋ１）と共に書き
込み回路３８を介して暗号化した状態で格納するように
構成したものであり、他の構成は前記第２実施例と同じ
であるので符号番号を同一にして説明を省略する。
【００１１】以上述べた構成において、本実施例にかか
るチップでは、図４に示すようにユーザーが開発した遊
技機のプログラム（以下ユーザープログラム（ＵＰ）と
いう）に関して第三者検査機関により検定を受けた後に
該ユーザープログラム（ＵＰ）を元に算出されたセキュ
リティコードが付与される。このユーザープログラム
（ＵＰ）及びセキュリティコード（Ｋ１）が所定のキー
コード（鍵）に基づき暗号化されて、該暗号化データの
セキュリティコード（Ｋ２）と共に暗号化プログラム格
納メモリー１７にインストールされる。実施例３の内蔵
メモリー３７へは書き込み回路３８を介して暗号化され
たユーザープログラム（ＵＰ’）及びセキュリティコー
ド（Ｋ１’）と暗号化のためのセキュリティーコード
（Ｋ２）がインストールされる。以上により制御基板の
チップの状態となる。
るチップでは、図４に示すようにユーザーが開発した遊
技機のプログラム（以下ユーザープログラム（ＵＰ）と
いう）に関して第三者検査機関により検定を受けた後に
該ユーザープログラム（ＵＰ）を元に算出されたセキュ
リティコードが付与される。このユーザープログラム
（ＵＰ）及びセキュリティコード（Ｋ１）が所定のキー
コード（鍵）に基づき暗号化されて、該暗号化データの
セキュリティコード（Ｋ２）と共に暗号化プログラム格
納メモリー１７にインストールされる。実施例３の内蔵
メモリー３７へは書き込み回路３８を介して暗号化され
たユーザープログラム（ＵＰ’）及びセキュリティコー
ド（Ｋ１’）と暗号化のためのセキュリティーコード
（Ｋ２）がインストールされる。以上により制御基板の
チップの状態となる。
【００１２】かかる状態においてチップの電源を投入す
るとまずセキュリティチェック回路１６はセキュリティ
コード（Ｋ２）に基づき各アドレスのデータを走査する
ことによりセキュリティチェックを行う。セキュリティ
チェックの結果データに誤りを発見した時には、リセッ
ト回路１２に対してリセット命令が発信され、ＣＰＵ１
１の作動を停止する。一方データが正しいと判断した時
には、暗号化されたユーザープログラム（ＵＰ’）及び
セキュリティコード（Ｋ１’）をプログラム復号化回路
１５に送り所定の暗号化コード（鍵）に基づき各アドレ
スのデータを復号化させ、復号化されたユーザープログ
ラム（ＵＰ）及びセキュリティコード（Ｋ１）をチップ
１内部のプログラム実行用メモリー１４にインストール
を行う。そして第１実施例のチップでは、ＣＰＵ１１は
プログラム実行用メモリー１４に格納されたユーザープ
ログラム（ＵＰ）を読み込みながら遊技機を制御するこ
とになる。
るとまずセキュリティチェック回路１６はセキュリティ
コード（Ｋ２）に基づき各アドレスのデータを走査する
ことによりセキュリティチェックを行う。セキュリティ
チェックの結果データに誤りを発見した時には、リセッ
ト回路１２に対してリセット命令が発信され、ＣＰＵ１
１の作動を停止する。一方データが正しいと判断した時
には、暗号化されたユーザープログラム（ＵＰ’）及び
セキュリティコード（Ｋ１’）をプログラム復号化回路
１５に送り所定の暗号化コード（鍵）に基づき各アドレ
スのデータを復号化させ、復号化されたユーザープログ
ラム（ＵＰ）及びセキュリティコード（Ｋ１）をチップ
１内部のプログラム実行用メモリー１４にインストール
を行う。そして第１実施例のチップでは、ＣＰＵ１１は
プログラム実行用メモリー１４に格納されたユーザープ
ログラム（ＵＰ）を読み込みながら遊技機を制御するこ
とになる。
【００１３】また前記第２及び第３実施例のチップ１で
は、プログラム実行用メモリー１４に格納されたユーザ
ープログラム（ＵＰ）及びセキュリティコード（Ｋ１）
に基づき再度セキュリティチェック回路１６にセキュリ
ティチェックを行わせ、復号化したプログラムが正規の
ものである否かについて判断させる。その結果ユーザー
プログラム（ＵＰ）のセキュリティチェックにおいてデ
ータが一致しなかった時には、メモリー１４に格納され
たユーザープログラム（ＵＰ）は正規のものではないと
判断して、リセット回路１２にＣＰＵ１１をリセットさ
せて遊技機の作動を制止させる。またセキュリティチェ
ックのおいてデータが整合した場合には、プログラムが
正規のものであると判断し、ＣＰＵ１１はワークＲＡＭ
１３にプログラムを読み込みしながら遊技機を制御す
る。
は、プログラム実行用メモリー１４に格納されたユーザ
ープログラム（ＵＰ）及びセキュリティコード（Ｋ１）
に基づき再度セキュリティチェック回路１６にセキュリ
ティチェックを行わせ、復号化したプログラムが正規の
ものである否かについて判断させる。その結果ユーザー
プログラム（ＵＰ）のセキュリティチェックにおいてデ
ータが一致しなかった時には、メモリー１４に格納され
たユーザープログラム（ＵＰ）は正規のものではないと
判断して、リセット回路１２にＣＰＵ１１をリセットさ
せて遊技機の作動を制止させる。またセキュリティチェ
ックのおいてデータが整合した場合には、プログラムが
正規のものであると判断し、ＣＰＵ１１はワークＲＡＭ
１３にプログラムを読み込みしながら遊技機を制御す
る。
【００１４】以上述べたように本発明にかかるマイクロ
コンピュータチップでは、暗号化されたユーザープログ
ラム（ＵＰ’）を復号化することにより該プログラムを
内部メモリーにインストールして作動するように構成し
ているので二重化ＲＯＭを切り替え使用するような不正
行為を防止することができる。また本発明にかかるチッ
プでは第三者検査機関において認定されたプログラムを
所定のキーコードに基づき暗号化した状態でメモリーに
インストールしているので、開発者以外の者が容易にプ
ログラムの解析を行うというような行為を未然に防ぐこ
とができる。さらに、チップ内蔵のプログラム実行用メ
モリーにユーザープログラム（ＵＰ）をインストールさ
せてから遊技機の制御を行うように構成しているので、
内部バス等の高速・安定な回路を介して情報のやりとり
を行うことになるので、ノイズの影響や誤動作を発生を
極力防ぐことができる。さらにまた、暗号化ユーザープ
ログラム（ＵＰ’）と復号化プログラム（ＵＰ）の双方
について、セキュリティチェックを行うように構成した
ものでは、暗号化方法をクリアしてプログラムを改変し
ても復号化プログラム（ＵＰ）のセキュリティチェック
において正規のもの否かが判定されることとなるため
に、双方のセキュリティチェックをパスするような状態
でプログラムを改変することは実質的に不可能な状態と
なる。
コンピュータチップでは、暗号化されたユーザープログ
ラム（ＵＰ’）を復号化することにより該プログラムを
内部メモリーにインストールして作動するように構成し
ているので二重化ＲＯＭを切り替え使用するような不正
行為を防止することができる。また本発明にかかるチッ
プでは第三者検査機関において認定されたプログラムを
所定のキーコードに基づき暗号化した状態でメモリーに
インストールしているので、開発者以外の者が容易にプ
ログラムの解析を行うというような行為を未然に防ぐこ
とができる。さらに、チップ内蔵のプログラム実行用メ
モリーにユーザープログラム（ＵＰ）をインストールさ
せてから遊技機の制御を行うように構成しているので、
内部バス等の高速・安定な回路を介して情報のやりとり
を行うことになるので、ノイズの影響や誤動作を発生を
極力防ぐことができる。さらにまた、暗号化ユーザープ
ログラム（ＵＰ’）と復号化プログラム（ＵＰ）の双方
について、セキュリティチェックを行うように構成した
ものでは、暗号化方法をクリアしてプログラムを改変し
ても復号化プログラム（ＵＰ）のセキュリティチェック
において正規のもの否かが判定されることとなるため
に、双方のセキュリティチェックをパスするような状態
でプログラムを改変することは実質的に不可能な状態と
なる。
【図１】 本発明にかかるマイクロコンピュータチップ
の第１実施例を示すブロック図である。
の第１実施例を示すブロック図である。
【図２】 本発明にかかるマイクロコンピュータチップ
の第２実施例を示すブロック図である。
の第２実施例を示すブロック図である。
【図３】 本発明にかかるマイクロコンピュータチップ
の第３実施例を示すブロック図である。
の第３実施例を示すブロック図である。
【図４】 第三者検査機関において認定を受けたユーザ
ープログラム（ＵＰ）のメモリー、暗号化プログラム格
納メモリー及びプログラム実行用メモリーに格納された
データの状態を示す概念図である。
ープログラム（ＵＰ）のメモリー、暗号化プログラム格
納メモリー及びプログラム実行用メモリーに格納された
データの状態を示す概念図である。
１ チップ １０ クロック発生回路 １１ ＣＰＵ １２ リセット回路 １３ 内蔵ＲＡＭ １４ プログラム実行用メモリー １５ プログラム復号化回路 １６ セキュリティチェック回路 １７，３７ 暗号化プログラム格納メモリー ３８ 書き込み回路
Claims (3)
- 【請求項１】 クロック発生回路と接続された中央処理
装置（ＣＰＵ）と、該ＣＰＵとバスを介して接続された
内蔵ＲＡＭ及びプログラム実行用のフラッシュメモリ
ー、ＥＥＰＲＯＭ等のメモリーと、前記ＣＰＵのリセッ
ト部と接続されたリセット回路と、認証されたユーザー
プログラム（ＵＰ）を暗号化した状態で格納するための
メモリーと、該格納メモリーに記憶された暗号化ユーザ
ープログラム（ＵＰ’）を読み込む際にセキュリティチ
ェックを行うセキュリティチェック回路と、前記セキュ
リティチェック回路において正規と確認された場合に暗
号化ユーザープログラム（ＵＰ’）を復号化するプログ
ラム復号化回路と、該プログラム復号化回路で復号化さ
れたプログラムを遊技機制御のために格納するプログラ
ム実行用のメモリーとからなり、正規の場合のみ前記プ
ログラム実行用のメモリーに格納されたプログラムに従
い制御するように構成されていることを特徴とするプロ
グラム実行メモリー内蔵のセキュリティチップ。 - 【請求項２】 クロック発生回路と接続された中央処理
装置（ＣＰＵ）と、該ＣＰＵとバスを介して接続された
内蔵ＲＡＭ及びプログラム実行用のフラッシュメモリ
ー、ＥＥＰＲＯＭ等のメモリーと、前記ＣＰＵのリセッ
ト部と接続されたリセット回路と、認証されたユーザー
プログラム（ＵＰ）を暗号化した状態で格納するための
メモリーと、該格納メモリーに記憶された暗号化ユーザ
ープログラム（ＵＰ’）を読み込む際にセキュリティチ
ェックを行うセキュリティチェック回路と、前記セキュ
リティチェック回路において正規と確認された場合に暗
号化ユーザープログラム（ＵＰ’）を復号化するプログ
ラム復号化回路と、該プログラム復号化回路で復号化さ
れたプログラムを遊技機制御のために格納するプログラ
ム実行用のメモリーとからなり、暗号化プログラムのセ
キュリティチェックの後に前記プログラム復号化回路に
おいて復号化されたユーザープログラム（ＵＰ）につい
てもセキュリティチェックを行い、復号化の前後におけ
るユーザープログラム（ＵＰ）のセキュリティチェック
で正規の場合のみ前記プログラム実行用のメモリーに格
納されたプログラムに従い制御するように構成されてい
ることを特徴とするプログラム実行メモリー内蔵のセキ
ュリティチップ。 - 【請求項３】 前記認証されたユーザープログラム（Ｕ
Ｐ）を暗号化した状態で格納するためのメモリーがチッ
プとは別のメモリーで構成したことを特徴とする請求項
１又は請求項２記載のプログラム実行メモリー内蔵のセ
キュリティチップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198182A JPH1040095A (ja) | 1996-07-26 | 1996-07-26 | プログラム実行メモリー内蔵のセキュリティチップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198182A JPH1040095A (ja) | 1996-07-26 | 1996-07-26 | プログラム実行メモリー内蔵のセキュリティチップ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002095221A Division JP2002366246A (ja) | 2002-03-29 | 2002-03-29 | プログラム実行用メモリー内蔵のセキュリティチップ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1040095A true JPH1040095A (ja) | 1998-02-13 |
Family
ID=16386851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198182A Pending JPH1040095A (ja) | 1996-07-26 | 1996-07-26 | プログラム実行メモリー内蔵のセキュリティチップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1040095A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001325101A (ja) * | 2000-05-16 | 2001-11-22 | Shinjo Keiei Kenkyusho:Kk | 情報処理装置、及びコントロールモジュール |
| JP2002035361A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機用電子デバイス搭載回路基板 |
| WO2003019374A1 (en) * | 2001-08-23 | 2003-03-06 | Sony Corporation | Information processing apparatus and method |
| US7190336B2 (en) | 2002-09-10 | 2007-03-13 | Sony Corporation | Information processing apparatus and method, recording medium and program |
| JP2007260476A (ja) * | 2007-07-24 | 2007-10-11 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2007260475A (ja) * | 2007-07-24 | 2007-10-11 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023370A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023371A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023369A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008055188A (ja) * | 2007-10-11 | 2008-03-13 | Sophia Co Ltd | 遊技用演算処理装置 |
| US7853798B2 (en) | 2004-02-06 | 2010-12-14 | Nec Electronics Corporation | Program tamper detecting apparatus, method for program tamper detection, and program for program tamper detection |
-
1996
- 1996-07-26 JP JP8198182A patent/JPH1040095A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001325101A (ja) * | 2000-05-16 | 2001-11-22 | Shinjo Keiei Kenkyusho:Kk | 情報処理装置、及びコントロールモジュール |
| JP2002035361A (ja) * | 2000-07-25 | 2002-02-05 | Heiwa Corp | 遊技機用電子デバイス搭載回路基板 |
| KR100915767B1 (ko) * | 2001-08-23 | 2009-09-04 | 소니 가부시끼 가이샤 | 정보 처리 장치 및 방법 |
| WO2003019374A1 (en) * | 2001-08-23 | 2003-03-06 | Sony Corporation | Information processing apparatus and method |
| US7600224B2 (en) | 2001-08-23 | 2009-10-06 | Sony Corporation | Information processing apparatus including storage |
| US7190336B2 (en) | 2002-09-10 | 2007-03-13 | Sony Corporation | Information processing apparatus and method, recording medium and program |
| US7853798B2 (en) | 2004-02-06 | 2010-12-14 | Nec Electronics Corporation | Program tamper detecting apparatus, method for program tamper detection, and program for program tamper detection |
| JP2007260476A (ja) * | 2007-07-24 | 2007-10-11 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2007260475A (ja) * | 2007-07-24 | 2007-10-11 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023370A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008055188A (ja) * | 2007-10-11 | 2008-03-13 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023369A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
| JP2008023371A (ja) * | 2007-10-11 | 2008-02-07 | Sophia Co Ltd | 遊技用演算処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7461268B2 (en) | E-fuses for storing security version data | |
| CN1270468C (zh) | 将程序读取到处理器的设备和方法 | |
| JP3774260B2 (ja) | メモリカードのセキュリティシステム装置及びそのメモリカード | |
| KR101885393B1 (ko) | 중요 데이터를 취급하기 위한 장치 및 방법 | |
| JP4344115B2 (ja) | マイクロコンピュータシステムのメモリ装置に格納された制御プログラムの検査メカニズムを活性化又は不活性化するための方法及びマイクロコンピュータシステム | |
| JP2004213216A (ja) | 情報セキュリティマイクロコンピュータ、そのプログラム開発装置およびそれらを含んだプログラム開発システム | |
| JP2007524883A (ja) | 下位互換性のあるセキュアプロセッサとそれによるセキュアソフトウェアの実行方法 | |
| JP5937109B2 (ja) | 車両の防犯のための方法及び機関制御システム | |
| KR100792287B1 (ko) | 자체 생성한 암호화키를 이용한 보안방법 및 이를 적용한보안장치 | |
| JPWO2009013825A1 (ja) | 情報処理装置、及び改竄検証方法 | |
| KR20090095843A (ko) | 보안 기능을 갖는 프로세서 장치 | |
| WO2019059148A1 (ja) | Ｂｉｏｓ管理装置、ｂｉｏｓ管理システム、ｂｉｏｓ管理方法、及び、ｂｉｏｓ管理プログラムが格納された記録媒体 | |
| JPH1040095A (ja) | プログラム実行メモリー内蔵のセキュリティチップ | |
| KR101988404B1 (ko) | 이중보안기능을 가지는 SoC 및 SoC의 이중보안방법 | |
| JP6636028B2 (ja) | セキュア素子 | |
| KR101954439B1 (ko) | 이중보안기능을 가지는 SoC 및 SoC의 이중보안방법 | |
| JP2002024046A (ja) | マイクロコンピュータ及びそのメモリ内容変更システム並びにメモリ内容変更方法 | |
| JP4537940B2 (ja) | 情報処理装置、及びプログラム実行制御方法 | |
| JP5759827B2 (ja) | メモリシステム、情報処理装置、メモリ装置、およびメモリシステムの動作方法 | |
| JP2007310688A (ja) | マイクロコンピュータおよびそのソフトウェア改竄防止方法 | |
| JPH09262359A (ja) | 遊技機用マイクロプロセッサー | |
| JP2000047866A (ja) | プログラム実行プロテクト方法およびｉｃカード、並びに記録媒体 | |
| JP2002366246A (ja) | プログラム実行用メモリー内蔵のセキュリティチップ | |
| JP2009517972A (ja) | デジタルコンテンツを保護する方法及び装置 | |
| CN117473529B (zh) | 触控ic工作模式加载方法、pin输入方法及输入系统 |