JPH1041236A - Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法 - Google Patents
Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法Info
- Publication number
- JPH1041236A JPH1041236A JP19611696A JP19611696A JPH1041236A JP H1041236 A JPH1041236 A JP H1041236A JP 19611696 A JP19611696 A JP 19611696A JP 19611696 A JP19611696 A JP 19611696A JP H1041236 A JPH1041236 A JP H1041236A
- Authority
- JP
- Japan
- Prior art keywords
- boat
- cvd
- forming
- cvd film
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 42
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 42
- 239000010703 silicon Substances 0.000 claims abstract description 42
- 235000012431 wafers Nutrition 0.000 claims abstract description 42
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 abstract description 5
- 239000010453 quartz Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Landscapes
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 シリコンウエハのチッピングを防止し、ＣＶ
Ｄ成膜時の歩留まりを向上させることができるＣＶＤ膜
成膜用ボートとＣＶＤ膜成膜方法を提供する。 【解決手段】 ＣＶＤ膜成膜時に多数のシリコンウエハ
１０を溝１４に保持するボート１である。ボート１にお
ける各溝１４を形成する鍔状凸部１５の少なくともシリ
コンウエハ１０を載置する側の面１６が、凸部１５の先
端方向に下降している。このボート１の各溝１４に多数
のシリコンウエハ１０を保持せしめた後、ＣＶＤ法によ
り成膜するＣＶＤ膜成膜方法である。
Ｄ成膜時の歩留まりを向上させることができるＣＶＤ膜
成膜用ボートとＣＶＤ膜成膜方法を提供する。 【解決手段】 ＣＶＤ膜成膜時に多数のシリコンウエハ
１０を溝１４に保持するボート１である。ボート１にお
ける各溝１４を形成する鍔状凸部１５の少なくともシリ
コンウエハ１０を載置する側の面１６が、凸部１５の先
端方向に下降している。このボート１の各溝１４に多数
のシリコンウエハ１０を保持せしめた後、ＣＶＤ法によ
り成膜するＣＶＤ膜成膜方法である。
Description
【０００１】
【発明の属する技術分野】本発明はＣＶＤ膜成膜用のボ
ートおよびＣＶＤ膜成膜方法に関する。
ートおよびＣＶＤ膜成膜方法に関する。
【０００２】
【従来の技術】従来から、シリコンウエハ表面に多結晶
シリコン膜を化学気相反応堆積法（ＣＶＤ法）により成
膜させることが行なわれている。このことにより、デバ
イス作成時に裏面に存在することになるこの多結晶シリ
コン膜が、他方の鏡面（デバイスの素子が打ち込まれる
側）の不純物をゲッタリングし、デバイス歩留まりやデ
バイス性能を向上させることができる。
シリコン膜を化学気相反応堆積法（ＣＶＤ法）により成
膜させることが行なわれている。このことにより、デバ
イス作成時に裏面に存在することになるこの多結晶シリ
コン膜が、他方の鏡面（デバイスの素子が打ち込まれる
側）の不純物をゲッタリングし、デバイス歩留まりやデ
バイス性能を向上させることができる。
【０００３】上記の化学気相反応堆積法（ＣＶＤ法）は
次のように行なわれる。すなわち、シリコンインゴット
より、スライス工程、ラッピング工程、エッチング工
程、鏡面研磨工程および洗浄工程を経て得られたシリコ
ンウエハを、通常石英からなるボートへセットし、それ
を加熱炉の中に入れ、６００〜７００℃にて導入された
モノシランガス（ＳｉＨ4 ）がシリコンウエハ表面で熱
分解し、多結晶シリコンが析出し、シリコンウエハ表面
に多結晶シリコン膜が形成される。なお、多結晶シリコ
ン膜の厚みは１．０〜１．６μｍ程度である。
次のように行なわれる。すなわち、シリコンインゴット
より、スライス工程、ラッピング工程、エッチング工
程、鏡面研磨工程および洗浄工程を経て得られたシリコ
ンウエハを、通常石英からなるボートへセットし、それ
を加熱炉の中に入れ、６００〜７００℃にて導入された
モノシランガス（ＳｉＨ4 ）がシリコンウエハ表面で熱
分解し、多結晶シリコンが析出し、シリコンウエハ表面
に多結晶シリコン膜が形成される。なお、多結晶シリコ
ン膜の厚みは１．０〜１．６μｍ程度である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
石英ボートを用いてシリコンウエハ表面に多結晶シリコ
ン膜をＣＶＤ成膜する場合においては、図３に示すよう
に、石英ボート１の溝形状は、シリコンウエハ１０を載
置する鍔状凸部１１の第一面１２がフラットな形状であ
るため、第一面１２にシリコンウエハ１０が多結晶シリ
コン膜により接着してしまい、シリコンウエハ１０をは
がす際にウエハ１０にチッピング１３が頻発するという
問題があった。
石英ボートを用いてシリコンウエハ表面に多結晶シリコ
ン膜をＣＶＤ成膜する場合においては、図３に示すよう
に、石英ボート１の溝形状は、シリコンウエハ１０を載
置する鍔状凸部１１の第一面１２がフラットな形状であ
るため、第一面１２にシリコンウエハ１０が多結晶シリ
コン膜により接着してしまい、シリコンウエハ１０をは
がす際にウエハ１０にチッピング１３が頻発するという
問題があった。
【０００５】本発明はかかる従来の課題に鑑みてなされ
たものであり、その目的とするところは、シリコンウエ
ハ表面に多結晶シリコン膜をＣＶＤ成膜する場合におい
て、シリコンウエハのチッピングを防止し、ＣＶＤ成膜
時の歩留まりを向上させることができるＣＶＤ膜成膜用
のボートおよびＣＶＤ膜成膜方法を提供するものであ
る。
たものであり、その目的とするところは、シリコンウエ
ハ表面に多結晶シリコン膜をＣＶＤ成膜する場合におい
て、シリコンウエハのチッピングを防止し、ＣＶＤ成膜
時の歩留まりを向上させることができるＣＶＤ膜成膜用
のボートおよびＣＶＤ膜成膜方法を提供するものであ
る。
【０００６】
【課題を解決するための手段】すなわち、本発明によれ
ば、ＣＶＤ膜成膜時に多数のシリコンウエハを溝に保持
するボートであって、該ボートにおける各溝を形成する
鍔状凸部の少なくともシリコンウエハを載置する側の面
が、凸部の先端方向に下降していることを特徴とするＣ
ＶＤ膜成膜用のボート、が提供される。また、本発明に
よれば、シリコンウエハ表面に多結晶シリコン膜を化学
気相反応堆積法（ＣＶＤ法）により成膜するにあたり、
請求項１記載のボートの各溝に多数のシリコンウエハを
保持せしめた後、ＣＶＤ法により成膜することを特徴と
するＣＶＤ膜成膜方法、が提供される。
ば、ＣＶＤ膜成膜時に多数のシリコンウエハを溝に保持
するボートであって、該ボートにおける各溝を形成する
鍔状凸部の少なくともシリコンウエハを載置する側の面
が、凸部の先端方向に下降していることを特徴とするＣ
ＶＤ膜成膜用のボート、が提供される。また、本発明に
よれば、シリコンウエハ表面に多結晶シリコン膜を化学
気相反応堆積法（ＣＶＤ法）により成膜するにあたり、
請求項１記載のボートの各溝に多数のシリコンウエハを
保持せしめた後、ＣＶＤ法により成膜することを特徴と
するＣＶＤ膜成膜方法、が提供される。
【０００７】
【発明の実施の形態】本発明では、ＣＶＤ膜成膜時に多
数のシリコンウエハを溝に保持するボートとして、その
溝を形成する鍔状凸部の少なくともシリコンウエハを載
置する側の面をフラット面（水平面）とせず、凸部の先
端方向に下降させた（傾斜させた）、いわゆる先細り形
状としたものである。シリコンウエハを保持する溝をこ
のような形状としたことで、ＣＶＤ膜成膜時において
も、シリコンウエハは溝の載置面と線で接触しているの
みとなり、接着が生じず、チッピングを防止することが
できる。
数のシリコンウエハを溝に保持するボートとして、その
溝を形成する鍔状凸部の少なくともシリコンウエハを載
置する側の面をフラット面（水平面）とせず、凸部の先
端方向に下降させた（傾斜させた）、いわゆる先細り形
状としたものである。シリコンウエハを保持する溝をこ
のような形状としたことで、ＣＶＤ膜成膜時において
も、シリコンウエハは溝の載置面と線で接触しているの
みとなり、接着が生じず、チッピングを防止することが
できる。
【０００８】以下、本発明を図面に基づいてさらに説明
する。図１は本発明に係るＣＶＤ膜成膜用のボートの部
分説明図である。図１において、１はボートであり、ボ
ート１に形成された溝１４を構成する鍔状凸部１５の第
一面１６、即ちシリコンウエハ１０を載置する側の面
を、下方向に傾斜させている。この水平面からの傾斜角
度θは微小でもかまわないが、通常１〜２０°で、２〜
１０°が、シリコンウエハ１０の安定な保持と、シリコ
ンウエハ１０との線接触の観点から好ましい。
する。図１は本発明に係るＣＶＤ膜成膜用のボートの部
分説明図である。図１において、１はボートであり、ボ
ート１に形成された溝１４を構成する鍔状凸部１５の第
一面１６、即ちシリコンウエハ１０を載置する側の面
を、下方向に傾斜させている。この水平面からの傾斜角
度θは微小でもかまわないが、通常１〜２０°で、２〜
１０°が、シリコンウエハ１０の安定な保持と、シリコ
ンウエハ１０との線接触の観点から好ましい。
【０００９】一方、鍔状凸部１５の第二面１７、すなわ
ち裏側面は水平方向から若干上方向に傾斜させることが
好ましい。このことにより、シリコンウエハ１０を鍔状
凸部１５の第一面１６に載置しようとして、シリコンウ
エハ１０を溝１４内に挿入する際に、シリコンウエハ１
０が鍔状凸部１５の先端部と衝突してカケが生ずること
を減少あるいは防止することができる。この裏側面１７
の上方への傾斜角度は通常３〜３０°で、５〜１５°が
好ましい。
ち裏側面は水平方向から若干上方向に傾斜させることが
好ましい。このことにより、シリコンウエハ１０を鍔状
凸部１５の第一面１６に載置しようとして、シリコンウ
エハ１０を溝１４内に挿入する際に、シリコンウエハ１
０が鍔状凸部１５の先端部と衝突してカケが生ずること
を減少あるいは防止することができる。この裏側面１７
の上方への傾斜角度は通常３〜３０°で、５〜１５°が
好ましい。
【００１０】図２はボートの全体概要図で、(a) は平面
図、(b) は正面図である。図２において、５本の断面円
形の棒状体２０を、上リング２１および下リング２２に
より保持して、シリコンウエハを保持するボート１を構
成している。そして、ボート１を構成する棒状体２０の
内周側には多数の溝１４が形成されている。
図、(b) は正面図である。図２において、５本の断面円
形の棒状体２０を、上リング２１および下リング２２に
より保持して、シリコンウエハを保持するボート１を構
成している。そして、ボート１を構成する棒状体２０の
内周側には多数の溝１４が形成されている。
【００１１】
【実施例】次に、本発明を実施例に基づき更に具体的に
説明する。 （実施例１）石英ボートとして、溝ピッチが５mm、溝深
さが４．５mm、シリコンウエハの載置面の傾斜角度が３
°、溝底部の幅２．５mm、鍔状凸部の裏側面の傾斜角度
が８°、棒状体の径が１５mmφ、棒状体に形成した溝の
数１２０であるものを用いた。この石英ボートへシリコ
ンウエハをセットし、それを加熱炉の中に入れ、モノシ
ランガス（ＳｉＨ4 ）を導入し、化学気相反応堆積法
（ＣＶＤ法）によりシリコンウエハ表面に厚さ約１．４
μｍの多結晶シリコン膜を析出、成膜させた。その結
果、６インチのシリコンウエハ３５００枚についてのチ
ッピング発生率は３．７％であった。
説明する。 （実施例１）石英ボートとして、溝ピッチが５mm、溝深
さが４．５mm、シリコンウエハの載置面の傾斜角度が３
°、溝底部の幅２．５mm、鍔状凸部の裏側面の傾斜角度
が８°、棒状体の径が１５mmφ、棒状体に形成した溝の
数１２０であるものを用いた。この石英ボートへシリコ
ンウエハをセットし、それを加熱炉の中に入れ、モノシ
ランガス（ＳｉＨ4 ）を導入し、化学気相反応堆積法
（ＣＶＤ法）によりシリコンウエハ表面に厚さ約１．４
μｍの多結晶シリコン膜を析出、成膜させた。その結
果、６インチのシリコンウエハ３５００枚についてのチ
ッピング発生率は３．７％であった。
【００１２】（比較例１）シリコンウエハの載置面がフ
ラットである点を除き、他は同一の石英ボートを用い、
実施例１と同様にＣＶＤ成膜を施した。その結果、６イ
ンチのシリコンウエハ１６１枚についてのチッピング発
生率は３８％であった。
ラットである点を除き、他は同一の石英ボートを用い、
実施例１と同様にＣＶＤ成膜を施した。その結果、６イ
ンチのシリコンウエハ１６１枚についてのチッピング発
生率は３８％であった。
【００１３】
【発明の効果】以上説明したように、本発明によれば、
ＣＶＤ膜成膜用のボートにおいてシリコンウエハを保持
する溝を特定形状としたので、ＣＶＤ膜成膜時において
も、シリコンウエハは溝の載置面と線で接触しているの
みとなり、接着が生じず、チッピングを防止することが
できるという顕著な効果を奏する。
ＣＶＤ膜成膜用のボートにおいてシリコンウエハを保持
する溝を特定形状としたので、ＣＶＤ膜成膜時において
も、シリコンウエハは溝の載置面と線で接触しているの
みとなり、接着が生じず、チッピングを防止することが
できるという顕著な効果を奏する。
【図１】本発明に係るＣＶＤ膜成膜用のボートの部分説
明図である。
明図である。
【図２】ボートの全体概要図で、(a) は平面図、(b) は
正面図である。
正面図である。
【図３】従来の石英ボートの溝形状を示す部分説明図で
ある。
ある。
１…ボート、 １０…シリコンウエハ、 １４…溝、 １５…鍔状凸部、 １６…鍔状凸部の第一面、 １７…鍔状凸部の第二面、 ２０…棒状体、 ２１…上リング、 ２２…下リング。
Claims (2)
- 【請求項１】 ＣＶＤ膜成膜時に多数のシリコンウエハ
を溝に保持するボートであって、該ボートにおける各溝
を形成する鍔状凸部の少なくともシリコンウエハを載置
する側の面が、凸部の先端方向に下降していることを特
徴とするＣＶＤ膜成膜用のボート。 - 【請求項２】 シリコンウエハ表面に多結晶シリコン膜
を化学気相反応堆積法（ＣＶＤ法）により成膜するにあ
たり、請求項１記載のボートの各溝に多数のシリコンウ
エハを保持せしめた後、ＣＶＤ法により成膜することを
特徴とするＣＶＤ膜成膜方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611696A JPH1041236A (ja) | 1996-07-25 | 1996-07-25 | Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19611696A JPH1041236A (ja) | 1996-07-25 | 1996-07-25 | Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041236A true JPH1041236A (ja) | 1998-02-13 |
Family
ID=16352515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19611696A Pending JPH1041236A (ja) | 1996-07-25 | 1996-07-25 | Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041236A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053016A1 (ja) * | 2003-11-27 | 2005-06-09 | Hitachi Kokusai Electric Inc. | 基板処理装置、基板保持具、及び半導体装置の製造方法 |
| JP2015193527A (ja) * | 2014-03-17 | 2015-11-05 | 信越化学工業株式会社 | 片面鏡面の合成石英ガラス基板の加工方法及び合成石英ガラス基板のセンシング方法 |
| JP2018011011A (ja) * | 2016-07-15 | 2018-01-18 | クアーズテック株式会社 | 縦型ウエハボート |
-
1996
- 1996-07-25 JP JP19611696A patent/JPH1041236A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005053016A1 (ja) * | 2003-11-27 | 2005-06-09 | Hitachi Kokusai Electric Inc. | 基板処理装置、基板保持具、及び半導体装置の製造方法 |
| US7455734B2 (en) | 2003-11-27 | 2008-11-25 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus, substrate holder, and manufacturing method of semiconductor device |
| JP2015193527A (ja) * | 2014-03-17 | 2015-11-05 | 信越化学工業株式会社 | 片面鏡面の合成石英ガラス基板の加工方法及び合成石英ガラス基板のセンシング方法 |
| JP2018011011A (ja) * | 2016-07-15 | 2018-01-18 | クアーズテック株式会社 | 縦型ウエハボート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5514439A (en) | Wafer support fixtures for rapid thermal processing | |
| US5989985A (en) | Semiconductor single crystalline substrate and method for production thereof | |
| US4859629A (en) | Method of fabricating a semiconductor beam lead device | |
| US5389551A (en) | Method of manufacturing a semiconductor substrate | |
| US3746587A (en) | Method of making semiconductor diodes | |
| KR100219967B1 (ko) | 화학증기 증착공정에의해 형성된 합금을 증착후 제거하는 금속화학 증기 증착방법 | |
| JPH1041236A (ja) | Ｃｖｄ膜成膜用のボートおよびｃｖｄ膜成膜方法 | |
| JP2652759B2 (ja) | 気相成長装置用バレル型サセプタのウエハポケット | |
| JP2553346B2 (ja) | 金属薄膜形成方法 | |
| JPH01246822A (ja) | 半導体ウェーハの製造方法 | |
| US5785871A (en) | Process for minute processing of diamonds | |
| JPH08111406A (ja) | 高密度集積回路の基板表面の再エッチング方法 | |
| JPS59182538A (ja) | 半導体装置およびその製造方法 | |
| JPS60193324A (ja) | 半導体基板の製造方法 | |
| JP4066881B2 (ja) | 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ | |
| JPS63244613A (ja) | 気相成長用支持台 | |
| JP2000173926A (ja) | シリコンウエハヘのｃｖｄ膜成膜方法 | |
| JP2627756B2 (ja) | 半導体装置の製造方法 | |
| JP3206943B2 (ja) | Ｓｏｉ基板の製法および半導体装置 | |
| CN101866852B (zh) | 构造间隙壁的方法 | |
| JPH06244091A (ja) | 透過マスク及びその製造方法 | |
| US4876224A (en) | Silicon wafer for a semiconductor substrate and the method for making the same | |
| JPH0770479B2 (ja) | 半導体装置の製造方法 | |
| JP2706770B2 (ja) | 半導体基板の製造方法 | |
| KR100273716B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040907 |