JPH1041443A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1041443A JPH1041443A JP18898196A JP18898196A JPH1041443A JP H1041443 A JPH1041443 A JP H1041443A JP 18898196 A JP18898196 A JP 18898196A JP 18898196 A JP18898196 A JP 18898196A JP H1041443 A JPH1041443 A JP H1041443A
- Authority
- JP
- Japan
- Prior art keywords
- copper post
- thin film
- post electrode
- disk
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】
【課題】 Ｃｕポスト電極と、Ｍｏディスクの接触熱抵
抗を少なくする。 【解決手段】 シリコン素子の両面にそれぞれＭｏディ
スクを介してＣｕポスト電極で挟み圧力をかけて電気的
接合を行う平型圧接構造の半導体装置において、Ｃｕポ
スト電極の表面及びＭｏディスクの表面部２1にそれぞ
れスパッタ，蒸着，メッキ等によりＡｇ，Ａｌ等の薄膜
４1及び４2を施す。Ｃｕの表面６1，Ｍｏの表面２1に凹
凸があっても表面６1及び２1と薄膜４1及び４2との間に
は隙間が生じない。また、圧接面ｂはＡｇ，Ａｌ等の軟
質の薄膜同士の面で圧接されることになるので、圧接面
ｂにも隙間ができない。したがってＣｕポスト電極とモ
リブデン電極との接触熱抵抗は少なくなる。
抗を少なくする。 【解決手段】 シリコン素子の両面にそれぞれＭｏディ
スクを介してＣｕポスト電極で挟み圧力をかけて電気的
接合を行う平型圧接構造の半導体装置において、Ｃｕポ
スト電極の表面及びＭｏディスクの表面部２1にそれぞ
れスパッタ，蒸着，メッキ等によりＡｇ，Ａｌ等の薄膜
４1及び４2を施す。Ｃｕの表面６1，Ｍｏの表面２1に凹
凸があっても表面６1及び２1と薄膜４1及び４2との間に
は隙間が生じない。また、圧接面ｂはＡｇ，Ａｌ等の軟
質の薄膜同士の面で圧接されることになるので、圧接面
ｂにも隙間ができない。したがってＣｕポスト電極とモ
リブデン電極との接触熱抵抗は少なくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、平型圧接構造の大
電力用半導体装置に関するものである。
電力用半導体装置に関するものである。
【０００２】
【従来の技術】図３に電力用半導体装置の平型圧接構造
を示す。同図において、１はシリコン素子、６は銅カソ
ードポスト電極、７は銅アノードポスト電極、８はゲー
ト電極部である。
を示す。同図において、１はシリコン素子、６は銅カソ
ードポスト電極、７は銅アノードポスト電極、８はゲー
ト電極部である。
【０００３】銅ポスト電極６，７とセラミックケース１
１でケースを構成している。
１でケースを構成している。
【０００４】一般に、不純物拡散，電極パターン等の形
成を行ったシリコン（Ｓｉ）素子１の両面に、外部引出
電極及び高熱伝導・応力緩和材としての役割を果すモリ
ブデン（Ｍｏ）ディスク２，３を挟み、銅ポスト電極
６，７の両側から圧力をかけて密着させる。この時、銅
とモリブデンとの熱膨張差による応力等を緩和するため
に銀箔４，５を介在させる。
成を行ったシリコン（Ｓｉ）素子１の両面に、外部引出
電極及び高熱伝導・応力緩和材としての役割を果すモリ
ブデン（Ｍｏ）ディスク２，３を挟み、銅ポスト電極
６，７の両側から圧力をかけて密着させる。この時、銅
とモリブデンとの熱膨張差による応力等を緩和するため
に銀箔４，５を介在させる。
【０００５】図４は上記半導体装置の実動作状態におけ
る構造を示す。半導体パッケージ内部は、Ｓｉ素子１を
銅ポスト電極６，７及びＭｏディスク２，３で挟んだ構
造である。この半導体パッケージの両側にヒートシンク
（冷却フイン）１７，１８を取り付けている。
る構造を示す。半導体パッケージ内部は、Ｓｉ素子１を
銅ポスト電極６，７及びＭｏディスク２，３で挟んだ構
造である。この半導体パッケージの両側にヒートシンク
（冷却フイン）１７，１８を取り付けている。
【０００６】このヒートシンク１７，１８は実動作状態
においてＳｉ素子１から発生した熱を外部（周囲）へ逃
がす役割を持つ、また、このヒートシンクはアルミ，銅
等の導電性のあるもので作られ、単に熱を逃がすためで
なく、電極としても使用する。
においてＳｉ素子１から発生した熱を外部（周囲）へ逃
がす役割を持つ、また、このヒートシンクはアルミ，銅
等の導電性のあるもので作られ、単に熱を逃がすためで
なく、電極としても使用する。
【０００７】
【発明が解決しようとする課題】図５は素子に電流が流
れることで発生した熱が周囲温度まで伝わる状態を放熱
等価回路として表したものである。ここで、 Ｔｊ：素子接合温度、Ｔｃ：ケース（Ｃｕポスト電極）
温度、Ｔｆ：フイン温度、Ｔａ：周囲温度 Ｒｔｈ（Ｓｉ）、Ｒｔｈ（Ｍｏ）、Ｒｔｈ（Ｃｕ）、Ｒ
ｔｈ（Ｆｉｎ）：構成部品自身が持つ熱抵抗 Ｒｔｈ（Ｓｉ−Ｍｏ）、Ｒｔｈ（Ｍｏ−Ｃｕ）、Ｒｔｈ
（Ｃｕ−Ｆｉｎ）：構成部品間の接触熱抵抗 Ｒｔｈ（Ｆｉｎ−ａ）：フインから周囲の大気に熱が逃
げる時の熱抵抗 熱抵抗Ｒｔｈ…は熱の伝わり難さのことでありこの値が
大きいほど冷却率が悪く、過剰に冷却しないと素子の温
度が定格以上に上昇し破壊に至る。
れることで発生した熱が周囲温度まで伝わる状態を放熱
等価回路として表したものである。ここで、 Ｔｊ：素子接合温度、Ｔｃ：ケース（Ｃｕポスト電極）
温度、Ｔｆ：フイン温度、Ｔａ：周囲温度 Ｒｔｈ（Ｓｉ）、Ｒｔｈ（Ｍｏ）、Ｒｔｈ（Ｃｕ）、Ｒ
ｔｈ（Ｆｉｎ）：構成部品自身が持つ熱抵抗 Ｒｔｈ（Ｓｉ−Ｍｏ）、Ｒｔｈ（Ｍｏ−Ｃｕ）、Ｒｔｈ
（Ｃｕ−Ｆｉｎ）：構成部品間の接触熱抵抗 Ｒｔｈ（Ｆｉｎ−ａ）：フインから周囲の大気に熱が逃
げる時の熱抵抗 熱抵抗Ｒｔｈ…は熱の伝わり難さのことでありこの値が
大きいほど冷却率が悪く、過剰に冷却しないと素子の温
度が定格以上に上昇し破壊に至る。
【０００８】半導体パッケージ内のＴｊ（接合温度）〜
Ｔｃ（ケース温度）までの熱抵抗Ｒｔｈ（ｊ−ｃ）につ
いては、この半導体パッケージ材料・構造によって決ま
る。次にＴｃ〜Ｔｆｉｎまでの熱抵抗Ｒｔｈ（ｃ−ｆｉ
ｎ）について半導体パッケージと冷却フインとの間に発
生する熱抵抗であり、取り付け方によってはこの値が非
常に大きくなり、熱の逃げが妨げられる場合もある。
Ｔｃ（ケース温度）までの熱抵抗Ｒｔｈ（ｊ−ｃ）につ
いては、この半導体パッケージ材料・構造によって決ま
る。次にＴｃ〜Ｔｆｉｎまでの熱抵抗Ｒｔｈ（ｃ−ｆｉ
ｎ）について半導体パッケージと冷却フインとの間に発
生する熱抵抗であり、取り付け方によってはこの値が非
常に大きくなり、熱の逃げが妨げられる場合もある。
【０００９】半導体素子が大口径化・大容量化になるに
つれ素子から発生する熱損失は増大する。従って、半導
体ケースが持つ熱抵抗を下げることは非常に重大な問題
なる。
つれ素子から発生する熱損失は増大する。従って、半導
体ケースが持つ熱抵抗を下げることは非常に重大な問題
なる。
【００１０】現在のケースが持つ熱抵抗値を、構成部品
毎に占めている割合を計算した結果の一例を図６に示
す。この例では構成材料のうちＭｏディスクと銅ポスト
電極に介在している銀箔は省略したが、このＭｏディス
ク銅ポストと電極との間に発生する接触抵抗の占める割
合が一番大きく、次いでＭｏディスク自身、電極とＭｏ
ディスクとの間の接触熱抵抗の割合が大きい。Ｓｉ素子
自身は素子性能で厚み等が定められるのでこの値は不動
のものである。
毎に占めている割合を計算した結果の一例を図６に示
す。この例では構成材料のうちＭｏディスクと銅ポスト
電極に介在している銀箔は省略したが、このＭｏディス
ク銅ポストと電極との間に発生する接触抵抗の占める割
合が一番大きく、次いでＭｏディスク自身、電極とＭｏ
ディスクとの間の接触熱抵抗の割合が大きい。Ｓｉ素子
自身は素子性能で厚み等が定められるのでこの値は不動
のものである。
【００１１】
【表１】
【００１２】表１にＭｏディスクと銅ポスト電極に介在
している銀箔の有無による熱抵抗への影響を計算した結
果を示す。表中、モデル〔１〕は銀箔が無い状態であ
る。Ｍｏディスクと銅ポスト電極との間の接触熱抵抗は
銅材料表面の硬さ、粗さに影響されるが、銀箔を入れた
モデル〔２〕では銅の表面には影響されず、約７００％
程度の熱抵抗の低減ができることが得られている。
している銀箔の有無による熱抵抗への影響を計算した結
果を示す。表中、モデル〔１〕は銀箔が無い状態であ
る。Ｍｏディスクと銅ポスト電極との間の接触熱抵抗は
銅材料表面の硬さ、粗さに影響されるが、銀箔を入れた
モデル〔２〕では銅の表面には影響されず、約７００％
程度の熱抵抗の低減ができることが得られている。
【００１３】しかし現状の工程で用いられているよう
に、単純に銀箔を挟むだけでは図７の矢印ｇで示すよう
に銅、モリブデン表面に存在するミクロな隙間を埋める
ことができない。実際に銅表面の仕上げ精度は（▽▽
▽）であり、約６μｍの凹凸がある。実際の銅ポスト電
極は、主にニッケルメッキを用いて表面を被覆（〜５μ
ｍ程度）しており、表面の凹凸は小さくなっていると思
われるが、ニッケル材そのものが硬い材質であり、銀箔
との密着性は悪い。
に、単純に銀箔を挟むだけでは図７の矢印ｇで示すよう
に銅、モリブデン表面に存在するミクロな隙間を埋める
ことができない。実際に銅表面の仕上げ精度は（▽▽
▽）であり、約６μｍの凹凸がある。実際の銅ポスト電
極は、主にニッケルメッキを用いて表面を被覆（〜５μ
ｍ程度）しており、表面の凹凸は小さくなっていると思
われるが、ニッケル材そのものが硬い材質であり、銀箔
との密着性は悪い。
【００１４】モリブデンディスク表面は鏡面仕上げであ
るが、１μｍ程度以下の凹凸があるものと考えられる。
また製造途中で表面に傷が付く可能性もあり、かなり隙
間が生じていると考えられる。銀箔は本来柔らかい材質
であり、変形によりある程度の隙間を埋めることができ
るが、完全に密着しない。
るが、１μｍ程度以下の凹凸があるものと考えられる。
また製造途中で表面に傷が付く可能性もあり、かなり隙
間が生じていると考えられる。銀箔は本来柔らかい材質
であり、変形によりある程度の隙間を埋めることができ
るが、完全に密着しない。
【００１５】接触熱抵抗の増大は以上で説明したミクロ
な隙間があることによって熱の伝わりが悪くなり、結果
的に熱抵抗の増大につながる。
な隙間があることによって熱の伝わりが悪くなり、結果
的に熱抵抗の増大につながる。
【００１６】本発明は、従来のこのような問題点に鑑み
てなされたものであり、その目的とするところは銅ポス
ト電極と、Ｍｏディスク，Ｓｉ素子，冷却フイン間の接
触熱抵抗の少ない大電力用半導体装置を提供することに
ある。
てなされたものであり、その目的とするところは銅ポス
ト電極と、Ｍｏディスク，Ｓｉ素子，冷却フイン間の接
触熱抵抗の少ない大電力用半導体装置を提供することに
ある。
【００１７】
【課題を解決するための手段】本発明は、シリコン素子
の両面にそれぞれモリブデンディスクを介して銅ポスト
電極で挟み圧力をかけて電気的接合を行う半導体装置に
おいて、銅ポスト電極とモリブデンディスクの対向する
表面にそれぞれ高熱伝導で軟質の金属薄膜がコーティン
グする。
の両面にそれぞれモリブデンディスクを介して銅ポスト
電極で挟み圧力をかけて電気的接合を行う半導体装置に
おいて、銅ポスト電極とモリブデンディスクの対向する
表面にそれぞれ高熱伝導で軟質の金属薄膜がコーティン
グする。
【００１８】または、シリコン素子の両面を銅ポスト電
極で挟み圧力をかけて電気的接合を行う半導体装置にお
いて、銅ポスト電極のシリコン素子との圧接面を、複数
の低熱膨張金属材料で順次熱膨張率が低くなるようにク
ラッド化する。
極で挟み圧力をかけて電気的接合を行う半導体装置にお
いて、銅ポスト電極のシリコン素子との圧接面を、複数
の低熱膨張金属材料で順次熱膨張率が低くなるようにク
ラッド化する。
【００１９】そして、上記銅ポスト電極とその外側に設
けて使用する冷却フインとの対向する表面にもそれぞれ
高熱伝導で軟質の金属の薄膜をコーティングするとよ
い。
けて使用する冷却フインとの対向する表面にもそれぞれ
高熱伝導で軟質の金属の薄膜をコーティングするとよ
い。
【００２０】
実施の形態１ 図３，図４に示した半導体装置において、図１に示すよ
うに、モリブデン（Ｍｏ）ディスク２，３と銅ポスト電
極６，７の対向する表面２1，３1と６1，７1にそれぞれ
銀又はアルミ等の高熱伝導で軟質の金属をコーティング
し、薄膜４1，４2，５1，５2を形成する。
うに、モリブデン（Ｍｏ）ディスク２，３と銅ポスト電
極６，７の対向する表面２1，３1と６1，７1にそれぞれ
銀又はアルミ等の高熱伝導で軟質の金属をコーティング
し、薄膜４1，４2，５1，５2を形成する。
【００２１】この薄膜生成方法としては、スパッタ，蒸
着，メッキ等の手法を使用する。これらの方法を用いる
ことで、Ｍｏディスク２，３と薄膜４1，４2との間の隙
間が矢印ａで示すように完全に埋まり、密着する。
着，メッキ等の手法を使用する。これらの方法を用いる
ことで、Ｍｏディスク２，３と薄膜４1，４2との間の隙
間が矢印ａで示すように完全に埋まり、密着する。
【００２２】また、薄膜の厚さをモリブデンディスクの
表面粗さ以上に規定すれば、表面は完全に銀，アルミ等
の軟材料で被覆されるため、圧接面ｂは軟質金属同士の
圧接のため完全に密着し、銅ポスト電極に対する熱の伝
わりはＭｏディスクの表面粗さに影響されなくなる。表
面仕上げは、例えば、表２のように規定する。
表面粗さ以上に規定すれば、表面は完全に銀，アルミ等
の軟材料で被覆されるため、圧接面ｂは軟質金属同士の
圧接のため完全に密着し、銅ポスト電極に対する熱の伝
わりはＭｏディスクの表面粗さに影響されなくなる。表
面仕上げは、例えば、表２のように規定する。
【００２３】
【表２】
【００２４】従来、銅ポスト電極表面に硬質材料のニッ
ケル等でコーティングを行っていたものを、より柔らか
い軟質薄膜を形成されることで、銅ポスト表面粗さに影
響されなくなる。薄膜を形成したＭｏディスクとの間は
完全に薄膜同士の接触となり完全に密着する。
ケル等でコーティングを行っていたものを、より柔らか
い軟質薄膜を形成されることで、銅ポスト表面粗さに影
響されなくなる。薄膜を形成したＭｏディスクとの間は
完全に薄膜同士の接触となり完全に密着する。
【００２５】以上のように、Ｍｏディスク、銅ポスト電
極表面に銀等の薄膜を生成することで銅ポスト側との接
触面は薄膜を介在して接触する。形成された薄膜の平坦
性のために、接触面は薄膜同士が完全に密着され、熱伝
導性は向上する。
極表面に銀等の薄膜を生成することで銅ポスト側との接
触面は薄膜を介在して接触する。形成された薄膜の平坦
性のために、接触面は薄膜同士が完全に密着され、熱伝
導性は向上する。
【００２６】また、シリコン（Ｓｉ）素子との接触面
は、従来はＭｏディスクとアルミ電極との接触問題であ
り、Ｍｏディスクの表面粗さ、硬さなどにより完全に密
着させることが不可能であった。しかし、軟質薄膜を介
在させることで、薄膜とアルミ電極との接触に変わるこ
とで、薄膜が変形することにより完全に密着させること
ができる。
は、従来はＭｏディスクとアルミ電極との接触問題であ
り、Ｍｏディスクの表面粗さ、硬さなどにより完全に密
着させることが不可能であった。しかし、軟質薄膜を介
在させることで、薄膜とアルミ電極との接触に変わるこ
とで、薄膜が変形することにより完全に密着させること
ができる。
【００２７】相乗効果として、薄膜による表面被覆を行
うことからＭｏディスクの表面粗さをある程度緩めるこ
とができる。従来は接触を良くするために接触面を鏡面
仕上げ（▽▽▽以上）仕上げが必要であったが、銀，ア
ルミ等の薄膜で完全に被覆されるため、モリブデンディ
スク表面の凹凸は薄膜により完全に埋まる。従って、表
面仕上げを（▽▽▽）仕上げまたは（▽▽）仕上げまで
落とすことができ、大幅なコストの削減が可能になる。
うことからＭｏディスクの表面粗さをある程度緩めるこ
とができる。従来は接触を良くするために接触面を鏡面
仕上げ（▽▽▽以上）仕上げが必要であったが、銀，ア
ルミ等の薄膜で完全に被覆されるため、モリブデンディ
スク表面の凹凸は薄膜により完全に埋まる。従って、表
面仕上げを（▽▽▽）仕上げまたは（▽▽）仕上げまで
落とすことができ、大幅なコストの削減が可能になる。
【００２８】なお、銅ポスト電極６，７において、冷却
フイン１７，１８との接触面に上記コーティング薄膜を
採用しても同様の効果があり、ケース〜冷却フイン間で
発生する接触熱抵抗を低減させることができる。軟質薄
膜材としては、銀，アルミの他に金，錫，アルミニウム
−金合金，アルミニウム合金（Ａｌ−１０.２Ｚｎ−０.
９Ｍｇ−０.４Ｚｒ），亜鉛合金（Ｚｎ−２２Ａｌ）な
どが適当である。
フイン１７，１８との接触面に上記コーティング薄膜を
採用しても同様の効果があり、ケース〜冷却フイン間で
発生する接触熱抵抗を低減させることができる。軟質薄
膜材としては、銀，アルミの他に金，錫，アルミニウム
−金合金，アルミニウム合金（Ａｌ−１０.２Ｚｎ−０.
９Ｍｇ−０.４Ｚｒ），亜鉛合金（Ｚｎ−２２Ａｌ）な
どが適当である。
【００２９】実施の形態２ 図３，図４に示した平型圧接構造の電力用半導体におい
て、銅ポスト電極６（７）〜銀箔４（５）〜モリブデン
電極２（３）といった順序で圧接を行っている部分を図
２（ａ）のようにクラッド化（複合化）する。即ち、銅
ポスト電極６（７）の表面に、複数の低熱膨張金属を張
り合わせた構造にして、シリコン素子と圧接される部分
の熱膨張率がシリコンの熱膨張率に近い値となるように
する。
て、銅ポスト電極６（７）〜銀箔４（５）〜モリブデン
電極２（３）といった順序で圧接を行っている部分を図
２（ａ）のようにクラッド化（複合化）する。即ち、銅
ポスト電極６（７）の表面に、複数の低熱膨張金属を張
り合わせた構造にして、シリコン素子と圧接される部分
の熱膨張率がシリコンの熱膨張率に近い値となるように
する。
【００３０】図２（ｂ）の実線（イ）で示すようになだ
らかに熱膨張率が変化するのが理想であるが、同図
（ａ）のように、銅表面６1（７1）から順に低熱膨張率
となるように、クラッド材ＣＭとして複数の低熱膨張金
属（１〜Ｎ）を張り合わせることで、同図（ｂ）の点線
（ロ）で示すように低熱膨張率を階段状に変化させるこ
とができる。
らかに熱膨張率が変化するのが理想であるが、同図
（ａ）のように、銅表面６1（７1）から順に低熱膨張率
となるように、クラッド材ＣＭとして複数の低熱膨張金
属（１〜Ｎ）を張り合わせることで、同図（ｂ）の点線
（ロ）で示すように低熱膨張率を階段状に変化させるこ
とができる。
【００３１】クラッド化の方法は、圧延，爆着等を用
い、完全に密着（接合面は２主の材料が絡み合うように
接合される）させることで、上記接触熱抵抗をなくする
ことができる。
い、完全に密着（接合面は２主の材料が絡み合うように
接合される）させることで、上記接触熱抵抗をなくする
ことができる。
【００３２】ＣｕとＭｏ／Ｗ間の中間材が一種類の場
合、表３の（１）〜（３）の材料が適当である。また、
ＣｕとＭｏ／Ｗ間の中間材が２種類又は３種類以上の場
合、表４の（１）のようにモリブデン／銅合金の銅含有
量を変えるか、表４の（２）のように表３の材料を組み
合わせる。
合、表３の（１）〜（３）の材料が適当である。また、
ＣｕとＭｏ／Ｗ間の中間材が２種類又は３種類以上の場
合、表４の（１）のようにモリブデン／銅合金の銅含有
量を変えるか、表４の（２）のように表３の材料を組み
合わせる。
【００３３】
【表３】
【００３４】
【表４】
【００３５】
【発明の効果】本発明は、上述のとおり構成されている
ので、次に記載する効果を奏する。
ので、次に記載する効果を奏する。
【００３６】（１）モリブデンディスク、銅ポスト電極
の表面に軟質材料をコーティングすることによって、圧
接時に発生するミクロな隙間を完全に埋めることがで
き、接触抵抗をなくすことができる。
の表面に軟質材料をコーティングすることによって、圧
接時に発生するミクロな隙間を完全に埋めることがで
き、接触抵抗をなくすことができる。
【００３７】（２）また銅ポスト電極と冷却フインの圧
接面にも軟質薄膜をコーティングすることによって、ケ
ース，フイン間の接触熱抵抗を減らすことができる。
接面にも軟質薄膜をコーティングすることによって、ケ
ース，フイン間の接触熱抵抗を減らすことができる。
【００３８】（３）銅ポスト電極をクラッド化すること
で、銅ポスト電極とシリコン素子との間に介在されてい
た熱緩衝板としてのモリブデンディスクをなくすことが
できる。また、各熱低膨張材、銅との隙間は完全に密着
されているので、接触熱抵抗はなくなる。
で、銅ポスト電極とシリコン素子との間に介在されてい
た熱緩衝板としてのモリブデンディスクをなくすことが
できる。また、各熱低膨張材、銅との隙間は完全に密着
されているので、接触熱抵抗はなくなる。
【図１】実施の形態１にかかる銅，モリブデン圧接部の
断面説明図。
断面説明図。
【図２】実施の形態２にかかるもので、（ａ）はクラッ
ド化された銅ポスト表面の断面構造説明図、（ｂ）はク
ラッド材の熱膨張率を示す線図。
ド化された銅ポスト表面の断面構造説明図、（ｂ）はク
ラッド材の熱膨張率を示す線図。
【図３】電力用半導体平型圧接構造の断面分解説明図。
【図４】電力用半導体の圧接状態を示す断面図。
【図５】電力用半導体の放熱等価回路図。
【図６】ケース構造材料における熱抵抗の占める割合を
示すグラフ。
示すグラフ。
【図７】従来例にかかる銅，モリブデン接合面の断面状
況説明図。
況説明図。
１…シリコン（Ｓｉ）素子（ウエハ） １1…アルミカソード電極 １2…酸化膜 １3…アノード電極 ２，３…モリブデン（Ｍｏ）ディスク ２1…モリブデンディスクの表面 ４，５…銀箔 ４1，４2，５1，５2…コーティングされた銀，アルミ等
の薄膜 ６，７…銅ポスト電極 ６1，７1…銅ポ電極の表面 ８…ゲート電極部 ８1…銅ゲートリング ８2…ゲートリード線 ８3…ＰＰＳ樹脂カップ １１…セラミックケース １２，１５…ウエルドリング １３…ＰＰＳ樹脂リング １４…ゴム １７，１８…ヒートシンク（冷却フイン） ＣＭ…クラッド材。
の薄膜 ６，７…銅ポスト電極 ６1，７1…銅ポ電極の表面 ８…ゲート電極部 ８1…銅ゲートリング ８2…ゲートリード線 ８3…ＰＰＳ樹脂カップ １１…セラミックケース １２，１５…ウエルドリング １３…ＰＰＳ樹脂リング １４…ゴム １７，１８…ヒートシンク（冷却フイン） ＣＭ…クラッド材。
Claims (3)
- 【請求項１】 シリコン素子の両面にそれぞれモリブデ
ンディスクを介して銅ポスト電極で挟み圧力をかけて電
気的接合を行う半導体装置において、 銅ポスト電極とモリブデンディスクの対向する表面にそ
れぞれ高熱伝導で軟質の金属薄膜がコーティングされて
いることを特徴とする半導体装置。 - 【請求項２】 シリコン素子の両面を銅ポスト電極で挟
み圧力をかけて電気的接合を行う半導体装置において、 銅ポスト電極のシリコン素子との圧接面が、複数の低熱
膨張金属材料で順次熱膨張率が低くなるようにクラッド
化されていることを特徴とする半導体装置。 - 【請求項３】 請求項１と２のいずれか１つにおいて、 銅ポスト電極の外側に冷却フインが圧接して設けられ、
銅ポスト電極と冷却フインとの対向する表面にはそれぞ
れ高熱伝導で軟質の金属の薄膜がコーティングされてい
ることを特徴とした半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18898196A JPH1041443A (ja) | 1996-07-18 | 1996-07-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18898196A JPH1041443A (ja) | 1996-07-18 | 1996-07-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041443A true JPH1041443A (ja) | 1998-02-13 |
Family
ID=16233310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18898196A Pending JPH1041443A (ja) | 1996-07-18 | 1996-07-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041443A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066464A (ja) * | 2004-08-24 | 2006-03-09 | Toyota Industries Corp | 半導体装置 |
| WO2008014163A3 (en) * | 2006-07-25 | 2008-11-06 | Honeywell Int Inc | Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof |
| JP2019145691A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社豊田中央研究所 | 半導体装置およびその製造方法 |
| CN116364661A (zh) * | 2023-06-02 | 2023-06-30 | 清华大学 | 压接型半导体器件 |
-
1996
- 1996-07-18 JP JP18898196A patent/JPH1041443A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006066464A (ja) * | 2004-08-24 | 2006-03-09 | Toyota Industries Corp | 半導体装置 |
| WO2008014163A3 (en) * | 2006-07-25 | 2008-11-06 | Honeywell Int Inc | Synergistically-modified surfaces and surface profiles for use with thermal interconnect and interface materials, methods of production and uses thereof |
| JP2019145691A (ja) * | 2018-02-21 | 2019-08-29 | 株式会社豊田中央研究所 | 半導体装置およびその製造方法 |
| CN116364661A (zh) * | 2023-06-02 | 2023-06-30 | 清华大学 | 压接型半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7429502B2 (en) | Integrated circuit device incorporating metallurgical bond to enhance thermal conduction to a heat sink | |
| JP2021197445A (ja) | パワーモジュール、およびパワーモジュールの製造方法 | |
| US20130134572A1 (en) | Semiconductor device including cladded base plate | |
| JP2013062506A (ja) | クラッド型ベースプレートを含む半導体装置 | |
| JPS6038867B2 (ja) | 絶縁型半導体装置 | |
| JP2002203932A (ja) | 半導体パワー素子用放熱基板とその導体板及びヒートシンク材並びにロー材 | |
| JPH0810710B2 (ja) | 良熱伝導性基板の製造方法 | |
| JPH09275170A (ja) | 半導体装置 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| US6534792B1 (en) | Microelectronic device structure with metallic interlayer between substrate and die | |
| JPH0697671B2 (ja) | パワー半導体モジユール基板の製造方法 | |
| US6770513B1 (en) | Thermally enhanced flip chip packaging arrangement | |
| JPH05226527A (ja) | ヒートシンクおよびそれを用いた半導体モジュール | |
| JP2011054889A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH1041443A (ja) | 半導体装置 | |
| JP2003188318A (ja) | 半導体装置及びその製造方法 | |
| JPH10135386A (ja) | 半導体ベアチップの製造方法 | |
| US5825090A (en) | High power semiconductor device and method of making same | |
| JPH0780272B2 (ja) | 熱伝導複合材料 | |
| JP2519402B2 (ja) | パワ―半導体モジュ―ル基板の製造方法 | |
| JPH11233696A (ja) | パワー半導体モジュール及びパワー半導体モジュールと冷却装置の接合体 | |
| JPH05109947A (ja) | 熱伝導材料とその製造方法 | |
| JP2503778B2 (ja) | 半導体装置用基板 | |
| JPH08222670A (ja) | 半導体素子搭載用パッケージ | |
| WO2020184304A1 (ja) | 炭化珪素半導体装置 |