JPH1041496A - 固体撮像装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 光電変換素子からの信号電荷を蓄積する複数
の蓄積容量を備えた固体撮像装置において、蓄積容量値
のばらつきによる固定パターン雑音を除去する。 【解決手段】 光電変換素子の光信号電荷および暗信号
電荷をそれぞれ蓄積する第１および第２のグループの蓄
積容量ＣＴＳ，ＣＴＤを備え、これら第１および第２の
グループの蓄積容量ＣＴＳ，ＣＴＤに蓄積された電荷に
対応する信号の差分処理を行ない固定パターンノイズを
打ち消す固体撮像装置の製造方法である。第１のグルー
プの蓄積容量ＣＴＳと第２のグループの蓄積容量ＣＴＤ
とを別工程でかつ同一マスクを使用して形成する。ま
た、これら第１のグループの蓄積容量ＣＴＳおよび第２
のグループの蓄積容量ＣＴＤの電極の形成は該電極と同
一層の他の導電層の形成と別工程で行なうことができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、固体撮像装置の製
造方法に関し、特に光電変換素子からの信号電荷を蓄積
する蓄積容量を備えた固体撮像装置において、蓄積容量
の値のばらつきを除去し、高品質の撮像画像を得ること
ができるようにする技術に関する。

【０００２】

【従来の技術】信号電荷を蓄積するための蓄積容量を備
えた固体撮像装置としては、ＣＣＤや画素としてＭＯＳ
型静電誘導トランジスタ（ＭＯＳＳＩＴ）を用いた増幅
型固体撮像装置などがあげられる。

【０００３】図８は、画素としてＭＯＳＳＩＴを使用し
た増幅型固体撮像装置の概略の構成を示す。なお、図８
では説明および図示の簡略化のため画素を３行×３列の
マトリクス状に配列したものを示しているが、実際には
さらに多数の画素が使用されるのが普通である。

【０００４】図８の固体撮像装置は、それぞれＭＯＳＳ
ＩＴからなる画素１０１ａ，１０１ｂ，…，１０１ｉが
前述のように３行×３列に配列された画素マトリクスを
備えている。第１行目の画素１０１ａ，１０１ｂ，１０
１ｃのゲート電極は共通にゲートライン１０２ａを介
し、第２行目の画素１０１ｄ，１０１ｅ，１０１ｆのゲ
ート電極は共通にゲートライン１０２ｂを介して、かつ
第３行目の画素１０１ｇ，１０１ｈ，１０１ｉのゲート
電極は共通にゲートライン１０２ｃを介してそれぞれ垂
直駆動回路１０３に接続されている。なお、各画素１０
１ａ，１０１ｂ，…，１０１ｉのドレイン電極１１８は
全画素共通に所定の電位の電源に接続されている。

【０００５】垂直駆動回路１０３で選択された水平方向
選択行には、所望の駆動タイミングおよび電圧レベルの
駆動パルスが対応するゲートラインを通じ各画素のゲー
ト電極に印加される。各画素のゲート電極に印加される
駆動パルスの電圧レベルが低レベルか中間レベルか高レ
ベルかによって、おのおのの画素のＭＯＳＳＩＴはそれ
ぞれ蓄積、読出し、リセットの３状態をとる。

【０００６】各画素のソース電極はそれぞれ列ごとに共
通にソースライン１０４ａ，１０４ｂ，１０４ｃに接続
されている。すなわち、画素１０１ａ，１０１ｄ，１０
１ｇのソース電極はソースライン１０４ａに、画素１０
１ｂ，１０１ｅ，１０１ｈのソース電極はソースライン
１０４ｂに、そして画素１０１ｃ，１０１ｆ，１０１ｉ
のソース電極は共通にソースライン１０４ｃに接続され
ている。

【０００７】各ソースライン１０４ａ，１０４ｂ，１０
４ｃの一方は垂直リセットトランジスタ１０５ａ，１０
５ｂ，１０５ｃを介して所定のリセット電圧源ＶＲＳＴ
Ｖに接続され、かつそれぞれ定電流バイアス回路１０６
ａ，１０６ｂ，１０６ｃに接続されている。各垂直リセ
ットトランジスタ１０５ａ，１０５ｂ，１０５ｃのゲー
トは共通に接続されてリセットパルスφＲＳＴＶが印加
できるよう構成されている。

【０００８】ソースライン１０４ａ，１０４ｂ，１０４
ｃの他方はそれぞれ転送用ＭＯＳＦＥＴ１０７ａ，１０
７ｂ，１０７ｃを介して光信号蓄積容量１０９ａ，１０
９ｂ，１０９ｃの一端に接続され、さらに、転送用ＭＯ
ＳＦＥＴ１０８ａ，１０８ｂ，１０８ｃを介して暗信号
蓄積容量１１０ａ，１１０ｂ，１１０ｃの一端に接続さ
れている。各蓄積容量１０９ａ，１０９ｂ，１０９ｃ，
１１０ａ，１１０ｂ，１１０ｃの他端は接地されてい
る。各転送用ＭＯＳＦＥＴ１０７ａ，１０７ｂ，１０７
ｃのゲートは共通に接続されて転送制御パルスφＴＳが
供給できるよう構成されている。また、転送用ＭＯＳＦ
ＥＴ１０８ａ，１０８ｂ，１０８ｃのゲートは共通に接
続されて転送パルスφＴＤが供給できるよう構成されて
いる。

【０００９】光信号蓄積容量１０９ａ，１０９ｂ，１０
９ｃの前記各一端はそれぞれ水平読出し用ＭＯＳＦＥＴ
１１２ａ，１１３ａ，１１４ａを介して光信号出力ライ
ン１１５に接続されている。また、暗信号蓄積容量１１
０ａ，１１０ｂ，１１０ｃの前記各一端はそれぞれ水平
読出し用ＭＯＳＦＥＴ１１２ｂ，１１３ｂ，１１４ｂを
介して暗信号出力ライン１１６に接続されている。水平
読出し用ＭＯＳＦＥＴ１１２ａと１１２ｂ、１１３ａと
１１３ｂ、１１４ａと１１４ｂのゲートはそれぞれ共通
に接続されて水平駆動回路１１１から駆動パルスが供給
される。

【００１０】光信号出力ライン１１５は増幅器またはバ
ッファを介して光信号電圧出力ＶＯＳを供給する。暗信
号出力ライン１１６は増幅器またはバッファを介して暗
信号電圧出力ＶＯＤを供給する。光信号出力ライン１１
５および暗信号出力ライン１１６はそれぞれ水平読出し
ラインリセット用ＭＯＳＦＥＴ１１７ａ，１１７ｂによ
ってリセット可能に構成されている。

【００１１】このような固体撮像装置において、画素Ｍ
ＯＳＳＩＴのゲート電位が低レベルの場合、画素はオフ
となって蓄積状態にあり、入射光により生成されたホー
ルをゲート電極直下に蓄積する。ただし、飽和露光量に
相当するホールを蓄積した状態においても画素は非導通
（オフ）状態を維持することが可能であり、飽和光量の
数百倍の光量が照射されたとしても偽信号が発生するブ
ルーミング現象を起こさない。

【００１２】画素ＭＯＳＳＩＴのゲート電位が中間レベ
ルとなった場合、画素は読出し状態となる。この場合
は、ゲート直下に蓄積されているホールによりチャネル
ポテンシャルが変調され、ドレイン−ソース間に入射光
量に比例した、画素内部で増幅された電流を流すことが
できる。

【００１３】画素ＭＯＳＳＩＴのゲート電位が高レベル
となった場合、ゲート電極直下に蓄積されていたホール
は基板方向へ排出される。すなわちリセット動作が行わ
れるのである。

【００１４】以上のような固体撮像装置においては、お
のおのの画素ＭＯＳＳＩＴが蓄積状態にある場合、水平
ブランキング期間において転送制御パルスφＴＳ，φＴ
Ｄをともに高レベルとし、転送用ＭＯＳＦＥＴ１０７
ａ，１０７ｂ，１０７ｃ，１０８ａ，１０８ｂ，１０８
ｃをともに導通状態とする。また、リセット制御信号φ
ＲＳＴＶを高レベルとし垂直リセットトランジスタ１０
５ａ，１０５ｂ，１０５ｃをともにオンとすることで、
光信号蓄積容量１０９ａ，１０９ｂ，１０９ｃ（以下、
ＣＴＳと称する）と暗信号蓄積容量１１０ａ，１１０
ｂ，１１０ｃ（以下、ＣＴＤと称する）の電位をＶＲＳ
ＴＶに初期化する。そして、読出し動作に入る前に、転
送制御パルスφＴＳ，φＴＤを低レベルとし、前記転送
用ＭＯＳＦＥＴ１０７ａ，１０７ｂ，１０７ｃ，１０８
ａ，１０８ｂ，１０８ｃを非導通状態とする。さらに、
リセット制御信号φＲＳＴＶも低レベルとして、各垂直
リセットトランジスタ１０５ａ，１０５ｂ，１０５ｃも
非導通状態とする。

【００１５】読出し動作においては、垂直駆動回路１０
３で選択されたある行の画素、例えば第１行目の画素１
０１ａ，１０１ｂ，１０１ｃ、のゲート電極に中間レベ
ルの駆動パルスが印加され、これらの選択画素は読出し
状態になる。この状態で転送制御パルスφＴＳを高レベ
ルとし、光信号転送用ＭＯＳＦＥＴ１０７ａ，１０７
ｂ，１０７ｃを導通状態とする。これによって、選択行
の各画素のソースフォロワ動作が始まり入射光量に応じ
た信号電荷が各列ごとに蓄積容量ＣＴＳ１０９ａ，１０
９ｂ，１０９ｃに蓄積される。ある一定の転送期間後に
転送制御パルスφＴＳを低レベルとし、光信号転送用Ｍ
ＯＳＦＥＴ１０７ａ，１０７ｂ，１０７ｃを非導通状態
とすることでソースフォロワ動作が完了する。しかる
後、光信号読出し動作が完了した選択行の画素のゲート
電極に高レベルの駆動パルスを印加し画素のリセット動
作を行う。

【００１６】リセット動作完了後に、選択行の画素のゲ
ート電極に垂直駆動回路１０３から再度中間レベルの駆
動パルスを印加する。さらに、転送制御パルスφＴＤを
高レベルとし暗信号転送用ＭＯＳＦＥＴ１０８ａ，１０
８ｂ，１０８ｃを導通状態とする。これによって選択行
の各画素のソースフォロワ動作が始まり、画素ＭＯＳＳ
ＩＴの暗信号電荷が各列ごとに蓄積容量ＣＴＤ１１０
ａ，１１０ｂ，１１０ｃに蓄積される。所定の転送期間
後に転送パルスφＴＤを低レベルとし、暗信号転送用Ｍ
ＯＳＦＥＴ１０８ａ，１０８ｂ，１０８ｃを非導通状態
とすることで暗信号読出し動作が完了する。

【００１７】このリセット直後の暗信号出力は各画素Ｍ
ＯＳＳＩＴのしきい値電圧のばらつきそのものに相当す
るもので、画素ごとにしきい値電圧のばらつきがあるた
めに固定パターンノイズ（以下、ＦＰＮと略す）を生ず
るのである。

【００１８】このようにして、蓄積容量ＣＴＳ，ＣＴＤ
にそれぞれ光信号電荷、暗信号電荷の蓄積が完了した後
に、水平駆動回路１１１を動作させ水平方向の各画素か
ら出力を順次読み出す。

【００１９】まず、水平駆動回路１１１により、水平読
出し用ＭＯＳＦＥＴ１１２ａ，１１２ｂのゲート電極に
高レベルの駆動パルスを印加しこれらのＭＯＳＦＥＴを
ともに導通状態とする。これによって、容量（ＣＴＳ）
１０９ａに蓄積されている光信号出力は光信号出力ライ
ン１１５へ、容量（ＣＴＤ）１１０ａに蓄積されている
暗信号出力は暗信号出力ライン１１６へそれぞれの出力
ライン１１５，１１６の容量と容量分割されて各電圧出
力ＶＯＳ，ＶＯＤとして素子外部へ出力される。

【００２０】素子外部の回路（図示せず）によって前記
光信号電圧出力ＶＯＳから暗信号電圧出力ＶＯＤを減算
することで、各画素のしきい値電圧のばらつきによるＦ
ＰＮを抑圧し、真の光信号出力を求めることができる。

【００２１】その後、水平リセットパルスφＲＳＴＨを
高レベルとして各水平読出しラインリセット用ＭＯＳＦ
ＥＴ１１７ａ，１１７ｂを導通状態とし、各出力ライン
１１５，１１６の電位を初期化する。

【００２２】このようにして、各出力ライン１１５，１
１６の初期化が終了した後、水平駆動回路１１１を走査
し、隣の列の画素出力を読み出すために水平読出し用Ｍ
ＯＳＦＥＴ１１３ａ，１１３ｂを導通状態とする。これ
によって、上述と同様の動作が行われ容量１０９ｂ，１
１０ｂからそれぞれ光信号出力および暗信号出力が各出
力ライン１１５，１１６を介して素子外部に出力され
る。このような動作を順次各列の画素に対し繰り返すこ
とで水平走査方向の読出しが行われる。１行分の水平走
査方向の読出しが完了した後、次の行に進み同様にして
順次読出しが行われる。

【００２３】次に、以上のような固体撮像装置の製造方
法につき説明する。一般に、蓄積容量を有する固体撮像
装置においては、ポリシリコン層を用いてＭＯＳ容量に
よる蓄積容量電極、ＭＯＳＦＥＴのゲート電極、配線の
一部を形成する。このような形成を行う場合には、よく
知られたフォトリソグラフィ技術を用いるが、微細化さ
れたパターンを有する固体撮像装置に対しては縮小型投
影露光装置を使用する。

【００２４】図９は、ポリシリコン層の形成のための露
光工程で使用するフォトマスクまたはレチクル全体の概
略図を示す。同図に示されるレチクルは、画素マトリク
スを形成するためのパターンを備えた画素部６１を有す
る。画素部６１の周囲には、画素マトリクスの内の画素
行を選択するとともに、それらの画素を駆動するための
駆動パルスやバイアス電圧を供給するための垂直駆動回
路などを備えた垂直駆動部６２ａ，６２ｂが画素部６１
の両側辺に分散して形成されている。画素部６１の底辺
側には、各画素および垂直方向に画素を接続する垂直ソ
ースラインをリセットするための垂直リセット用トラン
ジスタなどのパターンを含む垂直リセット部６３が形成
されている。また、画素部６１の上側の辺には画素で光
電変換された信号を蓄積容量に転送するための転送用Ｍ
ＯＳＦＥＴなどのパターンを含む転送部６４、前記蓄積
容量（ＣＴＳ，ＣＴＤ）の電極パターンなどを含む蓄積
容量部６５、蓄積容量に蓄積されている画素信号を水平
方向に順次選択して素子外部に読み出すための水平読出
し用ＭＯＳＦＥＴなどのパターンを含む水平駆動部６６
が形成されている。また、これらの各パターン部の周囲
にはチップサイズを規定する遮光帯６７が設けられてい
る。

【００２５】図９に示されるレチクルでは、それぞれの
回路パターン部分において多結晶シリコンまたはポリシ
リコン層に対応する回路パターンが形成されているが、
特に信号蓄積容量を形成するための蓄積容量部６５のパ
ターン部分を図１０に示す。

【００２６】図１０に示される蓄積容量部は、回路パタ
ーンとして矩形状パターンが単位画素につき２つずつ配
置されている。これらの矩形状パターンの内一方のパタ
ーン７１ａ，７２ａ，７３ａ，…は光信号蓄積容量ＣＴ
Ｓの電極の形成のために使用され、他方のパターン７１
ｂ，７２ｂ，７３ｂ，…は暗信号蓄積容量ＣＴＤの電極
の形成のために使用される。なお、各蓄積容量は半導体
基板上に絶縁膜を介してポリシリコン電極を形成したＭ
ＯＳ容量とされ、前記各矩形状パターン７１ａ，７１
ｂ，７２ａ，７２ｂ，…はこれらのＭＯＳ容量の一方の
電極であるポリシリコン層のパターニングのために使用
される。

【００２７】

【発明が解決しようとする課題】図１０に示したような
従来技術の回路パターンを使用すると以下の点が原因と
なり各蓄積容量ＣＴＳ，ＣＴＤペア間の容量ばらつきが
生じる

【００２８】まず第１に、レチクルの製造誤差があげら
れる。一般に、レチクルの製造工程においてはその回路
パターンは電子ビーム描画装置を用いて焼き付けられる
ため微細なパターンの形成が可能となっている。また、
このような回路パターンをウェハ上に転写する場合には
例えば１／５に縮小投影されるので、ウェハ上ではレチ
クルの製造誤差による影響は少ないと考えがちである。
しかしながら、実際にはレチクル上の回路パターンの線
幅も有限の誤差を持ち、各容量ＣＴＳ，ＣＴＤの部分で
もばらつきを生じる。このばらつきの値そのものは小さ
いが、ウェハ上で再現されることになる。

【００２９】第２に、縮小型投影露光装置のチップ面内
におけるばらつきがあげられる。チップ面内での投影レ
ンズのひずみや照明系の照明むらがあるために、たとえ
レチクルには完全にばらつきがなかったとしてもウェハ
上に転写されるパターンにはばらつきを生じるのであ
る。例えば投影レンズによる画像ひずみによって投影画
像の周辺部では投影パターンにひずみが生じたり投影画
像の分解能が悪化し形成される電極の形状寸法にばらつ
きを生じることがある。

【００３０】以上のような、従来技術に係わる固体撮像
装置の製造方法においては、製造プロセスを簡略化する
ために、ポリシリコンで形成される同一層の蓄積容量電
極、ＭＯＳＦＥＴゲート電極、ポリシリコン配線などの
露光工程を同一レチクルを用いて同時に形成している。

【００３１】このため、前記蓄積容量ＣＴＳ，ＣＴＤの
間で容量のばらつきを生じた場合には、素子外部で光電
圧出力ＶＯＳと暗電圧出力ＶＯＤとの差を求めるため
に、

【数１】ＶＯＳ−ＶＯＤ の演算を行っても固定パターンノイズ（ＦＰＮ）が十分
に除去されず、対ＦＰＮのＳＮ比が劣化する。

【００３２】この点につきやや詳細に説明する。いま光
信号蓄積容量ＣＴＳの容量値を同じＣＴＳ、暗信号蓄積
容量ＣＴＤの容量値を同じＣＴＤとし、これらの容量に
蓄積された信号成分のみの電荷をＱＳ、暗信号の電荷を
ＱＤとする。また、光信号出力ライン１１５、暗信号出
力ライン１１６の配線容量をそれぞれＣＨＳ，ＣＨＤと
する。この場合、各出力電圧ＶＯＳ，ＶＯＤはそれぞれ
次の数式で表される。

【数２】ＶＯＳ＝（ＱＳ＋ＱＤ）・｛ＣＴＳ／（ＣＴＳ
＋ＣＨＳ）｝

【数３】 ＶＯＤ＝ＱＤ・｛ＣＴＤ／（ＣＴＤ＋ＣＨＤ）｝

【００３３】電圧出力ＶＯＳとＶＯＤとの差を求める
と、次のようになる。

【数４】ＶＯＳ−ＶＯＤ＝（ＱＳ＋ＱＤ）・｛ＣＴＳ／
（ＣＴＳ＋ＣＨＳ）｝−ＱＤ・｛ＣＴＤ／（ＣＴＤ＋Ｃ
ＨＤ）｝

【００３４】もし各蓄積容量ＣＴＳ，ＣＴＤおよびＣＨ
Ｓ，ＣＨＤの値がそれぞれ等しければ、上記数式４にお
いてＣＴＳ＝ＣＴＤ＝ＣＴ，ＣＨＳ＝ＣＨＤ＝ＣＨと置
くと次式が得られる。

【数５】ＶＯＳ−ＶＯＤ＝ＱＳ・｛ＣＴ／（ＣＴ＋Ｃ
Ｈ）｝

【００３５】すなわち、各容量ＣＴＳ，ＣＴＤの値が等
しければ暗信号成分は除去され、従ってＦＰＮが完全に
除去される。しかしながら、容量ＣＴＳ，ＣＴＤの値が
等しくなければ上記数式５は成立せず、暗信号成分が残
ることになる。特に、水平方向の前記蓄積容量ＣＴＳ，
ＣＴＤペアのばらつきが異なると、水平方向の各画素に
対しＦＰＮ抑圧の比率がばらつき、表示画面上では縦縞
となるＦＰＮが残留することになる。このような残留し
ている縦縞ＦＰＮを除去するためには外部信号処理回路
で演算処理を行う必要がある。

【００３６】従って、本発明の目的は、光電変換素子か
らの信号電荷を蓄積する蓄積容量を備えた固体撮像装置
において、各蓄積容量の容量値のばらつきをほぼ完全に
除去し、外部信号処理回路などで特殊な演算を行うこと
なく縦縞ＦＰＮなどの固定パターン雑音を的確に除去で
きるようにすることにある。

【００３７】

【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の態樣では、それぞれ光電変換素子か
らの信号電荷を蓄積する複数の蓄積容量を備えた固体撮
像装置の製造方法において、前記蓄積容量の電極の形成
と、前記蓄積容量の電極と同一層で構成される前記蓄積
容量の電極以外の導電層の形成とを別工程に分離して行
なう。

【００３８】蓄積容量の電極の形成と該蓄積容量の電極
と同一層で構成される他の導電層を別工程に分離して行
なうことにより、蓄積容量の電極の形成を他の導電層の
形成と分離して最適の条件で行なうことができる。例え
ば、蓄積容量の電極を形成するための縮小型投影露光装
置の画面中央部分などのひずみが少なくかつ分解能の高
い場所を使用して蓄積容量の電極を形成することができ
る。これによって、蓄積容量の電極の寸法などのばらつ
きを少なくすることができ蓄積容量の容量値のばらつき
を少なくし、高性能の固体撮像装置が製造可能になる。

【００３９】この場合、前記蓄積容量の電極と前記蓄積
容量の電極と同一層で構成される他の導電層とを別のマ
スクを使用して形成すると好都合である。このような方
法によって、蓄積容量のマスクとして専用のものを使用
することができ、該マスクは例えば蓄積容量の電極のパ
ターンを中央部分の誤差の少ない領域に配置することが
でき、容量ばらつきの少ない蓄積容量を形成することが
可能になる。

【００４０】本発明の第２の態樣では、光電変換素子の
暗信号電荷および光信号電荷をそれぞれ蓄積する第１お
よび第２のグループの蓄積容量を備え、これら第１およ
び第２のグループの蓄積容量に蓄積された電荷に対応す
る信号の差分処理を行なう固体撮像装置の製造方法にお
いて、前記第１のグループの蓄積容量と第２のグループ
の蓄積容量とを別工程でかつ同一マスクを使用して形成
する。

【００４１】このように第１のグループの蓄積容量と第
２のグループの蓄積容量とを別工程でかつ同一マスクを
使用して形成することにより、マスク上の同一パターン
を使用して、かつ露光装置の投影領域内の同一箇所を使
用して第１および第２のグループの蓄積容量を形成する
ことができる。したがって、第１および第２のグループ
の蓄積容量は全く同一パターンに形成されるから相互の
容量ばらつきを生じることがなくなる。したがって、第
１および第２のグループの蓄積容量に蓄積された電荷に
対応する信号の差分処理によって例えば固定パターンノ
イズを完全に打ち消すことが可能になる。

【００４２】この場合、さらに、前記第１のグループの
蓄積容量および第２のグループの蓄積容量の電極の形成
を該電極と同一層で構成される該電極以外の導電層の形
成とは別工程で行なうと好都合である。これによって、
蓄積容量の形成のための工程を他の導電層の形成工程と
分離することができ、例えば露光装置の投影画面内のひ
ずみの少ない領域を使用して蓄積容量を形成できるな
ど、最適の製造条件で蓄積容量を形成し、容量ばらつき
をなくすることが可能になる。

【００４３】本発明の第３の態樣では、光電変換素子の
暗信号電荷および光信号電荷をそれぞれ蓄積する第１お
よび第２のグループの蓄積容量を備え、これら第１およ
び第２のグループの蓄積容量に蓄積された電荷に対応す
る信号の差分処理を行なう固体撮像装置の製造方法にお
いて、前記第１及び第２のグループの蓄積容量のそれぞ
れの蓄積容量の形成を別工程に分離しかつ同一マスクを
使用して行なう。

【００４４】この場合は上述の本発明の第２の態樣に係
わる方法で得られる利点の他に、第１および第２のグル
ープの蓄積容量の内のそれぞれの蓄積容量をも互いに完
全に同一の電極形状に形成することが可能になり、容量
ばらつきをさらに低減できる。特にこの場合は全ての蓄
積容量を同一マスクの同一パターンおよび露光装置の同
じ投影領域を使用して形成できるため、容量間のばらつ
きは極めて少なくなる。なお、各グループの蓄積容量を
１つずつではなく、例えば複数個ずつを同一マスクを使
用して形成するようにしてもよく、この場合は製造に要
する工程数および時間を低減することができる。

【００４５】本発明の第４の態樣では、行および列から
なるマトリクス状に配置された複数の光電変換素子と、
それぞれ各列の光電変換素子の出力が接続された複数の
垂直信号出力線と、それぞれ各垂直信号出力線に転送ス
イッチ素子を介して接続され暗信号電荷および光信号電
荷を蓄積するための各列ごとに設けられた第１および第
２の蓄積容量と、各列の前記第１および第２の蓄積容量
を順次選択して暗信号出力線および光信号出力線に接続
する水平選択駆動回路とを備えた固体撮像装置の製造方
法において、前記第１の蓄積容量と、前記第２の蓄積容
量と、前記第１および第２の蓄積容量の電極と同一層で
構成される前記第１および第２の蓄積容量以外の導電層
とを別工程で形成するとともに、前記第１の蓄積容量お
よび第２の蓄積容量は同一マスクを使用して形成する。

【００４６】この場合も、第１および第２の蓄積容量の
電極を同一マスクを使用して形成しかつ露光装置の同一
箇所を使用してウェハ上に転写することができるから、
第１および第２の蓄積容量の間のばらつきを生じること
はなくなり、したがって固定パターン雑音を完全に除去
可能な固体撮像装置が製造できる。また、第１および第
２の蓄積容量をこれらの容量以外の導電層と別工程で形
成できるから、該蓄積容量の形成条件を最適化し容量ば
らつきを除去することができる。

【００４７】本発明の第５の態樣では、行および列から
なるマトリクス状に配置された複数の光電変換素子と、
それぞれ各列の光電変換素子の出力が接続された複数の
垂直信号出力線と、それぞれ各垂直信号出力線に転送ス
イッチ素子を介して接続され暗信号電荷および光信号電
荷を蓄積するための各列ごとに設けられた第１および第
２の蓄積容量と、各列の前記第１および第２の蓄積容量
を順次選択して暗信号出力線および光信号出力線に接続
する水平選択駆動回路とを備えた固体撮像装置の製造方
法において、前記第１の蓄積容量の各々と、前記第２の
蓄積容量の各々と、前記第１および第２の蓄積容量の電
極と同一層で構成される前記第１および第２の蓄積容量
以外の導電層とを別工程で形成するとともに、前記第１
の蓄積容量および第２の蓄積容量は同一マスクを使用し
て形成する。

【００４８】この場合も前記第４の態樣に係わる方法と
同様の利点が得られる他に、第１の蓄積容量の各々およ
び第２の蓄積容量の各々がマスク上の同一パターン、さ
らに露光装置の同一箇所を使用してウェハ上に転写でき
るため、容量ばらつきをさらに少なくすることができ
る。この場合、第１の蓄積容量および第２の蓄積容量を
それぞれ複数個ずつ同時に形成するパターンとすること
もでき、これによって露光回数を少なくし製造工程をよ
り簡略化することができる。

【００４９】

【発明の実施の形態】以下、図面を参照して本発明の好
ましい実施形態に係わる固体撮像装置の製造方法につき
説明する。図１および図２は、本発明の第１の実施形態
に係わる固体撮像装置の製造方法に使用するフォトマス
クまたはレチクル全体の概略の構成を示す。すなわちこ
の実施形態では、第１および第２の２枚のレチクルを使
用して蓄積容量の電極および該電極と同一層の他の導電
層をそれぞれ別個に形成する。これらのレチクルで形成
される蓄積容量の電極およびそれ以外の導電層は本実施
形態では縮小型投影露光装置を使用して多結晶シリコン
により形成される。

【００５０】図１に示されるレチクルは、マトリクス状
に配置された画素のパターンを含む画素部１１と、画素
マトリクスに駆動パルスやバイアス電圧を供給するため
の垂直駆動回路などを含む回路パターンを備えた垂直駆
動部１２ａ，１２ｂが画素部１１の両側に分けて配置さ
れている。また、画素マトリクスで光電変換された画像
光の信号電荷を蓄積容量に転送するための転送スイッチ
素子などのパターンを含む転送部１４と蓄積容量に蓄積
されている光出力信号と暗出力信号の電荷をそれぞれ順
次素子外部へ排出するための水平走査回路などのパター
ンを含む水平駆動部１５が画素部１１の一方の側、図面
では上側、に平行に配置されている。なお、転送部１４
と水平駆動部１５との間には蓄積容量を形成するための
パターンは設けられておらず、後に説明する図２の第２
のレチクルを使用して転送部１４と水平駆動部１５の間
の領域に蓄積容量が形成される。

【００５１】さらに、画素部１１の他方の側、図では下
側、には垂直リセット用素子および定電流回路などを形
成するためのパターンを含む垂直リセット部１３が配置
されている。また、以上のような各パターン部分の外周
にはチップサイズを規定するための遮光帯１６が設けら
れている。

【００５２】図２のレチクルは、画素からの光信号電荷
および暗信号電荷をそれぞれ蓄積するための蓄積容量を
形成するためのパターンを含む蓄積容量部２１、および
チップサイズを規定するための遮光帯２１を備えてい
る。蓄積容量部２１は、本実施形態では、レチクルのほ
ぼ中央部分に配置され、縮小型投影露光装置の投影画面
の比較的ひずみの少ない中央部分を使用して蓄積容量が
形成できるよう構成されている。

【００５３】図３は、図２で示した蓄積容量部２１のパ
ターンを詳細に示している。図３から分かるように、蓄
積容量部２１は、蓄積容量の電極を形成するための矩形
の回路パターン３１，３２，３３，…が画素マトリクス
の水平方向画素数と同数だけ配置されている。

【００５４】図１〜図３に示される構成のレチクルが前
記図９に示される従来方法のレチクルと異なる点は、蓄
積容量部２１が他の回路部分のパターンと分離されてい
ること、および単位画素についてレチクル上には蓄積容
量電極が１つのみ設けられている点である。

【００５５】以上のような構成を有するレチクルを使用
する第１実施形態に係わる固体撮像装置の製造方法にお
いて、多結晶シリコンによる電極および導電層を形成す
る工程につき説明する。多結晶シリコンの成膜後に感光
性のフォトレジストを塗布するまでは従来技術と同様で
ある。この後に、縮小型投影露光装置を用いて図１に示
した第１のレチクルをウェハ上の下地レイヤーに対して
アライメントし露光を行なう。

【００５６】次に、図２に示した第２のレチクルとレチ
クル交換を行ない、ウェハ上の下地レイヤーに対してア
ライメントを行ない例えば光信号蓄積用容量ＣＴＳの電
極となる領域を露光する。さらにあるオフセット量だけ
ウェハステージを移動させ同じ第２のレチクルを使用し
て暗信号電荷蓄積容量ＣＴＤの電極となる領域を露光す
る。このような露光後に、周知の方法で露光されたパタ
ーンに応じて多結晶シリコン層をパターニングし各蓄積
容量の電極および他の導電層を形成する。なお、以上の
多結晶シリコン層の露光工程において、第１と第２のレ
チクルの使用順序ならびに各蓄積容量ＣＴＳ，ＣＴＤの
露光順序には制限はない。

【００５７】以上のような第１実施形態に係わる方法で
は、１つの画素に対する各蓄積容量ＣＴＳ，ＣＴＤは同
じレチクルパターンおよび縮小型投影露光装置の投影画
面内の同じ箇所を用いて露光形成されるから、各蓄積容
量ＣＴＳ，ＣＴＤの間の容量ばらつきは従来技術の方法
に比べて大幅に低減することができる。したがって、固
体パターン雑音をほぼ完全に除去可能な固体撮像装置を
得ることができる。

【００５８】なお、図２のレチクルにおける蓄積容量部
２１のパターンとして、前記図１０に示すパターンのみ
を独立に設けたものを使用してもよい。この場合は、１
つの画素に対する蓄積容量ＣＴＳ，ＣＴＤは同じレチク
ルパターンで露光形成されないが、蓄積容量ＣＴＳ，Ｃ
ＴＤの露光形成工程と他の導電層の形成工程とを分離す
ることができる。したがって、蓄積容量ＣＴＳ，ＣＴＤ
を形成する工程を最適化することができる。例えば、蓄
積容量ＣＴＳ，ＣＴＤを縮小型投影露光装置の投影領域
内のひずみの少ない中央部分を用いて露光形成すること
ができる。したがって、従来技術のものと比較して、こ
のような方法でも蓄積容量の値の誤差を低減することが
でき、より高性能の固体撮像装置を得ることができる。

【００５９】次に、本発明の第２の実施形態に係わる固
体撮像装置の製造方法における多結晶シリコン層の露光
工程につき説明する。この実施形態では、前記図１で示
したレチクルと図４で示したレチクルとを使用する。図
１に示したレチクルの詳細な構成については前記第１の
実施形態の説明において述べた通りであるのでその説明
は省略する。

【００６０】図４に示したレチクルでは、該レチクルの
ほぼ中央部に蓄積容量部４１が配置され、周囲にはチッ
プサイズを規定する遮光帯４２が設けられている。蓄積
容量部４１は図５に示すように単一の回路パターン５１
のみで構成されている。

【００６１】以上のような構成のレチクルを使用する固
体撮像装置の製造方法における多結晶シリコン層の露光
工程につき説明する。多結晶シリコン層の成膜後に感光
性のフォトレジストを塗布するまでは従来技術と同様で
ある。この後に、縮小型投影露光装置を用いて図１に示
した第１のレチクルをウェハ上の下地レイヤーに対して
アライメントし露光する。次に図４に示した第２のレチ
クルとレチクル交換を行ない、ウェハ上の下地レイヤー
に対してアライメントを行ない例えば光信号用蓄積容量
ＣＴＳの１つの電極の領域を露光する。さらに、所定の
水平方向の画素ピッチだけウェハステージを移動させ他
の光信号用蓄積容量ＣＴＳの電極領域を露光する。この
ようにして順次ウェハステージを移動させながら画素マ
トリクスの水平方向の画素数と同じ回数だけ露光を行な
う。

【００６２】次に、あるオフセット量だけウェハステー
ジを例えば画素マトリクスの垂直方向または列方向に移
動させ暗信号用蓄積容量ＣＴＤの電極領域を露光する。
さらに所定の水平画素ピッチだけウェハステージを水平
方向に移動させて他の蓄積容量ＣＴＤの電極領域を露光
する。以下同様に水平方向の画素数と同じ回数だけ順次
ウェハステージを移動させながら露光を行なう。この場
合、第１のレチクルと第２のレチクルの使用順序や、蓄
積容量ＣＴＳ，ＣＴＤの露光順序については特に制限は
ない。

【００６３】以上の第２実施形態に係わる方法では、蓄
積容量ＣＴＳ，ＣＴＤのそれぞれの電極全てがレチクル
上の同じパターン、さらには縮小型投影露光装置の同じ
箇所を用いて露光される。したがって、露光工程で垂直
方向のみならず水平方向をも含めて全ての容量のばらつ
きの生じる要因を完全に排除することができる。このた
め、この方法によれば前記第１実施形態に係わる方法と
比べてもさらに残留縦縞ＦＰＮなどの固定パターンノイ
ズをさらに大幅に抑圧できる。

【００６４】図６は、以上の第１または第２実施形態に
係わる方法によって形成されたウェハ上の各蓄積容量の
配置を概略的に示す平面図である。参照数字８０で示し
た矩形の内側がアクティブ領域であり、ここに各蓄積容
量ＣＴＳ，ＣＴＤを形成する。本発明により形成される
多結晶シリコン層による蓄積容量電極は８１ａ，８１
ｂ，８１ｃ，…，８２ａ，８２ｂ，８２ｃ，…のように
配置され、例えば電極８１ａ，８１ｂ，８１ｃ，…が光
信号蓄積容量ＣＴＳの電極となり、８２ａ，８２ｂ，８
２ｃ，…が暗信号蓄積容量ＣＴＤの電極となる。

【００６５】このような電極上の全面に図示しない層間
絶縁膜を形成し、各電極８１ａ，８１ｂ，８１ｃ，…，
８２ａ，８２ｂ，８２ｃ，…上に前記層間絶縁膜を通っ
てスルーホール８３ａ，８３ｂ，８３ｃ，…，８４ａ，
８４ｂ，８４ｃ，…を開口する。この後に、アルミなど
の金属配線８５ａ，８５ｂ，８５ｃ，…，８６ａ，８６
ｂ，８６ｃ，…をパターニングし、これらの各金属配線
と多結晶シリコン電極８１ａ，８１ｂ，８１ｃ，…，８
２ａ，８２ｂ，８２ｃ，…との電気的接触を行なう。

【００６６】なお、本発明は前記図８に示した画素構造
の固体撮像装置に限られたものではなく、例えば図７に
示したような画素構造の固体撮像装置であっても、信号
電荷を蓄積するための蓄積容量を有するものであれば同
様に適用できる。図７の固体撮像装置に用いられている
画素も前記図８の固体撮像装置に用いられている画素と
同様にいわゆる増幅型の画素が使用されている。

【００６７】図７に示した画素構造の固体撮像装置につ
き説明する。なお、図７では説明および図示の簡略化の
ため２行×２列の画素マトリクス構成のものが示されて
いる。実際にはさらに多数の画素が使用される。 各画
素は、光電変換を行なう埋込み型フォトダイオード（以
下、ＢＰＤと称する）９０１、接合型電界効果トランジ
スタ（以下、ＪＦＥＴと称する）９０４、ＰチャネルＭ
ＯＳＦＥＴ（以下ＴＧと称する）９０２、ＰチャネルＭ
ＯＳＦＥＴ（以下ＲＳＧと称する）９０３によって構成
されている。

【００６８】ＢＰＤ９０１のカソードは所定の電源端子
９０５に接続されている。ＴＧ９０２は、その主電流経
路がＢＰＤ９０１のアノードとＪＦＥＴ９０４のゲート
との間に接続され、ＢＰＤ９０１で光電変換された電荷
をＪＦＥＴ９０４のゲートに転送するためのものであ
る。ＲＳＧ９０３はＪＦＥＴ９０４のゲートを初期化す
るためのもので、その主電流経路がＪＦＥＴ９０４のゲ
ートと垂直走査回路９０６からのライン９０９との間に
接続されている。ＪＦＥＴ９０４はＢＰＤ９０１で光電
変換された電荷を増幅するための接合型ＦＥＴであり、
そのソースは共通に垂直ソースライン９１０に接続さ
れ、ドレインは前記電源９０５に接続されている。

【００６９】垂直走査回路９０６は画素マトリクスの行
ごとに画素を選択し所望の駆動パルスを供給するための
回路である。垂直走査回路９０６からは前記ＴＧ９０２
のゲートに接続され、前記ＴＧ９０２を駆動するゲート
ライン９０７、ＲＳＧ９０３のゲートに接続されたゲー
トライン９０８、ＲＳＧ９０３を介してＪＦＥＴ９０４
のゲート電位を制御するためのライン（以下、ＲＳＤと
称する）９０９が接続されており、これらの各ラインは
それぞれの行の画素に共通接続されている。

【００７０】垂直ソースライン９１０は各列ごとに設け
られ各列のＪＦＥＴ９０４のソースが列ごとに共通接続
されている。垂直ソースライン９１０の一方はバイアス
電流源９１２および垂直ソースラインリセット用ＭＯＳ
ＦＥＴ９１１に接続されている。垂直ソースラインリセ
ット用ＭＯＳＦＥＴ９１１は垂直リセットパルスφＲＳ
ＴＶにより駆動され、垂直ソースライン９１０を所定の
垂直リセット電圧ＶＲＳＴＶにリセットする。

【００７１】垂直ソースライン９１０の他方は、光信
号、転送用ＭＯＳＦＥＴ９１３（以下、ＱＴＳと称す
る）、暗信号転送用ＭＯＳＦＥＴ９１４（以下、ＱＴＤ
と称する）の主電流経路の一端に接続されている。各列
のＱＴＳのゲートは共通にゲートライン９１５に接続さ
れ転送制御パルスφＴＳにより駆動され、一方各列のＱ
ＴＤ９１４のゲートはゲートライン９１６に共通接続さ
れて転送制御パルスφＴＤにより駆動される。

【００７２】ＱＴＳ９１３およびＱＴＤ９１４の主電流
経路の他端は光信号蓄積容量９１７（以下、ＣＴＳと称
する）および暗信号蓄積容量９１８（以下、ＣＴＤと称
する）に接続されている。また、ＣＴＳ９１７およびＣ
ＴＤ９１８はそれぞれ水平選択用ＭＯＳＦＥＴ９１９，
９２０（以下、ＱＴＳ，ＱＴＤと称する）を介してそれ
ぞれ光信号読み出しライン９２４、暗信号読み出しライ
ン９２５に接続されている。ＱＴＳ，ＱＴＤは水平走査
回路９２３によって制御される。

【００７３】図７の固体撮像装置においても各画素のＪ
ＦＥＴ９０４により増幅された光信号ならびに暗信号が
垂直ソースライン９１０を介し、かつＱＴＳ９１３，Ｑ
ＴＤ９１４を介してそれぞれＣＴＳ９１７およびＣＴＤ
９１８に蓄積される。ＣＴＳ９１７，ＣＴＤ９１８に蓄
積された各信号は水平走査回路９２３の制御により導通
状態にされるＱＴＳ９１９，ＱＴＤ９２０を介してそれ
ぞれ光信号読み出しライン９２４、暗信号読み出しライ
ン９２５に容量分割されて出力される。

【００７４】容量分割された各信号は出力アンプ９２
８，９２９を通して光信号出力ＶＯＳおよび暗信号出力
ＶＯＤとして素子外部に出力される。光出力信号ＶＯＳ
および暗信号出力ＶＯＤは図示しない減算回路などによ
り差分処理が行なわれ固定パターン雑音が抑圧された画
像信号が得られる。光信号読み出しライン９２４、暗信
号読み出しライン９２５の電位は１画素分の信号を出力
するたびごとに水平リセット用ＭＯＳＦＥＴ９２６，９
２７によってリセットされる。

【００７５】

【発明の効果】以上のように、本発明によれば、光電変
換素子からの信号電荷を蓄積する複数の蓄積容量を備え
た固体撮像装置において、蓄積容量のばらつきをほぼ完
全に除去することができる。したがって、蓄積容量のば
らつきが原因で生じていた縦縞ＦＰＮなどの固定パター
ン雑音をほぼ完全に抑圧し、高品質の撮像画像を得るこ
とができる。すなわち、本発明は増幅型の光電変換素子
を使用した固体撮像装置などにおいて、蓄積容量に蓄積
された信号電荷に対応する信号を差分処理することによ
り固定パターン雑音を抑圧する場合に優れた効果を得る
ことができる。

【図面の簡単な説明】

【図１】本発明の第１および第３の実施形態に係わる固
体撮像装置の製造方法において使用する第１レチクルの
構成を示す概略的平面図である。

【図２】本発明の第１の実施形態に係わる固体撮像装置
の製造方法において図１のレチクルと共に使用する第２
レチクルの構成を示す概略的平面図である。

【図３】図２に示した第２レチクルの回路パターン部分
の詳細を示す拡大平面図である。

【図４】本発明の第２の実施形態に係わる固体撮像装置
の製造方法において使用される第２レチクルの構成を示
す概略的平面図である。

【図５】図４に示した第２レチクルの回路パターンを示
す拡大平面図である。

【図６】ウェハ上に形成された蓄積容量部分の構成を示
す概略的平面図である。

【図７】本発明に係わる方法で製造することができる固
体撮像装置の回路構成を示す概略的電気回路図である。

【図８】一般的な固体撮像装置の回路構成を示す電気回
路図である。

【図９】従来技術に係わる固体撮像装置の製造方法にお
いて使用されるレチクルの回路パターンを示す概略的平
面図である。

【図１０】図９に示したレチクルの蓄積容量部の回路パ
ターンを示す概略的平面図である。

【符号の説明】

１１ 画素部 １２ａ，１２ｂ 垂直駆動部 １３ 垂直リセット部 １４ 転送部 １５ 水平駆動部 １６，２２，４２ 遮光帯 ２１，４１ 蓄積容量部 ３１，３２，３３，…，５１ 蓄積容量回路パターン ８０ アクティブ領域 ８１ａ，８１ｂ，８１ｃ，…，８２ａ，８２ｂ，８２
ｃ，… 蓄積容量電極 ８３ａ，８３ｂ，８３ｃ，…，８４ａ，８４ｂ，８４
ｃ，… スルーホール ８５ａ，８５ｂ，８５ｃ，…，８６ａ，８６ｂ，８６
ｃ，… 金属配線

Claims (7)

【特許請求の範囲】
1. 【請求項１】 それぞれ光電変換素子からの信号電荷を
   蓄積する複数の蓄積容量を備えた固体撮像装置の製造方
   法であって、 前記蓄積容量の電極の形成と、前記蓄積容量の電極と同
   一層で構成される前記蓄積容量の電極以外の導電層の形
   成とを別工程に分離して行なうことを特徴とする固体撮
   像装置の製造方法。
2. 【請求項２】 前記蓄積容量の電極と前記蓄積容量の電
   極と同一層で構成される前記蓄積容量の電極以外の導電
   層とは別のマスクを使用して形成することを特徴とする
   請求項１に記載の固体撮像装置の製造方法。
3. 【請求項３】 光電変換素子の暗信号電荷および光信号
   電荷をそれぞれ蓄積する第１および第２のグループの蓄
   積容量を備え、これら第１および第２のグループの蓄積
   容量に蓄積された電荷に対応する信号の差分処理を行な
   う固体撮像装置の製造方法であって、 前記第１のグループの蓄積容量と第２のグループの蓄積
   容量とを別工程でかつ同一マスクを使用して形成するこ
   とを特徴とする固体撮像装置の製造方法。
4. 【請求項４】 さらに前記第１のグループの蓄積容量お
   よび第２のグループの蓄積容量の電極の形成は該電極と
   同一層で構成される該電極以外の導電層の形成とは別工
   程で行なうことを特徴とする請求項３に記載の固体撮像
   装置の製造方法。
5. 【請求項５】 光電変換素子の暗信号電荷および光信号
   電荷をそれぞれ蓄積する第１および第２のグループの蓄
   積容量を備え、これら第１および第２のグループの蓄積
   容量に蓄積された電荷に対応する信号の差分処理を行な
   う固体撮像装置の製造方法であって、 前記第１及び第２のグループの蓄積容量のそれぞれの蓄
   積容量の形成を別工程に分離しかつ同一マスクを使用し
   て行なうことを特徴とする固体撮像装置の製造方法。
6. 【請求項６】 行および列からなるマトリクス状に配置
   された複数の光電変換素子と、それぞれ各列の光電変換
   素子の出力が接続された複数の垂直信号出力線と、それ
   ぞれ各垂直信号出力線に転送スイッチ素子を介して接続
   され暗信号電荷および光信号電荷を蓄積するための各列
   ごとに設けられた第１および第２の蓄積容量と、各列の
   前記第１および第２の蓄積容量を順次選択して暗信号出
   力線および光信号出力線に接続する水平選択駆動回路と
   を備えた固体撮像装置の製造方法であって、 前記第１の蓄積容量と、前記第２の蓄積容量と、前記第
   １および第２の蓄積容量の電極と同一層で構成される前
   記第１および第２の蓄積容量以外の導電層とを別工程で
   形成するとともに、前記第１の蓄積容量および第２の蓄
   積容量は同一マスクを使用して形成することを特徴とす
   る固体撮像装置の製造方法。
7. 【請求項７】 行および列からなるマトリクス状に配置
   された複数の光電変換素子と、それぞれ各列の光電変換
   素子の出力が接続された複数の垂直信号出力線と、それ
   ぞれ各垂直信号出力線に転送スイッチ素子を介して接続
   され暗信号電荷および光信号電荷を蓄積するための各列
   ごとに設けられた第１および第２の蓄積容量と、各列の
   前記第１および第２の蓄積容量を順次選択して暗信号出
   力線および光信号出力線に接続する水平選択駆動回路と
   を備えた固体撮像装置の製造方法であって、 前記第１の蓄積容量の各々と、前記第２の蓄積容量の各
   々と、前記第１および第２の蓄積容量の電極と同一層で
   構成される前記第１および第２の蓄積容量以外の導電層
   とを別工程で形成するとともに、前記第１の蓄積容量お
   よび第２の蓄積容量は同一マスクを使用して形成するこ
   とを特徴とする固体撮像装置の製造方法。