JPH1041790A - 電圧制御発振回路 - Google Patents
電圧制御発振回路Info
- Publication number
- JPH1041790A JPH1041790A JP9090350A JP9035097A JPH1041790A JP H1041790 A JPH1041790 A JP H1041790A JP 9090350 A JP9090350 A JP 9090350A JP 9035097 A JP9035097 A JP 9035097A JP H1041790 A JPH1041790 A JP H1041790A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- control voltage
- voltage
- gate
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 41
- 230000005540 biological transmission Effects 0.000 claims description 9
- 230000007423 decrease Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 239000013643 reference control Substances 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 電圧制御発振回路の発振周波数帯域を容易に
変更できるようにする。 【解決手段】 奇数段接続されるインバータ１の接地側
及び電源側にＮチャンネル型及びＰチャンネル型ＭＯＳ
トランジスタ２、３がそれぞれ接続される。抵抗素子２
１及びＭＯＳトランジスタ２２、２３により分圧される
電源電圧を第１の制御電圧ＶC1として発振回路１０のＭ
ＯＳトランジスタ２に供給する。第１の制御電圧ＶC1を
インバータ構成のＭＯＳトランジスタ２４、２６を介し
て取り出し、この出力側にゲートがドレインに接続され
たＭＯＳトランジスタ２５を介して電力を供給する。こ
の供給点から第２の制御電圧ＶC2を取り出して発振回路
１０のＭＯＳトランジスタ３に供給する。抵抗素子２１
の抵抗値を変更することにより、発振回路１０の発振周
波数帯域を変更できるようにする。
変更できるようにする。 【解決手段】 奇数段接続されるインバータ１の接地側
及び電源側にＮチャンネル型及びＰチャンネル型ＭＯＳ
トランジスタ２、３がそれぞれ接続される。抵抗素子２
１及びＭＯＳトランジスタ２２、２３により分圧される
電源電圧を第１の制御電圧ＶC1として発振回路１０のＭ
ＯＳトランジスタ２に供給する。第１の制御電圧ＶC1を
インバータ構成のＭＯＳトランジスタ２４、２６を介し
て取り出し、この出力側にゲートがドレインに接続され
たＭＯＳトランジスタ２５を介して電力を供給する。こ
の供給点から第２の制御電圧ＶC2を取り出して発振回路
１０のＭＯＳトランジスタ３に供給する。抵抗素子２１
の抵抗値を変更することにより、発振回路１０の発振周
波数帯域を変更できるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、位相ロックループ
等に用いられる電圧制御発振回路に関する。
等に用いられる電圧制御発振回路に関する。
【０００２】
【従来の技術】一定周期の基準クロックに対して正確な
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振周波数が変化する電圧制御発振回路と、
この発振回路の発振するクロックを基準クロックと位相
比較する位相比較回路と、位相比較出力を制御電圧とし
て電圧制御発振回路に与えるフィルタとで閉ループが構
成される。このような位相ロックループに用いられるリ
ングオシレータ型の電圧制御発振回路を図２に示す。
周波数追尾を行う位相ロックループにおいては、制御電
圧に応じて発振周波数が変化する電圧制御発振回路と、
この発振回路の発振するクロックを基準クロックと位相
比較する位相比較回路と、位相比較出力を制御電圧とし
て電圧制御発振回路に与えるフィルタとで閉ループが構
成される。このような位相ロックループに用いられるリ
ングオシレータ型の電圧制御発振回路を図２に示す。
【０００３】入力に対して反転出力が得られる論理ゲー
トとして、例えばインバータ１が奇数段接続され、最終
段のインバータ１の出力が初段のインバータ１の入力に
帰還されてリングオシレータが構成される。そして、各
インバータ１の接地側には、Ｎチャンネル型のＭＯＳト
ランジスタ２がそれぞれ直列に接続され、各ＭＯＳトラ
ンジスタ２のゲートに発振周波数を決定する制御電圧Ｖ
Cが与えられる。従って、各インバータ１に接続された
ＭＯＳトランジスタ２のオン抵抗値が制御電圧ＶCに応
じて変化すると、各インバータ１の遅延量が変化し、こ
のインバータ１の遅延量に比例して自己発振の周期が変
化する。例えば、制御電圧ＶCを高くすると、各ＭＯＳ
トランジスタ２のオン抵抗値が低くなり、各インバータ
１に流れる電流が増大して遅延量が小さくなるため、自
己発振の周期が短くなり、発振周波数は高くなる。
トとして、例えばインバータ１が奇数段接続され、最終
段のインバータ１の出力が初段のインバータ１の入力に
帰還されてリングオシレータが構成される。そして、各
インバータ１の接地側には、Ｎチャンネル型のＭＯＳト
ランジスタ２がそれぞれ直列に接続され、各ＭＯＳトラ
ンジスタ２のゲートに発振周波数を決定する制御電圧Ｖ
Cが与えられる。従って、各インバータ１に接続された
ＭＯＳトランジスタ２のオン抵抗値が制御電圧ＶCに応
じて変化すると、各インバータ１の遅延量が変化し、こ
のインバータ１の遅延量に比例して自己発振の周期が変
化する。例えば、制御電圧ＶCを高くすると、各ＭＯＳ
トランジスタ２のオン抵抗値が低くなり、各インバータ
１に流れる電流が増大して遅延量が小さくなるため、自
己発振の周期が短くなり、発振周波数は高くなる。
【０００４】
【発明が解決しようとする課題】上述の電圧制御発振器
においては、各インバータ１の遅延量によって自己発信
周波数が決定される。そして、ＭＯＳトランジスタ２の
抵抗値を制御電圧ＶCに応じて変化させることにより、
各インバータ１の遅延量、即ち、発振回路の自己発信周
波数を変化させるように構成される。
においては、各インバータ１の遅延量によって自己発信
周波数が決定される。そして、ＭＯＳトランジスタ２の
抵抗値を制御電圧ＶCに応じて変化させることにより、
各インバータ１の遅延量、即ち、発振回路の自己発信周
波数を変化させるように構成される。
【０００５】しかしながら、オン状態とオフ状態との中
間で動作させているＭＯＳトランジスタ２では、制御電
圧ＶCによる抵抗値の制御範囲が制限されるため、発振
回路の自己発信周波数を広い範囲で変化させることが困
難である。特に、温度変化による発信周波数の変動を補
償する温度補償機能を付加するような場合、制御電圧を
温度補償回路から供給するようにするため、温度補償回
路の特性上、発振周波数を変化させることのできる範囲
は、さらに制限されることになる。
間で動作させているＭＯＳトランジスタ２では、制御電
圧ＶCによる抵抗値の制御範囲が制限されるため、発振
回路の自己発信周波数を広い範囲で変化させることが困
難である。特に、温度変化による発信周波数の変動を補
償する温度補償機能を付加するような場合、制御電圧を
温度補償回路から供給するようにするため、温度補償回
路の特性上、発振周波数を変化させることのできる範囲
は、さらに制限されることになる。
【０００６】そこで本発明は、温度変化による発振周波
数の変動を減少させつつ、自己発信周波数の帯域を容易
に変更できる電圧制御発振回路の提供を目的とする。
数の変動を減少させつつ、自己発信周波数の帯域を容易
に変更できる電圧制御発振回路の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明は、上述の課題を
解決するためになされたもので、その特徴とするところ
は、奇数段のＣＭＯＳインバータが直列に接続され、最
終段のインバータの出力が初段のインバータの入力に帰
還されると共に、上記インバータの電源側及び接地側に
ＭＯＳトランジスタがそれぞれ直列に接続される発信回
路と、上記各論理ゲートの電源側及び接地側に直列に接
続される上記ＭＯＳトランジスタの一方のゲートに第１
の制御電圧を与え、他方のゲートに第２の制御電圧を与
えて、発信周波数を制御すると同時に、温度変化による
発信周波数の変動を補償する制御回路と、を備え、上記
制御回路は、ゲートがドレインに接続される第一のＭＯ
Ｓトランジスタとゲートに発信周波数制御用の可変電圧
が印可される第２のＭＯＳトランジスタと抵抗値の変化
に応じて上記発信回路の発信周波数の帯域を変更する抵
抗とが電源接地間に直列に接続され、上記第１及び第２
のＭＯＳトランジスタの接続点から上記発信回路に対し
て第１の制御電圧を供給し、その接続点に電源接地間に
直列に接続されるＰチャンネル型及びＮチャンネル型を
有する第２及び第３のＭＯＳトランジスタのゲートがそ
れぞれ接続され、上記第２及び第３のＭＯＳトランジス
タの接続点に第４のＭＯＳトランジスタのゲート及びド
レインが接続されると共に、第４のＭＯＳトランジスタ
のドレイン側から上記第２の制御電圧を供給することに
ある。
解決するためになされたもので、その特徴とするところ
は、奇数段のＣＭＯＳインバータが直列に接続され、最
終段のインバータの出力が初段のインバータの入力に帰
還されると共に、上記インバータの電源側及び接地側に
ＭＯＳトランジスタがそれぞれ直列に接続される発信回
路と、上記各論理ゲートの電源側及び接地側に直列に接
続される上記ＭＯＳトランジスタの一方のゲートに第１
の制御電圧を与え、他方のゲートに第２の制御電圧を与
えて、発信周波数を制御すると同時に、温度変化による
発信周波数の変動を補償する制御回路と、を備え、上記
制御回路は、ゲートがドレインに接続される第一のＭＯ
Ｓトランジスタとゲートに発信周波数制御用の可変電圧
が印可される第２のＭＯＳトランジスタと抵抗値の変化
に応じて上記発信回路の発信周波数の帯域を変更する抵
抗とが電源接地間に直列に接続され、上記第１及び第２
のＭＯＳトランジスタの接続点から上記発信回路に対し
て第１の制御電圧を供給し、その接続点に電源接地間に
直列に接続されるＰチャンネル型及びＮチャンネル型を
有する第２及び第３のＭＯＳトランジスタのゲートがそ
れぞれ接続され、上記第２及び第３のＭＯＳトランジス
タの接続点に第４のＭＯＳトランジスタのゲート及びド
レインが接続されると共に、第４のＭＯＳトランジスタ
のドレイン側から上記第２の制御電圧を供給することに
ある。
【０００８】本発明によれば、奇数段接続される論理ゲ
ートの電源側あるいは接地側に接続されるＭＯＳトラン
ジスタを周辺温度の上昇に伴ないオンする方向に制御電
圧及び補償電圧が変化する。この制御電圧及び補償電圧
は、補償回路において電源電圧を分圧する抵抗の抵抗値
により決定されるため、この抵抗の抵抗値を変化させる
ことにより、発振回路の発振周波数帯域を変化させるこ
とができる。
ートの電源側あるいは接地側に接続されるＭＯＳトラン
ジスタを周辺温度の上昇に伴ないオンする方向に制御電
圧及び補償電圧が変化する。この制御電圧及び補償電圧
は、補償回路において電源電圧を分圧する抵抗の抵抗値
により決定されるため、この抵抗の抵抗値を変化させる
ことにより、発振回路の発振周波数帯域を変化させるこ
とができる。
【０００９】
【発明の実施の形態】図１は、本発明の電圧制御発振回
路の構成を示す回路図である。この図において、奇数段
接続されるインバータ１及びその接地側に接続されるＮ
チャンネル型ＭＯＳトランジスタ２は、図２と同一であ
る。本発明の電圧制御発振回路は、発振回路１０及び制
御回路２０より構成される。
路の構成を示す回路図である。この図において、奇数段
接続されるインバータ１及びその接地側に接続されるＮ
チャンネル型ＭＯＳトランジスタ２は、図２と同一であ
る。本発明の電圧制御発振回路は、発振回路１０及び制
御回路２０より構成される。
【００１０】発振回路１０を構成する奇数段のインバー
タ１の各電源側には、Ｐチャンネル型のＭＯＳトランジ
スタ３がそれぞれ直列に接続される。各インバータ１の
接地側に接続されるＭＯＳトランジスタ２のゲートに
は、補償回路２０から出力される第１の制御電圧ＶC1が
印加される。また、各インバータ１の電源側に接続され
るＭＯＳトランジスタ３のゲートには、補償回路２０か
ら出力される第２の制御電圧ＶC2が印加される。
タ１の各電源側には、Ｐチャンネル型のＭＯＳトランジ
スタ３がそれぞれ直列に接続される。各インバータ１の
接地側に接続されるＭＯＳトランジスタ２のゲートに
は、補償回路２０から出力される第１の制御電圧ＶC1が
印加される。また、各インバータ１の電源側に接続され
るＭＯＳトランジスタ３のゲートには、補償回路２０か
ら出力される第２の制御電圧ＶC2が印加される。
【００１１】補償回路２０は、抵抗素子２１、第１乃至
第３のＰチャンネル型ＭＯＳトランジスタ２２、２４、
２５、第１及び第２のＮチャンネル型ＭＯＳトランジス
タ２３、２６より構成される。抵抗素子２１、第１のＰ
チャンネル型ＭＯＳトランジスタ２２及び第１のＮチャ
ンネル型ＭＯＳトランジスタ２３が電源接地間に直列に
接続される。第１のＰチャンネル型ＭＯＳトランジスタ
２２のゲートには、発信周波数制御用の基準の制御電圧
ＶCが印加される。また、第１のＮチャンネル型ＭＯＳ
トランジスタ２３のゲートは、そのドレイン側に接続さ
れ、その接続点から電源電圧の分圧電圧が取り出され
る。この分圧電圧が、第１の制御電圧ＶC1として発振回
路１０に供給される。このとき、抵抗素子２１について
は、その抵抗値を変更することにより、制御電圧ＶCの
変化による分圧電圧の変化以上に、分圧電圧（第１の制
御電圧ＶC1）を変更できるように構成される。
第３のＰチャンネル型ＭＯＳトランジスタ２２、２４、
２５、第１及び第２のＮチャンネル型ＭＯＳトランジス
タ２３、２６より構成される。抵抗素子２１、第１のＰ
チャンネル型ＭＯＳトランジスタ２２及び第１のＮチャ
ンネル型ＭＯＳトランジスタ２３が電源接地間に直列に
接続される。第１のＰチャンネル型ＭＯＳトランジスタ
２２のゲートには、発信周波数制御用の基準の制御電圧
ＶCが印加される。また、第１のＮチャンネル型ＭＯＳ
トランジスタ２３のゲートは、そのドレイン側に接続さ
れ、その接続点から電源電圧の分圧電圧が取り出され
る。この分圧電圧が、第１の制御電圧ＶC1として発振回
路１０に供給される。このとき、抵抗素子２１について
は、その抵抗値を変更することにより、制御電圧ＶCの
変化による分圧電圧の変化以上に、分圧電圧（第１の制
御電圧ＶC1）を変更できるように構成される。
【００１２】第２のＰチャンネル型ＭＯＳトランジスタ
２４及び第２のＮチャンネル型ＭＯＳトランジスタ２６
が電源接地間に直列に接続され、それぞれのゲートが共
通に接続されてインバータを構成する。これら第２のＰ
チャンネル型ＭＯＳトランジスタ２４及び第２のＮチャ
ンネル型ＭＯＳトランジスタ２６のゲートには、第１の
Ｎチャンネル型ＭＯＳトランジスタ２３のドレイン側か
ら取り出される分圧電圧が印加さる。さらに、第３のＰ
チャンネル型ＭＯＳトランジスタ２５は、ゲートがドレ
インに接続され、第２のＰチャンネル型ＭＯＳトランジ
スタ２４と第２のＮチャンネル型ＭＯＳトランジスタ２
６との接続点と電源との間に接続される。そして、第２
のＰチャンネル型ＭＯＳトランジスタ２４と第２のＮチ
ャンネル型ＭＯＳトランジスタ２６との接続点から取り
出される電圧が、第２の制御電圧ＶC2として発振回路１
０に供給される。
２４及び第２のＮチャンネル型ＭＯＳトランジスタ２６
が電源接地間に直列に接続され、それぞれのゲートが共
通に接続されてインバータを構成する。これら第２のＰ
チャンネル型ＭＯＳトランジスタ２４及び第２のＮチャ
ンネル型ＭＯＳトランジスタ２６のゲートには、第１の
Ｎチャンネル型ＭＯＳトランジスタ２３のドレイン側か
ら取り出される分圧電圧が印加さる。さらに、第３のＰ
チャンネル型ＭＯＳトランジスタ２５は、ゲートがドレ
インに接続され、第２のＰチャンネル型ＭＯＳトランジ
スタ２４と第２のＮチャンネル型ＭＯＳトランジスタ２
６との接続点と電源との間に接続される。そして、第２
のＰチャンネル型ＭＯＳトランジスタ２４と第２のＮチ
ャンネル型ＭＯＳトランジスタ２６との接続点から取り
出される電圧が、第２の制御電圧ＶC2として発振回路１
０に供給される。
【００１３】制御回路２０から出力される第１及び第２
の制御電圧ＶC1、ＶC2は、制御電圧ＶCに従って変動す
ると共に、抵抗素子２１の抵抗値の変更によって広い幅
で変化する。さらに、第１及び第２の制御電圧ＶC1、Ｖ
C2は、温度変化によっても小さい幅で変動する。即ち、
抵抗素子２１の抵抗値を変更することにより、制御電圧
ＶCに応じてＭＯＳトランジスタ２２のオン抵抗値が変
化すること以上に第１の制御電圧ＶC1が変化するように
なる。そして、この第１の制御電圧ＶC1を受けて出力さ
れる第２の制御電圧ＶC2についても、第１の制御電圧Ｖ
C1と同様に、制御電圧ＶCに応じてＭＯＳトランジスタ
２２のオン抵抗値が変化すること以上に変化するように
なる。第１及び第２の制御電圧ＶC1、ＶC2の変化の方向
は、互いに逆の方向となることから、発振回路１０の自
己発振周波数の帯域を変更することができる。
の制御電圧ＶC1、ＶC2は、制御電圧ＶCに従って変動す
ると共に、抵抗素子２１の抵抗値の変更によって広い幅
で変化する。さらに、第１及び第２の制御電圧ＶC1、Ｖ
C2は、温度変化によっても小さい幅で変動する。即ち、
抵抗素子２１の抵抗値を変更することにより、制御電圧
ＶCに応じてＭＯＳトランジスタ２２のオン抵抗値が変
化すること以上に第１の制御電圧ＶC1が変化するように
なる。そして、この第１の制御電圧ＶC1を受けて出力さ
れる第２の制御電圧ＶC2についても、第１の制御電圧Ｖ
C1と同様に、制御電圧ＶCに応じてＭＯＳトランジスタ
２２のオン抵抗値が変化すること以上に変化するように
なる。第１及び第２の制御電圧ＶC1、ＶC2の変化の方向
は、互いに逆の方向となることから、発振回路１０の自
己発振周波数の帯域を変更することができる。
【００１４】尚、第１及び第２の制御電圧ＶC1、ＶC2に
ついては、温度変化による発信周波数の変動を補償する
補償機能も有している。即ち、温度変化によってＭＯＳ
トランジスタ２３の相互コンダクタンスが変化するた
め、ＭＯＳトランジスタ２３のドレイン側の電位は、制
御電圧ＶCの変化に従うと共に温度変化による補償分が
加えられることになる。例えば、温度が上昇した場合、
ＭＯＳトランジスタ２３の相互コンダクタンスが低下し
てＭＯＳトランジスタ２３のドレイン側の電位、即ち制
御電圧ＶC1が高くなると共に、ＭＯＳトランジスタ２４
のオン抵抗値が高くなり、ＭＯＳトランジスタ２６のオ
ン抵抗値が低くなって制御電圧ＶC2が低くなるため、各
ＭＯＳトランジスタ２、３のオン抵抗値が小さくなって
各インバータ１に流れる電流が増大する。従って、温度
の上昇によって各インバータ１のＭＯＳトランジスタの
相互コンダクタンスが低下しても、インバータ１に流れ
る電流が増大することでインバータ１自体の遅延量は一
定に維持される。
ついては、温度変化による発信周波数の変動を補償する
補償機能も有している。即ち、温度変化によってＭＯＳ
トランジスタ２３の相互コンダクタンスが変化するた
め、ＭＯＳトランジスタ２３のドレイン側の電位は、制
御電圧ＶCの変化に従うと共に温度変化による補償分が
加えられることになる。例えば、温度が上昇した場合、
ＭＯＳトランジスタ２３の相互コンダクタンスが低下し
てＭＯＳトランジスタ２３のドレイン側の電位、即ち制
御電圧ＶC1が高くなると共に、ＭＯＳトランジスタ２４
のオン抵抗値が高くなり、ＭＯＳトランジスタ２６のオ
ン抵抗値が低くなって制御電圧ＶC2が低くなるため、各
ＭＯＳトランジスタ２、３のオン抵抗値が小さくなって
各インバータ１に流れる電流が増大する。従って、温度
の上昇によって各インバータ１のＭＯＳトランジスタの
相互コンダクタンスが低下しても、インバータ１に流れ
る電流が増大することでインバータ１自体の遅延量は一
定に維持される。
【００１５】以上の構成によれば、発振回路１０の自己
発信周波数の帯域を制御回路２０の抵抗素子の抵抗値を
変更することで容易に変更できるようになる。さらに
は、インバータ１を構成するＭＯＳトランジスタの相互
コンダクタンスが温度の上昇によって低下しても、各イ
ンバータ１に電流が流れ易くなることから、インバータ
１の遅延量の増大が防止され、発振周波数が一定に維持
される。
発信周波数の帯域を制御回路２０の抵抗素子の抵抗値を
変更することで容易に変更できるようになる。さらに
は、インバータ１を構成するＭＯＳトランジスタの相互
コンダクタンスが温度の上昇によって低下しても、各イ
ンバータ１に電流が流れ易くなることから、インバータ
１の遅延量の増大が防止され、発振周波数が一定に維持
される。
【００１６】尚、本実施例においては、インバータ１の
電源側に接続されるＭＯＳトランジスタ３の第２の制御
電圧ＶC1を与える場合を例示したが、このＭＯＳトラン
ジスタ３のゲートに電源電圧が分圧された第１の制御電
圧Ｖ1Cを与え、接地側に接続されるＭＯＳトランジスタ
２のゲートに第２の制御電圧ＶC2を与えるように構成す
ることも可能である。その場合には、各トランジスタの
極性を反転させ、電源側と接地側とを変転させるように
して回路を構成すればよい。
電源側に接続されるＭＯＳトランジスタ３の第２の制御
電圧ＶC1を与える場合を例示したが、このＭＯＳトラン
ジスタ３のゲートに電源電圧が分圧された第１の制御電
圧Ｖ1Cを与え、接地側に接続されるＭＯＳトランジスタ
２のゲートに第２の制御電圧ＶC2を与えるように構成す
ることも可能である。その場合には、各トランジスタの
極性を反転させ、電源側と接地側とを変転させるように
して回路を構成すればよい。
【００１７】
【発明の効果】本発明によれば、自己発振周波数の帯域
を容易に変更することができ、回路の利用範囲を拡大す
ることができる。また、温度変化により発振周波数が変
動するのを補償することができ、温度変化に対して安定
した発振を得ることができる。従って、電圧制御発振回
路を用いる位相ロックループにおいては、発振周波数の
変動の減少により回路動作が安定化され、信頼性が向上
される。
を容易に変更することができ、回路の利用範囲を拡大す
ることができる。また、温度変化により発振周波数が変
動するのを補償することができ、温度変化に対して安定
した発振を得ることができる。従って、電圧制御発振回
路を用いる位相ロックループにおいては、発振周波数の
変動の減少により回路動作が安定化され、信頼性が向上
される。
【図面の簡単な説明】
【図１】本発明の電圧制御発振回路の構成を示す回路図
である。
である。
【図２】従来の電圧制御発振回路の構成を示す回路図で
ある。
ある。
１ インバータ ２ Ｎチャンネル型ＭＯＳトランジスタ ３ Ｐチャンネル型ＭＯＳトランジスタ １０ 発振回路 ２０ 制御回路 ＶC1 第１の制御電圧 ＶC2 第２の制御電圧
Claims (1)
- 【請求項１】 奇数段のＣＭＯＳインバータが直列に接
続され、最終段のインバータの出力が初段のインバータ
の入力に帰還されると共に、上記インバータの電源側及
び接地側にＭＯＳトランジスタがそれぞれ直列に接続さ
れる発信回路と、上記各論理ゲートの電源側及び接地側
に直列に接続される上記ＭＯＳトランジスタの一方のゲ
ートに第１の制御電圧を与え、他方のゲートに第２の制
御電圧を与えて、発信周波数を制御すると同時に、温度
変化による発信周波数の変動を補償する制御回路と、を
備え、上記制御回路は、ゲートがドレインに接続される
第一のＭＯＳトランジスタとゲートに発信周波数制御用
の可変電圧が印可される第２のＭＯＳトランジスタと抵
抗値の変化に応じて上記発信回路の発信周波数の帯域を
変更する抵抗とが電源接地間に直列に接続され、上記第
１及び第２のＭＯＳトランジスタの接続点から上記発信
回路に対して第１の制御電圧を供給し、その接続点に電
源接地間に直列に接続されるＰチャンネル型及びＮチャ
ンネル型を有する第２及び第３のＭＯＳトランジスタの
ゲートがそれぞれ接続され、上記第２及び第３のＭＯＳ
トランジスタの接続点に第４のＭＯＳトランジスタのゲ
ート及びドレインが接続されると共に、第４のＭＯＳト
ランジスタのドレイン側から上記第２の制御電圧を供給
することを特徴とする電圧制御発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090350A JPH1041790A (ja) | 1997-03-24 | 1997-03-24 | 電圧制御発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9090350A JPH1041790A (ja) | 1997-03-24 | 1997-03-24 | 電圧制御発振回路 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3060401A Division JP2840472B2 (ja) | 1991-03-25 | 1991-03-25 | 電圧制御発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041790A true JPH1041790A (ja) | 1998-02-13 |
Family
ID=13996096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9090350A Pending JPH1041790A (ja) | 1997-03-24 | 1997-03-24 | 電圧制御発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041790A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270945A (ja) * | 2005-02-28 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びそれを用いた電子機器 |
| TWI400886B (zh) * | 2005-02-28 | 2013-07-01 | Semiconductor Energy Lab | 半導體裝置和使用該半導體裝置的電子設備 |
-
1997
- 1997-03-24 JP JP9090350A patent/JPH1041790A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006270945A (ja) * | 2005-02-28 | 2006-10-05 | Semiconductor Energy Lab Co Ltd | 半導体装置及びそれを用いた電子機器 |
| TWI400886B (zh) * | 2005-02-28 | 2013-07-01 | Semiconductor Energy Lab | 半導體裝置和使用該半導體裝置的電子設備 |
| US8946710B2 (en) | 2005-02-28 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic apparatus using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5767748A (en) | Voltage controlled oscillator and voltage controlled delay circuit | |
| US5300898A (en) | High speed current/voltage controlled ring oscillator circuit | |
| KR100822786B1 (ko) | 지연 회로, 전압 제어 지연 회로, 전압 제어 발진회로, 지연 조정 회로, ｄｌｌ 회로 및 ｐｌｌ 회로 | |
| US6229403B1 (en) | Voltage-controlled oscillator | |
| JP2002353781A (ja) | 内部クロック発生回路 | |
| US20080129393A1 (en) | Voltage Controlled Oscillator | |
| US6075419A (en) | High speed wide tuning range multi-phase output ring oscillator | |
| US5905412A (en) | Process compensation method for CMOS current controlled ring oscillators | |
| US5081428A (en) | Voltage controlled oscillator having 50% duty cycle clock | |
| US6677825B2 (en) | Ring oscillator circuit and a delay circuit | |
| US6184754B1 (en) | Voltage-controlled oscillator circuit and voltage-controlled oscillating method | |
| US5714912A (en) | VCO supply voltage regulator | |
| US5682123A (en) | Voltage controlled ring oscillator having level translator in output | |
| US5880579A (en) | VCO supply voltage regulator for PLL | |
| US7679467B2 (en) | Voltage controlled oscillator | |
| US5821823A (en) | Voltage-controlled oscillator | |
| US7642867B2 (en) | Simple technique for reduction of gain in a voltage controlled oscillator | |
| JP2000188527A (ja) | 電圧制御発振器 | |
| JPH1041790A (ja) | 電圧制御発振回路 | |
| JP3087683B2 (ja) | 電圧制御発振回路 | |
| JP3512137B2 (ja) | 電圧制御発振器及びｐｌｌ回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JP2840472B2 (ja) | 電圧制御発振回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| KR100520269B1 (ko) | 전압-전류변환기 및 그를 이용한 셀프-오실레이터 |