JPH1041998A - プロトコル処理装置 - Google Patents
プロトコル処理装置Info
- Publication number
- JPH1041998A JPH1041998A JP19761196A JP19761196A JPH1041998A JP H1041998 A JPH1041998 A JP H1041998A JP 19761196 A JP19761196 A JP 19761196A JP 19761196 A JP19761196 A JP 19761196A JP H1041998 A JPH1041998 A JP H1041998A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- reception
- arithmetic processing
- circuit
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
(57)【要約】
【課題】本発明の課題は、回線の能力をフルに引き出す
とともに演算処理装置の処理能力を有効に活用させ、高
速でかつ多重度の高いプロトコル処理装置を提供するこ
とにある。 【解決手段】本発明は、データを送受信する通信システ
ムにおいて、１つ以上のプロトコル処理用の演算処理装
置１１と１つ以上の送信回路１２とをバス１３によって
結合した送信システム１０と、１つ以上のプロトコル処
理用の演算処理装置２１と１つ以上の受信回路２２とを
バス２３によって結合した受信システム２０と、前記送
信システム１０と前記受信システム２０とを結合するシ
ステムバス３０と、前記システムバス３０上に結合され
たバッファメモリ４０とからなることを特徴とする。
とともに演算処理装置の処理能力を有効に活用させ、高
速でかつ多重度の高いプロトコル処理装置を提供するこ
とにある。 【解決手段】本発明は、データを送受信する通信システ
ムにおいて、１つ以上のプロトコル処理用の演算処理装
置１１と１つ以上の送信回路１２とをバス１３によって
結合した送信システム１０と、１つ以上のプロトコル処
理用の演算処理装置２１と１つ以上の受信回路２２とを
バス２３によって結合した受信システム２０と、前記送
信システム１０と前記受信システム２０とを結合するシ
ステムバス３０と、前記システムバス３０上に結合され
たバッファメモリ４０とからなることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、高速でかつ多重度
の高い通信処理が要求されるビデオ オン デマンドシ
ステムやネットワークを用いた医療画像データベースシ
ステムなどに適用されるプロトコル処理装置に関する。
の高い通信処理が要求されるビデオ オン デマンドシ
ステムやネットワークを用いた医療画像データベースシ
ステムなどに適用されるプロトコル処理装置に関する。
【０００２】
【従来の技術】従来の通信制御装置の構成図を図４に示
す。この図４では、１つの演算処理装置１に送信回路２
と受信回路３をシステムバス４を介して接続し、通信ス
テータスのアンマッチが生じないように、１通信セッシ
ョン単位にプロセスを起こし、１つの演算処理装置１を
タイムシェアリングで用いることによってプロトコル処
理を行っている。また図５のように、複数の演算処理装
置１０１，１０２，１０３を使う場合でも、演算処理装
置１０１，１０２，１０３と送信回路２と受信回路３を
１本のシステムバス４で接続する構成をとっている。そ
して、１通信セッションに対して、プロセスを割り当て
ることによってプロトコル処理を行っている。しかも、
それらのプロセスは通信ステータスのアンマッチが生じ
ないように、同一の演算処理装置に割り当てられる必要
がある。
す。この図４では、１つの演算処理装置１に送信回路２
と受信回路３をシステムバス４を介して接続し、通信ス
テータスのアンマッチが生じないように、１通信セッシ
ョン単位にプロセスを起こし、１つの演算処理装置１を
タイムシェアリングで用いることによってプロトコル処
理を行っている。また図５のように、複数の演算処理装
置１０１，１０２，１０３を使う場合でも、演算処理装
置１０１，１０２，１０３と送信回路２と受信回路３を
１本のシステムバス４で接続する構成をとっている。そ
して、１通信セッションに対して、プロセスを割り当て
ることによってプロトコル処理を行っている。しかも、
それらのプロセスは通信ステータスのアンマッチが生じ
ないように、同一の演算処理装置に割り当てられる必要
がある。
【０００３】
【発明が解決しようとする課題】上記の技術を使った場
合、本来は、全二重回線であるにも関わらず、受信回路
と送信回路が同一バス上にあるため送信回路へデータを
転送している間は、受信回路からデータを取り出すこと
が出来ない。また、１通信セッションに対して、プロセ
スを割り当てているためプロセスの切り替え時間による
ロス（演算処理装置のレジスタ情報のストアとロード）
が起こり、セッション数を増加させる、つまり、通信の
多重度を増加させると頻繁にプロセスの切り替えが起こ
り性能がダウンしてしまう欠点があった。
合、本来は、全二重回線であるにも関わらず、受信回路
と送信回路が同一バス上にあるため送信回路へデータを
転送している間は、受信回路からデータを取り出すこと
が出来ない。また、１通信セッションに対して、プロセ
スを割り当てているためプロセスの切り替え時間による
ロス（演算処理装置のレジスタ情報のストアとロード）
が起こり、セッション数を増加させる、つまり、通信の
多重度を増加させると頻繁にプロセスの切り替えが起こ
り性能がダウンしてしまう欠点があった。
【０００４】本発明は上記の事情に鑑みてなされたもの
で、回線の能力をフルに引き出すとともに演算処理装置
の処理能力を有効に活用させ、高速でかつ多重度の高い
プロトコル処理装置を提供することを目的とする。
で、回線の能力をフルに引き出すとともに演算処理装置
の処理能力を有効に活用させ、高速でかつ多重度の高い
プロトコル処理装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するため
に本発明のプロトコル処理装置は、送信回路と受信回路
を異なる演算処理装置に接続して分離し、送信用の演算
処理装置から送信回路にデータを送り込み、受信用の演
算装置によって受信回路からデータを取り込むことによ
り、送信しているときでも受信回路からデータを取り込
むことを可能とするものである。そのときに、通信がど
のような状態にあるのかを見失わないように、どの演算
処理装置でもアクセスできるようにバッファメモリを配
置し、その通信のステータス情報を書き込んでおくもの
である。本発明を用いれば、通信回線の能力をフルに引
き出せるとともに、同時接続セッション数が増えても性
能を落とさず通信することが出来る。
に本発明のプロトコル処理装置は、送信回路と受信回路
を異なる演算処理装置に接続して分離し、送信用の演算
処理装置から送信回路にデータを送り込み、受信用の演
算装置によって受信回路からデータを取り込むことによ
り、送信しているときでも受信回路からデータを取り込
むことを可能とするものである。そのときに、通信がど
のような状態にあるのかを見失わないように、どの演算
処理装置でもアクセスできるようにバッファメモリを配
置し、その通信のステータス情報を書き込んでおくもの
である。本発明を用いれば、通信回線の能力をフルに引
き出せるとともに、同時接続セッション数が増えても性
能を落とさず通信することが出来る。
【０００６】
【発明の実施の形態】以下図面を参照して本発明の実施
の形態例を詳細に説明する。本発明の構成例を図１に示
す。この構成例では、送信および受信用の演算処理装置
はそれぞれ１つずつ、送信回路および受信回路もそれぞ
れ１つずつの構成となっている。これらの装置は、接続
されている回線の能力やプロトコルの処理量や演算処理
装置の能力に応じて送信システムバス上あるいは受信シ
ステムバス上に、増設されることになる。この図におい
て、１０は送信システム、２０は受信システム、３０は
システムバス、３１はシステムバス用スイッチ、４０は
バッファメモリ、５０は通信システム本体である。送信
システム１０は、送信処理用の演算処理装置１１、送信
回路１２、送信システムバス１３、送信データ蓄積用バ
ッファ１４、通信システム本体５０との接続用のインタ
ーフェース１５で構成されている。受信システム２０
は、受信処理用の演算処理装置２１、受信回路２２、受
信システムバス２３、受信データ蓄積用バッファ２４、
通信システム本体５０との接続用のインターフェース２
５で構成されている。
の形態例を詳細に説明する。本発明の構成例を図１に示
す。この構成例では、送信および受信用の演算処理装置
はそれぞれ１つずつ、送信回路および受信回路もそれぞ
れ１つずつの構成となっている。これらの装置は、接続
されている回線の能力やプロトコルの処理量や演算処理
装置の能力に応じて送信システムバス上あるいは受信シ
ステムバス上に、増設されることになる。この図におい
て、１０は送信システム、２０は受信システム、３０は
システムバス、３１はシステムバス用スイッチ、４０は
バッファメモリ、５０は通信システム本体である。送信
システム１０は、送信処理用の演算処理装置１１、送信
回路１２、送信システムバス１３、送信データ蓄積用バ
ッファ１４、通信システム本体５０との接続用のインタ
ーフェース１５で構成されている。受信システム２０
は、受信処理用の演算処理装置２１、受信回路２２、受
信システムバス２３、受信データ蓄積用バッファ２４、
通信システム本体５０との接続用のインターフェース２
５で構成されている。
【０００７】本実施形態例における処理の流れを説明す
る。送信処理時のデータの流れを図２に示す。この図２
のように、送信処理用の演算処理装置１１に通信システ
ム本体５０から割り込みが上がると（Ｓ１１）、送信を
行うデータを本体からインターフェース１５を通して受
信して、送信データ蓄積用のバッファ１４にいったん蓄
積する（Ｓ１２）。次に、送信処理用の演算処理装置１
１でヘッダを作成し、この送信データに対する応答を受
ける場合は、システムバス３０を介して、シーケンス番
号や送信先のアドレスなど送信データに関する情報をバ
ッファメモリ４０に書き込む（Ｓ１３）。その後、送信
システムバス１３を介して、送信回路１２へデータを送
り（Ｓ１４）、指定されたアドレスに送り出す（Ｓ１
５）。そして、通信システム本体５０からの次の割り込
みを受信する。
る。送信処理時のデータの流れを図２に示す。この図２
のように、送信処理用の演算処理装置１１に通信システ
ム本体５０から割り込みが上がると（Ｓ１１）、送信を
行うデータを本体からインターフェース１５を通して受
信して、送信データ蓄積用のバッファ１４にいったん蓄
積する（Ｓ１２）。次に、送信処理用の演算処理装置１
１でヘッダを作成し、この送信データに対する応答を受
ける場合は、システムバス３０を介して、シーケンス番
号や送信先のアドレスなど送信データに関する情報をバ
ッファメモリ４０に書き込む（Ｓ１３）。その後、送信
システムバス１３を介して、送信回路１２へデータを送
り（Ｓ１４）、指定されたアドレスに送り出す（Ｓ１
５）。そして、通信システム本体５０からの次の割り込
みを受信する。
【０００８】受信時のデータの流れを図３に示す。受信
回路２２でデータを受信する（Ｓ２１）と、演算処理装
置２１は、受信回路２２から上がってくる割り込みを受
信し（Ｓ２２）、受信データをバッファ２４にいったん
転送する（Ｓ２３）。ヘッダを検査し、受信データが
“送信したデータに対する応答”であれば、バッファメ
モリ４０中の該当するデータを消し込み（Ｓ２４）、通
信システム本体５０に送信が終了したことを通知する
（Ｓ２５）。受信データが“応答”でない場合は、通信
システム本体５０に割り込みを上げて（Ｓ２６）、ヘッ
ダ以外の部分を、インターフェース２５を介して渡す
（Ｓ２７）。もし、受信データが送信元への応答を必要
とするデータなら、システムバス３０を介して、送信用
の演算処理装置１１に、応答を送信するように割り込み
を上げる（Ｓ２８）。割り込みを受信した演算処理装置
１１では、前述の送信処理と全く同じ方法で“応答”の
送信を行う。
回路２２でデータを受信する（Ｓ２１）と、演算処理装
置２１は、受信回路２２から上がってくる割り込みを受
信し（Ｓ２２）、受信データをバッファ２４にいったん
転送する（Ｓ２３）。ヘッダを検査し、受信データが
“送信したデータに対する応答”であれば、バッファメ
モリ４０中の該当するデータを消し込み（Ｓ２４）、通
信システム本体５０に送信が終了したことを通知する
（Ｓ２５）。受信データが“応答”でない場合は、通信
システム本体５０に割り込みを上げて（Ｓ２６）、ヘッ
ダ以外の部分を、インターフェース２５を介して渡す
（Ｓ２７）。もし、受信データが送信元への応答を必要
とするデータなら、システムバス３０を介して、送信用
の演算処理装置１１に、応答を送信するように割り込み
を上げる（Ｓ２８）。割り込みを受信した演算処理装置
１１では、前述の送信処理と全く同じ方法で“応答”の
送信を行う。
【０００９】また、演算処理装置や送信／受信回路を増
設した場合は、例えば、割り込みキューを設け、割り込
みをキューイングさせておき、負荷の低い演算処理装置
や送信／受信回路が受け取り、処理することによって処
理能力を上げることが出来る。
設した場合は、例えば、割り込みキューを設け、割り込
みをキューイングさせておき、負荷の低い演算処理装置
や送信／受信回路が受け取り、処理することによって処
理能力を上げることが出来る。
【００１０】
【発明の効果】以上述べたように本発明によれば、送信
および受信の処理を簡単なアルゴリズムで行うことが出
来るため、１つのプロセスで動作させることが可能とな
り、プロセス切り替えのオーバーヘッドを無くすことが
出来る。また、送信受信処理ともに独立に動くことが出
来るため送信中に受信が出来なくなることがなく有効に
送受信が可能となる。
および受信の処理を簡単なアルゴリズムで行うことが出
来るため、１つのプロセスで動作させることが可能とな
り、プロセス切り替えのオーバーヘッドを無くすことが
出来る。また、送信受信処理ともに独立に動くことが出
来るため送信中に受信が出来なくなることがなく有効に
送受信が可能となる。
【００１１】又、システムバス上にバススイッチを設け
ることにより、送信データを送信回路に転送していると
きでも、受信データを本体に送ったり、独立に動作させ
ることが可能となる。
ることにより、送信データを送信回路に転送していると
きでも、受信データを本体に送ったり、独立に動作させ
ることが可能となる。
【００１２】又、送信データの情報を格納するメモリ
に、さらに演算処理装置を設けることにより送信データ
の情報の書き込みや検索を独立して行わせることが出
来、送信処理用の演算処理装置と受信処理用の演算処理
装置の負荷を軽減することが出来るとともに、書き込み
や検索を行っている間に送信処理や受信処理が出来るの
で、有効にリソースを活用することが出来る。
に、さらに演算処理装置を設けることにより送信データ
の情報の書き込みや検索を独立して行わせることが出
来、送信処理用の演算処理装置と受信処理用の演算処理
装置の負荷を軽減することが出来るとともに、書き込み
や検索を行っている間に送信処理や受信処理が出来るの
で、有効にリソースを活用することが出来る。
【図１】本発明の一実施形態例を示す構成説明図であ
る。
る。
【図２】図１のプロトコル処理装置において送信時にお
けるデータの流れを説明するための構成説明図である。
けるデータの流れを説明するための構成説明図である。
【図３】図１のプロトコル処理装置において受信時にお
けるデータの流れを説明するための構成説明図である。
けるデータの流れを説明するための構成説明図である。
【図４】従来のプロトコル処理装置の一例を示す構成説
明図である。
明図である。
【図５】従来のプロトコル処理装置の他の例を示す構成
説明図である。
説明図である。
１０…送信システム、１１…送信処理用の演算処理装
置、１２…送信回路、１３…送信システムバス、１４…
送信データ蓄積用バッファ、１５…接続用のインターフ
ェース、２０…受信システム、２１…受信処理用の演算
処理装置、２２…受信回路、２３…受信システムバス、
２４…受信データ蓄積用バッファ、２５…接続用のイン
ターフェース、３０…システムバス、３１…システムバ
ス用スイッチ、４０…バッファメモリ、５０…通信シス
テム本体。
置、１２…送信回路、１３…送信システムバス、１４…
送信データ蓄積用バッファ、１５…接続用のインターフ
ェース、２０…受信システム、２１…受信処理用の演算
処理装置、２２…受信回路、２３…受信システムバス、
２４…受信データ蓄積用バッファ、２５…接続用のイン
ターフェース、３０…システムバス、３１…システムバ
ス用スイッチ、４０…バッファメモリ、５０…通信シス
テム本体。
Claims (4)
- 【請求項１】 データを送受信する通信システムにおい
て、 １つ以上のプロトコル処理用の演算処理装置と、１つ以
上の送信回路とをバスによって結合した送信システム
と、 １つ以上のプロトコル処理用の演算処理装置と、１つ以
上の受信回路とをバスによって結合した受信システム
と、 前記送信システムと前記受信システムとを結合するシス
テムバスと、 前記システムバス上に結合されたバッファメモリとから
なることを特徴とするプロトコル処理装置。 - 【請求項２】 請求項１における送信システム、受信シ
ステムおよびバッファメモリを各々個別のシステムバス
に収容し、前記システムバス間をバススイッチで結合す
ることを特徴とするプロトコル処理装置。 - 【請求項３】 請求項１におけるバッファメモリと同一
バス上に演算処理装置を加えたことを特徴とするプロト
コル処理装置。 - 【請求項４】 請求項１における送信システム中のバス
と受信システム中のバスとバッファメモリが接続されて
いるシステムバスとを同一のバスとして構成することを
特徴とするプロトコル処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19761196A JPH1041998A (ja) | 1996-07-26 | 1996-07-26 | プロトコル処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19761196A JPH1041998A (ja) | 1996-07-26 | 1996-07-26 | プロトコル処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1041998A true JPH1041998A (ja) | 1998-02-13 |
Family
ID=16377359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19761196A Pending JPH1041998A (ja) | 1996-07-26 | 1996-07-26 | プロトコル処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1041998A (ja) |
-
1996
- 1996-07-26 JP JP19761196A patent/JPH1041998A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5590328A (en) | Protocol parallel processing apparatus having a plurality of CPUs allocated to process hierarchical protocols | |
| US4574284A (en) | Communication bus interface unit | |
| US20040233906A1 (en) | Random access memory architecture and serial interface with continuous packet handling capability | |
| JPH0628361B2 (ja) | パケツト交換方式 | |
| US6442168B1 (en) | High speed bus structure in a multi-port bridge for a local area network | |
| US6256313B1 (en) | Triplet architecture in a multi-port bridge for a local area network | |
| EP1463999B1 (en) | An efficient timeout message management in ieee 1394 bridged serial bus network | |
| US6418120B1 (en) | Congestion avoidance mechanism for ATM switches | |
| JPH1041998A (ja) | プロトコル処理装置 | |
| US5737528A (en) | Network connecting apparatus with separate data and control signal lines | |
| US20080313363A1 (en) | Method and Device for Exchanging Data Using a Virtual Fifo Data Structure | |
| JPH09224066A (ja) | 通信プロトコル並列処理装置 | |
| JP2000022728A (ja) | ネットワーク装置 | |
| US6055607A (en) | Interface queue with bypassing capability for main storage unit | |
| JPS58170155A (ja) | パケツト通信方式 | |
| JPS6332300B2 (ja) | ||
| JP2953362B2 (ja) | Ｌａｎのスイッチング装置 | |
| JPH02105244A (ja) | データ送信装置および受信装置 | |
| JP2000216817A (ja) | 複数経路間におけるトラフィックの負荷分散方式 | |
| JP2003152813A (ja) | データ伝送装置 | |
| JP2553086B2 (ja) | 蓄積交換用処理装置のバス制御方式 | |
| JPS61196353A (ja) | 多重化バス制御方式 | |
| JPS60196866A (ja) | デ−タ処理装置 | |
| JPH04316246A (ja) | ネットワークシステムにおけるデータ交換方式 | |
| JPH02149049A (ja) | 通信制御方式 |