JPH1042548A - 半導体電力変換装置 - Google Patents
半導体電力変換装置Info
- Publication number
- JPH1042548A JPH1042548A JP18725696A JP18725696A JPH1042548A JP H1042548 A JPH1042548 A JP H1042548A JP 18725696 A JP18725696 A JP 18725696A JP 18725696 A JP18725696 A JP 18725696A JP H1042548 A JPH1042548 A JP H1042548A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor elements
- igbt
- time
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 並列接続される電力用半導体素子の電流分担
の不均等を防止し、所望容量の半導体電力変換装置を小
形、低コストにて実現する。 【解決手段】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置に関する。ＩＧ
ＢＴ Ｑ１，Ｑ２の陽極を互いに接続し、かつ、制御極
を互いに接続すると共に、各ＩＧＢＴ Ｑ１，Ｑ２の陰
極をそれぞれインダクタンス成分Ｌ１，Ｌ２を介して互
いに接続し、これらのインダクタンス成Ｌ１，Ｌ２分の
相互接続点と前記制御極の相互接続点との間にゲート駆
動回路ＧＤＵを接続する。その他、各制御極とゲート駆
動回路ＧＤＵとの間に抵抗を接続したり、各制御極と陰
極との間に過電圧保護回路を接続する等の手段を採る。
の不均等を防止し、所望容量の半導体電力変換装置を小
形、低コストにて実現する。 【解決手段】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置に関する。ＩＧ
ＢＴ Ｑ１，Ｑ２の陽極を互いに接続し、かつ、制御極
を互いに接続すると共に、各ＩＧＢＴ Ｑ１，Ｑ２の陰
極をそれぞれインダクタンス成分Ｌ１，Ｌ２を介して互
いに接続し、これらのインダクタンス成Ｌ１，Ｌ２分の
相互接続点と前記制御極の相互接続点との間にゲート駆
動回路ＧＤＵを接続する。その他、各制御極とゲート駆
動回路ＧＤＵとの間に抵抗を接続したり、各制御極と陰
極との間に過電圧保護回路を接続する等の手段を採る。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばＢＪＴ（Bi
polar Junction Transistor)、ＩＧＢＴ（Insulated
Gate Bipolar Transistor)、ＧＴＯ（Gate Turn Of
f)サイリスタ等の電力用半導体素子を一アーム内に並列
接続して構成される半導体電力変換装置に関する。
polar Junction Transistor)、ＩＧＢＴ（Insulated
Gate Bipolar Transistor)、ＧＴＯ（Gate Turn Of
f)サイリスタ等の電力用半導体素子を一アーム内に並列
接続して構成される半導体電力変換装置に関する。
【０００２】
【従来の技術】電力用半導体素子を用いた三相電力変換
装置の基本構成例として、ＩＧＢＴを用いたインバータ
の例を図１１に示す。図において、Ｃは直流入力端子に
接続された平滑用のコンデンサ、Ｑ１１〜Ｑ１６は三相
ブリッジ接続されたＩＧＢＴ、Ｄ１〜Ｄ６はこれらのＩ
ＧＢＴ Ｑ１１〜Ｑ１６に各々逆並列接続されたダイオ
ードである。この電力変換装置は、ＩＧＢＴ Ｑ１１〜
Ｑ１６を所定の順序でスイッチングすることによって入
力である直流電圧を任意周波数の交流電圧に変換し出力
するものであり、交流電動機の可変速駆動装置などに広
く適用されている。
装置の基本構成例として、ＩＧＢＴを用いたインバータ
の例を図１１に示す。図において、Ｃは直流入力端子に
接続された平滑用のコンデンサ、Ｑ１１〜Ｑ１６は三相
ブリッジ接続されたＩＧＢＴ、Ｄ１〜Ｄ６はこれらのＩ
ＧＢＴ Ｑ１１〜Ｑ１６に各々逆並列接続されたダイオ
ードである。この電力変換装置は、ＩＧＢＴ Ｑ１１〜
Ｑ１６を所定の順序でスイッチングすることによって入
力である直流電圧を任意周波数の交流電圧に変換し出力
するものであり、交流電動機の可変速駆動装置などに広
く適用されている。
【０００３】ところで、このような構成の電力変換装置
においては、半導体素子を複数個並列接続して構成しな
ければならないような大容量の装置の要求がしばしばあ
る。この場合、従来では、図１２に示すように、要求さ
れる装置容量に見合った個数の半導体素子、例えばＩＧ
ＢＴ Ｑ１，Ｑ２を並列接続して一アームを構成してい
た。このような並列接続方法は、例えば、実開平６−８
４７８９号公報に開示されている。なお、図１２におい
て、ＧＤＵはゲート駆動回路である。
においては、半導体素子を複数個並列接続して構成しな
ければならないような大容量の装置の要求がしばしばあ
る。この場合、従来では、図１２に示すように、要求さ
れる装置容量に見合った個数の半導体素子、例えばＩＧ
ＢＴ Ｑ１，Ｑ２を並列接続して一アームを構成してい
た。このような並列接続方法は、例えば、実開平６−８
４７８９号公報に開示されている。なお、図１２におい
て、ＧＤＵはゲート駆動回路である。
【０００４】
【発明が解決しようとする課題】しかし、この方法で
は、半導体素子の特性の不均一、特にスイッチング時間
（ターンオン時間、ターンオフ時間）の不揃いに起因し
てスイッチング時の過渡的な電流分担が悪いという問題
があるため、装置容量を低減して使用しなければならな
かった。その結果、必要な容量を得るには装置が大形化
すると共にコストアップを招くという欠点があった。更
に、素子特性を合わせるため特別な素子選別が必要にな
り、これもコストアップの要因となっていた。
は、半導体素子の特性の不均一、特にスイッチング時間
（ターンオン時間、ターンオフ時間）の不揃いに起因し
てスイッチング時の過渡的な電流分担が悪いという問題
があるため、装置容量を低減して使用しなければならな
かった。その結果、必要な容量を得るには装置が大形化
すると共にコストアップを招くという欠点があった。更
に、素子特性を合わせるため特別な素子選別が必要にな
り、これもコストアップの要因となっていた。
【０００５】そこで本発明は、特別な素子選択を行なわ
ずに並列素子の電流分担を均一化することにより、所望
の容量が得られるようにした半導体電力変換装置を提供
しようとするものである。
ずに並列素子の電流分担を均一化することにより、所望
の容量が得られるようにした半導体電力変換装置を提供
しようとするものである。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、一アーム内に複数個の電力
用半導体素子を並列接続してなる半導体電力変換装置に
おいて、各半導体素子の陽極を互いに接続し、かつ、各
半導体素子の制御極を互いに接続すると共に、各半導体
素子の陰極をそれぞれインダクタンス成分を介して互い
に接続し、これらのインダクタンス成分の相互接続点と
前記制御極の相互接続点との間に駆動回路を接続したも
のである。
め、請求項１記載の発明は、一アーム内に複数個の電力
用半導体素子を並列接続してなる半導体電力変換装置に
おいて、各半導体素子の陽極を互いに接続し、かつ、各
半導体素子の制御極を互いに接続すると共に、各半導体
素子の陰極をそれぞれインダクタンス成分を介して互い
に接続し、これらのインダクタンス成分の相互接続点と
前記制御極の相互接続点との間に駆動回路を接続したも
のである。
【０００７】請求項２記載の発明は、一アーム内に複数
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極をそれぞれ抵抗を介して互
いに接続すると共に、各半導体素子の陰極をそれぞれイ
ンダクタンス成分を介して互いに接続し、これらのイン
ダクタンス成分の相互接続点と前記抵抗の相互接続点と
の間に駆動回路を接続したものである。
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極をそれぞれ抵抗を介して互
いに接続すると共に、各半導体素子の陰極をそれぞれイ
ンダクタンス成分を介して互いに接続し、これらのイン
ダクタンス成分の相互接続点と前記抵抗の相互接続点と
の間に駆動回路を接続したものである。
【０００８】請求項３記載の発明は、一アーム内に複数
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極を互いに接続すると共に、
各半導体素子の陰極をそれぞれインダクタンス成分を介
して互いに接続し、各半導体素子の補助陰極の相互接続
点と前記制御極の相互接続点との間に駆動回路を接続し
たものである。
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極を互いに接続すると共に、
各半導体素子の陰極をそれぞれインダクタンス成分を介
して互いに接続し、各半導体素子の補助陰極の相互接続
点と前記制御極の相互接続点との間に駆動回路を接続し
たものである。
【０００９】請求項４記載の発明は、一アーム内に複数
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極をそれぞれ抵抗を介して互
いに接続すると共に、各半導体素子の陰極をそれぞれイ
ンダクタンス成分を介して互いに接続し、各半導体素子
の補助陰極の相互接続点と前記抵抗の相互接続点との間
に駆動回路を接続したものである。
個の電力用半導体素子を並列接続してなる半導体電力変
換装置において、各半導体素子の陽極を互いに接続し、
かつ、各半導体素子の制御極をそれぞれ抵抗を介して互
いに接続すると共に、各半導体素子の陰極をそれぞれイ
ンダクタンス成分を介して互いに接続し、各半導体素子
の補助陰極の相互接続点と前記抵抗の相互接続点との間
に駆動回路を接続したものである。
【００１０】請求項５記載の発明は、上記請求項１，
２，３または４のうち何れか１項に記載の半導体電力変
換装置において、各半導体素子の制御極と陰極との間に
過電圧吸収回路を接続したものである。
２，３または４のうち何れか１項に記載の半導体電力変
換装置において、各半導体素子の制御極と陰極との間に
過電圧吸収回路を接続したものである。
【００１１】このように構成することにより、各半導体
素子の陰極に直列に接続されたインダクタンス成分に
は、半導体素子にスイッチング時間のアンバランスが生
じた時に過渡的に電圧が発生する。この電圧が、並列接
続されている半導体素子のスイッチング時間のばらつき
を短縮するように各制御極に対し相互に負帰還作用をな
す。
素子の陰極に直列に接続されたインダクタンス成分に
は、半導体素子にスイッチング時間のアンバランスが生
じた時に過渡的に電圧が発生する。この電圧が、並列接
続されている半導体素子のスイッチング時間のばらつき
を短縮するように各制御極に対し相互に負帰還作用をな
す。
【００１２】
【発明の実施の形態】以下、図に沿って本発明の実施形
態を説明する。図１は本発明の第１実施形態を示してお
り、請求項１記載の発明の実施形態である。なお、以下
の各実施形態では電力用半導体素子としてＩＧＢＴを用
い、このＩＧＢＴを２個並列接続して半導体電力変換装
置の一アームを構成している。
態を説明する。図１は本発明の第１実施形態を示してお
り、請求項１記載の発明の実施形態である。なお、以下
の各実施形態では電力用半導体素子としてＩＧＢＴを用
い、このＩＧＢＴを２個並列接続して半導体電力変換装
置の一アームを構成している。
【００１３】図１において、Ｑ１，Ｑ２はＩＧＢＴ、Ｌ
１，Ｌ２は各ＩＧＢＴ Ｑ１，Ｑ２のエミッタ（陰極）
に各々一端が接続された電流分担均一化のためのリアク
トル（インダクタンス成分）、ＧＤＵはゲート駆動回路
を示す。ここで、ＩＧＢＴ Ｑ１，Ｑ２のコレクタ（陽
極）は互いに接続され、リアクトルＬ１，Ｌ２の他端も
互いに接続されている。また、ＩＧＢＴ Ｑ１，Ｑ２の
ゲート（制御極）も互いに接続され、その相互接続点と
リアクトルＬ１，Ｌ２の相互接続点との間にゲート駆動
回路ＧＤＵが接続されている。なお、装置の製作上、各
線路に存在する浮遊インダクタンスなどは記述を省略し
てある。
１，Ｌ２は各ＩＧＢＴ Ｑ１，Ｑ２のエミッタ（陰極）
に各々一端が接続された電流分担均一化のためのリアク
トル（インダクタンス成分）、ＧＤＵはゲート駆動回路
を示す。ここで、ＩＧＢＴ Ｑ１，Ｑ２のコレクタ（陽
極）は互いに接続され、リアクトルＬ１，Ｌ２の他端も
互いに接続されている。また、ＩＧＢＴ Ｑ１，Ｑ２の
ゲート（制御極）も互いに接続され、その相互接続点と
リアクトルＬ１，Ｌ２の相互接続点との間にゲート駆動
回路ＧＤＵが接続されている。なお、装置の製作上、各
線路に存在する浮遊インダクタンスなどは記述を省略し
てある。
【００１４】以下の説明においては、並列接続されるＩ
ＧＢＴ Ｑ１，Ｑ２のターンオン時間（遅れ時間と立ち
上がり時間との和）はｔon(Ｑ１）＜ｔon(Ｑ２）、ター
ンオフ時間（蓄積時間と下降時間との和）はｔq(Ｑ１）
＜ｔq(Ｑ２）なる関係にあるものとする。また、ゲート
駆動回路ＧＤＵの内部インピーダンスは、Ｌ１，Ｌ２よ
り大きいものとする。
ＧＢＴ Ｑ１，Ｑ２のターンオン時間（遅れ時間と立ち
上がり時間との和）はｔon(Ｑ１）＜ｔon(Ｑ２）、ター
ンオフ時間（蓄積時間と下降時間との和）はｔq(Ｑ１）
＜ｔq(Ｑ２）なる関係にあるものとする。また、ゲート
駆動回路ＧＤＵの内部インピーダンスは、Ｌ１，Ｌ２よ
り大きいものとする。
【００１５】図２はターンオン時の、図３はターンオフ
時の電流平衡作用の原理を説明するための波形図であ
る。これらの図において、実線は上述したスイッチング
時間の関係にばらつきがある場合のＩＧＢＴ Ｑ１の各
部波形を、一点鎖線は同じくＩＧＢＴ Ｑ２の各部波形
を示している。また、比較のため、ＩＧＢＴ Ｑ１，Ｑ
２の特性が完全に一致している場合の各部波形を図２、
図３中に破線で示す。なお、図中の波形に付された電
圧、電流等の記号は図１の電圧、電流等の記号に対応し
ている。
時の電流平衡作用の原理を説明するための波形図であ
る。これらの図において、実線は上述したスイッチング
時間の関係にばらつきがある場合のＩＧＢＴ Ｑ１の各
部波形を、一点鎖線は同じくＩＧＢＴ Ｑ２の各部波形
を示している。また、比較のため、ＩＧＢＴ Ｑ１，Ｑ
２の特性が完全に一致している場合の各部波形を図２、
図３中に破線で示す。なお、図中の波形に付された電
圧、電流等の記号は図１の電圧、電流等の記号に対応し
ている。
【００１６】始めに、図２を用いてターンオン時の電流
平衡原理を以下に説明する。時刻ｔ０において、ＩＧＢ
Ｔ Ｑ１，Ｑ２に共通のゲート駆動回路ＧＤＵから順バ
イアス電圧が与えられると、それぞれのゲート電圧は上
昇してゆく。時刻ｔ１の時点でターンオン時間が短い
（ゲートしきい値電圧の低い）ＩＧＢＴ Ｑ１のゲート
電圧がしきい値（ＶTh(Ｑ１））に到達すると、そのコ
レクタ電圧は下降を始め、コレクタ電流が流れ始める。
平衡原理を以下に説明する。時刻ｔ０において、ＩＧＢ
Ｔ Ｑ１，Ｑ２に共通のゲート駆動回路ＧＤＵから順バ
イアス電圧が与えられると、それぞれのゲート電圧は上
昇してゆく。時刻ｔ１の時点でターンオン時間が短い
（ゲートしきい値電圧の低い）ＩＧＢＴ Ｑ１のゲート
電圧がしきい値（ＶTh(Ｑ１））に到達すると、そのコ
レクタ電圧は下降を始め、コレクタ電流が流れ始める。
【００１７】これにより、リアクトルＬ１の両端電位は
ＩＧＢＴ Ｑ１のエミッタ側が正となる。これと同時
に、コレクタ電流のうちの一部は図１に矢印１で図示し
た経路にも分流するようになる。このゲート側に分流し
た電流は、ターンオンを開始したＩＧＢＴ Ｑ１のゲー
ト順電流を減少させ、反面、まだターンオンを開始して
いない（ゲートしきい値電圧の高い）ＩＧＢＴ Ｑ２の
ゲート順電流を増加させる。
ＩＧＢＴ Ｑ１のエミッタ側が正となる。これと同時
に、コレクタ電流のうちの一部は図１に矢印１で図示し
た経路にも分流するようになる。このゲート側に分流し
た電流は、ターンオンを開始したＩＧＢＴ Ｑ１のゲー
ト順電流を減少させ、反面、まだターンオンを開始して
いない（ゲートしきい値電圧の高い）ＩＧＢＴ Ｑ２の
ゲート順電流を増加させる。
【００１８】このようにゲート順電流が過渡的に変化す
ることにより、速くターンオンを開始したＩＧＢＴ Ｑ
１はそのゲート順電流が減少するため、そのコレクタ電
圧の下降時間（立ち上がり時間）は長くなる。一方、ま
だ、ターンオンを開始していないＩＧＢＴ Ｑ２は、そ
のゲート順電流が増加するので、ゲート電圧がしきい値
（ＶTh(Ｑ２））に到達するまでの時間（遅れ時間）が
短縮される。
ることにより、速くターンオンを開始したＩＧＢＴ Ｑ
１はそのゲート順電流が減少するため、そのコレクタ電
圧の下降時間（立ち上がり時間）は長くなる。一方、ま
だ、ターンオンを開始していないＩＧＢＴ Ｑ２は、そ
のゲート順電流が増加するので、ゲート電圧がしきい値
（ＶTh(Ｑ２））に到達するまでの時間（遅れ時間）が
短縮される。
【００１９】時刻ｔ２でＩＧＢＴ Ｑ２のゲート電圧が
しきい値（ＶTh(Ｑ２））に到達すると、ＩＧＢＴ Ｑ２
のコレクタ電圧は下降を始め、コレクタ電流が流れ始め
る。この時、ＩＧＢＴ Ｑ２のゲート順電流はＩＧＢＴ
Ｑ１より大きいので、コレクタ電圧の下降速度はＩＧＢ
Ｔ Ｑ１より速い。そのため、ターンオンが遅れていた
ＩＧＢＴ Ｑ２の電流は急激に立ち上がることになる。
この結果、両素子のコレクタ電流の偏差は少なくなる。
しきい値（ＶTh(Ｑ２））に到達すると、ＩＧＢＴ Ｑ２
のコレクタ電圧は下降を始め、コレクタ電流が流れ始め
る。この時、ＩＧＢＴ Ｑ２のゲート順電流はＩＧＢＴ
Ｑ１より大きいので、コレクタ電圧の下降速度はＩＧＢ
Ｔ Ｑ１より速い。そのため、ターンオンが遅れていた
ＩＧＢＴ Ｑ２の電流は急激に立ち上がることになる。
この結果、両素子のコレクタ電流の偏差は少なくなる。
【００２０】すなわち、上述したような並列素子間のゲ
ート順電流のやりとりによって、速くターンオンを開始
したＩＧＢＴ Ｑ１のコレクタ電流の立ち上がりは緩や
かになり、逆に遅くターンオンを開始するＩＧＢＴ Ｑ
２の遅れ時間は短縮され、かつターンオン開始後のコレ
クタ電流の立ち上がりは急俊になる。この結果、このよ
うなゲート間相互の負帰還作用を行なわない場合に比
べ、ターンオン時間に同じようなばらつきのある素子を
用いたとしても、ターンオン時の両素子の電流分担はほ
ぼ均等になる。
ート順電流のやりとりによって、速くターンオンを開始
したＩＧＢＴ Ｑ１のコレクタ電流の立ち上がりは緩や
かになり、逆に遅くターンオンを開始するＩＧＢＴ Ｑ
２の遅れ時間は短縮され、かつターンオン開始後のコレ
クタ電流の立ち上がりは急俊になる。この結果、このよ
うなゲート間相互の負帰還作用を行なわない場合に比
べ、ターンオン時間に同じようなばらつきのある素子を
用いたとしても、ターンオン時の両素子の電流分担はほ
ぼ均等になる。
【００２１】次に、図３を用いてターンオフ時の電流平
衡原理を説明する。時刻ｔ０において、共通のゲート駆
動回路ＧＤＵから逆バイアス電圧が与えられると、ＩＧ
ＢＴ Ｑ１，Ｑ２のゲート電圧は下降してゆく。時刻ｔ
１の時点でターンオフ時間が短い（ゲートしきい値電圧
の高い）ＩＧＢＴ Ｑ１のゲート電圧がしきい値（Ｖ
Th(Ｑ１））に到達すると、そのコレクタ電流は下降を
始める。これにより、リアクトルＬ１の両端電位はＩＧ
ＢＴ Ｑ１のエミッタ側が負となる。これと同時にＩＧ
ＢＴ Ｑ２のコレクタ電流のうち、一部は図１に矢印２
で示した経路にも分流するようになる。
衡原理を説明する。時刻ｔ０において、共通のゲート駆
動回路ＧＤＵから逆バイアス電圧が与えられると、ＩＧ
ＢＴ Ｑ１，Ｑ２のゲート電圧は下降してゆく。時刻ｔ
１の時点でターンオフ時間が短い（ゲートしきい値電圧
の高い）ＩＧＢＴ Ｑ１のゲート電圧がしきい値（Ｖ
Th(Ｑ１））に到達すると、そのコレクタ電流は下降を
始める。これにより、リアクトルＬ１の両端電位はＩＧ
ＢＴ Ｑ１のエミッタ側が負となる。これと同時にＩＧ
ＢＴ Ｑ２のコレクタ電流のうち、一部は図１に矢印２
で示した経路にも分流するようになる。
【００２２】このゲート側に分流した電流は、ターンオ
フを開始したＩＧＢＴ Ｑ１のゲート逆電流を減少さ
せ、反面、まだターンオフを開始していない（ゲートし
きい値電圧の低い）ＩＧＢＴ Ｑ２のゲート逆電流を増
加させる。このように、ゲート電流が過渡的に変化する
ことにより、速くターンオフを開始したＩＧＢＴ Ｑ１
はそのゲート逆電流が減少するため、コレクタ電流の下
降時間が長くなる。一方、まだターンオフを開始してい
ないＩＧＢＴ Ｑ２は、そのゲート逆電流が増加するの
で、ゲート電圧がしきい値（ＶTh(Ｑ２））に到達する
までの時間（蓄積時間）が短縮される。
フを開始したＩＧＢＴ Ｑ１のゲート逆電流を減少さ
せ、反面、まだターンオフを開始していない（ゲートし
きい値電圧の低い）ＩＧＢＴ Ｑ２のゲート逆電流を増
加させる。このように、ゲート電流が過渡的に変化する
ことにより、速くターンオフを開始したＩＧＢＴ Ｑ１
はそのゲート逆電流が減少するため、コレクタ電流の下
降時間が長くなる。一方、まだターンオフを開始してい
ないＩＧＢＴ Ｑ２は、そのゲート逆電流が増加するの
で、ゲート電圧がしきい値（ＶTh(Ｑ２））に到達する
までの時間（蓄積時間）が短縮される。
【００２３】時刻ｔ２でＩＧＢＴ Ｑ２のゲート電圧が
しきい値（ＶTh(Ｑ２））に到達すると、ＩＧＢＴ Ｑ２
のコレクタ電流は下降を始める。この時、ＩＧＢＴ Ｑ
２のゲート逆電流はＩＧＢＴ Ｑ１より大きいので、コ
レクタ電流の下降はＩＧＢＴ Ｑ１より速い。この結
果、両素子のコレクタ電流の偏差は少なくなる。
しきい値（ＶTh(Ｑ２））に到達すると、ＩＧＢＴ Ｑ２
のコレクタ電流は下降を始める。この時、ＩＧＢＴ Ｑ
２のゲート逆電流はＩＧＢＴ Ｑ１より大きいので、コ
レクタ電流の下降はＩＧＢＴ Ｑ１より速い。この結
果、両素子のコレクタ電流の偏差は少なくなる。
【００２４】従って、上述のようなゲート電流のやりと
りにより、速くターンオフを開始したＩＧＢＴ Ｑ１の
コレクタ電流の立ち下がりは緩やかになり、逆に遅くタ
ーンオフを開始するＩＧＢＴ Ｑ２の蓄積時間は短縮さ
れ、かつターンオフ開始後のコレクタ電流の立ち下がり
は急俊になる。このため、ターンオン時と同様にターン
オフ時の電流分担もほぼ均等になる。
りにより、速くターンオフを開始したＩＧＢＴ Ｑ１の
コレクタ電流の立ち下がりは緩やかになり、逆に遅くタ
ーンオフを開始するＩＧＢＴ Ｑ２の蓄積時間は短縮さ
れ、かつターンオフ開始後のコレクタ電流の立ち下がり
は急俊になる。このため、ターンオン時と同様にターン
オフ時の電流分担もほぼ均等になる。
【００２５】図４は、本発明の第２実施形態を示してお
り、請求項２記載の発明の実施形態である。第１実施形
態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２のゲート
（制御極）をそれぞれ抵抗Ｒ１，Ｒ２を介してゲート駆
動回路ＧＤＵに接続した点である。これらの抵抗Ｒ１，
Ｒ２は、ＭＯＳゲート形の半導体素子を用いた場合に発
生する可能性のある寄生振動を抑制する目的で設けられ
る。ＩＧＢＴ Ｑ１，Ｑ２のスイッチング時の電流平衡
原理は第１実施形態と基本的に同じであるので、その説
明を省略する。
り、請求項２記載の発明の実施形態である。第１実施形
態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２のゲート
（制御極）をそれぞれ抵抗Ｒ１，Ｒ２を介してゲート駆
動回路ＧＤＵに接続した点である。これらの抵抗Ｒ１，
Ｒ２は、ＭＯＳゲート形の半導体素子を用いた場合に発
生する可能性のある寄生振動を抑制する目的で設けられ
る。ＩＧＢＴ Ｑ１，Ｑ２のスイッチング時の電流平衡
原理は第１実施形態と基本的に同じであるので、その説
明を省略する。
【００２６】図５は、本発明の第３実施形態であり、請
求項５記載の発明の実施形態を示している。第１実施形
態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２のゲート
（制御極）とエミッタ（陰極）との間にツェナーダイオ
ードＺＤ１１，ＺＤ１２及びＺＤ２１，ＺＤ２２により
構成される過電圧防止回路を接続し、ゲート−エミッタ
間の過電圧保護を行なうようにしたものである。その他
の構成及びスイッチング時の電流平衡の原理は第１実施
形態と同様であるので、説明は省略する。
求項５記載の発明の実施形態を示している。第１実施形
態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２のゲート
（制御極）とエミッタ（陰極）との間にツェナーダイオ
ードＺＤ１１，ＺＤ１２及びＺＤ２１，ＺＤ２２により
構成される過電圧防止回路を接続し、ゲート−エミッタ
間の過電圧保護を行なうようにしたものである。その他
の構成及びスイッチング時の電流平衡の原理は第１実施
形態と同様であるので、説明は省略する。
【００２７】図６は、本発明の第４実施形態を示してお
り、これも請求項５記載の発明の実施形態である。この
実施形態は第２実施形態（図４）及び第３実施形態（図
５）を組み合わせたものであり、抵抗Ｒ１，Ｒ２、ツェ
ナーダイオードＺＤ１１，ＺＤ１２，ＺＤ２１，ＺＤ２
２を挿入した目的は第２、第３実施形態と同様である。
り、これも請求項５記載の発明の実施形態である。この
実施形態は第２実施形態（図４）及び第３実施形態（図
５）を組み合わせたものであり、抵抗Ｒ１，Ｒ２、ツェ
ナーダイオードＺＤ１１，ＺＤ１２，ＺＤ２１，ＺＤ２
２を挿入した目的は第２、第３実施形態と同様である。
【００２８】図７は、本発明の第５実施形態を示すもの
で、請求項３記載の発明の実施形態に相当する。第１実
施形態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２に対す
るゲート駆動回路ＧＤＵの接続方法において、エミッタ
側の線路に補助陰極を用いた点であり、これらの補助陰
極の相互接続点と制御極の相互接続点との間にゲート駆
動回路ＧＤＵが接続される。この実施形態において電流
平衡作用を得るためには、上記補助陰極のインダクタン
ス成分Ｌｇ１，Ｌｇ２が主極のインダクタンス成分Ｌ
１，Ｌ２に対して大きい程、効果は大きくなる。
で、請求項３記載の発明の実施形態に相当する。第１実
施形態と異なるところは、ＩＧＢＴ Ｑ１，Ｑ２に対す
るゲート駆動回路ＧＤＵの接続方法において、エミッタ
側の線路に補助陰極を用いた点であり、これらの補助陰
極の相互接続点と制御極の相互接続点との間にゲート駆
動回路ＧＤＵが接続される。この実施形態において電流
平衡作用を得るためには、上記補助陰極のインダクタン
ス成分Ｌｇ１，Ｌｇ２が主極のインダクタンス成分Ｌ
１，Ｌ２に対して大きい程、効果は大きくなる。
【００２９】図８は、本発明の第６実施形態を示してお
り、請求項４記載の発明の実施形態に相当する。この実
施形態は、第２実施形態（図４）と第５実施形態（図
７）とを組み合わせたものであり、抵抗Ｒ１，Ｒ２及び
補助陰極のインダクタンス成分Ｌｇ１，Ｌｇ２の作用は
第２、第５実施形態と同様である。
り、請求項４記載の発明の実施形態に相当する。この実
施形態は、第２実施形態（図４）と第５実施形態（図
７）とを組み合わせたものであり、抵抗Ｒ１，Ｒ２及び
補助陰極のインダクタンス成分Ｌｇ１，Ｌｇ２の作用は
第２、第５実施形態と同様である。
【００３０】図９は、本発明の第７実施形態であり、請
求項５記載の発明の実施形態を示すものである。この実
施形態は、第３実施形態（図５）と第５実施形態（図
７）とを組み合わせたもので、ツェナーダイオードＺＤ
１１，ＺＤ１２，ＺＤ２１，ＺＤ２２及び補助陰極のイ
ンダクタンス成分Ｌｇ１，Ｌｇ２の作用は第３、第５実
施形態と同様である。
求項５記載の発明の実施形態を示すものである。この実
施形態は、第３実施形態（図５）と第５実施形態（図
７）とを組み合わせたもので、ツェナーダイオードＺＤ
１１，ＺＤ１２，ＺＤ２１，ＺＤ２２及び補助陰極のイ
ンダクタンス成分Ｌｇ１，Ｌｇ２の作用は第３、第５実
施形態と同様である。
【００３１】図１０は、本発明の第８実施形態であり、
これも請求項５記載の発明の実施形態を示している。を
示している。この実施形態は、第２実施形態（図４）と
第７実施形態（図９）とを組み合わせたもので、抵抗Ｒ
１，Ｒ２、ツェナーダイオードＺＤ１１，ＺＤ１２，Ｚ
Ｄ２１，ＺＤ２２及び補助陰極のインダクタンス成分Ｌ
ｇ１，Ｌｇ２の作用は第２、第７実施形態と同様であ
る。
これも請求項５記載の発明の実施形態を示している。を
示している。この実施形態は、第２実施形態（図４）と
第７実施形態（図９）とを組み合わせたもので、抵抗Ｒ
１，Ｒ２、ツェナーダイオードＺＤ１１，ＺＤ１２，Ｚ
Ｄ２１，ＺＤ２２及び補助陰極のインダクタンス成分Ｌ
ｇ１，Ｌｇ２の作用は第２、第７実施形態と同様であ
る。
【００３２】なお、上記各実施形態におけるインダクタ
ンス成分Ｌ１，Ｌ２は、ＩＧＢＴのヒートシンクや外部
との接続導体の浮遊インダクタンスを用いても、または
積極的にリアクトルを挿入しても良い。また、各実施形
態ではＩＧＢＴの２並列接続の場合を示したが、勿論、
他の半導体素子（例えば、ＢＪＴ，ＧＴＯなど）を用い
てもよく、更には３並列以上の場合でも同様の効果が期
待できる。
ンス成分Ｌ１，Ｌ２は、ＩＧＢＴのヒートシンクや外部
との接続導体の浮遊インダクタンスを用いても、または
積極的にリアクトルを挿入しても良い。また、各実施形
態ではＩＧＢＴの２並列接続の場合を示したが、勿論、
他の半導体素子（例えば、ＢＪＴ，ＧＴＯなど）を用い
てもよく、更には３並列以上の場合でも同様の効果が期
待できる。
【００３３】
【発明の効果】以上のように本発明によれば、電力用半
導体素子の陰極側に適切なインダクタンスを直列に接続
してそれらを並列接続することにより、各半導体素子の
制御極を介して、各素子のスイッチング時間のばらつき
を短縮するような負帰還作用が起こる。この作用によ
り、各素子の間に存在するスイッチング時間のばらつき
が短縮され、その結果、スイッチング時の電流の不平衡
が緩和される。従って、装置の大形化やコストアップを
招くことなく所望の容量を有する半導体電力変換装置を
実現することができる。
導体素子の陰極側に適切なインダクタンスを直列に接続
してそれらを並列接続することにより、各半導体素子の
制御極を介して、各素子のスイッチング時間のばらつき
を短縮するような負帰還作用が起こる。この作用によ
り、各素子の間に存在するスイッチング時間のばらつき
が短縮され、その結果、スイッチング時の電流の不平衡
が緩和される。従って、装置の大形化やコストアップを
招くことなく所望の容量を有する半導体電力変換装置を
実現することができる。
【図１】本発明の第１実施形態を示す回路図である。
【図２】第１実施形態において、ＩＧＢＴのターンオン
時の電流平衡作用の原理を説明する波形図である。
時の電流平衡作用の原理を説明する波形図である。
【図３】第１実施形態において、ＩＧＢＴのターンオフ
時の電流平衡作用の原理を説明する波形図である。
時の電流平衡作用の原理を説明する波形図である。
【図４】本発明の第２実施形態を示す回路図である。
【図５】本発明の第３実施形態を示す回路図である。
【図６】本発明の第４実施形態を示す回路図である。
【図７】本発明の第５実施形態を示す回路図である。
【図８】本発明の第６実施形態を示す回路図である。
【図９】本発明の第７実施形態を示す回路図である。
【図１０】本発明の第８実施形態を示す回路図である。
【図１１】公知のインバータの主回路構成図である。
【図１２】公知の半導体素子の並列接続例を示す図であ
る。
る。
ＧＤＵ ゲート駆動回路 Ｌ１，Ｌ２ リアクトル（インダクタンス成分） Ｌｇ１，Ｌｇ２ 補助陰極のインダクタンス成分 Ｑ１，Ｑ２ ＩＧＢＴ Ｒ１，Ｒ２ 抵抗 ＺＤ１１，ＺＤ１２，ＺＤ２１，ＺＤ２２ ツェナーダ
イオード
イオード
Claims (5)
- 【請求項１】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置において、 各半導体素子の陽極を互いに接続し、かつ、各半導体素
子の制御極を互いに接続すると共に、各半導体素子の陰
極をそれぞれインダクタンス成分を介して互いに接続
し、これらのインダクタンス成分の相互接続点と前記制
御極の相互接続点との間に駆動回路を接続したことを特
徴とする半導体電力変換装置。 - 【請求項２】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置において、 各半導体素子の陽極を互いに接続し、かつ、各半導体素
子の制御極をそれぞれ抵抗を介して互いに接続すると共
に、各半導体素子の陰極をそれぞれインダクタンス成分
を介して互いに接続し、これらのインダクタンス成分の
相互接続点と前記抵抗の相互接続点との間に駆動回路を
接続したことを特徴とする半導体電力変換装置。 - 【請求項３】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置において、 各半導体素子の陽極を互いに接続し、かつ、各半導体素
子の制御極を互いに接続すると共に、各半導体素子の陰
極をそれぞれインダクタンス成分を介して互いに接続
し、各半導体素子の補助陰極の相互接続点と前記制御極
の相互接続点との間に駆動回路を接続したことを特徴と
する半導体電力変換装置。 - 【請求項４】 一アーム内に複数個の電力用半導体素子
を並列接続してなる半導体電力変換装置において、 各半導体素子の陽極を互いに接続し、かつ、各半導体素
子の制御極をそれぞれ抵抗を介して互いに接続すると共
に、各半導体素子の陰極をそれぞれインダクタンス成分
を介して互いに接続し、各半導体素子の補助陰極の相互
接続点と前記抵抗の相互接続点との間に駆動回路を接続
したことを特徴とする半導体電力変換装置。 - 【請求項５】 請求項１，２，３または４記載の半導体
電力変換装置において、 各半導体素子の制御極と陰極との間に過電圧吸収回路を
接続したことを特徴とする半導体電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18725696A JPH1042548A (ja) | 1996-07-17 | 1996-07-17 | 半導体電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18725696A JPH1042548A (ja) | 1996-07-17 | 1996-07-17 | 半導体電力変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1042548A true JPH1042548A (ja) | 1998-02-13 |
Family
ID=16202796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18725696A Withdrawn JPH1042548A (ja) | 1996-07-17 | 1996-07-17 | 半導体電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1042548A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089090A1 (en) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| DE102006008512B4 (de) * | 2005-02-25 | 2008-10-23 | Mitsubishi Denki K.K. | Leistungshalbleitervorrichtung, welche mit parallel zueinander geschalteten Leistungssteuerungs-Halbleitermodulen versehen ist |
| JP2009148031A (ja) * | 2007-12-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体電力変換装置の過電流保護装置 |
| WO2015001883A1 (ja) * | 2013-07-03 | 2015-01-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
| JP2015029397A (ja) * | 2013-07-31 | 2015-02-12 | 富士電機株式会社 | 半導体電力変換装置 |
| JP2017208978A (ja) * | 2016-05-20 | 2017-11-24 | 株式会社デンソー | 電力変換装置 |
| JP2020025449A (ja) * | 2018-07-30 | 2020-02-13 | 株式会社デンソー | 電力変換装置 |
-
1996
- 1996-07-17 JP JP18725696A patent/JPH1042548A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001089090A1 (en) * | 2000-05-18 | 2001-11-22 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| US6583976B1 (en) * | 2000-05-18 | 2003-06-24 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor device |
| JP3696833B2 (ja) * | 2000-05-18 | 2005-09-21 | 三菱電機株式会社 | 電力用半導体装置 |
| DE102006008512B4 (de) * | 2005-02-25 | 2008-10-23 | Mitsubishi Denki K.K. | Leistungshalbleitervorrichtung, welche mit parallel zueinander geschalteten Leistungssteuerungs-Halbleitermodulen versehen ist |
| US7619503B2 (en) | 2005-02-25 | 2009-11-17 | Mitsubishi Denki Kabushiki Kaisha | Power semiconductor apparatus provided with power controlling semiconductor modules connected in parallel to each other |
| JP2009148031A (ja) * | 2007-12-12 | 2009-07-02 | Mitsubishi Electric Corp | 半導体電力変換装置の過電流保護装置 |
| WO2015001883A1 (ja) * | 2013-07-03 | 2015-01-08 | 富士電機株式会社 | 絶縁ゲート型半導体素子の駆動装置および電力変換装置 |
| US9608622B2 (en) | 2013-07-03 | 2017-03-28 | Fuji Electric Co., Ltd. | Drive device for insulated-gate semiconductor element, and power converter |
| JP2015029397A (ja) * | 2013-07-31 | 2015-02-12 | 富士電機株式会社 | 半導体電力変換装置 |
| JP2017208978A (ja) * | 2016-05-20 | 2017-11-24 | 株式会社デンソー | 電力変換装置 |
| JP2020025449A (ja) * | 2018-07-30 | 2020-02-13 | 株式会社デンソー | 電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3665934B2 (ja) | ３レベルインバータ装置 | |
| JP6617571B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US6380796B2 (en) | Semiconductor power converting apparatus | |
| CN107318272B (zh) | 半导体装置 | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US7368972B2 (en) | Power transistor control device | |
| US6643157B2 (en) | Resonant inverter circuit | |
| JP6582764B2 (ja) | 半導体素子の駆動装置 | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| JP2002281761A (ja) | 半導体電力変換装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP5619673B2 (ja) | スイッチング回路及び半導体モジュール | |
| JPH1042548A (ja) | 半導体電力変換装置 | |
| JPH07213076A (ja) | ３レベルインバータ装置 | |
| JP2005328668A (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP7595785B2 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JPH0767320A (ja) | 電力素子の駆動回路 | |
| JP3273461B2 (ja) | 電力変換装置 | |
| JP2000197343A (ja) | 半導体素子のゲート制御方法 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JPH10209832A (ja) | 半導体スイッチ回路 | |
| JP4321491B2 (ja) | 電圧駆動型半導体素子の駆動装置 | |
| JP2021035289A (ja) | スナバ回路および電力変換装置 | |
| JP2621498B2 (ja) | ゲート駆動回路 | |
| JP4639687B2 (ja) | 電圧駆動型半導体素子の電圧ばらつき抑制方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |