JPH104263A - Electronic circuit board and method of manufacturing the same - Google Patents

Electronic circuit board and method of manufacturing the same

Info

Publication number
JPH104263A
JPH104263A JP8155198A JP15519896A JPH104263A JP H104263 A JPH104263 A JP H104263A JP 8155198 A JP8155198 A JP 8155198A JP 15519896 A JP15519896 A JP 15519896A JP H104263 A JPH104263 A JP H104263A
Authority
JP
Japan
Prior art keywords
electronic circuit
circuit board
polyimide
wiring layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8155198A
Other languages
Japanese (ja)
Inventor
Naoki Matsushima
直樹 松嶋
Akira Yabushita
明 薮下
Yasunori Narizuka
康則 成塚
Hidetaka Shigi
英孝 志儀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8155198A priority Critical patent/JPH104263A/en
Publication of JPH104263A publication Critical patent/JPH104263A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】電子回路基板で、Cuとポリイミドとの反応を
起因とする配線抵抗の増大、絶縁層の誘電率の上昇、並
びに配線層と絶縁層との接続性低下といった各種不良
を、確実にしかも容易に抑止する。 【解決手段】Cuの露出した基板表面に無機酸化物薄膜
3を形成し、その上層にポリイミド絶縁膜4を形成し、
スルーホールを形成するなどしてこれを薄膜絶縁層12
とし、その上層に薄膜配線層13及び薄膜絶縁層14を
順に積層する。
(57) Abstract: Various kinds of electronic circuit boards, such as an increase in wiring resistance due to a reaction between Cu and polyimide, an increase in dielectric constant of an insulating layer, and a decrease in connectivity between the wiring layer and the insulating layer. Defects are reliably and easily suppressed. An inorganic oxide thin film is formed on a surface of a substrate where Cu is exposed, and a polyimide insulating film is formed thereon.
This is formed by forming a through hole or the like into the thin film insulating layer 12.
Then, a thin-film wiring layer 13 and a thin-film insulating layer 14 are sequentially stacked thereon.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、大形計算機等に用
いられる厚膜・薄膜混成多層電子回路基板に関わり、特
に、配線材料をCuとし、薄膜絶縁材料をポリイミドと
した電子回路基板に関わる。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thick-film / thin-film hybrid multilayer electronic circuit board used for a large-sized computer or the like, and more particularly to an electronic circuit board using a wiring material of Cu and a thin-film insulating material of polyimide. .

【0002】[0002]

【従来の技術】近年の大形計算機等に用いられるモジュ
ール基板では、基板に装着されるLSI素子間の信号の
送受信を迅速に行うために、高周波信号を高速に伝送さ
せることが要求されている。また、信号の高速化に伴
い、モジュール基板の使用温度等もより過酷なものとな
っており、信頼性や耐久性もモジュール基板の性能を決
定する重要な因子となっている。これらの課題を解決し
て高性能モジュール基板を実現するために、モジュール
基板を構成する材料に対して要求されることは、絶縁体
が低誘電率であること、内部配線が高誘電性であるこ
と、そしてこれらの物理的相性が良いこと(例:熱膨張
係数が近い値を持つ)かつ化学的相性が良いこと(例:
両者の結合力が強い)等が挙げられる。
2. Description of the Related Art In recent years, module boards used in large-sized computers and the like are required to transmit high-frequency signals at high speed in order to quickly transmit and receive signals between LSI elements mounted on the boards. . In addition, as the signal speed increases, the operating temperature of the module substrate becomes more severe, and reliability and durability are also important factors that determine the performance of the module substrate. In order to solve these problems and realize a high-performance module substrate, materials required for the module substrate are required to have a low dielectric constant for the insulator and a high dielectric constant for the internal wiring. And that these materials have good physical compatibility (eg, have close thermal expansion coefficients) and good chemical compatibility (eg,
Strong bonding force between the two).

【0003】図4に電子回路基板の一例としてよく用い
られる厚膜・薄膜混成電子回路基板の断面図を示す。こ
れは絶縁体1及び金属体2からなる基板11の上に、ポ
リイミド絶縁膜4からなる薄膜絶縁層12,14及び金
属薄膜5からなる薄膜配線層13,15を形成したもの
である。薄膜配線層15は、はんだ接続電極33となっ
ており、この上層にはんだを介してLSI素子を接続す
ることによりモジュール基板が形成される。このモジュ
ール基板について先に述べた条件を満たす材料を用いる
ことによって、理想的な電子回路基板を実現することが
できる。
FIG. 4 shows a cross-sectional view of a thick-film / thin-film hybrid electronic circuit board often used as an example of an electronic circuit board. In this example, thin film insulating layers 12 and 14 made of a polyimide insulating film 4 and thin film wiring layers 13 and 15 made of a metal thin film 5 are formed on a substrate 11 made of an insulator 1 and a metal body 2. The thin film wiring layer 15 serves as a solder connection electrode 33, and a module substrate is formed by connecting an LSI element to this upper layer via solder. By using a material that satisfies the conditions described above for this module substrate, an ideal electronic circuit substrate can be realized.

【0004】電子回路基板に適した材料を具体的に述べ
ると、絶縁材料はポリイミド誘電体膜が、また、金属材
料はCuやAgがそれぞれ挙げられる。特にCuは電気
抵抗が低いだけでなくエレクトロマイグレーション耐性
も強いことから、高電流密度の信号を伝送する高性能電
子回路基板では、多くの場合配線材料としてCuを用い
ている。また、薄膜の絶縁材料に関しても、低誘電率性
や熱的・化学的安定性からポリイミドを用いるのが一般
的となっている。
[0004] Specifically, materials suitable for an electronic circuit board are described below. An insulating material is a polyimide dielectric film, and a metal material is Cu or Ag. In particular, Cu has a low electric resistance and a high electromigration resistance, and therefore, in many cases, Cu is used as a wiring material in high-performance electronic circuit boards that transmit signals with a high current density. As for the insulating material of the thin film, it is common to use polyimide because of its low dielectric constant and thermal / chemical stability.

【0005】しかし、CUとポリイミドという組み合わ
せる場合、Cuとポリイミドの前駆体であるポリアミッ
ク酸とが化学反応を起こす。ポリアミック酸はCuと反
応して酸化銅Cu2Oを生成し、このCu2Oがポリイミ
ド内に拡散する。この現象により、Cu配線の電気抵抗
の上昇、ポリイミドの誘電率の上昇、Cu/ポリイミド
間の接着性の低下等の弊害が発生する。ポリイミドの形
成はワニス状のポリイミド前駆体をスピン塗布機によっ
て基板上全体に均一に塗膜し、これを熱処理してイミド
化させることによって行われる。従って、下地表面にC
uが露出していると、ポリアミック酸が接することにな
り、化学反応が発生する。図3に示す電子回路基板の場
合、基板11上に薄膜絶縁層12を形成する際に、厚膜
パッド31としてのCuと薄膜絶縁層12となるポリア
ミック酸とが接触する機会を得て、上述した不良を引き
起こす恐れがある。
However, when CU and polyimide are combined, Cu and polyamic acid which is a precursor of polyimide cause a chemical reaction. Polyamic acid to produce a copper oxide Cu 2 O reacts with Cu, the Cu 2 O is diffused into the polyimide. This phenomenon causes adverse effects such as an increase in the electric resistance of the Cu wiring, an increase in the dielectric constant of the polyimide, and a decrease in the adhesiveness between Cu / polyimide. The polyimide is formed by uniformly coating a varnish-like polyimide precursor on the entire substrate by a spin coater, and heat-treating the polyimide precursor to imidize the polyimide. Therefore, C
When u is exposed, the polyamic acid comes into contact, and a chemical reaction occurs. In the case of the electronic circuit board shown in FIG. 3, when forming the thin film insulating layer 12 on the substrate 11, the opportunity to come into contact with Cu as the thick film pad 31 and the polyamic acid serving as the thin film insulating layer 12 is obtained. May cause a bad defect.

【0006】この問題に対する対策の一例は、CrやN
i等のポリイミドと反応を起こさない金属薄膜をCuと
ポリイミドの界面に設け、反応バリア層とする方法があ
る。薄膜Cu配線に対しては、例えば、Cr/Cu/C
rのような積層膜にして、少なくとも基板に対して水平
な面、(配線の側壁を除いた部分)をバリア金属で覆い
隠すという方法がよく用いられる。文献(Journa
l of Vacuum Science and T
echnology A9(6)(1991)に記載の
“Oxygen induced adhesion
degradation at metal/poly
imide interface”)には、Cu上に直
接ポリイミドを形成した場合、ピール強度は14g/m
mという値を示すが、Cuとポリイミドとの界面にCr
あるいはNiを形成すると、Cu/ポリイミド間反応に
よる劣化層の形成が回避されるため、ピール強度はCr
の場合は24g/mm、Niの場合は47g/mmまで
向上すると報告されている。
[0006] Examples of countermeasures against this problem include Cr and N.
There is a method in which a metal thin film that does not react with polyimide such as i is provided at the interface between Cu and polyimide to form a reaction barrier layer. For thin-film Cu wiring, for example, Cr / Cu / C
A method of forming a laminated film like r and covering at least a plane horizontal to the substrate (excluding the side wall of the wiring) with a barrier metal is often used. Literature (Journa
l of Vacuum Science and T
"Oxygen induced adhesion" described in technology A9 (6) (1991).
degradation at metal / poly
When the polyimide is formed directly on Cu, the peel strength is 14 g / m.
m, but the interface between Cu and polyimide
Alternatively, when Ni is formed, the formation of a deteriorated layer due to the Cu / polyimide reaction is avoided, so that the peel strength is Cr.
In the case of, it is reported that it is improved to 24 g / mm, and in the case of Ni, it is improved to 47 g / mm.

【0007】[0007]

【発明が解決しようとする課題】しかし、図4に示す電
子回路基板に対してバリア金属を設ける方法を用いた場
合、深刻な問題が生じる。以下、図5、図6を用いてそ
の問題点を述べる。
However, a serious problem arises when the method of providing a barrier metal on the electronic circuit board shown in FIG. 4 is used. Hereinafter, the problem will be described with reference to FIGS.

【0008】まず、基板11の金属体2としてのCuパ
ッド31に反応バリア金属を設ける方法では、図5
(b)のように薄膜金属6を基板全面に成膜した後、図
5(c)に示すように薄膜のパタニングを行い、それぞ
れの電極を電気的に分離しなければならない。このと
き、図6のように薄膜のパタンとCu電極の位置のずれ
によるCu表面の露出21が発生すると、その上層に形
成するポリイミドとCu電極とが接触することになり、
Cu/ポリイミド間の反応が起こる。また、同じく図6
に示すような、パタンずれによるCuパッド間のショー
ト22も発生する可能性がある。以上のことから、薄膜
パタンの位置合わせには、かなりの高精度が要求される
ことになる。また、仮に薄膜パタンの位置合わせ精度を
向上することができたとしても、基板11側のCuパッ
ド31の位置精度が悪い場合、同様のパタンずれを起こ
してしまう。つまり、基板11表面上の多数ある電極パ
ッドに対して反応バリア金属を全てずれなく覆うことは
非常に困難な作業であり、微細な配線パタンを有する電
子回路基板に関しては実質的に適用不可能な技術であ
る。
First, in a method of providing a reaction barrier metal on a Cu pad 31 as a metal body 2 of a substrate 11, FIG.
After the thin film metal 6 is formed on the entire surface of the substrate as shown in FIG. 5B, the thin film must be patterned to electrically separate the respective electrodes as shown in FIG. 5C. At this time, as shown in FIG. 6, when the exposure 21 of the Cu surface occurs due to the displacement of the pattern of the thin film and the position of the Cu electrode, the polyimide formed thereon and the Cu electrode come into contact,
A reaction between Cu / polyimide occurs. FIG.
The short circuit 22 between the Cu pads due to the pattern shift as shown in FIG. From the above, quite high accuracy is required for the alignment of the thin film pattern. Further, even if the positioning accuracy of the thin film pattern can be improved, if the positioning accuracy of the Cu pad 31 on the substrate 11 side is poor, the same pattern shift occurs. In other words, it is extremely difficult to cover all of the reaction barrier metals with respect to a large number of electrode pads on the surface of the substrate 11 without displacement, and it is practically inapplicable to an electronic circuit board having a fine wiring pattern. Technology.

【0009】本発明の目的は、Cuとポリイミドとの反
応を起因とする各種不良を確実にしかも容易に回避する
ことができる電子回路基板及びその製造方法を提供する
ことにある。
An object of the present invention is to provide an electronic circuit board capable of reliably and easily avoiding various defects caused by a reaction between Cu and polyimide, and a method for manufacturing the same.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、絶縁体および金属体からなり、その表面
に金属体の少なくとも一部が露出する基板上に、ポリイ
ミド絶縁層と金属配線層を順に積層する電子回路基板
で、基板表面上に無機絶縁膜を形成し、その上層にポリ
イミド絶縁膜を形成し、さらにその上に金属配線層を順
に積層したことを特徴とする電子回路基板である。
In order to achieve the above-mentioned object, the present invention provides a method for manufacturing a semiconductor device, comprising a substrate comprising an insulator and a metal body, at least a portion of which is exposed on the surface thereof. An electronic circuit board in which wiring layers are sequentially laminated, wherein an inorganic insulating film is formed on the substrate surface, a polyimide insulating film is formed thereon, and a metal wiring layer is further laminated thereon in order. It is a substrate.

【0011】また本発明は、絶縁体および金属体からな
り、その表面に金属体の少なくとも一部が露出する基板
上に、ポリイミド絶縁層と金属配線層を順に積層する電
子回路基板で、基板表面上及び金属配線層の直上に無機
絶縁膜を形成し、その上層にポリイミド絶縁膜を形成し
たことを特徴とする電子回路基板である。
[0011] The present invention also relates to an electronic circuit board in which a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate comprising an insulator and a metal body, at least a part of which is exposed on the surface thereof. An electronic circuit board, comprising: an inorganic insulating film formed thereon and directly above a metal wiring layer; and a polyimide insulating film formed thereon.

【0012】また本発明は、ポリイミド絶縁層と金属配
線からなる電子回路基板で、ポリイミド絶縁層と金属配
線との境界面に無機絶縁膜が存在することを特徴とする
電子回路基板である。
Further, the present invention is an electronic circuit board comprising a polyimide insulating layer and a metal wiring, wherein an inorganic insulating film is present on a boundary surface between the polyimide insulating layer and the metal wiring.

【0013】また本発明は、金属体がCuであることを
特徴とする電子回路基板である。
The present invention is also an electronic circuit board characterized in that the metal body is Cu.

【0014】また本発明は、金属配線がCuであること
を特徴とする電子回路基板である。
According to the present invention, there is provided an electronic circuit board wherein the metal wiring is made of Cu.

【0015】また本発明は、絶縁体がSiO2,B2O3,
K2O,Al2O3を主成分とするガラスマトリックスとム
ライトを主成分とする分散粒子からなるガラスセラミッ
クであることを特徴とする電子回路基板である。
Further, according to the present invention, the insulator is made of SiO 2 , B 2 O 3 ,
An electronic circuit board characterized by being a glass ceramic comprising a glass matrix mainly composed of K 2 O and Al 2 O 3 and dispersed particles mainly composed of mullite.

【0016】また本発明は、無機絶縁膜がアルミナ、チ
タニアのいずれかであることを特徴とする電子回路基板
である。
According to the present invention, there is provided an electronic circuit board, wherein the inorganic insulating film is made of one of alumina and titania.

【0017】また本発明は、絶縁体および金属体からな
り、その表面に金属体の少なくとも一部が露出する基板
上に、ポリイミド絶縁層と金属配線層を順に積層する電
子回路基板で、基板表面上に無機絶縁膜を形成し、その
上層にポリイミド絶縁膜を形成し、さらにその上に金属
配線層を順に積層したことを特徴とする電子回路基板の
製造方法である。
The present invention also provides an electronic circuit board in which a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate comprising an insulator and a metal body, at least a part of which is exposed on the surface thereof. A method of manufacturing an electronic circuit board, comprising: forming an inorganic insulating film thereon, forming a polyimide insulating film thereon, and further laminating a metal wiring layer thereon.

【0018】また本発明は、絶縁体および金属体からな
り、その表面に金属体の少なくとも一部が露出する基板
上に、ポリイミド絶縁層と金属配線層を順に積層する電
子回路基板で、基板表面上及び金属配線層の直上に無機
絶縁膜を形成し、その上層にポリイミド絶縁膜を形成し
たことを特徴とする電子回路基板の製造方法である。ま
た本発明は、ポリイミド絶縁層と金属配線からなる電子
回路基板で、ポリイミド絶縁層と金属配線との境界面に
無機絶縁膜を形成したことを特徴とする電子回路基板の
製造方法である。
The present invention also relates to an electronic circuit board in which a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate comprising an insulator and a metal body, at least a part of which is exposed on the surface thereof. A method for manufacturing an electronic circuit board, comprising: forming an inorganic insulating film on an upper portion and immediately above a metal wiring layer; and forming a polyimide insulating film on the inorganic insulating film. Further, the present invention is a method for manufacturing an electronic circuit board, comprising: an electronic circuit board comprising a polyimide insulating layer and a metal wiring, wherein an inorganic insulating film is formed on a boundary surface between the polyimide insulating layer and the metal wiring.

【0019】また本発明は、金属体がCuであることを
特徴とする電子回路基板の製造方法である。
Further, the present invention is a method for manufacturing an electronic circuit board, wherein the metal body is Cu.

【0020】また本発明は、金属配線がCuであること
を特徴とする電子回路基板の製造方法である。
Further, the present invention is a method for manufacturing an electronic circuit board, wherein the metal wiring is made of Cu.

【0021】また本発明は、絶縁体がSiO2,B2O3,
K2O,Al2O3を主成分とするガラスマトリックスとム
ライトを主成分とする分散粒子からなるガラスセラミッ
クであることを特徴とする電子回路基板の製造方法であ
る。
Further, according to the present invention, the insulator is made of SiO 2 , B 2 O 3 ,
A method for manufacturing an electronic circuit board, comprising a glass ceramic comprising a glass matrix mainly composed of K 2 O and Al 2 O 3 and dispersed particles mainly composed of mullite.

【0022】また本発明は、無機絶縁膜がアルミナ、チ
タニアのいずれかであることを特徴とする電子回路基板
の製造方法である。
Further, the present invention is a method for manufacturing an electronic circuit board, wherein the inorganic insulating film is made of one of alumina and titania.

【0023】[0023]

【発明の実施の形態】発明の実施の形態の第1例とし
て、図2を用いてその製造工程を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As a first embodiment of the present invention, a manufacturing process thereof will be described with reference to FIG.

【0024】まず、基板11には、SiO2,B2O3,K
2O,Al2O3を主成分とするガラスマトリックスとムラ
イトを主成分とする分散粒子により構成されるガラスセ
ラミックからなる絶縁体1と、Cuからなる金属体2に
より構成されるものを用いた。基板11の表面の薄膜配
線層を形成する側には厚膜Cuのパッド31が形成され
ている。
First, SiO 2 , B 2 O 3 , K
An insulator 1 composed of a glass ceramic composed of a glass matrix mainly composed of 2 O and Al 2 O 3 and dispersed particles composed mainly of mullite, and a metallic body 2 composed of Cu were used. . A thick film Cu pad 31 is formed on the surface of the substrate 11 on which the thin film wiring layer is to be formed.

【0025】まず、この基板11上に無機酸化物薄膜3
を形成する。本発明に適した無機絶縁膜の条件は、高絶
縁性を有すること、Cu、セラミック、並びにポリイミ
ドとの接着性が良好なこと、熱的・化学的に安定である
こと等が挙げられ、具体的にはアルミナ(Al2O3)や
チタニア(TiO2)が適当である。本実施例では、無機
酸化物薄膜3としてアルミナを用いた。アルミナは、絶
縁体1であるガラスセラミックを構成する成分の一つで
あるため、セラミックとの接着性は良好で、熱膨張係数
の差を起因とする加熱時の剥がれや割れ等を起こす危険
性が少ない。また、Cuポリイミドとの接着性が良いこ
とも確認されている。
First, the inorganic oxide thin film 3 is formed on the substrate 11.
To form The conditions of the inorganic insulating film suitable for the present invention include high insulating properties, good adhesion to Cu, ceramics, and polyimide, thermal and chemical stability, and the like. Specifically, alumina (Al 2 O 3 ) or titania (TiO 2 ) is suitable. In this embodiment, alumina was used as the inorganic oxide thin film 3. Alumina is one of the constituents of the glass ceramic which is the insulator 1, and therefore has good adhesion to the ceramic and a risk of peeling or cracking during heating due to a difference in thermal expansion coefficient. Less is. It has also been confirmed that the adhesiveness to Cu polyimide is good.

【0026】無機酸化物薄膜3としてのアルミナの膜厚
は10nmとした。この10nmという値は、アルミナ
によるCu/ポリイミドの反応バリア性及びCu/アル
ミナ/ポリイミド積層膜の接着性により決定した。ま
ず、アルミナによるCuとポリイミドとの反応バリア性
は、SIMS(Secondary Ion Mass
Spectrometry)により評価した。図7にそ
の結果を示す。本図は、Cu/アルミナ/ポリイミドか
らなる積層膜における、ポリイミド中のCu粒子の深さ
方向の濃度分布を測定したもので、横軸はCu/ポリイ
ミド界面を基準とした積層膜の深さ、縦軸はCuの濃度
を表している。試料は3種類あり、それぞれCu/ポリ
イミド(アルミナなし)、Cu/アルミナ(膜厚10n
m)/ポリイミド、Cu/アルミナ(膜厚100nm)
/ポリイミドという膜構成になっている。図を見ると、
アルミナの存在しないCu/ポリイミドからなる試料に
関しては、ポリイミド中のCu濃度がおよそ1019at
om/cm3であるのに対し、膜厚10nmのアルミナ
をCu/ポリイミド界面に設けた試料については、約1
017atom/cm3とCuの濃度は約1/100に低
減しており、アルミナがCuのポリイミド中への拡散を
抑止していることが分かる。アルミナの膜厚をさらに増
して100nmとすれば、ポリイミド中のCu濃度はさ
らに低減し、SIMSの計測限界付近の濃度である約1
016atom/cm3までに下がっている。この結果か
ら、アルミナの膜厚は厚いほどCu/ポリイミド反応抑
止効果は大きくなるが、10nm程度厚さでも充分に抑
止効果はあると判断できる。
The thickness of the alumina as the inorganic oxide thin film 3 was 10 nm. The value of 10 nm was determined based on the reaction barrier property of Cu / polyimide with alumina and the adhesiveness of the Cu / alumina / polyimide laminated film. First, the reaction barrier property between Cu and polyimide by alumina was determined by SIMS (Secondary Ion Mass).
(Spectrometry). FIG. 7 shows the result. This figure is a measurement of the concentration distribution of Cu particles in the depth direction of the polyimide in the laminated film composed of Cu / alumina / polyimide. The vertical axis represents the concentration of Cu. There are three types of samples, Cu / polyimide (no alumina) and Cu / alumina (film thickness 10n, respectively).
m) / polyimide, Cu / alumina (film thickness 100 nm)
/ Polyimide film structure. Looking at the figure,
For a sample consisting of Cu / polyimide without the presence of alumina, the Cu concentration in the polyimide was approximately 10 19 at.
om / cm 3 , whereas the sample having 10 nm thick alumina at the Cu / polyimide interface is about 1
0 17 atom / cm 3 and the concentration of Cu are reduced to about 1/100, which indicates that alumina suppresses diffusion of Cu into polyimide. If the thickness of the alumina film is further increased to 100 nm, the Cu concentration in the polyimide is further reduced, and the concentration near the SIMS measurement limit is about 1%.
It has dropped to 0 16 atom / cm 3 . From this result, it can be determined that the effect of suppressing the Cu / polyimide reaction increases as the thickness of the alumina film increases, but the effect can be sufficiently suppressed even with a thickness of about 10 nm.

【0027】次に、Cu/アルミナ/ポリイミド積層膜
の接着性を垂直引っ張り試験により評価した結果を図8
に示す。本試験を行った試料は、SIMS分析と同一の
膜構成を持つ三試料である。各試料とも引っ張り強度値
には大差は見られなかったが、剥離箇所に違いが見られ
た。アルミナのない試料に関しては、約2/3の試料が
Cu/ポリイミド界面で剥離を起こしたのに対し、アル
ミナ10nmが存在する試料は、Cu/ポリイミド間剥
離は全く起こさなかった。同様に、アルミナが100n
m形成されている試料についてもCu/ポリイミド間剥
離は見られなかった。これは、アルミナの存在によりC
u/ポリイミド界面の劣化が回避できたこと、並びにア
ルミナのCu及びポリイミドに対する接着性が良好なこ
とに起因する結果であり、従来技術で述べたCrやNi
膜と同様の効果が得られていると言える。また、本試験
の結果からも、アルミナの膜厚は10nmで充分Cu/
ポリイミド間反応を抑止する効果が得られるということ
が分かる。
Next, the results of evaluating the adhesiveness of the Cu / alumina / polyimide laminated film by a vertical tensile test are shown in FIG.
Shown in The samples subjected to this test are three samples having the same film configuration as in the SIMS analysis. Although there was no significant difference in the tensile strength value between the samples, a difference was observed in the peeled portion. With respect to the samples without alumina, about 2/3 of the samples peeled off at the Cu / polyimide interface, whereas the samples with 10 nm of alumina did not show any Cu / polyimide peeling. Similarly, 100n of alumina
No peeling between Cu / polyimide was observed in the sample in which m was formed. This is due to the presence of alumina
This is due to the fact that the deterioration of the u / polyimide interface could be avoided and that the adhesion of alumina to Cu and polyimide was good.
It can be said that the same effect as that of the film is obtained. Also, from the results of this test, it was found that the alumina film thickness of 10 nm was sufficient for Cu /
It can be seen that the effect of suppressing the reaction between polyimides can be obtained.

【0028】アルミナの形成方法にはスパッタリングを
用いた。ターゲットには純度99.9%のアルミナを使
用した。成膜前には真空室内にて150℃、60分の条
件で基板加熱し、RF電力1kW、Arガス流量90S
CCM、酸素ガス流量10SCCM、成膜室内ガス圧力
0.2Paの条件で成膜を行った。成膜雰囲気に酸素を
導入したのは、Arのみで成膜すると、ターゲットがア
ルミナ(Al2O3)であっても、形成される薄膜は、酸素
が不足してO/Al組成比がアルミナの値である1.5
を下回ってしまうためで、酸素を導入することによって
反応性スパッタリングを起こし、所望のO/Al組成比
を得ている。成膜方法に関しては、例えばエレクトロン
・ビーム蒸着等でも構わない。成膜方法に要求されるこ
とは、膜質や膜厚の基板内でのばらつきが小さいこと、
また、品質の安定した膜を再現良く形成できること等で
ある。
The alumina was formed by sputtering. Alumina having a purity of 99.9% was used as a target. Before film formation, the substrate is heated in a vacuum chamber at 150 ° C. for 60 minutes, RF power 1 kW, Ar gas flow rate 90 S
Film formation was performed under the conditions of CCM, an oxygen gas flow rate of 10 SCCM, and a gas pressure of 0.2 Pa in the film formation chamber. The reason why oxygen was introduced into the film formation atmosphere was that when a film was formed only with Ar, even if the target was alumina (Al 2 O 3 ), the formed thin film lacked oxygen and had an O / Al composition ratio of alumina. 1.5 which is the value of
The reactive sputtering is caused by introducing oxygen, and a desired O / Al composition ratio is obtained. Regarding the film forming method, for example, electron beam evaporation or the like may be used. What is required of the film forming method is that the film quality and film thickness have little variation within the substrate,
Another advantage is that a film of stable quality can be formed with good reproducibility.

【0029】さらに、無機酸化物薄膜3が有する利点と
して、従来の技術の項にて述べた、金属薄膜を形成した
ときのようなパタニングを行う必要がないことが挙げら
れる。従って、工程はより簡略なものとなり、また、フ
ォトリソ工程時の位置合わせ精度の問題がなくなるた
め、より微細なパタンの電子回路基板の形成が可能とな
る。
Further, as an advantage of the inorganic oxide thin film 3, there is no need to perform patterning as described in the section of the prior art, which is required when a metal thin film is formed. Therefore, the process becomes simpler and the problem of alignment accuracy in the photolithography process is eliminated, so that a finer pattern electronic circuit board can be formed.

【0030】アルミナの形成が完了した後に、この上層
にポリイミド絶縁膜4からなる薄膜絶縁層12を形成す
る。ポリイミドには、日立化成製のPIQ(R)を用い
た。まず、ワニス状態のポリイミド前駆体を基板状に滴
下し、これをスピン回転機により基板上に均一に塗膜す
る。スピン回転機の条件は、1000rpm×60秒
で、室温にて行う。次に、90℃、窒素雰囲気のベーク
炉にて30分間プリベークを行う。この後、フォトリソ
グラフィによりポリイミドにスルーホール32を形成す
る。レジストにはポジ型レジストを用い、ポリイミドの
エッチング液には東京応化工業製のNMD−3と呼ばれ
るアルカリ現像液を用いた。ポリイミドのエッチング後
レジストを剥離し、さらに加熱処理することによって膜
を硬化させる。加熱条件は、まず140℃のベーク炉
に、次に200℃のベーク炉に、最後に350℃のベー
ク炉に、それぞれ60分間投入する。加熱雰囲気はいず
れも窒素雰囲気とする。このようにして、図2cに示す
ような形状の薄膜絶縁層12を得る。
After the formation of alumina is completed, a thin-film insulating layer 12 made of the polyimide insulating film 4 is formed thereon. For the polyimide, PIQ (R) manufactured by Hitachi Chemical was used. First, a polyimide precursor in a varnish state is dropped on a substrate, and this is uniformly coated on the substrate by a spin rotator. The condition of the spin rotator is 1000 rpm × 60 seconds at room temperature. Next, prebaking is performed in a baking furnace at 90 ° C. in a nitrogen atmosphere for 30 minutes. Thereafter, through holes 32 are formed in the polyimide by photolithography. A positive resist was used as a resist, and an alkali developing solution called NMD-3 manufactured by Tokyo Ohka Kogyo was used as a polyimide etching solution. After the polyimide is etched, the resist is peeled off, and the film is cured by performing a heat treatment. Heating conditions are as follows: first, a baking furnace at 140 ° C., then a baking furnace at 200 ° C., and finally, a baking furnace at 350 ° C. for 60 minutes. The heating atmosphere is a nitrogen atmosphere. Thus, a thin-film insulating layer 12 having a shape as shown in FIG. 2C is obtained.

【0031】次に、この上層に薄膜配線層13を形成す
る。薄膜配線層13にはCr/Cu/Cr積層膜を用い
た。成膜方法にはスパッタリングを用いた。膜厚はそれ
ぞれ0.075μ,3μ,0.05μとした。下層Cr
は、Cuと下地基板との接着性を確保するための接着層
の役割を果たしている。また上層のCrは、Cuとその
上に形成するポリイミドとの反応を抑止する反応バリア
層の役割を坦っている。
Next, a thin film wiring layer 13 is formed on this upper layer. For the thin film wiring layer 13, a Cr / Cu / Cr laminated film was used. Sputtering was used for the film formation method. The film thickness was 0.075 μ, 3 μ, and 0.05 μ, respectively. Lower layer Cr
Plays the role of an adhesive layer for ensuring the adhesion between Cu and the underlying substrate. Further, the upper layer Cr plays a role of a reaction barrier layer for suppressing a reaction between Cu and polyimide formed thereon.

【0032】ここで、図2(c)の薄膜絶縁層12の形
成が完了した時点では、スルーホール底部には無機酸化
物3としてのアルミナが残っており、この状態で直接金
属薄膜5を形成すると、アルミナのために下部のCuパ
ッド31と電気的な接触を取ることができない。スルー
ホール底部のアルミナの除去には、スパッタリング装置
に備わっているスパッタエッチング機構を用いた。そも
そも、金属薄膜を成膜する際には、形成面に付着した異
物を取り除き、接着性を確保することを目的としてスパ
ッタエッチングを用いるのが一般的である。従って、厚
さ10nmのアルミナがスパッタエッチングにより除去
されることを確認すれば、特に工数が増えるというもの
ではない。図9にスパッタエッチング時間とアルミナの
エッチング量との関係を表したグラフを示す。本図か
ら、スパッタエッチングを3分行えば10nmのアルミ
ナはほぼ除去されることが分かる。本実施例では、マー
ジンを考えて、スパッタエッチング時間を6分とした。
Here, when the formation of the thin film insulating layer 12 in FIG. 2C is completed, alumina as the inorganic oxide 3 remains at the bottom of the through hole, and the metal thin film 5 is directly formed in this state. Then, electrical contact cannot be made with the lower Cu pad 31 due to the alumina. The sputter etching mechanism provided in the sputtering apparatus was used for removing the alumina at the bottom of the through hole. First, when a metal thin film is formed, sputter etching is generally used for the purpose of removing foreign substances adhering to the formation surface and ensuring adhesiveness. Accordingly, if it is confirmed that alumina having a thickness of 10 nm is removed by sputter etching, the number of steps is not particularly increased. FIG. 9 is a graph showing the relationship between the sputter etching time and the etching amount of alumina. From this figure, it can be seen that if sputter etching is performed for three minutes, 10 nm alumina is almost removed. In this embodiment, the sputter etching time is set to 6 minutes in consideration of a margin.

【0033】Cr/Cu/Cr積層膜として基板全面に
成膜された金属薄膜5は、フォトリソグラフィ工程によ
りパタニングし、薄膜配線層13となる。以降、上述の
方法を繰り返すことによって薄膜絶縁層と薄膜配線層を
交互に形成し、電子回路基板を形成する。本実施例で
は、薄膜絶縁層14及び薄膜配線層15を形成し、薄膜
絶縁層と薄膜配線層をそれぞれ2層ずつ形成することに
よって完成とした。
The metal thin film 5 formed on the entire surface of the substrate as a Cr / Cu / Cr laminated film is patterned by a photolithography process to become a thin film wiring layer 13. Thereafter, the above-described method is repeated to alternately form the thin film insulating layers and the thin film wiring layers, thereby forming an electronic circuit board. In this embodiment, the thin film insulating layer 14 and the thin film wiring layer 15 are formed, and the thin film insulating layer and the thin film wiring layer are each formed in two layers to complete the process.

【0034】発明の実施の形態の第2例として、厚膜C
uに加えて薄膜Cuとポリイミドとの反応についてもこ
れを抑止することを目的とした場合の製造工程を、図3
を用いて説明する。
As a second embodiment of the present invention, a thick film C
FIG. 3 shows a manufacturing process for the purpose of suppressing the reaction between the thin film Cu and the polyimide in addition to u.
This will be described with reference to FIG.

【0035】基板11は、例1と同一のものを用いてい
る。また、基板11上の無機酸化物薄膜3の形成方法、
並びに薄膜絶縁層12としてのポリイミド膜4の形成方
法に関しても、例1に示したものと同一である。
The same substrate 11 as in Example 1 is used. A method for forming the inorganic oxide thin film 3 on the substrate 11;
The method of forming the polyimide film 4 as the thin film insulating layer 12 is the same as that shown in Example 1.

【0036】次に、薄膜配線層13を形成する。薄膜配
線層13にはCr/Cu積層膜を用いる。Crの膜厚
は、0.075μで、Cu膜厚は3μである。この基板
面全面に亘って形成されたCr/Cu薄膜をフォトリソ
グラフィにより加工し、薄膜配線層13を完成する。
Next, the thin film wiring layer 13 is formed. A Cr / Cu laminated film is used for the thin film wiring layer 13. The thickness of Cr is 0.075 μm, and the thickness of Cu is 3 μm. The Cr / Cu thin film formed over the entire surface of the substrate is processed by photolithography to complete the thin film wiring layer 13.

【0037】次に、薄膜配線層13の上層に再び無機酸
化物薄膜3としてのアルミナをスパッタリングにより基
板全面に形成する。形成条件は例1に記載のものと同一
である。さらにこの上に第2絶縁層14としてのポリイ
ミド膜4を塗膜し、スルーホールを形成する。形成条件
は例1に記したものと同一の内容である。最後にこの上
層に薄膜配線層15を形成して完成する。薄膜配線層1
3と薄膜配線層15間の導通は、例1と同様に、スパッ
タエッチングにより確保する。
Next, alumina as the inorganic oxide thin film 3 is again formed on the entire surface of the substrate on the thin film wiring layer 13 by sputtering. The forming conditions are the same as those described in Example 1. Further, a polyimide film 4 as a second insulating layer 14 is coated thereon to form a through hole. The forming conditions are the same as those described in Example 1. Finally, a thin film wiring layer 15 is formed on this upper layer to complete the process. Thin film wiring layer 1
3 and the thin film wiring layer 15 are secured by sputter etching as in Example 1.

【0038】[0038]

【発明の効果】本発明はCuとポリイミドとの反応を起
因とする配線抵抗の増大、絶縁層の誘電率の上昇、並び
に配線層と絶縁層との接着性の低下といった各種不良
を、確実にしかも容易に抑止する効果を奏する。
According to the present invention, various defects such as an increase in the wiring resistance, an increase in the dielectric constant of the insulating layer, and a decrease in the adhesiveness between the wiring layer and the insulating layer caused by the reaction between Cu and polyimide can be reliably prevented. In addition, it has the effect of being easily deterred.

【0039】また本発明は、パタニング工程を用いない
ため、工数の増大や、位置合わせ精度の限界による配線
密度の低下といった弊害を防ぐ効果を奏する。
Further, since the present invention does not use a patterning step, it has an effect of preventing an adverse effect such as an increase in man-hours and a decrease in wiring density due to a limit of alignment accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の電子回路基板の一実施例を示す断面
図。
FIG. 1 is a sectional view showing one embodiment of an electronic circuit board of the present invention.

【図2】本発明の電子回路基板の一実施例の製造工程を
示す説明図。
FIG. 2 is an explanatory view showing a manufacturing process of one embodiment of the electronic circuit board of the present invention.

【図3】本発明の電子回路基板の第二実施例の製造工程
を示す説明図。
FIG. 3 is an explanatory view showing a manufacturing process of a second embodiment of the electronic circuit board of the present invention.

【図4】従来の電子回路基板の断面図。FIG. 4 is a cross-sectional view of a conventional electronic circuit board.

【図5】従来の電子回路基板の製造工程を示す説明図。FIG. 5 is an explanatory view showing a manufacturing process of a conventional electronic circuit board.

【図6】従来の電子回路基板の各種不良を示す断面図。FIG. 6 is a sectional view showing various defects of a conventional electronic circuit board.

【図7】Cu/アルミナ/ポリイミドからなる試料の、
ポリイミド中のCuの濃度を示す特性図。
FIG. 7 shows a sample composed of Cu / alumina / polyimide,
FIG. 4 is a characteristic diagram showing the concentration of Cu in polyimide.

【図8】Cu/アルミナ/ポリイミドからなる試料の、
引っ張り試験による接着強度を示す特性図。
FIG. 8 shows a sample composed of Cu / alumina / polyimide,
FIG. 3 is a characteristic diagram showing an adhesive strength by a tensile test.

【図9】スパッタエッチング時間とアルミナのエッチン
グ量との関係を示す特性図。
FIG. 9 is a characteristic diagram showing a relationship between a sputter etching time and an etching amount of alumina.

【符号の説明】[Explanation of symbols]

1…絶縁体、 2…金属体、 3…無機酸化物薄膜、 4…ポリイミド絶縁膜、 5…金属薄膜、 11…基板、 12…薄膜絶縁層、 13…薄膜配線層、 14…薄膜絶縁層、 15…薄膜配線層、 31…厚膜パッド、 33…はんだ接続電極。 DESCRIPTION OF SYMBOLS 1 ... Insulator, 2 ... Metal body, 3 ... Inorganic oxide thin film, 4 ... Polyimide insulating film, 5 ... Metal thin film, 11 ... Substrate, 12 ... Thin film insulating layer, 13 ... Thin film wiring layer, 14 ... Thin film insulating layer, 15: thin film wiring layer, 31: thick film pad, 33: solder connection electrode.

フロントページの続き (72)発明者 志儀 英孝 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内Continued on the front page (72) Inventor Hidetaka Shigi 292, Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture Inside the Hitachi, Ltd. Production Research Laboratory

Claims (14)

【特許請求の範囲】[Claims] 【請求項1】絶縁体および金属体からなり、その表面に
上記金属体の少なくとも一部が露出する基板上に、ポリ
イミド絶縁層と金属配線層を順に積層する電子回路基板
において、上記基板表面上に無機絶縁膜を形成し、その
上層に上記ポリイミド絶縁膜を形成し、さらにその上に
上記金属配線層を順に積層したことを特徴とする電子回
路基板。
1. An electronic circuit board comprising an insulator and a metal body, wherein a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate on which at least a part of the metal body is exposed on the surface thereof. An electronic circuit board, comprising: an inorganic insulating film formed thereon; the above-described polyimide insulating film formed thereon; and the above-described metal wiring layer further laminated thereon.
【請求項2】絶縁体および金属体からなり、その表面に
上記金属体の少なくとも一部が露出する基板上に、ポリ
イミド絶縁層と金属配線層を順に積層する電子回路基板
において、上記基板表面上及び上記金属配線層の直上に
無機絶縁膜を形成し、その上層に上記ポリイミド絶縁膜
を形成したことを特徴とする電子回路基板。
2. An electronic circuit board comprising an insulator and a metal body, wherein a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate on which at least a part of the metal body is exposed on the surface thereof. An electronic circuit board comprising: an inorganic insulating film formed directly on the metal wiring layer; and the polyimide insulating film formed thereon.
【請求項3】ポリイミド絶縁層と金属配線層からなる電
子回路基板において、上記ポリイミド絶縁層と上記金属
配線層との境界面に無機絶縁膜が存在することを特徴と
する電子回路基板。
3. An electronic circuit board comprising a polyimide insulating layer and a metal wiring layer, wherein an inorganic insulating film is present at a boundary between the polyimide insulating layer and the metal wiring layer.
【請求項4】請求項1または2において、上記金属体が
Cuである電子回路基板。
4. The electronic circuit board according to claim 1, wherein said metal body is Cu.
【請求項5】請求項1,2または3において、上記金属
配線層がCuである電子回路基板。
5. The electronic circuit board according to claim 1, wherein said metal wiring layer is made of Cu.
【請求項6】請求項1または2において、上記絶縁体が
SiO2,B2O3,K2O,Al2O3を主成分とするガラス
マトリックスとムライトを主成分とする分散粒子からな
るガラスセラミックである電子回路基板。
6. The method according to claim 1, wherein the insulator comprises a glass matrix mainly composed of SiO 2 , B 2 O 3 , K 2 O, and Al 2 O 3 and dispersed particles mainly composed of mullite. Electronic circuit board that is glass ceramic.
【請求項7】請求項1,2または3において、上記無機
絶縁膜がアルミナ、チタニアのいずれかである電子回路
基板。
7. The electronic circuit board according to claim 1, wherein said inorganic insulating film is made of one of alumina and titania.
【請求項8】絶縁体および金属体からなり、その表面に
上記金属体の少なくとも一部が露出する基板上に、ポリ
イミド絶縁層と金属配線層を順に積層する電子回路基板
において、上記基板の表面上に無機絶縁膜を形成し、そ
の上層に上記ポリイミド絶縁膜を形成し、さらにその上
に上記金属配線層を順に積層したことを特徴とする電子
回路基板の製造方法。
8. An electronic circuit board in which a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate made of an insulator and a metal body and at least a part of the metal body is exposed on the surface thereof. A method for manufacturing an electronic circuit board, comprising: forming an inorganic insulating film thereon, forming the polyimide insulating film thereon, and further laminating the metal wiring layer thereon.
【請求項9】絶縁体および金属体からなり、その表面に
上記金属体の少なくとも一部が露出する基板上に、ポリ
イミド絶縁層と金属配線層を順に積層する電子回路基板
において、上記基板の表面上及び上記金属配線層の直上
に無機絶縁膜を形成し、その上層に上記ポリイミド絶縁
膜を形成したことを特徴とする電子回路基板の製造方
法。
9. An electronic circuit board comprising an insulator and a metal body, wherein a polyimide insulating layer and a metal wiring layer are sequentially laminated on a substrate on which at least a part of the metal body is exposed. A method for manufacturing an electronic circuit board, comprising: forming an inorganic insulating film on the metal wiring layer and directly above the metal wiring layer; and forming the polyimide insulating film on the inorganic insulating film.
【請求項10】ポリイミド絶縁層と金属配線層からなる
電子回路基板において、上記ポリイミド絶縁層と上記金
属配線層との境界面に無機絶縁膜を形成したことを特徴
とする電子回路基板の製造方法。
10. A method of manufacturing an electronic circuit board, comprising: an electronic circuit board comprising a polyimide insulating layer and a metal wiring layer, wherein an inorganic insulating film is formed on a boundary surface between the polyimide insulating layer and the metal wiring layer. .
【請求項11】請求項1または2において、上記金属体
がCuである電子回路基板の製造方法。
11. The method according to claim 1, wherein said metal body is Cu.
【請求項12】請求項1,2または3において、上記金
属配線層がCuである電子回路基板の製造方法。
12. The method according to claim 1, wherein said metal wiring layer is made of Cu.
【請求項13】請求項1または2において、上記絶縁体
がSiO2,B2O3,K2O,Al2O3を主成分とするガラ
スマトリックスとムライトを主成分とする分散粒子から
なるガラスセラミックである電子回路基板の製造方法。
13. The insulator according to claim 1, wherein the insulator comprises a glass matrix mainly composed of SiO 2 , B 2 O 3 , K 2 O and Al 2 O 3 and dispersed particles mainly composed of mullite. A method for manufacturing an electronic circuit board made of glass ceramic.
【請求項14】請求項1,2または3において、上記無
機絶縁膜がアルミナ、チタニアのいずれかである電子回
路基板の製造方法。
14. The method according to claim 1, wherein said inorganic insulating film is made of one of alumina and titania.
JP8155198A 1996-06-17 1996-06-17 Electronic circuit board and method of manufacturing the same Pending JPH104263A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8155198A JPH104263A (en) 1996-06-17 1996-06-17 Electronic circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8155198A JPH104263A (en) 1996-06-17 1996-06-17 Electronic circuit board and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JPH104263A true JPH104263A (en) 1998-01-06

Family

ID=15600652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8155198A Pending JPH104263A (en) 1996-06-17 1996-06-17 Electronic circuit board and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JPH104263A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998463B2 (en) 2016-11-15 2021-05-04 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10998463B2 (en) 2016-11-15 2021-05-04 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell
US11552202B2 (en) 2016-11-15 2023-01-10 Shin-Etsu Chemical Co., Ltd. High efficiency solar cell and method for manufacturing high efficiency solar cell

Similar Documents

Publication Publication Date Title
JP3135930B2 (en) Thin film electrical equipment
CN100524020C (en) Method for forming photosensitive polyimide pattern and electronic devices having the pattern
JPH02324A (en) Conducting film circuit and its manufacture
JPS6341049A (en) Multilayer circuit with via contacts
JP3255112B2 (en) Wiring board with built-in resistor and method of manufacturing the same
JP2002118168A (en) Thin film circuit board and method of manufacturing the same
WO1997003542A1 (en) Circuit board and method of manufacturing the same
JP3085067B2 (en) Wiring board and method of manufacturing the same
JPS58130502A (en) Temperature depending resistor
JP2514020B2 (en) Wiring board
JP2778885B2 (en) Multilayer circuit board and method of manufacturing the same
JP2530008B2 (en) Wiring board manufacturing method
JP2002223068A (en) Thin film circuit board and method of manufacturing the same
JP3689985B2 (en) Circuit board and manufacturing method thereof
JPH0611042B2 (en) Method for manufacturing semiconductor device
JP2804208B2 (en) Manufacturing method of wiring board
JPH0821763B2 (en) Electronic circuit parts
JPH07249867A (en) Surface treatment method for insulating film
JP2565362B2 (en) Method for manufacturing multilayer wiring board
JP2734675B2 (en) Method for manufacturing semiconductor device
JP2010192637A (en) Multilayer wiring board and method of manufacturing the same, and wafer batch contact board
JPH02209757A (en) Circuit board
JPH05243217A (en) Method for manufacturing semiconductor device
JPH0613754A (en) Method for manufacturing multilayer wiring board
JPH0767013B2 (en) Electronic circuit parts