JPH1044498A - 記録ヘッド - Google Patents
記録ヘッドInfo
- Publication number
- JPH1044498A JPH1044498A JP20185796A JP20185796A JPH1044498A JP H1044498 A JPH1044498 A JP H1044498A JP 20185796 A JP20185796 A JP 20185796A JP 20185796 A JP20185796 A JP 20185796A JP H1044498 A JPH1044498 A JP H1044498A
- Authority
- JP
- Japan
- Prior art keywords
- matrix
- recording head
- led
- matrix wiring
- recording
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】
【課題】 コスト上昇を招くことなく小型化が可能な記
録ヘッドを提供する。 【解決手段】 線状配列の複数のＬＥＤ素子２−１−１
〜２−１−６４，・・・・・を有するＬＥＤチップ２−
１，２−２・・・・・が線状に配列されている。ＬＥＤ
素子２−１−１〜２−１−６４，・・・・・をマトリッ
クス駆動するためにガラス基板上に蒸着によりマトリッ
クス配線を形成してなるマトリックス配線基板６が用い
られる。マトリックス配線は６４本の共通線を有し、そ
のそれぞれにはＬＥＤ素子２−１−１〜２−１−６４，
・・・・・とワイヤー４−１−１，４−２−１，・・・
・・を介して接続されたパッド６−１−１，６−２−
１，・・・・・及びマトリックス駆動のためのドライバ
ー１とワイヤー１８−１を介して接続されたパッド１７
−１が形成されている。
録ヘッドを提供する。 【解決手段】 線状配列の複数のＬＥＤ素子２−１−１
〜２−１−６４，・・・・・を有するＬＥＤチップ２−
１，２−２・・・・・が線状に配列されている。ＬＥＤ
素子２−１−１〜２−１−６４，・・・・・をマトリッ
クス駆動するためにガラス基板上に蒸着によりマトリッ
クス配線を形成してなるマトリックス配線基板６が用い
られる。マトリックス配線は６４本の共通線を有し、そ
のそれぞれにはＬＥＤ素子２−１−１〜２−１−６４，
・・・・・とワイヤー４−１−１，４−２−１，・・・
・・を介して接続されたパッド６−１−１，６−２−
１，・・・・・及びマトリックス駆動のためのドライバ
ー１とワイヤー１８−１を介して接続されたパッド１７
−１が形成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、画像記録装置の記
録ヘッドの技術に属するものであり、特に、ＬＥＤ等の
記録エネルギーを発生する記録素子を多数１次元に配列
してなる記録ヘッドに関する。本発明の記録ヘッドは、
例えば電子写真記録方式の複写機やファクシミリやプリ
ンタ等の記録ヘッドとして好適である。
録ヘッドの技術に属するものであり、特に、ＬＥＤ等の
記録エネルギーを発生する記録素子を多数１次元に配列
してなる記録ヘッドに関する。本発明の記録ヘッドは、
例えば電子写真記録方式の複写機やファクシミリやプリ
ンタ等の記録ヘッドとして好適である。
【０００２】
【従来の技術及び発明が解決しようとする課題】従来、
電子写真記録方式を利用して画像記録を行う画像記録装
置において、記録情報に応じて発光せしめられる多数の
ＬＥＤ発光記録素子を線状に配列してなるＬＥＤ記録ヘ
ッドが利用されている。このＬＥＤ記録ヘッドの駆動方
式としては、駆動ＩＣとして安価なものを用い得ること
から、マトリックス駆動方式が利用されている。
電子写真記録方式を利用して画像記録を行う画像記録装
置において、記録情報に応じて発光せしめられる多数の
ＬＥＤ発光記録素子を線状に配列してなるＬＥＤ記録ヘ
ッドが利用されている。このＬＥＤ記録ヘッドの駆動方
式としては、駆動ＩＣとして安価なものを用い得ること
から、マトリックス駆動方式が利用されている。
【０００３】従来のマトリックス駆動ＬＥＤ記録ヘッド
では、複数のＬＥＤ素子を有するＬＥＤチップを基板上
にダイボンディングし、該基板上にマトリックス配線パ
ターンを形成し、該配線パターンと各ＬＥＤ素子の電極
パッドとをワイヤーボンディングしている。
では、複数のＬＥＤ素子を有するＬＥＤチップを基板上
にダイボンディングし、該基板上にマトリックス配線パ
ターンを形成し、該配線パターンと各ＬＥＤ素子の電極
パッドとをワイヤーボンディングしている。
【０００４】図８はマトリックス駆動ＬＥＤ記録ヘッド
の等価回路図である。この記録ヘッドは１列に配列され
た５６個のＬＥＤチップ２−１〜２−５６を有する。Ｌ
ＥＤチップ２−１は６４個のＬＥＤ素子２−１−１〜２
−１−６４を有し、他のＬＥＤチップも同様に６４個の
ＬＥＤ素子を有する。各ＬＥＤチップ内においてＬＥＤ
素子は一列に配列されており、このＬＥＤ素子配列方向
と上記ＬＥＤチップ配列方向とは一致している。ＬＥＤ
素子の配列ピッチは約１２個／ｍｍであり、この記録ヘ
ッドは所謂３００ＤＰＩ（ドット・パー・インチ）の密
度でＡ３サイズの記録が可能なものである。
の等価回路図である。この記録ヘッドは１列に配列され
た５６個のＬＥＤチップ２−１〜２−５６を有する。Ｌ
ＥＤチップ２−１は６４個のＬＥＤ素子２−１−１〜２
−１−６４を有し、他のＬＥＤチップも同様に６４個の
ＬＥＤ素子を有する。各ＬＥＤチップ内においてＬＥＤ
素子は一列に配列されており、このＬＥＤ素子配列方向
と上記ＬＥＤチップ配列方向とは一致している。ＬＥＤ
素子の配列ピッチは約１２個／ｍｍであり、この記録ヘ
ッドは所謂３００ＤＰＩ（ドット・パー・インチ）の密
度でＡ３サイズの記録が可能なものである。
【０００５】各ＬＥＤチップのＮ（１〜６４）番目のＬ
ＥＤ素子のアノードどうしは、共通の配線に接続され、
アノードドライバー１により定電流で駆動される。一
方、各ＬＥＤチップ内の６４個のＬＥＤ素子のカソード
は、チップ内で接続され、５６チャンネルのカソードド
ライバー３−１〜３−６で順次時分割駆動される。カソ
ードドライバーは１０チャンネルごとに分割した６チッ
プ構成である。従って、６４×５６のマトリックス駆動
が可能となる。
ＥＤ素子のアノードどうしは、共通の配線に接続され、
アノードドライバー１により定電流で駆動される。一
方、各ＬＥＤチップ内の６４個のＬＥＤ素子のカソード
は、チップ内で接続され、５６チャンネルのカソードド
ライバー３−１〜３−６で順次時分割駆動される。カソ
ードドライバーは１０チャンネルごとに分割した６チッ
プ構成である。従って、６４×５６のマトリックス駆動
が可能となる。
【０００６】図９はＬＥＤチップ２−１の平面図であ
る。ＬＥＤ素子２−１−１〜２−１−６４は奇数番目の
素子と偶数番目の素子とで互いに逆の側（図９における
上側と下側）にアノード端子が延び出ており、そのそれ
ぞれの端部にはワイヤーボンディングパッド（以下、
「ＷＢＰ」と記す）４−１−１〜４−１−６４が接続さ
れている。従って、各ＷＢＰの配列ピッチは約６個／ｍ
ｍとなり、通常のガラスエポキシ基板に形成された配線
パターンと直接ワイヤーボンディングすることができ
る。
る。ＬＥＤ素子２−１−１〜２−１−６４は奇数番目の
素子と偶数番目の素子とで互いに逆の側（図９における
上側と下側）にアノード端子が延び出ており、そのそれ
ぞれの端部にはワイヤーボンディングパッド（以下、
「ＷＢＰ」と記す）４−１−１〜４−１−６４が接続さ
れている。従って、各ＷＢＰの配列ピッチは約６個／ｍ
ｍとなり、通常のガラスエポキシ基板に形成された配線
パターンと直接ワイヤーボンディングすることができ
る。
【０００７】図１０は以上の様なＬＥＤ記録ヘッドの平
面概略図である。ガラスエポキシ基板５の幅方向のほぼ
中央にダイボンディングした５６個のＬＥＤチップ２−
１〜２−５６が基板５の長さ方向に沿って配列されてい
る。これらＬＥＤチップの両側の領域１５には、いずれ
も各ＬＥＤチップの各ＬＥＤ素子のアノード端子ＷＢＰ
とボンディングワイヤーで接続されたマトリックス配線
パターンが形成されている（図８参照）。基板５の長手
方向の一端部には、前述のアノードドライバー１が実装
されている。また、各ＬＥＤチップのカソード端子は、
該ＬＥＤチップの裏面（即ちガラスエポキシ基板５と接
合された面）側へと延びており、それぞれ１０チャンネ
ル分を担当するカソードドライバー３−１〜３−６と接
続されている。
面概略図である。ガラスエポキシ基板５の幅方向のほぼ
中央にダイボンディングした５６個のＬＥＤチップ２−
１〜２−５６が基板５の長さ方向に沿って配列されてい
る。これらＬＥＤチップの両側の領域１５には、いずれ
も各ＬＥＤチップの各ＬＥＤ素子のアノード端子ＷＢＰ
とボンディングワイヤーで接続されたマトリックス配線
パターンが形成されている（図８参照）。基板５の長手
方向の一端部には、前述のアノードドライバー１が実装
されている。また、各ＬＥＤチップのカソード端子は、
該ＬＥＤチップの裏面（即ちガラスエポキシ基板５と接
合された面）側へと延びており、それぞれ１０チャンネ
ル分を担当するカソードドライバー３−１〜３−６と接
続されている。
【０００８】この様な図１０に示されている従来のＬＥ
Ｄ記録ヘッドでは、基板５の幅は約２０ｍｍとなり、小
径の感光ドラムを用いて小型化を図ろうとする記録装置
に対しては不利である。
Ｄ記録ヘッドでは、基板５の幅は約２０ｍｍとなり、小
径の感光ドラムを用いて小型化を図ろうとする記録装置
に対しては不利である。
【０００９】そこで、本発明の目的は、以上の如き従来
技術の問題点に鑑み、コスト上昇を招くことなく小型化
が可能な記録ヘッドを提供することにある。
技術の問題点に鑑み、コスト上昇を招くことなく小型化
が可能な記録ヘッドを提供することにある。
【００１０】
【課題を解決するための手段】本発明によれば、上記目
的を達成するものとして、複数の記録素子を線状に配列
してなる記録ヘッドにおいて、前記記録素子をマトリッ
クス駆動するためのマトリックス配線の形成されている
マトリックス配線基板を備えており、該マトリックス配
線基板はガラス基板上にマトリックス配線を形成してな
るものであることを特徴とする、記録ヘッド、が提供さ
れる。
的を達成するものとして、複数の記録素子を線状に配列
してなる記録ヘッドにおいて、前記記録素子をマトリッ
クス駆動するためのマトリックス配線の形成されている
マトリックス配線基板を備えており、該マトリックス配
線基板はガラス基板上にマトリックス配線を形成してな
るものであることを特徴とする、記録ヘッド、が提供さ
れる。
【００１１】本発明の一態様においては、前記マトリッ
クス配線は蒸着により形成されたものである。
クス配線は蒸着により形成されたものである。
【００１２】本発明の一態様においては、前記マトリッ
クス配線は前記記録素子の線状配列に実質上沿って延び
ている共通線を有し、該共通線のそれぞれには複数の第
１ボンディングパッドと１つの第２ボンディングパッド
とが形成されており、前記第１ボンディングパッドは前
記記録素子の入力端子と第１の接続部材を介して接続さ
れており、前記第２ボンディングパッドは前記マトリッ
クス駆動のためのマトリックス駆動手段の端子と第２の
接続部材を介して接続されている。
クス配線は前記記録素子の線状配列に実質上沿って延び
ている共通線を有し、該共通線のそれぞれには複数の第
１ボンディングパッドと１つの第２ボンディングパッド
とが形成されており、前記第１ボンディングパッドは前
記記録素子の入力端子と第１の接続部材を介して接続さ
れており、前記第２ボンディングパッドは前記マトリッ
クス駆動のためのマトリックス駆動手段の端子と第２の
接続部材を介して接続されている。
【００１３】本発明の一態様においては、前記第１の接
続部材及び前記第２の接続部材はいずれもボンディング
ワイヤーである。
続部材及び前記第２の接続部材はいずれもボンディング
ワイヤーである。
【００１４】本発明の一態様においては、前記複数の記
録素子は少なくとも１つのチップに形成されており、該
チップは全体基板に取り付けられており、該全体基板に
は前記マトリックス配線基板と前記マトリックス駆動の
ためのマトリックス駆動手段とが取り付けられている。
録素子は少なくとも１つのチップに形成されており、該
チップは全体基板に取り付けられており、該全体基板に
は前記マトリックス配線基板と前記マトリックス駆動の
ためのマトリックス駆動手段とが取り付けられている。
【００１５】本発明の一態様においては、前記チップ内
にて追加のマトリックス配線が形成されており、該追加
のマトリックス配線の端子は前記マトリックス配線基板
を介することなく前記マトリックス駆動のためのマトリ
ックス駆動手段の端子と接続されている。
にて追加のマトリックス配線が形成されており、該追加
のマトリックス配線の端子は前記マトリックス配線基板
を介することなく前記マトリックス駆動のためのマトリ
ックス駆動手段の端子と接続されている。
【００１６】本発明の一態様においては、前記記録素子
はＬＥＤ素子である。
はＬＥＤ素子である。
【００１７】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施の形態を説明する。
の実施の形態を説明する。
【００１８】図１は本発明による記録ヘッドの第１の実
施形態の部分平面概略図であり、図２、図３、図４及び
図５はそれぞれその部分拡大平面図、等価回路図、部分
平面図及び断面概略図である。
施形態の部分平面概略図であり、図２、図３、図４及び
図５はそれぞれその部分拡大平面図、等価回路図、部分
平面図及び断面概略図である。
【００１９】図５に示されている様に、ガラスエポキシ
基板（全体基板）５上には、銀ペースト１２によりＬＥ
Ｄチップ２、マトリックス配線基板６、アノードドライ
バー１及びカソードドライバー３−１〜３−６がダイボ
ンディングされている。４はＬＥＤチップ２のＷＢＰと
マトリックス配線基板６とを接続するボンディングワイ
ヤーである。
基板（全体基板）５上には、銀ペースト１２によりＬＥ
Ｄチップ２、マトリックス配線基板６、アノードドライ
バー１及びカソードドライバー３−１〜３−６がダイボ
ンディングされている。４はＬＥＤチップ２のＷＢＰと
マトリックス配線基板６とを接続するボンディングワイ
ヤーである。
【００２０】図３に示されている様に、この記録ヘッド
は１列に配列された５６個のＬＥＤチップ２−１〜２−
５６を有する（図５にはＬＥＤチップ２として指示され
ている）。ＬＥＤチップ２−１は６４個のＬＥＤ素子２
−１−１〜２−１−６４を有し、他のＬＥＤチップも同
様に６４個のＬＥＤ素子を有する。各ＬＥＤチップ内に
おいてＬＥＤ素子は一列に配列されており、このＬＥＤ
素子配列方向と上記ＬＥＤチップ配列方向とは一致して
いる。ＬＥＤ素子の配列ピッチは約１２個／ｍｍであ
り、この記録ヘッドは所謂３００ＤＰＩの密度でＡ３サ
イズの記録が可能なものである。
は１列に配列された５６個のＬＥＤチップ２−１〜２−
５６を有する（図５にはＬＥＤチップ２として指示され
ている）。ＬＥＤチップ２−１は６４個のＬＥＤ素子２
−１−１〜２−１−６４を有し、他のＬＥＤチップも同
様に６４個のＬＥＤ素子を有する。各ＬＥＤチップ内に
おいてＬＥＤ素子は一列に配列されており、このＬＥＤ
素子配列方向と上記ＬＥＤチップ配列方向とは一致して
いる。ＬＥＤ素子の配列ピッチは約１２個／ｍｍであ
り、この記録ヘッドは所謂３００ＤＰＩの密度でＡ３サ
イズの記録が可能なものである。
【００２１】各ＬＥＤチップのＮ（１〜６４）番目のＬ
ＥＤ素子のアノードどうしは、共通の配線に接続され、
アノードドライバー１により定電流で駆動される。一
方、各ＬＥＤチップ内の６４個のＬＥＤ素子のカソード
は、チップ内で接続され、５６チャンネルのカソードド
ライバー３−１〜３−６で順次時分割駆動される。カソ
ードドライバーは１０チャンネルごとに分割した６チッ
プ構成である。従って、６４×５６のマトリックス駆動
が可能となる。
ＥＤ素子のアノードどうしは、共通の配線に接続され、
アノードドライバー１により定電流で駆動される。一
方、各ＬＥＤチップ内の６４個のＬＥＤ素子のカソード
は、チップ内で接続され、５６チャンネルのカソードド
ライバー３−１〜３−６で順次時分割駆動される。カソ
ードドライバーは１０チャンネルごとに分割した６チッ
プ構成である。従って、６４×５６のマトリックス駆動
が可能となる。
【００２２】図４に示されている様に、ＬＥＤチップ２
−１において、ＬＥＤ素子２−１−１〜２−１−６４は
ＬＥＤ素子配列を境として一方の側（図４における下
側）にアノード端子が延び出ており、そのそれぞれの端
部にはＷＢＰが接続されている。従って、各ＷＢＰの配
列ピッチは約１２個／ｍｍとなる。また、ＬＥＤチップ
２−１のカソード端子は、該ＬＥＤチップの裏面側へと
延びており、銀ペースト１２を介して基板５の上面上の
配線パターンと接続されている。この配線パターンは、
ＬＥＤチップ２−１の外方へと延び出ていて、ワイヤー
ボンディング等によりカソードドライバーと接続されて
いる。他のＬＥＤチップ２−２，・・・・・についても
同様である。
−１において、ＬＥＤ素子２−１−１〜２−１−６４は
ＬＥＤ素子配列を境として一方の側（図４における下
側）にアノード端子が延び出ており、そのそれぞれの端
部にはＷＢＰが接続されている。従って、各ＷＢＰの配
列ピッチは約１２個／ｍｍとなる。また、ＬＥＤチップ
２−１のカソード端子は、該ＬＥＤチップの裏面側へと
延びており、銀ペースト１２を介して基板５の上面上の
配線パターンと接続されている。この配線パターンは、
ＬＥＤチップ２−１の外方へと延び出ていて、ワイヤー
ボンディング等によりカソードドライバーと接続されて
いる。他のＬＥＤチップ２−２，・・・・・についても
同様である。
【００２３】図１に示されている様に、マトリックス配
線基板６はＬＥＤチップ２−１〜２−２，・・・・・の
配列に沿ってその片側に配置されている。また、ＬＥＤ
チップ２−１の左側にはアノードドライバー１が配置さ
れており、該アノードドライバー１に対応する位置まで
マトリックス配線基板６が延びている。
線基板６はＬＥＤチップ２−１〜２−２，・・・・・の
配列に沿ってその片側に配置されている。また、ＬＥＤ
チップ２−１の左側にはアノードドライバー１が配置さ
れており、該アノードドライバー１に対応する位置まで
マトリックス配線基板６が延びている。
【００２４】図２に示されている様に、マトリックス配
線基板６はガラス基板上に蒸着により約３０〜４０μｍ
の配列ピッチで６４本の共通線６−１〜６−６４を形成
し、各ＬＥＤチップに対応する部分ごとに各共通線にＷ
ＢＰ６−１−１〜６−１−６４，６−２−１・・・・・
を形成したものである。図１ではマトリックス配線基板
６の共通線の図示が省略されているが、この図１に示さ
れている様に、各共通線に形成されるＷＢＰ６−１−１
〜６−１−６４，６−２−１６−２−６４，・・・・・
は、全ＬＥＤチップ２−１，２−２，・・・・・の対応
する位置のＬＥＤ素子のアノード端子ＷＢＰとボンディ
ングワイヤー４−１−１〜４−１−６４，４−２−１〜
４−２−６４，・・・・・によりワイヤーボンディング
されている。マトリックス配線基板６の各ＬＥＤチップ
対応部分における６４個のＷＢＰはガラス基板の長手方
向（ＬＥＤチップの配列方向）に対し斜めに配列されて
いる。また、図２に示されている様に、各共通線は、或
るＬＥＤチップ対応部分のＷＢＰのガラス基板幅方向に
関する一方の端部と隣接ＬＥＤチップ対応部分のＷＢＰ
のガラス基板幅方向に関する他方の端部との間を接続し
ており、ガラス基板の長手方向に対して少し傾斜して延
在している。また、全ての共通線は互いに平行である。
線基板６はガラス基板上に蒸着により約３０〜４０μｍ
の配列ピッチで６４本の共通線６−１〜６−６４を形成
し、各ＬＥＤチップに対応する部分ごとに各共通線にＷ
ＢＰ６−１−１〜６−１−６４，６−２−１・・・・・
を形成したものである。図１ではマトリックス配線基板
６の共通線の図示が省略されているが、この図１に示さ
れている様に、各共通線に形成されるＷＢＰ６−１−１
〜６−１−６４，６−２−１６−２−６４，・・・・・
は、全ＬＥＤチップ２−１，２−２，・・・・・の対応
する位置のＬＥＤ素子のアノード端子ＷＢＰとボンディ
ングワイヤー４−１−１〜４−１−６４，４−２−１〜
４−２−６４，・・・・・によりワイヤーボンディング
されている。マトリックス配線基板６の各ＬＥＤチップ
対応部分における６４個のＷＢＰはガラス基板の長手方
向（ＬＥＤチップの配列方向）に対し斜めに配列されて
いる。また、図２に示されている様に、各共通線は、或
るＬＥＤチップ対応部分のＷＢＰのガラス基板幅方向に
関する一方の端部と隣接ＬＥＤチップ対応部分のＷＢＰ
のガラス基板幅方向に関する他方の端部との間を接続し
ており、ガラス基板の長手方向に対して少し傾斜して延
在している。また、全ての共通線は互いに平行である。
【００２５】マトリックス配線基板６の全共通線はＷＢ
Ｐ６−１−１より更に左側へと延びており、この部分に
はアノードドライバー１の出力端子と対応するＷＢＰ１
７−１〜１７−６４が形成されている。これらＷＢＰ１
７−１〜１７−６４は上記ＷＢＰ６−１−１〜６−１−
６４と同様である。ＷＢＰ１７−１〜１７−６４は、ボ
ンディングワイヤー１８−１〜１８−６４によりアノー
ドドライバー１の出力端子ＷＢＰとワイヤーボンディン
グされている。
Ｐ６−１−１より更に左側へと延びており、この部分に
はアノードドライバー１の出力端子と対応するＷＢＰ１
７−１〜１７−６４が形成されている。これらＷＢＰ１
７−１〜１７−６４は上記ＷＢＰ６−１−１〜６−１−
６４と同様である。ＷＢＰ１７−１〜１７−６４は、ボ
ンディングワイヤー１８−１〜１８−６４によりアノー
ドドライバー１の出力端子ＷＢＰとワイヤーボンディン
グされている。
【００２６】ＷＢＰを含めて共通線６−１〜６−６４は
蒸着により形成されるので、その配列ピッチを約３０〜
４０μｍと小さくすることができ、従ってマトリックス
配線基板６の幅は約２ｍｍである。従って、各ＬＥＤチ
ップとマトリックス配線基板６との間の距離を３００μ
ｍとすれば、ボンディングワイヤーは各ＬＥＤ素子ごと
に異なるが、約０．５〜２．５ｍｍの長さとなる。ま
た、マトリックス配線基板６の長さは約３１０ｍｍであ
り、ＬＥＤチップ２−１，２−２，・・・・・の幅は約
５．４ｍｍである。
蒸着により形成されるので、その配列ピッチを約３０〜
４０μｍと小さくすることができ、従ってマトリックス
配線基板６の幅は約２ｍｍである。従って、各ＬＥＤチ
ップとマトリックス配線基板６との間の距離を３００μ
ｍとすれば、ボンディングワイヤーは各ＬＥＤ素子ごと
に異なるが、約０．５〜２．５ｍｍの長さとなる。ま
た、マトリックス配線基板６の長さは約３１０ｍｍであ
り、ＬＥＤチップ２−１，２−２，・・・・・の幅は約
５．４ｍｍである。
【００２７】本実施形態では、従来、約１０ｍｍの幅を
必要としていたマトリックス配線部の幅が２ｍｍとなる
ことで、ヘッドの幅を約１２ｍｍとすることができる。
これは、上記の図１０に示されている従来のマトリック
ス駆動のＬＥＤ記録ヘッドより十分小さい寸法であり、
従来の並列駆動のＬＥＤヘッドと同等の寸法である。
必要としていたマトリックス配線部の幅が２ｍｍとなる
ことで、ヘッドの幅を約１２ｍｍとすることができる。
これは、上記の図１０に示されている従来のマトリック
ス駆動のＬＥＤ記録ヘッドより十分小さい寸法であり、
従来の並列駆動のＬＥＤヘッドと同等の寸法である。
【００２８】上記の如く、本実施形態では、ガラス基板
上に蒸着によりＷＢＰを含む共通線６−１〜６−６４を
形成してマトリックス配線基板６を形成しているので、
共通線パターンを十分に微細に形成でき、特にＷＢＰの
配列ピッチを小さくでき、従ってＬＥＤチップ配列の片
側にのみマトリックス配線基板６を配置して良好なマト
リックス駆動を行うことができ、かくして記録ヘッドの
幅寸法を低減して記録ヘッドの小型化を図ることができ
る。尚、本実施形態では、比較的高コストの蒸着工程を
伴って製造されるマトリックス配線基板６を用いている
が、蒸着工程を伴って製造されるのが幅約２ｍｍのマト
リックス配線基板６のみであるため、全体の基板を蒸着
工程を用いて製造するのに比べてコストアップすること
はない。
上に蒸着によりＷＢＰを含む共通線６−１〜６−６４を
形成してマトリックス配線基板６を形成しているので、
共通線パターンを十分に微細に形成でき、特にＷＢＰの
配列ピッチを小さくでき、従ってＬＥＤチップ配列の片
側にのみマトリックス配線基板６を配置して良好なマト
リックス駆動を行うことができ、かくして記録ヘッドの
幅寸法を低減して記録ヘッドの小型化を図ることができ
る。尚、本実施形態では、比較的高コストの蒸着工程を
伴って製造されるマトリックス配線基板６を用いている
が、蒸着工程を伴って製造されるのが幅約２ｍｍのマト
リックス配線基板６のみであるため、全体の基板を蒸着
工程を用いて製造するのに比べてコストアップすること
はない。
【００２９】図６は本発明による記録ヘッドの第２の実
施形態の等価回路図であり、図７はその部分平面図であ
る。これらの図において、上記図１〜５におけると同様
の機能を有する部材には、同一の符号が付されている。
施形態の等価回路図であり、図７はその部分平面図であ
る。これらの図において、上記図１〜５におけると同様
の機能を有する部材には、同一の符号が付されている。
【００３０】本実施形態は、前述の第１の実施形態と異
なり、６００ＤＰＩの密度でＡ３サイズの記録に対応し
たＬＥＤ記録ヘッドである。
なり、６００ＤＰＩの密度でＡ３サイズの記録に対応し
たＬＥＤ記録ヘッドである。
【００３１】即ち、図６に示されている様に、この記録
ヘッドは１列に配列された５６個のＬＥＤチップ２−１
〜２−５６を有する。図７に示されている様に、ＬＥＤ
チップ２−１は１２８個のＬＥＤ素子２−１−１〜２−
１−１２８を有し、他のＬＥＤチップも同様に１２８個
のＬＥＤ素子を有する。各ＬＥＤチップ内においてＬＥ
Ｄ素子は一列に配列されており、このＬＥＤ素子配列方
向と上記ＬＥＤチップ配列方向とは一致している。ＬＥ
Ｄ素子の配列ピッチは約２４個／ｍｍである。
ヘッドは１列に配列された５６個のＬＥＤチップ２−１
〜２−５６を有する。図７に示されている様に、ＬＥＤ
チップ２−１は１２８個のＬＥＤ素子２−１−１〜２−
１−１２８を有し、他のＬＥＤチップも同様に１２８個
のＬＥＤ素子を有する。各ＬＥＤチップ内においてＬＥ
Ｄ素子は一列に配列されており、このＬＥＤ素子配列方
向と上記ＬＥＤチップ配列方向とは一致している。ＬＥ
Ｄ素子の配列ピッチは約２４個／ｍｍである。
【００３２】各ＬＥＤチップのＮ（２〜６４の偶数）番
目及び（Ｎ−１）番目のＬＥＤ素子のアノードどうし
は、共通の配線に接続され、アノードドライバー１によ
り定電流で駆動される。従って、ＬＥＤチップ２−１の
アノード端子ＷＢＰの数は６４であり、これらとマトリ
ックス配線基板６との接続のためにボンディングワイヤ
ー４−１−１〜４−１−６４が用いられている。一方、
各ＬＥＤチップ内の１２８個のＬＥＤ素子のカソード
は、奇数番目のものどうし及び偶数番目のものどうしが
それぞれチップ内で接続され、１１２チャンネルのカソ
ードドライバー３−１〜３−１２で順次時分割駆動され
る。カソードドライバーは１０チャンネルごとに分割し
た１２チップ構成である。従って、６４×１１２のマト
リックス駆動が可能となる。
目及び（Ｎ−１）番目のＬＥＤ素子のアノードどうし
は、共通の配線に接続され、アノードドライバー１によ
り定電流で駆動される。従って、ＬＥＤチップ２−１の
アノード端子ＷＢＰの数は６４であり、これらとマトリ
ックス配線基板６との接続のためにボンディングワイヤ
ー４−１−１〜４−１−６４が用いられている。一方、
各ＬＥＤチップ内の１２８個のＬＥＤ素子のカソード
は、奇数番目のものどうし及び偶数番目のものどうしが
それぞれチップ内で接続され、１１２チャンネルのカソ
ードドライバー３−１〜３−１２で順次時分割駆動され
る。カソードドライバーは１０チャンネルごとに分割し
た１２チップ構成である。従って、６４×１１２のマト
リックス駆動が可能となる。
【００３３】尚、各ＬＥＤチップについてカソード端子
が２つ必要であるが、これらカソード端子はＬＥＤチッ
プの裏面側に形成してもよいし、アノード端子ＷＢＰと
同一の面に形成してワイヤボンディングする様にしても
よい。
が２つ必要であるが、これらカソード端子はＬＥＤチッ
プの裏面側に形成してもよいし、アノード端子ＷＢＰと
同一の面に形成してワイヤボンディングする様にしても
よい。
【００３４】他の点については、上記第１の実施形態と
同様である。
同様である。
【００３５】本実施形態のＬＥＤ記録ヘッドは、第１の
実施形態と同等の寸法で６００ＤＰＩの密度でＡ３サイ
ズの記録が可能となる。
実施形態と同等の寸法で６００ＤＰＩの密度でＡ３サイ
ズの記録が可能となる。
【００３６】本実施形態の変形例として、各ＬＥＤヘッ
ドのＬＥＤ素子配列を境として両側にアノード端子を引
き出して、上記図９に示されている様に奇数番目のＷＢ
Ｐと偶数番目のＷＢＰとを互いに異なる側に配列し（各
ＷＢＰに２つのアノード端子が接続されていることが図
９とは異なる）、ＬＥＤチップの両側に幅約１ｍｍの３
２チャンネルのマトリックス配線基板を配置したものが
挙げられる。これにより、マトリックス配線基板のＷＢ
Ｐとのワイヤーボンディングのためのボンディングワイ
ヤーとして長さの比較的短いもののみを使用すればよ
く、実装工程での歩留を向上させることができる。
ドのＬＥＤ素子配列を境として両側にアノード端子を引
き出して、上記図９に示されている様に奇数番目のＷＢ
Ｐと偶数番目のＷＢＰとを互いに異なる側に配列し（各
ＷＢＰに２つのアノード端子が接続されていることが図
９とは異なる）、ＬＥＤチップの両側に幅約１ｍｍの３
２チャンネルのマトリックス配線基板を配置したものが
挙げられる。これにより、マトリックス配線基板のＷＢ
Ｐとのワイヤーボンディングのためのボンディングワイ
ヤーとして長さの比較的短いもののみを使用すればよ
く、実装工程での歩留を向上させることができる。
【００３７】また、マトリックス配線基板を２層以上の
多層構成とすることにより、より一層マトリックス配線
基板の面積を小さくすることができる。
多層構成とすることにより、より一層マトリックス配線
基板の面積を小さくすることができる。
【００３８】また、以上の実施形態は、ＬＥＤ記録ヘッ
ドに関して説明されているが、本発明は、記録素子がサ
ーマル記録素子（熱エネルギーに基づき記録するもの）
である記録ヘッドや記録素子がＬＣＤ記録素子（光源と
液晶シャッターとを用い光エネルギーに基づき記録する
もの）である記録ヘッド等のマトリックス駆動が可能な
ものであれば、同様に適用することができる。
ドに関して説明されているが、本発明は、記録素子がサ
ーマル記録素子（熱エネルギーに基づき記録するもの）
である記録ヘッドや記録素子がＬＣＤ記録素子（光源と
液晶シャッターとを用い光エネルギーに基づき記録する
もの）である記録ヘッド等のマトリックス駆動が可能な
ものであれば、同様に適用することができる。
【００３９】
【発明の効果】以上説明したように、本発明によれば、
全体基板とは別にガラス基板上にマトリックス配線を形
成してなるマトリックス配線基板を用いることにより、
低コストにて小型化が可能な記録ヘッドを提供すること
ができる。
全体基板とは別にガラス基板上にマトリックス配線を形
成してなるマトリックス配線基板を用いることにより、
低コストにて小型化が可能な記録ヘッドを提供すること
ができる。
【図１】本発明による記録ヘッドの第１の実施形態の部
分平面概略図である。
分平面概略図である。
【図２】本発明による記録ヘッドの第１の実施形態の部
分拡大平面図である。
分拡大平面図である。
【図３】本発明による記録ヘッドの第１の実施形態の等
価回路図である。
価回路図である。
【図４】本発明による記録ヘッドの第１の実施形態の部
分平面図である。
分平面図である。
【図５】本発明による記録ヘッドの第１の実施形態の断
面概略図である。
面概略図である。
【図６】本発明による記録ヘッドの第２の実施形態の等
価回路図である。
価回路図である。
【図７】本発明による記録ヘッドの第２の実施形態の部
分平面図である。
分平面図である。
【図８】マトリックス駆動ＬＥＤ記録ヘッドの等価回路
図である。
図である。
【図９】ＬＥＤチップの平面図である。
【図１０】従来のＬＥＤ記録ヘッドの平面概略図であ
る。
る。
１ アノードドライバー ２，２−１〜２−５６ ＬＥＤチップ ２−１−１〜２−１−１２８ ＬＥＤ素子 ３−１〜３−１２ カソードドライバー ４，４−１−１〜４−１−６４，４−２−１〜４−２−
６４ ボンディングワイヤー ５ 基板 ６ マトリックス配線基板 ６−１〜６−６４ 共通線 ６−１−１〜６−１−６４，６−２−１〜６−２−６４
ワイヤーボンディングパッド １２ 銀ペースト １７−１〜１７−６４ ワイヤーボンディングパッド １８−１，１８−２ ボンディングワイヤー
６４ ボンディングワイヤー ５ 基板 ６ マトリックス配線基板 ６−１〜６−６４ 共通線 ６−１−１〜６−１−６４，６−２−１〜６−２−６４
ワイヤーボンディングパッド １２ 銀ペースト １７−１〜１７−６４ ワイヤーボンディングパッド １８−１，１８−２ ボンディングワイヤー
Claims (7)
- 【請求項１】 複数の記録素子を線状に配列してなる記
録ヘッドにおいて、前記記録素子をマトリックス駆動す
るためのマトリックス配線の形成されているマトリック
ス配線基板を備えており、該マトリックス配線基板はガ
ラス基板上にマトリックス配線を形成してなるものであ
ることを特徴とする、記録ヘッド。 - 【請求項２】 前記マトリックス配線は蒸着により形成
されたものであることを特徴とする、請求項１に記載の
記録ヘッド。 - 【請求項３】 前記マトリックス配線は前記記録素子の
線状配列に実質上沿って延びている共通線を有し、該共
通線のそれぞれには複数の第１ボンディングパッドと１
つの第２ボンディングパッドとが形成されており、前記
第１ボンディングパッドは前記記録素子の入力端子と第
１の接続部材を介して接続されており、前記第２ボンデ
ィングパッドは前記マトリックス駆動のためのマトリッ
クス駆動手段の端子と第２の接続部材を介して接続され
ていることを特徴とする、請求項１〜２のいずれかに記
載の記録ヘッド。 - 【請求項４】 前記第１の接続部材及び前記第２の接続
部材はいずれもボンディングワイヤーであることを特徴
とする、請求項１〜３のいずれかに記載の記録ヘッド。 - 【請求項５】 前記複数の記録素子は少なくとも１つの
チップに形成されており、該チップは全体基板に取り付
けられており、該全体基板には前記マトリックス配線基
板と前記マトリックス駆動のためのマトリックス駆動手
段とが取り付けられていることを特徴とする、請求項１
〜４のいずれかに記載の記録ヘッド。 - 【請求項６】 前記チップ内にて追加のマトリックス配
線が形成されており、該追加のマトリックス配線の端子
は前記マトリックス配線基板を介することなく前記マト
リックス駆動のためのマトリックス駆動手段の端子と接
続されていることを特徴とする、請求項１〜５のいずれ
かに記載の記録ヘッド。 - 【請求項７】 前記記録素子はＬＥＤ素子であることを
特徴とする、請求項１〜６のいずれかに記載の記録ヘッ
ド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20185796A JPH1044498A (ja) | 1996-07-31 | 1996-07-31 | 記録ヘッド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20185796A JPH1044498A (ja) | 1996-07-31 | 1996-07-31 | 記録ヘッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1044498A true JPH1044498A (ja) | 1998-02-17 |
Family
ID=16448044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20185796A Pending JPH1044498A (ja) | 1996-07-31 | 1996-07-31 | 記録ヘッド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1044498A (ja) |
-
1996
- 1996-07-31 JP JP20185796A patent/JPH1044498A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2014132870A1 (ja) | サーマルヘッドおよびサーマルプリンタ | |
| JPH1044497A (ja) | 記録ヘッド | |
| JP2000289250A (ja) | Ｌｅｄアレイチップおよびｌｅｄアレイプリントヘッド | |
| JP7230666B2 (ja) | サーマルプリントヘッド用のドライバｉｃ、サーマルプリントヘッド、および、サーマルプリントヘッドの配線パターン | |
| JPH0696295B2 (ja) | Ｌｅｄプリントヘッド | |
| JP2000114604A (ja) | 発光素子アレイおよびその製造方法 | |
| CN1154570C (zh) | 热打印头和热打印头装置 | |
| JP2021076630A (ja) | マイクロｌｅｄディスプレイ及びその製造方法 | |
| JPH06278313A (ja) | 画像装置 | |
| JP2983692B2 (ja) | 光プリントヘッド | |
| JPS59184681A (ja) | 光プリントヘツド | |
| CN1291138A (zh) | 驱动ic芯片及打印头 | |
| KR940010877B1 (ko) | 발광다이오드 프린트 헤드 | |
| JPH02122955A (ja) | 光プリンタヘッド | |
| JPH02281976A (ja) | Ｌｅｄプリンタヘッド | |
| JP2001180037A (ja) | 発光素子アレイとその製造方法 | |
| JP2569164B2 (ja) | 光プリンタのｌｅｄアレイヘッド駆動方法 | |
| JPH06333968A (ja) | 回路基板 | |
| JP3649292B2 (ja) | 画像装置 | |
| JP3169671B2 (ja) | サーマルヘッド | |
| JPH054375A (ja) | プリントヘツド | |
| JP2500042Y2 (ja) | 光プリントヘッドの実装構造 | |
| JPH0613662A (ja) | 発光素子アレイヘッド | |
| JPS6371364A (ja) | サ−マルヘツド | |
| JP3263417B2 (ja) | 光プリントヘッド |