JPH1049648A - メモリカードシステム - Google Patents
メモリカードシステムInfo
- Publication number
- JPH1049648A JPH1049648A JP8206171A JP20617196A JPH1049648A JP H1049648 A JPH1049648 A JP H1049648A JP 8206171 A JP8206171 A JP 8206171A JP 20617196 A JP20617196 A JP 20617196A JP H1049648 A JPH1049648 A JP H1049648A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- varistor
- voltage
- processing device
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 識別カードやプリペイドカードについて，偽
造，変造を困難とし，不正使用を防止するメモリカード
及びその処理装置と，それらを備えたメモリカードシス
テムを提供する。 【解決手段】 基板２上に形成された窒化ケイ素膜１か
らなるバリスタが示すバリス夕電圧を記録情報とするメ
モリカードを，読取り制御器によって読取り，さらに，
読取り結果に応じてショート状態に変換する機能を有す
るメモリカードシステムである。
造，変造を困難とし，不正使用を防止するメモリカード
及びその処理装置と，それらを備えたメモリカードシス
テムを提供する。 【解決手段】 基板２上に形成された窒化ケイ素膜１か
らなるバリスタが示すバリス夕電圧を記録情報とするメ
モリカードを，読取り制御器によって読取り，さらに，
読取り結果に応じてショート状態に変換する機能を有す
るメモリカードシステムである。
Description
【０００１】
【発明の属する技術分野】本発明は，メモリカード，及
びその処理装置とそれらからなるメモリシステムに関
し，詳しくは，便益の利用に応じて支払われる代償を，
キャッシュレスで行うためのいわゆるプリペイドカード
であるメモリカード，それが真正であるか否か判別する
機能等を備えたメモリカード処理装置，及びそれらを用
いたメモリカードシステムに関する。
びその処理装置とそれらからなるメモリシステムに関
し，詳しくは，便益の利用に応じて支払われる代償を，
キャッシュレスで行うためのいわゆるプリペイドカード
であるメモリカード，それが真正であるか否か判別する
機能等を備えたメモリカード処理装置，及びそれらを用
いたメモリカードシステムに関する。
【０００２】
【従来の技術】情報を書込み，読み出し，あるいは識別
するための多くの種類のメモリカードが，現代の世の中
には出まわっている。それらの中で，テレホンカードを
はじめとするプリペイドカードや，いわゆる銀行カード
をはじめとする識別カードの多くは，磁気記録媒体に情
報が書き込まれた磁気記録カードである。
するための多くの種類のメモリカードが，現代の世の中
には出まわっている。それらの中で，テレホンカードを
はじめとするプリペイドカードや，いわゆる銀行カード
をはじめとする識別カードの多くは，磁気記録媒体に情
報が書き込まれた磁気記録カードである。
【０００３】ところで，メモリカードとして，古くは表
面に書き込んだ形状や穿孔によるカードが存在した。最
近では，圧倒的に多数を占める磁気記録カードのほか，
基板にＩＣメモリを埋め込んで構成されたＩＣメモリカ
ードが使われはじめ，さらに遠くない将来には光メモリ
が使われることが予測されている。
面に書き込んだ形状や穿孔によるカードが存在した。最
近では，圧倒的に多数を占める磁気記録カードのほか，
基板にＩＣメモリを埋め込んで構成されたＩＣメモリカ
ードが使われはじめ，さらに遠くない将来には光メモリ
が使われることが予測されている。
【０００４】これに対して，磁気記録カードは，低コス
トで製造され，携帯に便利で，多種類かつ多量に流通し
ている。そのうち，いわゆるプリペイドカードは，便益
を利用する量や度数および時間に応じて，磁気記録カー
ドに記録された情報は，リーダライタによって消去され
て減少する。このように，記録情報が容易に書き替え可
能かつキャッシュレスの手軽さが，磁気記録カードが重
宝される所以であろう。
トで製造され，携帯に便利で，多種類かつ多量に流通し
ている。そのうち，いわゆるプリペイドカードは，便益
を利用する量や度数および時間に応じて，磁気記録カー
ドに記録された情報は，リーダライタによって消去され
て減少する。このように，記録情報が容易に書き替え可
能かつキャッシュレスの手軽さが，磁気記録カードが重
宝される所以であろう。
【０００５】一方，身分証明書，銀行カード等の所謂識
別カードにも，磁気記録カードが少なからず使用されて
いる。
別カードにも，磁気記録カードが少なからず使用されて
いる。
【０００６】
【発明が解決しようとする課題】最近，テレホンカード
をはじめとする磁気記録カードの変造，偽造，または不
正使用による被害が増え，社会問題にさえなっており，
その抜本的対策が望まれている。この要望に対して，磁
気記録カードの不正使用を困難とする技術が開発され，
早急に実用化されることが必要である。特に，磁気記録
カードの場合，磁気記録媒体への情報の書込み・消去が
繰り返し可能であることがセキュリティを損ねている一
因といえよう。
をはじめとする磁気記録カードの変造，偽造，または不
正使用による被害が増え，社会問題にさえなっており，
その抜本的対策が望まれている。この要望に対して，磁
気記録カードの不正使用を困難とする技術が開発され，
早急に実用化されることが必要である。特に，磁気記録
カードの場合，磁気記録媒体への情報の書込み・消去が
繰り返し可能であることがセキュリティを損ねている一
因といえよう。
【０００７】そこで，本発明の技術的課題は，プリペイ
ドカードや識別カード等について，偽造，変造を困難と
し，不正使用を防止するメモリカードとその処理装置
と，それらを用いたメモリカードシステムを提供するこ
とにある。
ドカードや識別カード等について，偽造，変造を困難と
し，不正使用を防止するメモリカードとその処理装置
と，それらを用いたメモリカードシステムを提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明によれば，基板上
に形成された少なくとも一つのバリスタを備え，前記バ
リスタが示すバリスタ電圧を記録情報とすることを特徴
とするメモリカードが得られる。
に形成された少なくとも一つのバリスタを備え，前記バ
リスタが示すバリスタ電圧を記録情報とすることを特徴
とするメモリカードが得られる。
【０００９】また，本発明によれば，前記メモリカード
において，前記基板上に形成される前記少なくとも一つ
のバリスタは，少なくとも１種類のバリスタ電圧を有す
ることを特徴とするメモリカードが得られる。
において，前記基板上に形成される前記少なくとも一つ
のバリスタは，少なくとも１種類のバリスタ電圧を有す
ることを特徴とするメモリカードが得られる。
【００１０】また，本発明によれば，前記メモリカード
において，前記バリスタは，ショート状態又は少なくと
も１種類のバリスタ電圧を示すバリスタを複数含むこと
を特徴とするメモリカードが得られる。
において，前記バリスタは，ショート状態又は少なくと
も１種類のバリスタ電圧を示すバリスタを複数含むこと
を特徴とするメモリカードが得られる。
【００１１】また，本発明によれば，前記いずれかのメ
モリカードにおいて，前記バリスタは，前記基板上に薄
膜誘電体および電極を層状に形成して構築されているこ
とを特徴とするメモリカードが得られる。
モリカードにおいて，前記バリスタは，前記基板上に薄
膜誘電体および電極を層状に形成して構築されているこ
とを特徴とするメモリカードが得られる。
【００１２】また，本発明によれば，前記いずれかのメ
モリカードにおいて，前記バリスタを構成する前記薄膜
誘電体は，窒化ケイ素（Ｓｉ3 Ｎ4 ）から構成されるこ
とを特徴とするメモリカードが得られる。
モリカードにおいて，前記バリスタを構成する前記薄膜
誘電体は，窒化ケイ素（Ｓｉ3 Ｎ4 ）から構成されるこ
とを特徴とするメモリカードが得られる。
【００１３】また，本発明によれば，前記いずれかに記
載のメモリカードを処理するメモリカード処理装置にお
いて，前記メモリカードの電圧を検出する読取り制御器
を備え，前記読取り制御器は，前記メモリカードの記録
情報を，真正なメモリカードの記録情報と比較し，前記
メモリカードが真正か否かを判別する機能を有すること
を特徴とするメモリカード処理装置が得られる。
載のメモリカードを処理するメモリカード処理装置にお
いて，前記メモリカードの電圧を検出する読取り制御器
を備え，前記読取り制御器は，前記メモリカードの記録
情報を，真正なメモリカードの記録情報と比較し，前記
メモリカードが真正か否かを判別する機能を有すること
を特徴とするメモリカード処理装置が得られる。
【００１４】また，本発明によれば，前記メモリカード
処理装置において，前記読取り制御器は，前記メモリカ
ードのうち，真正でないと判別されたメモリカードを構
成する前記バリスタの少なくとも１個に，該バリスタの
バリスタ電圧以上で十分に高い電流を通じて，該バリス
タをショート状態に変換する機能を有することを特徴と
するメモリカード処理装置が得られる。
処理装置において，前記読取り制御器は，前記メモリカ
ードのうち，真正でないと判別されたメモリカードを構
成する前記バリスタの少なくとも１個に，該バリスタの
バリスタ電圧以上で十分に高い電流を通じて，該バリス
タをショート状態に変換する機能を有することを特徴と
するメモリカード処理装置が得られる。
【００１５】また，本発明によれば，前記いずれかのメ
モリカードを処理するメモリカード処理装置であって，
前記メモリカードのバリスタ電圧を検出する読取り制御
器を備え，前記読取り制御器は，前記バリスタが示すバ
リスタ電圧，または，前記バリスタがショート状態であ
ることを読取り，前記バリスタを，バリスタ電圧以上で
十分に高い電流を通じて，ショート状態に変換する機能
を備えていることを特徴とするメモリカード処理装置が
得られる。
モリカードを処理するメモリカード処理装置であって，
前記メモリカードのバリスタ電圧を検出する読取り制御
器を備え，前記読取り制御器は，前記バリスタが示すバ
リスタ電圧，または，前記バリスタがショート状態であ
ることを読取り，前記バリスタを，バリスタ電圧以上で
十分に高い電流を通じて，ショート状態に変換する機能
を備えていることを特徴とするメモリカード処理装置が
得られる。
【００１６】さらに，本発明によれば，前記いずれかの
メモリカードと，前記いずれかのメモリカード処理装置
とを備えていることを特徴とするメモリカードシステム
が得られる。
メモリカードと，前記いずれかのメモリカード処理装置
とを備えていることを特徴とするメモリカードシステム
が得られる。
【００１７】
【発明の実施の形態】以下，本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１８】（第１の実施の形態）図１は，本発明の第
１の実施の形態によるメモリカードの構成の説明図であ
り，（ａ）は半導体基板上にバリスタが形成されたメモ
リカードの斜視図，（ｂ）は断面構成図を示す。図１
（ａ）及び（ｂ）を参照すると，流量比が制御されたア
ンモニア（ＮＨ3 ）およびジクロルシラン（ＳｉＨ2 Ｃ
ｌ2 ）の混合ガスを用い，約７２０℃の温度で，減圧Ｃ
ＶＤ法によって半導体シリコン基板２上に厚さ２００乃
至５００オングストロームの誘電体である窒化ケイ素
（Ｓｉ3 Ｎ4 ）膜１のセグメントが６個形成されてい
る。
１の実施の形態によるメモリカードの構成の説明図であ
り，（ａ）は半導体基板上にバリスタが形成されたメモ
リカードの斜視図，（ｂ）は断面構成図を示す。図１
（ａ）及び（ｂ）を参照すると，流量比が制御されたア
ンモニア（ＮＨ3 ）およびジクロルシラン（ＳｉＨ2 Ｃ
ｌ2 ）の混合ガスを用い，約７２０℃の温度で，減圧Ｃ
ＶＤ法によって半導体シリコン基板２上に厚さ２００乃
至５００オングストロームの誘電体である窒化ケイ素
（Ｓｉ3 Ｎ4 ）膜１のセグメントが６個形成されてい
る。
【００１９】個々のセグメントにおける窒化ケイ素膜１
はそれぞれ制御された厚さに成長される。さらに窒化ケ
イ素膜１の上にアルミニウムの電極４が形成され，各セ
グメントの窒化ケイ素膜１の膜厚に応じたバリスタ電圧
を示す２種類の薄膜バリスタ（Ａ，Ｂ）が構築されてい
る。図１（ａ）において，符号４Ａ，４ＢはバリスタＡ
及びバリスタＢにかかる電極をそれぞれあらわし，総称
する場合は，符号４で示す。各バリスタについて，半導
体基板２は，もう一方の共通の電極の役割をなす。そし
てバリスタが構築された半導体基板２の面は，電極４部
分を除いて非導電性樹脂であるフィラー７で覆われ，全
体としてカード形状に整形されている。
はそれぞれ制御された厚さに成長される。さらに窒化ケ
イ素膜１の上にアルミニウムの電極４が形成され，各セ
グメントの窒化ケイ素膜１の膜厚に応じたバリスタ電圧
を示す２種類の薄膜バリスタ（Ａ，Ｂ）が構築されてい
る。図１（ａ）において，符号４Ａ，４ＢはバリスタＡ
及びバリスタＢにかかる電極をそれぞれあらわし，総称
する場合は，符号４で示す。各バリスタについて，半導
体基板２は，もう一方の共通の電極の役割をなす。そし
てバリスタが構築された半導体基板２の面は，電極４部
分を除いて非導電性樹脂であるフィラー７で覆われ，全
体としてカード形状に整形されている。
【００２０】２００オングストロームの膜厚の窒化ケイ
素が形成されてなるバリスタ（以下バリスタＡという）
は，バリスタ電圧が２０ボルト，破壊電流が約１．５ア
ンぺア，他方，５００オングストロームの膜厚の窒化ケ
イ素が形成されてなるバリスタ（以下バリスタＢとい
う）の揚合，バリスタ電圧は５０ボルト，破壊電流が約
１．５アンペアである。
素が形成されてなるバリスタ（以下バリスタＡという）
は，バリスタ電圧が２０ボルト，破壊電流が約１．５ア
ンぺア，他方，５００オングストロームの膜厚の窒化ケ
イ素が形成されてなるバリスタ（以下バリスタＢとい
う）の揚合，バリスタ電圧は５０ボルト，破壊電流が約
１．５アンペアである。
【００２１】図２は図１のカードの読取り制御器を示す
ブロック図である。図２に示すように，カードの読取り
制御器１０は，メモリカードの各電極に接触する複数の
接点を備えた接点群１１と，接点群１１への通電やその
他の接続を切り換える切替回路１３と，切替回路１３に
接続され，この切替回路１３に電源を供給する電源回路
と，切替回路１３からの読取り信号を検出する検出回路
１４と，この検出回路１４からの出力を入力とする比較
回路１６と，比較回路１６に接続され，予め定め定めら
れたカード情報を記憶する記憶回路１５と，比較回路１
６の出力側と切替回路１３の入力側に接続され，比較回
路からの出力に基づいて，切替回路の切替動作を制御す
る制御回路１７とを備えている。
ブロック図である。図２に示すように，カードの読取り
制御器１０は，メモリカードの各電極に接触する複数の
接点を備えた接点群１１と，接点群１１への通電やその
他の接続を切り換える切替回路１３と，切替回路１３に
接続され，この切替回路１３に電源を供給する電源回路
と，切替回路１３からの読取り信号を検出する検出回路
１４と，この検出回路１４からの出力を入力とする比較
回路１６と，比較回路１６に接続され，予め定め定めら
れたカード情報を記憶する記憶回路１５と，比較回路１
６の出力側と切替回路１３の入力側に接続され，比較回
路からの出力に基づいて，切替回路の切替動作を制御す
る制御回路１７とを備えている。
【００２２】この読取り制御器１０によって，メモリカ
ードの各バリスタの電極を通じてバリスタ電圧が記録情
報として読みとられる。
ードの各バリスタの電極を通じてバリスタ電圧が記録情
報として読みとられる。
【００２３】次に，本発明の第１の実施の形態によるメ
モリカードを用いたメモリカードシステムについて説明
する。メモリカードシステムを，物品の購入や役務の利
用等の代償清算の用に供される，いわゆるブリペイドカ
ードシステムとして利用することができる。メモリカー
ドに記録された記録情報は，各バリスタのバリスタ電圧
であり，これらの記録情報は，読取り制御器１０によっ
て読取られ，清算金額に相当する記録情報が消去され
る。
モリカードを用いたメモリカードシステムについて説明
する。メモリカードシステムを，物品の購入や役務の利
用等の代償清算の用に供される，いわゆるブリペイドカ
ードシステムとして利用することができる。メモリカー
ドに記録された記録情報は，各バリスタのバリスタ電圧
であり，これらの記録情報は，読取り制御器１０によっ
て読取られ，清算金額に相当する記録情報が消去され
る。
【００２４】図３は，バリスタの一般的な電圧・電流特
性を示す図である。図３に示されるように，ある電圧以
下ではほとんど電流は流れず，それ以上の電圧で急激に
電流が流れはじめ，わずかな電圧の増加に対して極めて
大きな電流増加が生じる。電流が流れ始める電圧，すな
わち立ち上がり電圧をバリスタ電圧といい，また電流増
加が生じ，バリスタが非線型抵抗素子となる領域を降伏
領域という。降伏領域で電圧を増すとある電流値で非可
逆的な破壊に至り，ショート状態となる。破壊時の電流
を破壊電流という。薄膜バリスタの場合，バリスタ電
圧，破壊電流は，誘電体膜の種類，膜厚，その他誘電体
膜の成長条件に依存する。
性を示す図である。図３に示されるように，ある電圧以
下ではほとんど電流は流れず，それ以上の電圧で急激に
電流が流れはじめ，わずかな電圧の増加に対して極めて
大きな電流増加が生じる。電流が流れ始める電圧，すな
わち立ち上がり電圧をバリスタ電圧といい，また電流増
加が生じ，バリスタが非線型抵抗素子となる領域を降伏
領域という。降伏領域で電圧を増すとある電流値で非可
逆的な破壊に至り，ショート状態となる。破壊時の電流
を破壊電流という。薄膜バリスタの場合，バリスタ電
圧，破壊電流は，誘電体膜の種類，膜厚，その他誘電体
膜の成長条件に依存する。
【００２５】（第２の実施の形態）図４は，本発明の第
２の実施の形態によるメモリカードの構成の説明図であ
り，（ａ）は，非導電性基板３上にバリスタが形成され
たメモリカードの斜視図，（ｂ）は断面構成図を示す。
図４（ａ）及び（ｂ）を参照すると，非導電性基板３の
表面に複数のセグメントのアルミニウムからなる下地電
極５が形成され，さらにこれに重ねて，第１の実施の形
態と同様に，減圧ＣＶＤ法によって誘電体である窒化ケ
イ素（Ｓｉ3 Ｎ4 ）膜１が，さらにその上にアルミニウ
ムの電極４が順次形成されて，薄膜バリスタが構築され
ている。各バリスタの電極４および下地電極５からの引
出し電極６がメモリカードの一方の主面端部に集約して
配列されている。これらの引出し電極６を通じて，図２
に示した読取り制御器１０によって記録情報が読み取ら
れる。バリスタの電極４を含みバリスタが構築された面
の非導電性基板３は，フィラー７によって覆われてい
る。
２の実施の形態によるメモリカードの構成の説明図であ
り，（ａ）は，非導電性基板３上にバリスタが形成され
たメモリカードの斜視図，（ｂ）は断面構成図を示す。
図４（ａ）及び（ｂ）を参照すると，非導電性基板３の
表面に複数のセグメントのアルミニウムからなる下地電
極５が形成され，さらにこれに重ねて，第１の実施の形
態と同様に，減圧ＣＶＤ法によって誘電体である窒化ケ
イ素（Ｓｉ3 Ｎ4 ）膜１が，さらにその上にアルミニウ
ムの電極４が順次形成されて，薄膜バリスタが構築され
ている。各バリスタの電極４および下地電極５からの引
出し電極６がメモリカードの一方の主面端部に集約して
配列されている。これらの引出し電極６を通じて，図２
に示した読取り制御器１０によって記録情報が読み取ら
れる。バリスタの電極４を含みバリスタが構築された面
の非導電性基板３は，フィラー７によって覆われてい
る。
【００２６】第２の実施の形態においては，第１の実施
の形態の場合に対して，メモリカードの形態，とくに記
録情報の読み出しに必要な電極部の構造，およびこれに
伴なう読取り制御器の構造が一部異なるものの，本質的
な相違はない。
の形態の場合に対して，メモリカードの形態，とくに記
録情報の読み出しに必要な電極部の構造，およびこれに
伴なう読取り制御器の構造が一部異なるものの，本質的
な相違はない。
【００２７】（使用例１）バリスタ電圧を示すメモリカ
ードから，読取り制御器１０によって便益利用の代償支
払いに相当する数のバリスタの電極に，電源回路１２か
ら切替回路１３，接点群１１を介して，バリスタ電圧以
上で十分に高い電流（例えば８０ボルトで５ミリアンペ
ア）を通じることによって，バリスタを順次破壊させシ
ョート状態に変換する。バリスタのショート状態への変
換は非可逆過程であり，当該メモリカードに新たな価値
を付加することはできない。
ードから，読取り制御器１０によって便益利用の代償支
払いに相当する数のバリスタの電極に，電源回路１２か
ら切替回路１３，接点群１１を介して，バリスタ電圧以
上で十分に高い電流（例えば８０ボルトで５ミリアンペ
ア）を通じることによって，バリスタを順次破壊させシ
ョート状態に変換する。バリスタのショート状態への変
換は非可逆過程であり，当該メモリカードに新たな価値
を付加することはできない。
【００２８】本使用例１のように，２種類以上のバリス
タの集合からなり，かつこれらのバリスタ電圧を複数と
したメモリカードの場合には，各バリスタ電圧に価値の
軽重を付すことも可能である。本例の構成および機能か
らして，メモリカードの基板は半導体に限らず導体基板
でもよい。
タの集合からなり，かつこれらのバリスタ電圧を複数と
したメモリカードの場合には，各バリスタ電圧に価値の
軽重を付すことも可能である。本例の構成および機能か
らして，メモリカードの基板は半導体に限らず導体基板
でもよい。
【００２９】（使用例２）同様のメモリカードであって
も，バリスタ電圧が異なって，バリスタが配列された場
合には，さきのメモリカードとは異なる記録情報として
識別されるのは当然である。メモリカードは，このよう
にこして識別カードとして用いられ，読取り制御器によ
って当該メモリカードが真正か否かの判別がされる。
も，バリスタ電圧が異なって，バリスタが配列された場
合には，さきのメモリカードとは異なる記録情報として
識別されるのは当然である。メモリカードは，このよう
にこして識別カードとして用いられ，読取り制御器によ
って当該メモリカードが真正か否かの判別がされる。
【００３０】図２に示す読取り制御器１０によって，メ
モリカードのバリスタの接点群及び切替回路１３を介し
て，検出回路１４によって読み取れらたバリスタ電圧の
パターンは，比較回路１６において，予め記憶回路１５
に記憶されたバリスタ電圧のパターンと比較される。比
較回路１６において，バリスタ電圧のパターンが一致し
ない場合において，比較回路から制御回路に不一致信号
が出される。即ち，この場合は，メモリカードが真正で
ないと判別された場合であり，制御回路１７が，当該メ
モリカードのバリスタの電極に，バリスタ電圧以上で破
壊電流よりも十分高い電流（例えば８０ボルトで５ミリ
アンペア）を電源回路１２から切替回路１３を介して，
前記接点群に通じるように制御することによつて，バリ
スタを破壊させショート状態に変換することができる。
これによってメモリカードとしての機能は失われる。前
述したように，バリスタのショート状態への変換は，非
可逆過程であり，当該メモリカードは再び使用に供され
ることはできない。この場合，メモリカードに形成され
たすべてのバリスタではなく，一部のバリスタを破壊す
るによって同様の目的を実現することも，メモリカード
システムのプロトコル次第で可能である。このように真
正でないメモリカードが識別カードとして不正な方法に
よって再度使用される可能性を失わせることができる。
モリカードのバリスタの接点群及び切替回路１３を介し
て，検出回路１４によって読み取れらたバリスタ電圧の
パターンは，比較回路１６において，予め記憶回路１５
に記憶されたバリスタ電圧のパターンと比較される。比
較回路１６において，バリスタ電圧のパターンが一致し
ない場合において，比較回路から制御回路に不一致信号
が出される。即ち，この場合は，メモリカードが真正で
ないと判別された場合であり，制御回路１７が，当該メ
モリカードのバリスタの電極に，バリスタ電圧以上で破
壊電流よりも十分高い電流（例えば８０ボルトで５ミリ
アンペア）を電源回路１２から切替回路１３を介して，
前記接点群に通じるように制御することによつて，バリ
スタを破壊させショート状態に変換することができる。
これによってメモリカードとしての機能は失われる。前
述したように，バリスタのショート状態への変換は，非
可逆過程であり，当該メモリカードは再び使用に供され
ることはできない。この場合，メモリカードに形成され
たすべてのバリスタではなく，一部のバリスタを破壊す
るによって同様の目的を実現することも，メモリカード
システムのプロトコル次第で可能である。このように真
正でないメモリカードが識別カードとして不正な方法に
よって再度使用される可能性を失わせることができる。
【００３１】本使用例２の構成および機能からして，メ
モリカードの基板は半導体に限らず導体基板でもよい。
モリカードの基板は半導体に限らず導体基板でもよい。
【００３２】（使用例３）本発明の要となる窒化ケイ素
膜の形成は，減圧ＣＶＤ法のほか，スパッタ法によって
も実現される。いずれの方法でも，一時に多くのメモリ
カードの製作が可能なため，メモリカードの製作コスト
は低く抑えることができる。メモリカードの作成には相
当の技術が必要とされることと併せて，前述したよう
に，バリスタを破壊してショート状態とする過程が非可
逆ゆえに，これを用いたメモリカードシステムは，偽
造，変造，不正使用に対して高い安全性を有する。
膜の形成は，減圧ＣＶＤ法のほか，スパッタ法によって
も実現される。いずれの方法でも，一時に多くのメモリ
カードの製作が可能なため，メモリカードの製作コスト
は低く抑えることができる。メモリカードの作成には相
当の技術が必要とされることと併せて，前述したよう
に，バリスタを破壊してショート状態とする過程が非可
逆ゆえに，これを用いたメモリカードシステムは，偽
造，変造，不正使用に対して高い安全性を有する。
【００３３】（使用例４）メモリカードを構成するバリ
スタが１個の場合には，メモリカードごとにバリスタ電
圧を相違させることによって，同様に識別機能を担わせ
ることができる。あるいは，複数のバリスタから構成さ
れるメモリカードの場合，バリスタ電圧以外に，バリス
タのショート状態をも記録情報として読み取ることとす
れば，記録情報の選択肢がさらに増えることとなる。
スタが１個の場合には，メモリカードごとにバリスタ電
圧を相違させることによって，同様に識別機能を担わせ
ることができる。あるいは，複数のバリスタから構成さ
れるメモリカードの場合，バリスタ電圧以外に，バリス
タのショート状態をも記録情報として読み取ることとす
れば，記録情報の選択肢がさらに増えることとなる。
【００３４】本発明の使用例４にによるメモリカードシ
ステムは，したがって高度なセキュリティが要求される
識別カードシステムとして有用である。メモリカードを
構成するバリスタの数，およびバリスタ電圧の種類を多
くすれば，識別カードのセキュリティをさらに高めるこ
ととなる。
ステムは，したがって高度なセキュリティが要求される
識別カードシステムとして有用である。メモリカードを
構成するバリスタの数，およびバリスタ電圧の種類を多
くすれば，識別カードのセキュリティをさらに高めるこ
ととなる。
【００３５】ここで，窒化ケイ素膜の形成は，減圧ＣＶ
Ｄ法のほか，スパッタ法によつても実現される。いずれ
の方法でも，一時に多くのメモリカードの製作が可能な
ため，メモリカードの製作コストは低く抑えることがで
きる。さらに，これらは相当の技術が必要とされること
と併せて，前述したように，バリスタを破壊してショー
ト状態とする過程が非可逆ゆえに，バリスタ電圧を記録
情報とするメモリカードシステムは，偽造，変造，不正
使用に対して高い安全性を有する。
Ｄ法のほか，スパッタ法によつても実現される。いずれ
の方法でも，一時に多くのメモリカードの製作が可能な
ため，メモリカードの製作コストは低く抑えることがで
きる。さらに，これらは相当の技術が必要とされること
と併せて，前述したように，バリスタを破壊してショー
ト状態とする過程が非可逆ゆえに，バリスタ電圧を記録
情報とするメモリカードシステムは，偽造，変造，不正
使用に対して高い安全性を有する。
【００３６】
【発明の効果】以上説明したように，本発明では，メモ
リカードが真正か否かを判別し，さらに真正でないと判
別されたメモリカードについては，記録情報の書き替え
が原理的にできない等の特徴をフルに利用し，メモリカ
ードの偽造，変造，不正使用が防止される点でセキュリ
ティの高いメモリカードとその処理装置とそれらを用い
たメモリカードシステムを提供することができる。
リカードが真正か否かを判別し，さらに真正でないと判
別されたメモリカードについては，記録情報の書き替え
が原理的にできない等の特徴をフルに利用し，メモリカ
ードの偽造，変造，不正使用が防止される点でセキュリ
ティの高いメモリカードとその処理装置とそれらを用い
たメモリカードシステムを提供することができる。
【図１】本発明の第１の実施の形態によるメモリカード
の構成の説明図であり，（ａ）は半導体基板上にバリス
タが形成されたメモリカードの斜視図，（ｂ）は断面構
成図を示す。
の構成の説明図であり，（ａ）は半導体基板上にバリス
タが形成されたメモリカードの斜視図，（ｂ）は断面構
成図を示す。
【図２】図１のメモリカードの読取り制御器を示すブロ
ック図である。
ック図である。
【図３】バリスタの一般的な電圧・電流特性を示す図で
ある。
ある。
【図４】本発明の第２の実施の形態によるメモリカード
の構成の説明図であり，（ａ）は非導電性基板３上にバ
リスタが形成されたメモリカードの斜視図，（ｂ）は断
面構成図を示す。
の構成の説明図であり，（ａ）は非導電性基板３上にバ
リスタが形成されたメモリカードの斜視図，（ｂ）は断
面構成図を示す。
１ 窒化ケイ素膜 ２ 半導体基板 ３ 非導電性基板 ４，４Ａ，４Ｂ 電極 ５ 下地電極 ６ 引出し電極 ７ フイラー １０ 読取り制御器 １１ 接点群 １２ 電源回路 １３ 切替回路 １４ 検出回路 １５ 記憶回路 １６ 比較回路 １７ 制御回路
Claims (9)
- 【請求項１】 基板上に形成された少なくとも一つのバ
リスタを備え，前記バリスタが示すバリスタ電圧を記録
情報とすることを特徴とするメモリカード。 - 【請求項２】 請求項１記載のメモリカードにおいて，
前記基板上に形成される前記少なくとも一つのバリスタ
は，少なくとも１種類のバリスタ電圧を有することを特
徴とするメモリカード。 - 【請求項３】 請求項２記載のメモリカードにおいて，
前記バリスタは，ショート状態又は少なくとも１種類の
バリスタ電圧を示すバリスタを複数含むことを特徴とす
るメモリカード。 - 【請求項４】 請求項１乃至３の内のいずれかに記載の
メモリカードにおいて，前記バリスタは，前記基板上に
薄膜誘電体および電極を層状に形成して構築されている
ことを特徴とするメモリカード。 - 【請求項５】 請求項１乃至４の内のいずれかに記載の
メモリカードにおいて，前記バリスタを構成する前記薄
膜誘電体は，窒化ケイ素（Ｓｉ3 Ｎ4 ）から構成される
ことを特徴とするメモリカード。 - 【請求項６】 請求項１乃至５の内のいずれかに記載の
メモリカードを処理するメモリカード処理装置におい
て，前記メモリカードの電圧を検出する読取り制御器を
備え，前記読取り制御器は，前記メモリカードの記録情
報を，真正なメモリカードの記録情報と比較し，前記メ
モリカードが真正か否かを判別する機能を有することを
特徴とするメモリカード処理装置。 - 【請求項７】 請求項６記載のメモリカード処理装置に
おいて，前記読取り制御器は，前記メモリカードのう
ち，真正でないと判別されたメモリカードを構成する前
記バリスタの少なくとも１個に，該バリスタのバリスタ
電圧以上で十分に高い電流を通じて，該バリスタをショ
ート状態に変換する機能を有することを特徴とするメモ
リカード処理装置。 - 【請求項８】 請求項１乃至５の内のいずれかに記載の
メモリカードを処理するメモリカード処理装置であっ
て，前記メモリカードのバリスタ電圧を検出する読取り
制御器を備え，前記読取り制御器は，前記バリスタが示
すバリスタ電圧，または，前記バリスタがショート状態
であることを読取り，前記バリスタを，バリスタ電圧以
上で十分に高い電流を通じて，ショート状態に変換する
機能を備えていることを特徴とするメモリカード処理装
置。 - 【請求項９】 請求項１乃至５の内のいずれかに記載の
メモリカードと，請求項６乃至８の内のいずれかに記載
のメモリカード処理装置を備えていることを特徴とする
メモリカードシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206171A JPH1049648A (ja) | 1996-08-05 | 1996-08-05 | メモリカードシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8206171A JPH1049648A (ja) | 1996-08-05 | 1996-08-05 | メモリカードシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1049648A true JPH1049648A (ja) | 1998-02-20 |
Family
ID=16518988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8206171A Withdrawn JPH1049648A (ja) | 1996-08-05 | 1996-08-05 | メモリカードシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1049648A (ja) |
-
1996
- 1996-08-05 JP JP8206171A patent/JPH1049648A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW451158B (en) | Substrate which is made from paper and is provided with an integrated circuit | |
| US6547151B1 (en) | Currency note comprising an integrated circuit | |
| US5818738A (en) | Method for testing the authenticity of a data carrier having an integrated circuit | |
| US20030154355A1 (en) | Methods and apparatus for providing a memory challenge and response | |
| TW381057B (en) | Semiconductor device | |
| US7689459B2 (en) | Card with embedded bistable display having short and long term information | |
| US5436971A (en) | Method of and circuit arrangement for checking a smart card | |
| RU2222049C2 (ru) | Способ проверки подлинности носителя данных | |
| US5917909A (en) | System for testing the authenticity of a data carrier | |
| US5086216A (en) | Memory card with fuses and a system for handling such memory cards | |
| JP2001507486A (ja) | 高安全容量性カードシステム | |
| JPS63503249A (ja) | パーソナルメモリカードシステム | |
| JPH10512072A (ja) | 半導体メモリーセルに保存されたデータを保護するための方法と装置 | |
| US7613481B2 (en) | Method for the management of information stored on a smart card readable by a mobile telephone | |
| US6830183B2 (en) | Device for secure read, write and read/modify/write operation with divided track transducer head | |
| KR19990036269A (ko) | 안전 크레디트카드 | |
| US20060273149A1 (en) | Capacitive data storing method, and various systems using the method, and various goods | |
| JPH1049648A (ja) | メモリカードシステム | |
| US5763869A (en) | Data carrier having an electronic module | |
| JPH1040674A (ja) | 情報記録カード | |
| JP2000251050A (ja) | Ｉｃカード、ｉｃカード情報読取装置、ｉｃカード情報集中管理装置、ｉｃカードの不正記録情報検知方法及びシステム | |
| JPS6334522B2 (ja) | ||
| JPH0338396A (ja) | 次世代ｉｃカード | |
| CN2300951Y (zh) | 一种具有防伪识别能力的商品防伪装置 | |
| JPH10124641A (ja) | パット対ビット対応情報カード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |