JPH10512072A - 半導体メモリーセルに保存されたデータを保護するための方法と装置 - Google Patents

Abstract

(57)【要約】 半導体デバイスの半導体メモリーセルに保存されたデータ保護に関する方法と装置について記述する。メモリーセルの捕捉電荷レベルの測定値を表す数値に対応した基準指紋が生成され、保存される。その測定はメモリーセルにデータがプログラムされた直後に実行される。そして、基準指紋は、読取り器に提供された記憶デバイスのメモリーセルに捕捉された電荷レベルを表す数値である測定値と比較される。もし，一致した場合、記憶デバイスに保存されたデータは認証される。データ保護を強化するために、メモリーセルにデータを書込む際、意図的なオフセット誤差電圧が印加される。さらに、安全性を高めるために、基準指紋を保存の前に暗号化してもよい。最後にファジー理論技術を、環境的およびハードウエアと関連付けられるプログラムされたメモリーセルの，捕捉電荷レベルの不安定性を補償するために用いてもよい。

Description

【発明の詳細な説明】 半導体メモリーセルに保存されたデータを保護するための方法と装置発明の分野 本発明は半導体記憶デバイス（記憶素子）に保存されたデータを保護すること 全般に関するものである。特に本発明は、半導体記憶素子に保存されたデータを 保護するための、半導体メモリーの物理的な構造と、半導体メモリーセルの材料 特性とを利用した技術に関するものである。発明の背景 半導体メモリーセルに保存されているデータは容易に読書きが可能であり、ま た一方の半導体記憶素子から他のメモリーセルへのアクセス制限のために保護機 能が付加されていない限り、素子への複製も容易である。 半導体チップ上に構成された、半導体記憶素子に保存されたデータの保護が試 みられている。例えば、マイクロプロセッサはメモリーセルのメモリー配列とチ ップ上の入出力ポート(I/O)との間のデータパス内に置かれている。初期的に認 められた保護コードがマイクロプロセッサに与えられる場合に限り、メモリーの 配列に保存されているデータへのアクセスを許可することにより、保存されたデ ータは保護される。しかしながら、このデータ保護技術は、集積された半導体チ ップがリバースエンジニアリング可能な有限な状態の素子であるため、打ち破ら れ得る。従って、データベースを攻撃する者は、I/Oポートを迂回し、直接メモ リー配列にアクセスすることが可能であろう。 メモリーセルの適用例において、半導体メモリーセルを含む集積回路カードあ るいは、チップカードといった、メモリーセルに保存されたデータが絶対的に安 全であるということを保証することは、極めて重要なことである。このことは、 中央のデータベースで検証システムを有さないデータベースを利用する事例に関 して特に重要である。他の事例では、コンピュータがリンクした、あるいはオン ラインの支払いシステムにおけるメモリーセルの使用に関するものがある。しか しながら、チップカードに保存されたデータの認証されていない修正及び、偽造 を目的とする他のチップカードへの認証されていない複製は、現在の技術の利用 では容易に検出できない。例えば、チップカード上にホログラムを施す現在の保 護技術は、比較的容易ではあるが、ほとんど検出できないであろう。 それゆえ、半導体記憶素子のメモリーセルに保存されたデータを保護するため の技術の改良が必要となる。発明の要約 本発明は、半導体記憶デバイス（記憶素子）のメモリーセルに保存されたデー タを、基準指紋と呼ばれる、メモリーセルに保存されたデータを表す数値データ 列を生成することより保護する。その基準指紋は、データがプログラムされたと きにメモリーセルで捕捉される電荷レベルの正確な数値表示と関連している。 本発明によれば、メモリーセルの捕捉電荷レベルの測定値がメモリーセルのプ ログラミングの後、直ちに得られることになる。この測定値に基づき、基準指紋 は生成され、後の処理のため保存される。メモリーセルに保存されているデータ へのアクセスが、その後求められた場合、メモリーセル内の捕捉電荷のレベルが 数値データ、すなわち認証指紋の取得のために測定される。基準指紋と認証指紋 は比較され、一致した場合、データは認証される。もし、一致しない場合、保存 されたデータは認められていない方法により修正されている可能性がある。さら なる実施の形態において、メモリーセルに保存されたデータの保護を、メモリー セル内の捕捉電荷レベルに対する、意図的なランダム変動の導入を考慮した方法 で、メモリーセルへデータを書込むことによりさらに強化してもよい。 さらなる実施の形態として、基準指紋は、保存前に暗号化してもよい。 本発明のさらなる実施の態様として、基準指紋と認証指紋の比較に信頼性があ ることを保証するために、ファジー理論技術を、基準指紋と認証指紋の取得のた めに利用してもよい。ファジー理論の使用は、プログラムされたメモリーセル内 の捕捉電荷レベルの測定で生成される数値表現の値の変動を引き起こし得る環境 およびハードウエアに関連付けられる要因を補償する。 さらに、本発明の特徴と利点は、以下に記載する詳細な説明により明らかにな るだろう。図面の説明 図１は、半導体メモリーセルの断面を図示し、 図２は、本発明の技術により、半導体メモリーセルに保存されているデータを 保護するための装置の実施例の要素のブロック線図であり、 図３は、本発明により半導体メモリーセルにデータを書込むための方法に関す るフローチャートを示し、 図４は、本発明により半導体メモリーセルからデータを読取るための方法に関 するフローチャートを示し、 図５は、本発明により半導体メモリーセルに保存されたデータの基準指紋を生 成するための方法のフローチャートを示し、そして、 図６は、本発明によりメモリーセルに関して生成された基準指紋の利用により 、半導体記憶デバイスの半導体メモリーセルに保存されたデータを認証するため の方法のフローチャートを示す。詳細な説明 本発明は、半導体記憶デバイス（記憶素子）のメモリーセルに保存されたデー タを保護するための技術に関連するものである。その方法は、メモリーセルの基 準指紋を生成するために、半導体材料の物理的な特性と、個々のメモリーセルに 特有の配列とを利用する。以下に示す詳細で記述されるように、データをプログ ラムされた後のメモリーセル内の捕捉電荷レベルは本来変動するものである。こ れらのレベル変動が、基準指紋生成のために利用され、そして、基準指紋は、そ の後保存されたデータが信頼できるか否かを決定するために使用される。 図１は、標準的な電気的プログラム可能な読取り専用メモリー（EPROM）セル1 0の断面で、特にデータ保存を目的とした一般的な半導体記憶素子に典型的に含 まれるであろうものを示している。本発明を記述するためにEPROMメモリーセル を用いることは、例示的なものであり、EPROMと同様の電荷保存構造を有する他 のメモリーセルに対して、本保存データの保護の方法を利用できることは理解さ れるはずである。さらに、以下に記述される、本発明にかかる技術が、集積回路 カードやEPROMや電気的に消去.プログラム可能な読取り専用メモリ ー(EEPROM)を含むチップカードのような、記憶装置や、ROMやボード上にEPROMや ROMを有するマイクロコントローラを利用したその他同様な素子について同様に 適用されることは理解されるはずである。 図１において、メモリーセル10は公知の素子で、その構造と動作は、ここで援 用する文献であるAltera Corporationの1991年9月発行の“Data Book”ページ11 〜14に詳細に記述されている。明確化のため、メモリーセル10は、本発明を説明 するために必要となるEPROM構造とその動作に関してのみ記載されている。 図１では、メモリーセル10はp型の基板11上に集積されたトランジスタを含む 。そのトランジスタはソース(S)12とドレイン(D)14を含み、それらは基板11上の Ｎ+の不純物の拡散による公知の手法を用いることにより構成される。そのトラ ンジスタは、ソース12とドレイン14を覆うフィールド酸化層16と、酸化層16を覆 うポリシリコンの第１層から構成される浮動ゲート18とを含む。さらにトランジ スタは、浮動ゲート18を覆うポリシリコンの第２層から構成されるゲート20を含 む。 公知の技術である浮動ゲートの電荷接合により、メモリーセル10にデータ保存 の目的でデータがプログラムできる。例えば、強電場を生成するために電子をド レイン14領域から浮動ゲート18領域にジャンプするよう励起することは、一般的 には12ボルト以上のあるポテンシャルを、ドレイン14に印加しなければならない 。浮動ゲート18に引付けられた電子は、ポテンシャルがドレイン14から取除かれ ると、浮動ゲート18に捕捉されるようになる。 浮動ゲート18で電荷が捕捉されたとき、EPROMメモリーセル10のしきい値は、 電荷が存在しない場合にはメモリーセル10に関連し、消去状態と呼ばれる、相対 的に低い値から、メモリーセル10のプログラミングが行われたことを示すより高 い値に変わる。メモリーセル10における、論理レベルLowすなわち"0"のプログラ ミングのために、低い電圧ポテンシャルがゲート20に加えられたならば、電子は 浮動ゲート18に引付けられず、浮動ゲート18は帯電しない。一方、論理レベルHi ghすなわち"1"のプログラミングのために、高い電圧ポテンシャルがゲート20に 加えられたならば、多数の電子が浮動ゲート18に引付けられ、そ れにより浮動ゲート18は帯電する。HighとLowの論理レベルのプログラミングの ための特有の電圧が、半導体記憶素子の型と設計に依存するということは、当業 者にとって公知なことである。 プログラミングの結果として、メモリーセル10に捕捉される電荷レベルは半導 体の材料特性と、メモリーセル10の構造配列に依存する。例えば、不純物の添加 レベル、不純物の純度、そして半導体基板の不純物添加層の厚さの変化が、プロ グラミング中の特定時間の間、特定の電圧レベルが印加されたときに、メモリー セルで捕捉された電荷レベルに固有のランダム変動をもたらす。これら固有のラ ンダム変動は、第２のメモリーセルにおける、同一の捕捉電荷レベルを取得する ために、第２のメモリーセルにおいて、同じ捕捉電荷の相対レベルの再生あるい は複製を不可能でないとしても、極めて困難にしている。以下に説明するように 、本発明は、プログラムされたメモリーセルに捕捉された電荷レベルがプログラ ミング直後に正確に測定され、保存され、後にプログラムされたメモリーセルに 保存されたデータの認証のために使用され得るという事実を活用するものである 。 メモリーセルで捕捉される電荷レベルは、メモリーセルにプログラムされる時 点での環境的な条件、例えば、温度や漂遊静電気の存在にも依存する。加えて、 メモリーセルの以前の捕捉電荷レベル及び、メモリーセルの履歴として知られて いるメモリーセルへの書込みサイクルの総数が、メモリーセルで捕捉される電荷 レベルに対して影響する。それゆえ、たとえ同一のメモリーセルに同一のデータ でプログラムされているときであっても、メモリーアレイのメモリーセル中の捕 捉電荷のパターンは、それぞれプログラミングの行為によりランダムに変化する であろう。 本発明は、半導体記憶素子に保存されたデータを保護するために、プログラム 化されたそれぞれのメモリーセルの捕捉電荷レベルにおいて、固有で、唯一で、 そしてランダムな変化を利用するものである。半導体メモリーアレイのメモリー セルに保存されたデータは、それが、正式に認められていない方法で修正されて いない保存データであるということを確認するために解析される。この認証手続 きは、メモリーセルの捕捉電荷レベルの現在の測定値と、メモリーセルのプログ ラミング後にただちに測定されるメモリーセルの捕捉電荷の基準値との比較によ り実行される。 例として、本発明による技術を、図２に示す半導体記憶素子50へのデータの保 存に関して説明する。明確化のため、素子50はEEPROMとして具体化される。その 理由は、そのような素子は、メモリーアレイのメモリーセルに対する、消去や再 書込みのためのアナログの入出力線といった、本発明の技術と利点を説明するた めに有益な付加的な手段を一般に含むためである。不揮発性の浮動ゲート式EEPR OMセルの技術を利用したメモリーチップはInformation Storage Device（登録商 標）により開発されており、そのような素子を発明の実施のために用いてもよい 。しかしながら、記憶素子50は、上述した図１のEPROMメモリーセル10と構造的 にも動作的にも同様なメモリーセルを含むいかなる適切な素子でもよいことと、 本発明はほとんどの半導体記憶素子に対して適用できることは了解されるはずで ある。素子50は今後、EEPROM50として参照することにする。 望ましい、実施の形態として、EEPROM50は、因襲的な方法を用いてメモリーセ ルにプログラミングするために加えられる電圧信号の絶対的あるいは相対的な、 不均衡レベルあるいは差分レベルがメモリーセルの浮動ゲートにより、捕捉され た電荷レベルに対して予測可能な関係、望ましくは、線形関係にあるように構成 される。同様に、記憶素子50でメモリーセルの浮動ゲートに捕捉される電荷レベ ルは因襲的な読取り方法を用いることによりメモリーセルが読まれるときに生じ る電圧レベルに対して予測可能な、望ましくは、比例関係にある。EEPROM50のメ モリーセルで、読取り処理と書込み処理の両方が、印加された電圧と、測定され た電圧に関して同一の予測可能な関係をそれぞれ示すことが望ましい。さらに、 フィルター、自動ゲイン制御コンポーネント、そして、電圧信号の歪み補償や、 等化コンポーネントを、EEPROM50に対するデータ読取り、書込みに関する入力あ るいは出力の電圧信号処理のために使用しないことが望ましい。 図２において、データは、標準的なマイクロコントローラ42の使用により、EE PROM50に書込まれ、データは標準的なアナログディジタル変換器(ADC)46 を経由して、マイクロコントローラへと読取られる。一つの実施形態として、本 発明が提供する技術により、コスト的に見合う方法でデータを保護するために、 EEPROM50は単一の半導体素子あるいは集積回路に含まれる。例えば、本発明は、 標準的なISD1000A集積回路上に構築されたメモリーセルを用いることによって実 施されるものであるが、大部分の半導体記憶素子でも、この発明の適用は可能で ある。 一般的には、マイクロコントローラ42とADC46とが、例えば、銀行のカードマ シンや自動支払い機のようにEEPROM50から分離した装置に含まれることが望まし い。例えば、その場合、EEPROM50はチップカード上に置かれることになる。その 代わりに、マイクロコントローラ42とADC46の両方若しくは１方が、単一の半導 体素子におけるEEPROM50に含まれてもよい。図示の便宜のため、図２の要素は、 標準的な集積回路上に実施されるEEPROM50に関して記述している。 図２においては、マイクロコントローラ42は、ROM45とRAM43に接続された標準 的なマイクロプロセッサのようなプロセッサ44を適宜含み、それら全ては１つの 集積回路上にある。その代わりに、プロセッサ44、RAM43 そしてROM45は適宜離 散的な素子を構成してもよい。データ出力線52、コントロールバス54、そしてア ドレスバス56全ては、一般的な方法により適切にプロセッサ44からEEPROM50に接 続されている。マイクロプロセッサ44はまた、入出力(I/O)ポート58を備えてい る。標準的なインターフェース、その入出力ポート58は、RS-232，I2C，あるい はISO/IEC781 S3規格のチップカードインタフェースを含むが、それに限定され ないどのような標準インターフェースを備えていてもよい。I/Oバスポート58は 、マイクロコントローラ42を銀行のカード読取り機や非同期のカード読取り機の ような外部装置に接続するために用いられる全ての標準的なインタフェースであ る。コントロールバス54は一般的に、チップイネーブル、読取り/書込みの選択 、出力イネーブルといった信号線を含んでもよい。EEPROM50からのアナログ出力 線60は、ADC46のアナログ入力ポートに接続され、データ入力線62はプロセッサ4 4へのADC46のディジタル出力ポートに接続される。 電源、信号接地、信号の調整コンポーネントは、EEPROM50、マイクロコントロ ーラ42とADC46の一般的な設計に通常含まれるコンポーネントであり、図２には 示されていない。 マイクロコントローラ42のマイクロプロセッサ44は、EEPROM50に関する読み書 き動作の実行を制御するために、コントロールバス54上に制御信号を送信する。 プロセッサ44は、１ビットあるいは、ビット群を読むかあるいは書こうとしてい るEEPROM50内の特定のメモリーセルまたはメモリーアレイを選択するためにアド レスバス56上に適切なデータを送信する。プロセッサ44は、書込まれるデータビ ットの論理レベルに関連した強さの電圧信号をデータ出力線52に供給することに より、EEPROM50にデータを書込む。一般的に、"0"と"1"のビットデータの値を書 込むためにマイクロプロセッサがデータ出力線に供給する電圧信号レベルは、そ れぞれ、．５ボルト±10％、４．５ボルト±10％である。 本発明によりメモリーセルに保存されているデータを保護する技術は、図３と ４にそれぞれ示されるように、EEPROM50へのデータの書込み、読取り処理の検討 により記述される。次に、EEPROM50に対して書込まれるデータの基準値の生成プ ロセスが図５の参照により説明される。また先に生成された基準値に基づき、EE PROM50に保存されたデータを認証するためのプロセスが図６の参照により説明さ れる。 図３は、本発明により、マイクロコントローラ42からEEPROM50に対して１ブロ ックのデータを書込むためのプロセス100を示している。特にステップ102で、プ ロセッサ44は、データ１ブロックの１ビットあるいはビットのグループを書込む ために、EEPROM50のメモリーセルのアドレスをアドレスバス56に出力する。明確 化のため、プロセス100は、EEPROM50の１つのメモリーセルにおける、データ１ ビットの保存に関して説明したものである。 ステップ104で，プロセッサ44は，書込まれるデータビットが，論理値"1"もし くは"0"であるか否かを判定する。もし，そのビットが"0"である場合，プロセッ サ44は処理をステップ106に進める。そうでない場合，もし，データビットが， 論理値"1"である場合，プロセッサ44はステップ108に処理を進める。ステップ10 6で，プロセッサ44は，公称"0"レベルの電圧信号、例えば0.5ボルトを データ出力線52に供給する。同様にステップ108で，プロセッサ44は公称"1"レベ ルの電圧信号、例えば4.5ボルトをデータ出力線52に供給する。ステップ110は， ステップ106あるいはステップ108の処理の後，実行される。 ステップ110で，プロセッサ44は，データ出力線52に意図的なランダム電圧オ フセットを加える。このわずかなランダム誤差は，ステップ106，108で生成され た公称電圧信号の±10％のオーダーに適したものである。EEPROM50にデータを書 込むために用いる公称電圧信号レベルに意図的なオフセット誤差を導入すること は，保存されたデータに対して，安全性を付加することになる。何故ならその導 入により、偽造者にとって，プログラムしたメモリーセルの捕捉電荷レベルを予 測することはより困難なものとなるからである。メモリーセルの捕捉電荷の特定 レベルを数値表現する困難の度合いは，プログラミングされたときに，メモリー セルで捕捉される電荷レベルに付加的な変動を導入することで増加する。 データ出力線52に加えられる意図的なランダム誤差電圧は、一般的な技術によ り適切に生成される。このような技術として例えば，生成された公称電圧レベル のおよそ±10％の変動を引き起こすノイズを生成するトンネルダイオードを基に する回路に、公称電圧信号レベルをデータ出力線52上に作り出す電流を通すこと がある。この例において，論理値"1"としてデータ出力線52に加えられる信号の 電圧レベルは，意図的なオフセットを含んで4.05から4.95ボルトの範囲にある。 同様な方法により，論理値"0"として加えられる電圧信号は.45から.55ボルトの 範囲にある。 再び図３において、ステップ112で、プロセッサ44は書込み動作の実行のため に、コントロールバス56に制御信号を出力する。ステップ114で、データのビッ トは、データ出力線52に加えられる電圧レベルに従って、EEPROM50に書込まれる 。プログラムされたメモリーセルの捕捉電荷レベルは、図示のため、印加電圧に 関して線形の関係にある。ステップ116で、プロセッサ44は、保存されるべきデ ータブロックの全てのビットがEEPROM50に書込まれたか否かを判断する。もし、 データブロックの全ビットがEEPROM50に対して完全に書込まれた場合、プロセス 100は終了する。そうでない場合、プロセッサ44はステップ102に処理を進め、ブ ロックデータ全てが書込まれるまで、EEPROM50 にデータの書込みを続ける。 図４は、マイクロコントローラ42を用いてEEPROM50からデータブロックを読取 り、本発明により、プログラムされたメモリーセルの捕捉電荷レベルの測定値を 保存するためのプロセス150を示す。図示のため、読取りの間においては、図３ のプロセス100の処理に従いEEPROM50に前もって書込まれたデータは、プロセッ サ44に対して読み返しされ、プロセス150により、その後の処理のためにROM45に 保存されるものとしている。更に、明確化のため、プロセス150は、１つのメモ リーセルに保存されたデータ、すなわち、データ１ビットの読取りに関して記述 している。 ステップ152で、マイクロプロセッサ44は、EEPROM50のメモリーセルに保存さ れたデータブロックのビット情報を読取る読取り動作を可能とするため、コント ロールバス54に制御信号を出力する。ステップ154で、プロセッサ44は、読取ら れるEEPROM50のメモリーセルアドレスをアドレスバス56に出力する。コントロー ルバス54の読取り信号と、アドレスバス56のアドレスに基づいて、EEPROM50内で アドレスされたメモリーセルデータが読取られる。この読取り処理の結果として 、強さが、EEPROM50のメモリーセルの捕捉電荷レベルに対して線形の関係にある 電圧信号がアナログ出力線60に供給される。メモリーセルの捕捉電荷レベルに対 応した電圧値は、プログラムされたメモリーセルを非破壊的に調べることにより 、間接的に適切に求められる。例えば、間接的に電圧値を得るために用いること ができる、保存された捕捉電荷レベルに対応したメモリーセルの導電率の測定値 を得ることができる。 ステップ156で、ADC46は、アナログ出力線60によって供給される電圧信号レベ ルを検出し、電圧信号のアナログ値をディジタル化した数値に正確に変換する。 電圧信号をディジタル化した数値は、マイクロコントローラ42に送るためデータ 入力線62出力され、プロセッサ44により、ROM45に保存される。 ステップ158で、プロセッサ44はステップ156でROM45に保存された数値を検索 し、それぞれの数値を２進数に翻訳する。言い換えると、プロセッサ44はメモリ ーセルに保存された捕捉電荷レベルを表す数値から、プログラムされたデータビ ットが論理的に"0"であるか"1"であるかを判定する。そうではなく、 EEPROM50の１つを超えるメモリーセルが一度に読取られると、プロセッサ44は対 応する保存された数値の列を、２進データの数列に翻訳する。プロセッサ44は、 特定の半導体記憶素子への適用で必要となるI/Oポート58を介する送信のために 、２進データの数列をバイトの書式に変換してもよい。 ステップ160で、プロセッサ44は後の認証処理で用いるために、RAM43に捕捉電 荷レベルのアナログ値を表す数値あるいは、数値の列を保存する。データの論理 "0"ビットと"1"ビットそれぞれに対する数値は、プログラミングの時点において 存在する条件と、図３のステップ110で導入された意図的なランダム誤差電圧に 応じて変化する。例えば、論理的な数列"1010110"に対して、対応した数値は電 圧値4.10、.5、4.05、.45、4.75、4.90そして.55ボルトの電圧と線形に関係付け られるとする。この数値は、それぞれのデータブロックに対して、唯一のもので あり、以下で説明する、データを認証するための基準となる「指紋」として用い られる。その指紋はディジタル的に保存される。プロセッサ44はまたI/Oポート5 8を介して送信し、外部のデータベースに保存するため、その数値をフォーマッ トしてもよい。 ステツプ162で、プロセッサ44は、EEPROM50に保存されたデータ１ブロックの 全ビット情報が読まれたか否かを判定する。もし、データブロックが完全に読取 られた場合、プロセス150は終了する。そうでない場合、プロセッサ44は処理を ステップ154に進め、データブロックの全ビットデータが読取られるまで、EEPRO M50からデータの読取りを続ける。 このように、プロセス150は、間接的に決められた電圧値を用いて、メモリー セルの捕捉電荷レベルのグループまたはサンプリング値を正確に測定し、さらに 、それぞれの電圧信号レベルを表すの数値を求めるために、記憶素子において、 複数のメモリーセルが読取られることを示す。 図５は、プログラムされたメモリーセルの捕捉電荷レベルを表す数値を含むデ ータ列で、指紋と呼ばれるものを生成するために、EEPROM50へデータを書込み、 その後で読取る技術を例示するプロセス200を示す。EEPROM50にデータが書込ま れた直後に生成された指紋は基準として用いられ、さらに、そのような基準指紋 はEEPROM50に保存されるデータを認証するために用いられる。 ステップ202で、マイクロコントローラ42は、図３のプロセス100の工程に従い、 EEPROM50にデータ１ブロックを書込む。ステップ204は直ちに実行され、マイク ロコントローラ42は図４のプロセス150の処理に従いステップ202でEEPROM50に書 込まれたばかりのデータブロックを読取る。ステップ206で、プロセッサ44はス テップ204で読取られたデータブロックに関し、RAM43に保存された数値列を検索 し、数値の集合から基準指紋を生成する。基準指紋は、データが保存された記憶 素子と、書込みの特性の両方に関して特定のデータを唯一的に識別する。例えば 、"0101"の数列に関する基準指紋は、特定の記憶素子に関して、数値的に4.6、. 5、4.75そして.45として表わされる。基準指紋は、ステップ204で得られた数値 を代表する、順番付けられたデータ列を含んでもよい。その代わりに基準指紋は 、圧縮列として知られる、ステップ204で求められた捕捉電荷の測定レベルを表 す選択された数値データを含む順番付けられたデータ列を含んでもよい。 さらなる代案として、ステップ204で読取られたメモリーセルを表す数値を、 指紋に包含するために、ファジー理論を用いて選択してもよい。例えば、ファジ ー理論技術は、データのファジー集合を生成するために用いられる。データのフ ァジー集合は、ステップ204で求められる数値の集合の部分集合として定義され る。ファジー集合は主として重要な数値で、ファジー集合に対して最も価値のあ る数値として定義されるものを包含する。データのファジー集合を処理し、解析 するためには、一般的な数学的手法を用いればよい。例えば、同一にプログラム されたデータビットを含む半導体記憶素子で、隣接したメモリーセルの捕捉電荷 レベルの比率は、基準指紋に含まれる重要な数値として使用してもよい。 加え て、ファジー理論は、例えば、ステップ204で求めた数値を歪める温度変化を補 償するために用いることができる。隣接したセルの温度の影響を補償する経験的 な数値を包含するファジー集合を生成できれば、そのような効果を得られるだろ う。ファジー理論を利用した他の補償の形態も利用することができる。さらに圧 縮化された数値データ列はファジー理論技術を用い、基準指紋として保存される 。 ステップ208で、プロセッサ44は基準指紋に含まれる数値で、EEPROM50に保存 されたデータを引き続き認証するために用いるものを保存する。例えば、 プロセッサ44は図３のプロセス100の処理により、EEPROM50上の分離したエリア に基準指紋のデータを書込む。その代わりに、プロセッサ44は外部データベース に保存のため、基準指紋のデータをI/Oポート58に出力してもよい。 EEPROM50に保存されたデータ保護を更に強化するために、基準指紋はEEPROM50 に書込まれる前、あるいは外部のデータベースに保存される前に暗号化されても よい。暗号化は、指紋生成処理の詳細が偽造者に公知となった場合に、許可され ない方法による基準指紋の複製に対する保護のために行われる。例えば、許可さ れていない者達に指紋生成技術が公知となったなら、メモリーセルのデータは第 ２の半導体記憶素子に複製され、もう１つの一見有効な基準指紋が、第２の記憶 素子上に複製されたデータに関して生成されるかもしれない。安全上、保存前に 基準指紋を暗号化することは、この潜在的な問題を解決する。 図６は、プロセス250が、例えばカード読取り機に提供された、EEPROM50から のデータブロックの読取り処理を示す。認証指紋と呼ばれる指紋はこのデータの 読取りに基いて生成され、EEPROM50に保存されたデータの認証目的のため保存さ れたデータの基準指紋と比較される。ステップ252で、マイクロコントローラ42 は、プロセス150で記述された方法によりEEPROM50からデータブロックを読取る 。ステップ254で、プロセッサ44は、プロセス200のステップ206で実行された指 紋生成と同様な方法で、ステップ252で、RAM43に保存されたデータから認証指紋 を生成する。先に説明されたように、基準指紋生成技術が、本発明によりメモリ ーセルに保存されたデータの認証を目的とした認証指紋の生成法を制御すること は重要である。 ステップ256で、プロセッサ44はちようど読込まれたメモリーセルに関連した 基準指紋の情報を検索する。先に説明したように、この基準指紋は、これを含む EEPROM50のメモリーアレイの読取りによりアクセスされる。その代わりに基準指 紋はI/Oポート58を介して、外部のデータベースからもアクセスされることもあ る。もし、基準指紋が保存前に暗号化されている場合、基準指紋はステップ256 で翻訳される。 ステップ258で、プロセッサ44は基準指紋と認証指紋を比較する。もし、認証 指紋がユーザの定めた比較パラメータの範囲内で基準指紋と一致した場合、 EEPROM50に保存されたデータは認証される。一致しない場合、EEPROM50に保存さ れたデータは認証されない。つまり、そのデータは正しいと認められない方法で アクセスされ、修正された可能性がある。 他の実施の形態として、本発明による技術を、データが他の記憶素子に複製さ れたものか否かを検出する目的として使用してもよい。上記のように、プログラ ムした第１メモリーセルの捕捉電荷レベルと同じ数値を求められれば、結果とし て基準指紋の複製を作れるが、そのように、プログラムした第１のメモリーセル の捕捉電荷レベルと同じ数値を、第２のメモリーセルに複製することは極めて困 難である。当業者は、本発明の教示を、第１の半導体記憶素子のプログラムした メモリーセルに保存されたデータが、第２の半導体記憶素子に複製されたか否か を判定するために適用してもよい。このことは、第１の記憶素子のメモリーセル に保存されたデータに関して生成される基準指紋と、第２の記憶素子のメモリー セルの読取りから生成された認証指紋の比較により行われる。 それゆえ、例えば真正のチップカード上のメモリーセルのブロックデータが“ 10101”であることを知る偽造者は、偽物のチップカード上で数列の再生を試み るだろう。しかしながら、真正のチップカードが、本発明により認証され、偽造 者が真正チップカードの指紋を知ることがなければ、失敗に終わる。例えば、真 正チップカードの基準指紋が4.5、.5、4.75、.45そして4.9で、偽造者が4.75、. 45、4.2、.55そして4.15の論理列をプログラムした場合、不一致が生じ偽物のカ ードは認証されないことになる。加えて、指紋を知る偽造者でさえも、各素子固 有の物理的特性の特有性により、他の半導体記憶素子上にその指紋を複製するこ とはこと実上不可能となる。さらに環境的な条件も１つの要因になる。従って、 本発明により半導体記憶素子に保存されたデータの保護を打ち破るためには、多 くの障害物が存在していることになる。 上述した実施の形態と変形例は、本発明の原理を単に例示したものであり、本 発明の範囲と趣旨から外れることなく、当業者により様々な変形を施され得るこ とは理解されるはずである。

【手続補正書】特許法第１８４条の８第１項 【提出日】１９９６年７月２４日 【補正内容】請求の範囲 １．半導体記憶デバイスの半導体メモリーセル内のデータを保護する方法であっ て、メモリーセルに電荷を捕捉させる電圧を印加して、前記メモリーセルにデー タをプログラムする工程と、 前記メモリーセルにプログラムした後、そのメモリーセルの捕捉電荷レベルを 測定する工程と、 測定された捕捉電荷レベルを表す数値を生成する工程と、その数値を保存する 工程とを含む。 ２．前記数値は前記半導体記憶デバイスに書き込まれる，請求項１記載の方法。 ３．前記数値は外部装置に書き込まれる，請求項１に記載の方法。 ４．前記外部装置はデータベースである，請求項３記載の方法。 ５．前記数値を生成する工程は、前記数値を暗号化する工程を更に含む、請求項 １記載の方法。 ６．前記メモリーセルにプログラミングする工程は、意図的なランダムオフセッ トを印加電圧に導入する工程を更に含む，請求項１に記載の方法。 ７．前記保存された数値と，前記メモリーセルの捕捉電荷レベルのその後の測定 値を表す数値を比較する工程と、 前記保存された数値が前記第２の数値と一致した場合，前記メモリーセルに 保存されたデータを認証する工程とを更に含む請求項１記載の方法。 ８．半導体記憶デバイスの複数の半導体メモリーセルに保存されたデータを認証 する方法であって、 各メモリーセルで電荷が捕捉されるように、複数種の電圧を印加することに より前記複数のメモリーセルにデータをプログラムする工程と、 前記メモリーセルがプログラムされた後、前記複数のメモリーセルの捕捉電 荷レベルを測定する工程と、 前記測定された捕捉電荷レベルを表す数値を前記基準指紋として生成する工 程と、 その基準指紋を保存する工程と、 前記メモリーセルに保存されたデータが信頼できるか否かを判定するために 、前記基準指紋と、認証指紋と定義する前記メモリーセルの捕捉電荷レベルのそ の後の測定値を表す数値を比較する工程とを含む。 ９．環境およびハードウエアに関連付けられた要因により生じる前記メモリーセ ルの捕捉電荷レベルの測定値の変化を補償するためにファジー理論技術が，前記 基準指紋と前記認証指紋の生成に利用される，請求項８記載の方法。 10．前記基準指紋が前記導体記憶デバイスに書き込まれる，請求項８記載の方法 。 11．前記基準指紋が外部装置に書き込まれる，請求項８記載の方法。 12．前記外部装置がデータベースである、請求項11記載の方法。 13．前記基準指紋を生成する工程は，前記基準指紋を暗号化する工程を更に含む ，請求項８記載の方法。 14．前記メモリーセルにプログラムする工程は，印加された複数種の電圧それぞ れに、意図的なランダムオフセットの導入を更に含む、請求項８記載の方法。 15．保護された半導体メモリーセル装置であって、 第１と第２の半導体セルと， 前記第１と第２の半導体メモリーセルにデータをプログラムし、前記第１と 第２のメモリーセルに捕捉された電荷を起すために電圧が印可される、前記第１ と第２の半導体メモリーセルに選択的に接続されたデータ出力線と、 前記第１と第２のメモリーセルの捕捉電荷レベルのアナログ測定値を求める ための測定器の選択的な接続のため前記第１と第２の半導体メモリーセルと選択 的に接続されたアナログ出力線を含み、保存された前記基準指紋と、前記第１の メモリーセルの捕捉電荷レベルのその後の測定値を表す数値の比較により、前記 第１のメモリーセルに保存されたデータが認証されるように、前記第２のメモリ ーセルは、前記第１のメモリーセルで測定された捕捉電荷レベルを表す数値から 生成された基準指紋の保存のための利用を含む。 16．前記メモリーセルが集積回路に含まれる，請求項15記載の装置。 17．入出力を含むアナログディジタル変換器を更に含み、前記アナログ出力線が 前記メモリーセルへの入力に接続され、前記アナログディジタル変換器が前記ア ナログ出力線上に検出されたアナログ信号を、ディジタル化した数値に変換し、 前記数値を出力に供給する、請求項15記載の装置。 18．前記マイクロコントローラと前記アナログディジタル変換器が１つの集積回 路上に構成される，請求項17記載の装置。 19．前記第１のメモリーセルと第２のメモリーセルのプログラミングのために、 前記データ出力線に印加電圧を供給するマイクロコントローラを更に含み、 そのマイクロコントローラは、プロセッサとメモリーを更に含み、 そのプロセッサは、前記第１のメモリーセルの測定された捕捉電荷レベルを表 す数値をメモリーに保存し、さらに、 そのプロセッサは、前記第１のメモリーセルを含む測定値より求められた、保 存された数値から前記基準指紋を生成し、その基準指紋が前記第２のメモリーセ ルで保存されるものである場合、前記第２のメモリーセルの測定値から前記基準 指紋を再生する、請求項17記載の装置。 20．前記プロセッサは、前記第２のメモリーセルに前記基準指紋を書き込むため に，データ出力線に電圧信号を供給する、請求項19記載の装置。 21．前記プロセッサは外部装置に前記基準指紋を保存するために，マイクロコン トローラの入出力ポートに電圧信号を供給する，請求項19記載の装置。 22．前記外部装置がデータベースである、請求項21記載の装置。 23．前記プロセッサは，前記第１メモリーセルに保存されたデータが本物である ことを判定するために，前記基準指紋と，前記第１のメモリーセルの捕捉電荷レ ベルのその後の測定値を表す数値とを比較する、請求項19記載の装置。 24．前記プロセッサが，前記第１のメモリセルのプログラミングのために，印加 する個々の電圧に対し、意図的なランダムオフセットを導入する，請求項19記載 の装置。 25．前記プロセッサが暗号化されたフォーマットで前記基準指紋を保存する，請 求項19記載の装置。 26．前記プロセッサが、前記第２のメモリーセルに前記基準指紋を書き込むため に，前記データ出力線に電圧信号を供給する，請求項25記載の装置。 27．前記プロセッサが、外部装置に前記基準指紋を保存するため，マイクロコン トローラの入出力ポートに電圧信号を供給する，請求項25記載の装置。 28．前記マイクロコントローラ、アナログディジタル変換器、そしてメモリーセ ルが１つの集積回路上に構成される、請求項19記載の装置。 29．偽造防止のために、第１の半導体記憶デバイス内の複数の第１の半導体メモ リーセルに保存されたデータを認証する方法であって、複数の前記第１のメモリ ーセルに電荷を捕捉させる、複数の電圧をそれぞれ印加することにより、複数の 第１のメモリーセルにデータをプログラムする工程と、 前記第１のメモリーセルのプログラミング後、前記第１の複数のメモリーセル の捕捉電荷レベルを測定する工程と、 基準指紋として、捕捉電荷の測定レベルを表す数値を生成し、半導体記憶デバ イス読取り機に提供される、第２の半導体記憶デバイスの複数の第２のメモリー セルの捕捉電荷レベルを測定する工程と、 認証指紋として、前記第２のメモリーセルで測定される捕捉電荷の測定レベル を表す数値を生成する工程と、 保存された前記基準指紋を検索する工程と、 前記第２のメモリーセルに保存されたデータが信頼できるか否かを判定するた めに、前記基準指紋と、前記認証指紋を比較する工程を含む。 30．前記基準指紋が前記第１の半導体記憶デバイスに書込まれる、請求項29記載 の方法。 31．前記基準指紋が外部装置に書込まれる、請求項29記載の方法。 32．前記外部装置がデータベースである、請求項31記載の方法。 33．前記基準指紋を保存する工程は、前記基準指紋の暗号化を更に含む、請求項 29記載の方法。 34．前記第１のメモリーセルをプログラムする工程は、複数の印加電圧に対し、 意図的にランダムなオフセットを導入することをさらに含む、請求項29記載の方 法。

Claims (1)

1. 【特許請求の範囲】 １．半導体記憶デバイスの半導体メモリーセル内のデータを保護する方法であっ て、メモリーセルに電荷を捕捉させる電圧を印加して、前記メモリーセルにデー タをプログラムする工程と、 前記メモリーセルにプログラムした後、直ちにそのメモリーセルの捕捉電荷 レベルを正確に測定する工程と、 測定された捕捉電荷レベルを表す数値を生成する工程と、その数値を保存す る工程とを含む。 ２．前記数値は前記半導体記憶デバイスに書き込まれる，請求項１記載の方法。 ３．前記数値は外部装置に書き込まれる，請求項１に記載の方法。 ４．前記外部装置はデータベースである，請求項３記載の方法。 ５．前記数値を生成する工程は、前記数値を暗号化する工程を更に含む、請求項 １記載の方法。 ６．前記メモリーセルにプログラミングする工程は、意図的なランダムオフセッ トを印加電圧に導入する工程を更に含む，請求項１に記載の方法。 ７．前記保存された数値と，前記メモリーセルの捕捉電荷レベルのその後の測定 値を表す数値を比較する工程と、 前記保存された数値が前記第２の数値と一致する場合，前記メモリーセルに 保存されたデータを認証する工程とを更に含む請求項１記載の方法。 ８．半導体記憶デバイスの複数の半導体メモリーセルに保存されたデータを認証 する方法であって、 各メモリーセルで電荷が捕捉されるように、複数種の電圧を印加することに より前記複数のメモリーセルにデータをプログラムする工程と、 前記メモリーセルがプログラムされた後、直ちに、前記複数のメモリーセル の捕捉電荷レベルを正確に測定する工程と、 前記測定された捕捉電荷レベルを表す数値を前記基準指紋として生成する工 程と、 その基準指紋を保存する工程と、 前記メモリーセルに保存されたデータが信頼できるか否かを判定するために 、前記基準指紋と、前記メモリーセルの捕捉電荷レベルのその後の測定値を表す 数値を比較する工程とを含む。 ９．環境およびハードウエアに関連付けられた要因により生じるかもしれない、 前記メモリーセルの捕捉電荷レベルの測定値の変化を補償するためにファジー理 論技術が，前記基準指紋と前記認証指紋の生成に利用される，請求項８記載の方 法。 10．前記基準指紋が前記半導体記憶デバイスに書込まれる，請求項８記載の方法 。 11．前記基準指紋が外部装置に書込まれる，請求項８記載の方法。 12．前記外部装置がデータベースである、請求項11記載の方法。 13．前記基準指紋を生成する工程は，前記基準指紋を暗号化する工程を更に含む ，請求項８記載の方法。 14．前記メモリーセルにプログラムする工程は，印加された複数種の電圧それぞ れに、意図的なランダムオフセットの導入を更に含む、請求項８記載の方法。 15．保護された半導体メモリーセル装置であって、 第１と第２の半導体メモリーセルにデータをプログラムするため、前記第１と 第２のメモリーセルに電荷を捕捉させる電圧が印加されるデータ出力線と、 前記第１と第２のメモリーセルの捕捉電荷レベルの正確なアナログ測定値を 供給するアナログ出力線とを含み、保存された前記基準指紋と、前記第１のメモ リーセルの捕捉電荷レベルのその後の測定値を表す数値の比較により、前記第１ のメモリーセルに保存されたデータが認証されるように、前記第２のメモリーセ ルは、前記第１のメモリーセルで測定された捕捉電荷レベルを表す数値から生成 された基準指紋の保存のための利用を含む。 16．前記メモリーセルが集積回路に含まれる，請求項15記載の装置。 17．入出力を含むアナログディジタル変換器を更に含み、前記アナログ出力線が 前記メモリーセルへの入力に接続され、前記アナログディジタル変換器が前記ア ナログ出力線上に検出されたアナログ信号を、ディジタル化した数値に変換し、 前記数値を出力に供給する、請求項15記載の装置。 18．前記マイクロコントローラと前記アナログディジタル変換器が１つの集積回 路上に構成される，請求項17記載の装置。 19．前記第１のメモリーセルと第２のメモリーセルのプログラミングのために、 前記データ出力線に印加電圧を供給するマイクロコントローラを更に含み、 そのマイクロコントローラは、プロセッサとメモリーを更に含み、 そのプロセッサは、前記第１のメモリーセルの測定された捕捉電荷レベルを表 す数値をメモリーに保存し、さらに、 そのプロセッサは、前記第１のメモリーセルを含む測定値より求められた、保 存された数値から前記基準指紋を生成し、その基準指紋が前記第２のメモリーセ ルで保存されるものである場合、前記第２のメモリーセルの測定値から前記基準 指紋を再生する、請求項17記載の装置。 20．前記プロセッサは、前記第２のメモリーセルに前記基準指紋を書き込むため に，データ出力線に電圧信号を供給する、請求項19記載の装置。 21．前記プロセッサは外部装置に前記基準指紋を保存するために，前記マイクロ コントローラの入出力ポートに電圧信号を供給する，請求項19記載の装置。 22．前記外部装置がデータベースである、請求項21記載の装置。 23．前記プロセッサは，前記第１メモリーセルに保存されたデータを認証するた めに，前記基準指紋と，前記第１のメモリーセルの捕捉電荷レベルのその後の測 定値を表す数値とを比較する、請求項19記載の装置。 24．前記プロセッサが，前記第１のメモリセルのプログラミングのために，印加 する個々の電圧に対し、意図的なランダムオフセットを導入する，請求項19記載 の装置。 25．前記プロセッサが暗号化されたフォーマットで前記基準指紋を保存する，請 求項19記載の装置。 26．前記プロセッサが、前記第２のメモリーセルに前記基準指紋を書き込むため に，前記データ出力線に電圧信号を供給する，請求項25記載の装置。 27．前記プロセッサが、外部装置に前記基準指紋を保存するため，前記マイクロ コントローラの入出力ポートに電圧信号を供給する，請求項25記載の装置。 28．前記マイクロコントローラ、アナログディジタル変換器、そしてメモリーセ ルが１つの集積回路上に構成される、請求項19記載の装置。 29．偽造防止のために、第１の半導体記憶デバイス内の複数の第１の半導体メモ リーセルに保存されたデータを認証する方法であって、複数の前記第１のメモリ ーセルに電荷を捕捉させる、複数の電圧をそれぞれ印加することにより、複数の 第１のメモリーセルにデータをプログラムする工程と、 前記第１のメモリーセルのプログラミング後、直ちに前記第１の複数のメモリ ーセルの捕捉電荷の正確なレベルを測定する工程と、 基準指紋として、捕捉電荷の測定レベルを表す数値を生成し、前記基準指紋を 保存し、半導体記憶デバイス読取り機に提供される、第２の半導体記憶デバイス の複数の第２のメモリーセルの捕捉電荷の正確なレベルを測定する工程と、 認証指紋として、前記第２のメモリーセルで測定される捕捉電荷の測定レベル を表す数値を生成する工程と、 保存された前記基準指紋を検索する工程と、 前記第２のメモリーセルに保存されたデータが信頼できるか否かを判定するた めに、前記基準指紋と、前記認証指紋を比較する工程を含む。 30．前記基準指紋が前記第１の半導体記憶デバイスに書込まれる、請求項29記載 の方法。 31．前記基準指紋が外部装置に書込まれる、請求項29記載の方法。 32．前記外部装置がデータベースである、請求項31記載の方法。 33．前記基準指紋を保存する工程は、前記基準指紋の暗号化を更に含む、請求項 29記載の方法。 34．前記第１のメモリーセルをプログラムする工程は、複数の印加電圧に対し、 意図的にランダムなオフセットを導入することをさらに含む、請求項29記載の方 法。