JPH1049984A - 信号処理回路、信号処理装置、及び、ディスク装置 - Google Patents

信号処理回路、信号処理装置、及び、ディスク装置

Info

Publication number
JPH1049984A
JPH1049984A JP8205807A JP20580796A JPH1049984A JP H1049984 A JPH1049984 A JP H1049984A JP 8205807 A JP8205807 A JP 8205807A JP 20580796 A JP20580796 A JP 20580796A JP H1049984 A JPH1049984 A JP H1049984A
Authority
JP
Japan
Prior art keywords
data
signal
signal processing
processing circuit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8205807A
Other languages
English (en)
Inventor
Masaru Sawada
勝 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu VLSI Ltd
Fujitsu Ltd
Original Assignee
Fujitsu VLSI Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu VLSI Ltd, Fujitsu Ltd filed Critical Fujitsu VLSI Ltd
Priority to JP8205807A priority Critical patent/JPH1049984A/ja
Priority to US08/869,742 priority patent/US5848046A/en
Priority to EP97401551A priority patent/EP0823707A3/en
Publication of JPH1049984A publication Critical patent/JPH1049984A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/28—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording
    • G11B27/30—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording
    • G11B27/3027—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by using information signals recorded by the same method as the main recording on the same track as the main recording used signal is digitally coded
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】小型化することができるとともに、様々な仕様
に容易に対応することのできる信号処理回路を提供す
る。 【解決手段】ディスク１に記録されたデータがヘッド２
にて順次読み出されたアナログ信号は、信号処理回路２
３の変換回路３１に入力される。変換回路３１は、ヘッ
ド２から入力されたアナログ信号をデジタル信号に変換
してシフトレジスタ３３に出力し、シフトレジスタ３３
は、変換回路３１から出力されるシリアルのデジタル信
号をパラレルに変換し、プロセッサ３６に出力する。プ
ロセッサ３６は、ディスクに対するアクセスよりも高速
に動作し、プログラムメモリ３７に記憶されたリード処
理プログラムに基づいて、シフトレジスタ３３から出力
されるパラレルデータに対して所定のリード処理を施し
て外部へ出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は信号処理回路、信号
処理装置、及び、ディスク装置に係り、詳しくはディス
クに対してデータの記録再生を行う際に、そのデータに
対して処理を施すための信号処理回路、信号処理装置、
及び、信号処理回路，信号処理装置を備えたディスク装
置に関するものである。
【０００２】近年の磁気ディスク装置においては、記憶
容量の大容量化が進められる一方で装置全体の小型化が
要求されている。また、装置に対するデータの読み出し
／書き込み速度の高速化が要求されている。一方、ディ
スク装置に対してデータの読み出し／書き込みを行うに
当たって、誤り訂正や、符号化等の処理の方式は、使用
するユーザ毎に異なる仕様が設定される。そのため、デ
ィスク装置は、小型化等の要求を満たすと同時に、様々
な仕様に容易に対応することが要求されている。
【０００３】
【従来の技術】図９は、従来の磁気ディスク装置の概略
ブロック図である。ディスク１に記録されたデータは、
ヘッド２にて順次読み出され、増幅器３に出力される。
増幅器３は、ヘッド２にて読み出されたアナログデータ
を増幅して、信号処理回路４に出力する。信号処理回路
４は、入力されたアナログ信号に対してフィルタリン
グ，復号化等の信号処理を行ってパラレルデータに変換
し、ディスク制御回路５に出力する。
【０００４】ディスク制御回路５は、磁気ディスク装置
を制御するために設けられている。ディスク制御回路５
は、入力されたデータを所定のバイト数よりなるセクタ
単位に組み立て、その組み立てたセクタ毎に例えばＥＣ
Ｃ(Error Correcting Code)誤り訂正処理等の処理を行
った後、所定の通信方式に基づいてデータを変換して図
示しないホストコンピュータへ出力する。
【０００５】一方、ディスク１にデータを書き込む場
合、ホストコンピュータから出力されたデータは、ディ
スク制御回路５によって、ＥＣＣデータ等が付加されて
信号処理回路４に出力される。信号処理回路４は、入力
されたデータに対して符号化等の処理を行うとともに、
データに対してサーボ情報を付加し、それらをシリアル
データに変換したアナログ信号として出力する。そのア
ナログ信号は、増幅器３によって増幅され、ヘッド２を
介してディスク１に書き込まれる。
【０００６】信号処理回路４によって付加されたサーボ
情報は、ヘッド２のサーボ制御、データの読み出し時に
用いられる。即ち、信号処理回路４は、ディスク１に記
録されたサーボ情報に基づいて、データの読み出しの同
期をとるための基準となるクロック信号を生成するとと
もに、サーボ情報に基づいてデータの読み出し開始位置
を検出する。また、ディスク制御回路５は、信号処理回
路４から入力されるデータのうち、サーボ情報に基づい
て、ヘッド２の位置を検出する。そして、ディスク制御
回路５は、ヘッド２がデータの読み出し又は書き込みの
対象となる所望のトラックに対応する位置となるよう
に、位置制御回路６を制御してヘッド２の位置制御を行
う。
【０００７】図１０は、従来の信号処理回路４のブロッ
ク回路図である。ヘッド２は、リード用ヘッド２ａとラ
イト用ヘッド２ｂとから構成され、信号処理回路４に
は、両ヘッド２ａ，２ｂにそれぞれ対応して、リード信
号処理回路７とライト信号処理回路１８とが設けられて
いる。尚、図１０においては、ヘッド２と信号処理回路
４との間の増幅器３を省略してある。
【０００８】ディスク１に記憶されたデータは、リード
用ヘッド２ａにて読み取られてアナログ信号に変換さ
れ、信号処理回路４のリード信号処理回路７に出力され
る。リード信号処理回路７は、リード用ヘッド２ａにて
読み取られたアナログ信号に対して、フィルタリング等
の処理を施してノイズを除去した後、所定の方式（例え
ば、ピーク検出方式）によってアナログ信号を「０」又
は「１」のデジタル信号（シリアルデータ）に変換して
シリアル−パラレル（Ｓ／Ｐ）変換器８に順次出力す
る。また、リード信号処理回路７は、例えばＰＬＬ回路
が内臓され、入力されるアナログ信号に同期したクロッ
ク信号ＣＬＫを生成し、出力する。
【０００９】Ｓ／Ｐ変換器８は、リード信号処理回路７
から順序入力されるシリアルデータを、所定のビット数
のパラレルデータに変換し、復号器９に出力する。復号
器９は、クロック信号ＣＬＫに基づいて分周器１０にて
分周された分周クロック信号に同期動作し、入力される
データを所定の方式によって復号し、デスクランブラ１
１に出力する。デスクランブラ１１は、入力されたデー
タの並べ替えを行う。データの並べ替えは、後述するス
クランブラ１５による並べ替えに対応しており、リード
信号処理回路７のＰＬＬ回路においてクロック信号ＣＬ
Ｋを確実に生成するために行われる。ディスク１に記録
されたデータが「０」又は「１」が連続して読み出され
ると、アナログ信号は変化せずに単調な信号になってし
まうので、ＰＬＬがかからなくなり、出力されるアナロ
グ信号に同期したクロック信号を生成することができな
くなる。そのため、予めディスク１には、「０」，
「１」が連続しないようにデータが書き込まれているの
で、デスクランブラ１１によってデータの並びを元に戻
すわけである。そして、並び替えられたデータは、パラ
レルインタフェース１２を介してディスク制御回路５に
出力される。
【００１０】また、Ｓ／Ｐ変換器８から出力されるパラ
レルデータは、シンクバイト（ＳＢ）検出回路１３に入
力される。ＳＢ検出回路１３には、予め所定のパターン
が記憶され、そのパターンとＳ／Ｐ変換器８から入力さ
れた１バイトのデータとを比較する。そして、読み出さ
れたデータがパターンと一致する場合、ＳＢ検出回路１
３は、その読み出したデータがシンクバイトであると判
断し、ＳＢ検出信号Ｋ１をディスク制御回路５に出力す
る。
【００１１】図８に示すように、ディスク１の各セクタ
は、サーボ領域とデータ領域とから構成されている。サ
ーボ領域には、例えば、トレーニングパターンやプリア
ンブルパターン等のデータが記録されているとともに、
ヘッド２の進行方向において最終端にはシンクバイトＳ
Ｂが記録されている。また、データ領域には、各データ
とそのデータに対するＥＣＣデータ等のデータが記録さ
れている。
【００１２】即ち、ヘッド２は、シンクバイトＳＢに続
いてデータ領域のデータを読み出す。従って、ＳＢ検出
回路１３によってシンクバイトＳＢが検出された後に、
そのシンクバイトＳＢに続くデータを有効とすること
で、必要なデータを読み出すことができる。
【００１３】一方、ディスク１にデータを書き込む場
合、ディスク制御回路５から入力されたパラレルデータ
は、パラレルインタフェース１２を介して制御コード検
出回路１４に入力される。制御コード検出回路１４は、
入力されたパラレルデータと予め設定された制御コード
（例えば、ＦＦＨ）とを比較し、比較結果に応じた検出
信号Ｋ２を出力する。その検出信号Ｋ２に基づいて、入
力されたパラレルデータが制御コードの場合、ライト信
号処理回路１８は、ディスク１にサーボ領域の各情報を
記録する。
【００１４】次に、データ領域に書き込まれるデータが
入力されると、そのデータは、スクランブラ１５によっ
てデータの並べ替えが行われ、符号器１６に出力され
る。符号器１６は、入力されるデータを所定の方式によ
って符号化し、パラレル−シリアル（Ｐ／Ｓ）変換器１
７に出力する。Ｐ／Ｓ変換器１７は、入力されるパラレ
ルデータをシリアルデータに変換してライト信号処理回
路１８に出力する。
【００１５】ライト信号処理回路１８は、Ｐ／Ｓ変換器
１７から入力されるシリアルデータに対して、所定の変
調を行い、アナログ信号に変換して出力し、そのアナロ
グ信号に基づいてライト用ヘッド２によってディスク１
にデータが記録される。
【００１６】
【発明が解決しようとする課題】ところで、ディスク１
に記録されるデータのフォーマットは、ディスク装置を
使用するユーザー毎に個別に設定される。例えば、誤り
訂正にＥＣＣに代えてＣＲＣ(Cyclic Redundancy Chec
k) を用いたり、符号化／復号化の方式を変更する、等
を行おうとした場合、それらの方式のそれぞれに対応し
て信号処理回路４を構成しなければならない。その結
果、採用する方式にそれぞれ対応したディスク装置を用
意しなければならないので、面倒である。
【００１７】一方、ディスク装置を共通化するために、
信号処理回路４を全ての方式を取り込んだ構成にして各
方式を選択して使用する方法が考えられる。しかしなが
ら、この方法では、全ての方式に対応するために信号処
理回路４の回路規模が大きくなってしまい、ディスク装
置を小型化することが難しい。
【００１８】本発明は上記問題点を解決するためになさ
れたものであって、その目的は小型化することができる
とともに、様々な仕様に容易に対応することのできる信
号処理回路を提供することにある。また、小型化するこ
とができるとともに、様々な仕様に容易に対応すること
のできる信号処理装置を提供することにある。更に、そ
のような信号処理回路を備えたディスク装置を提供する
ことにある。
【００１９】
【課題を解決するための手段】図１は請求項１に記載の
発明の原理説明図である。即ち、ディスク１に記録され
たデータがヘッド２にて順次読み出されたアナログ信号
は、信号処理回路２３の変換回路３１に入力される。変
換回路３１は、ヘッド２から入力されたアナログ信号を
デジタル信号に変換してシフトレジスタ３３に出力し、
シフトレジスタ３３は、変換回路３１から出力されるシ
リアルのデジタル信号をパラレルに変換し、プロセッサ
３６に出力する。プロセッサ３６は、ディスクに対する
アクセスよりも高速に動作し、プログラムメモリ３７に
記憶されたリード処理プログラムに基づいて、シフトレ
ジスタ３３から出力されるパラレルデータに対して所定
のリード処理を施して外部へ出力する。
【００２０】また、プロセッサ３６は、プログラムメモ
リ３７に記憶されたライト処理プログラムに基づいて、
データの記録時に外部から入力されるパラレルデータに
対して所定のライト処理を施してシフトレジスタ３３に
出力する。シフトレジスタ３３は、データの記録時にプ
ロセッサ３６から入力されるパラレルのデジタル信号を
シリアルに変換して変換回路３１に出力し、変換回路３
１は、入力されるデジタル信号をアナログ信号に変換し
て出力し、そのアナログ信号に基づいてヘッド２により
ディスク１にデータが書き込まれる。
【００２１】請求項２に記載の発明は、請求項１に記載
の信号処理回路において、データの読み出し時に前記シ
フトレジスタから出力されるデジタル信号のうちのシン
クバイトを検出し、シンクバイトを検出した場合にその
検出信号を出力するシンクバイト検出回路と、前記シン
クバイト検出回路から出力される検出信号を入力し、前
記プロセッサに対して割り込みをかける割り込み制御回
路と、を備え、前記プロセッサは、前記割り込み制御回
路からの割り込みに基づいて、プログラムメモリに記憶
されたリード処理を実行するようにしたことを要旨とす
る。
【００２２】請求項３に記載の発明は、請求項２に記載
の信号処理回路において、前記割り込み制御回路は、デ
ータの記録時に、外部からライトクロック信号が入力さ
れ、そのライトクロック信号に同期して前記プロセッサ
に対して割り込みをかけ、該プロセッサは、前記割り込
み制御回路からの割り込みに基づいて、ライト処理した
データを前記シフトレジスタに出力するようにしたこと
を要旨とする。
【００２３】請求項４に記載の発明は、請求項１乃至請
求項３に記載の信号処理回路において、前記変換回路
は、データの読み出し時に、ヘッドから入力されるアナ
ログ信号をデジタル信号に変換して前記シフトレジスタ
に出力するリード信号処理回路と、データの記録時に、
前記シフトレジスタから入力されるデジタル信号をアナ
ログ信号に変換してヘッドに出力するライト信号処理回
路とから構成されたことを要旨とする。
【００２４】請求項５に記載の発明は、請求項１乃至請
求項４に記載の信号処理回路と、データの読み出し時に
は前記信号処理回路から出力されるバイト単位のデータ
に対してセクタ単位で所定の処理を施して外部に出力
し、データの記録時には外部から入力されるデータに対
してセクタ単位で所定の処理を施してバイト単位で前記
信号処理回路に出力するディスク制御回路と、前記両回
路を互いに接続するバスとを１チップに形成したことを
要旨とする。
【００２５】請求項６に記載の発明は、データの記録再
生が可能なディスクと、前記ディスクに対してデータの
読み出し／書き込みを行うヘッドと、前記ヘッドに対し
てアナログ信号の入出力を行う請求項１乃至請求項４に
記載の信号処理回路と、データの読み出し時には前記信
号処理回路から出力されるバイト単位のデータに対して
セクタ単位で所定の処理を施して外部に出力し、データ
の記録時には外部から入力されるデータに対してセクタ
単位で所定の処理を施してバイト単位で前記信号処理回
路に出力するディスク制御回路とを備えたことを要旨と
する。
【００２６】（作用）従って、請求項１に記載の発明に
よれば、ディスク１に記録されるデータのフォーマット
が変更される場合、プログラムメモリ３７に記憶された
リード処理プログラムとライト処理プログラムそれぞれ
対応して変更することで、フォーマットの変更に容易に
対応することができる。また、リード処理とライト処理
とを共通のシフトレジスタ３３及びプロセッサ３６によ
り行うことができるので、小型化することが可能とな
る。
【００２７】また、請求項２に記載の発明によれば、更
に、シンクバイト検出回路と割り込み制御回路とが備え
られる。シンクバイト検出回路には、ディスクから読み
出されたデータが入力され、そのデジタル信号のうちの
シンクバイトが検出され、シンクバイトが検出された場
合にその検出信号が出力される。割り込み制御回路に
は、検出信号が入力され、プロセッサに対して割り込み
がかけられる。そして、プロセッサは、割り込み制御回
路からの割り込みに基づいて、プログラムメモリに記憶
されたリード処理が実行されう。
【００２８】請求項３に記載の発明によれば、割り込み
制御回路には、データの記録時に、外部からライトクロ
ック信号が入力され、そのライトクロック信号に同期し
てプロセッサに対して割り込みがかけられ、そのプロセ
ッサは、割り込み制御回路からの割り込みに基づいて、
ライト処理したデータがシフトレジスタに出力される。
【００２９】請求項４に記載の発明によれば、変換回路
は、データの読み出し時に、ヘッドから入力されるアナ
ログ信号をデジタル信号に変換して前記シフトレジスタ
に出力するリード信号処理回路と、データの記録時に、
前記シフトレジスタから入力されるデジタル信号をアナ
ログ信号に変換してヘッドに出力するライト信号処理回
路とから構成される。
【００３０】請求項５に記載の発明によれば、請求項１
乃至請求項４に記載の信号処理回路と、データの読み出
し時には信号処理回路から出力されるバイト単位のデー
タに対してセクタ単位で所定の処理を施して外部に出力
し、データの記録時には外部から入力されるデータに対
してセクタ単位で所定の処理を施してバイト単位で信号
処理回路に出力するディスク制御回路と、両回路を互い
に接続するバスとが１チップに形成される。
【００３１】請求項６に記載の発明によれば、データの
記録再生が可能なディスクに対して、ヘッドにてディス
クに対してデータの読み出し／書き込みが行われる。そ
のヘッドに対して信号処理回路にてアナログ信号の入出
力が行われる。そして、ディスク制御回路は、データの
読み出し時には信号処理回路から出力されるバイト単位
のデータに対してセクタ単位で所定の処理が施されて外
部に出力され、データの記録時には外部から入力される
データに対してセクタ単位で所定の処理が施されてバイ
ト単位で信号処理回路に出力される。
【００３２】
【発明の実施の形態】以下、本発明を具体化した一実施
の形態を図２〜図８に従って説明する。尚、説明の便宜
上、従来と同様の構成については同一の符号を付してそ
の説明を一部省略する。
【００３３】図２に示すように、磁気ディスク装置２１
には、ディスク１が設けられている。そのディスク１に
記録されたデータは、ヘッド２にて読み出され、増幅器
３に出力される。増幅器３は、ヘッド２にて読み出され
たアナログデータを増幅して、読み出し書き込み回路部
２２に出力する。読み出し書き込み回路部２２は、ヘッ
ド２から順次入力されたアナログ信号をパラレルのデジ
タル信号に変換し、その変換したデジタル信号を図示し
ないホストコンピュータに出力する。
【００３４】一方、ディスク１にデータを記録する際に
は、読み出し書き込み回路部２２には、ホストコンピュ
ータからパラレルのデジタル信号が入力される。読み出
し書き込み回路部２２は、入力されたデジタル信号をシ
リアルのアナログ信号に変換し、その変換されたアナロ
グ信号は、ヘッド２を介して順次ディスク１に書き込ま
れる。
【００３５】読み出し書き込み回路部２２には、信号処
理回路２３、ディスク制御回路（ＨＤＣ）２４、及び、
位置制御回路２５が設けられている。読み出し書き込み
回路部２２は、例えば１ボードよりなり、それぞれ１チ
ップに構成された各回路２３〜２５がそのボード上に実
装されている。そして、各回路２３〜２５は、ボード上
に設けられたバス２６を介して互いに接続されている。
【００３６】信号処理回路２３には、増幅器３により増
幅されたアナログ信号が入力される。また、信号処理回
路２３には、ディスク制御回路２４から制御信号がバス
２６を介して入力される。その制御信号は信号処理回路
２３の動作モードを指定するためのものであって、その
動作モードは、ディスク１に記録されたデータを読み出
すリードモードと、ディスク１にデータを記録するライ
トモードとからなる。
【００３７】信号処理回路２３は、リードモード時に、
入力されたアナログ信号に対して、フィルタリング，復
号化等の信号処理を行って所定のビット数よりなるバイ
ト単位のパラレルデータに変換し、バイト単位でバス２
６を介してディスク制御回路２４に出力する。ディスク
制御回路２４は、入力されたパラレルデータを所定のバ
イト数よりなるセクタ単位に組み立て、その組み立てた
セクタ毎に例えばＥＣＣ(Error Correcting Code) 誤り
訂正処理等の処理を行った後、所定の通信方式に基づい
てデータを変換して図示しないホストコンピュータへ出
力する。
【００３８】逆に、ディスク１にデータを記録する場
合、ディスク制御回路２４には、外部のホストコンピュ
ータからデータが入力される。ディスク制御回路２４
は、入力されるデータをセクタ単位でＥＣＣデータ等等
を付加する処理を行った後、バイト単位で信号処理回路
２３に出力する。信号処理回路２３は、入力されたバイ
ト単位のデータに対して符号化等の処理を行うととも
に、データに対してサーボ情報を付加し、それらをシリ
アルデータに変換したアナログ信号として出力する。そ
のアナログ信号は、増幅器３によって増幅され、ヘッド
２を介してディスク１に書き込まれる。
【００３９】信号処理回路２３によって付加されたサー
ボ情報は、ヘッド２のサーボ制御、データの読み出し時
に用いられる。即ち、信号処理回路２３は、ディスク１
に記録されたサーボ情報に基づいて、データの読み出し
の同期をとるための基準となるクロック信号を生成する
とともに、サーボ情報に基づいてデータの読み出し開始
位置を検出する。
【００４０】また、ディスク制御回路２４は、バス２６
を介して信号処理回路２３から入力されるデータのう
ち、サーボ情報に基づいて、ヘッド２の位置を検出す
る。そして、ディスク制御回路２４は、ヘッド２がデー
タの読み出し又は書き込みの対象となる所望のトラック
に対応する位置となるように、バス２６を介して制御デ
ータを位置制御回路２５に出力し、位置制御回路２５
は、入力される制御データに基づいて、図示しないモー
タ等のアクチュエータを駆動制御してヘッド２の位置制
御を行う。
【００４１】図３に示すように、信号処理回路２３に
は、ディスク制御回路２４からバス２６を介して制御信
号としてリードゲート信号ＲＧ及びライトゲート信号Ｗ
Ｇが入力される。また、信号処理回路２３には、ディス
ク制御回路２４からライトクロック信号ＷＣＬＫが入力
される。尚、図３においては、ヘッド２と信号処理回路
２３との間の増幅器３を省略してある。
【００４２】リードゲート信号ＲＧ及びライトゲート信
号ＷＧは、信号処理回路２３の動作モードを設定するた
めに利用され、その動作モードはリードモードとライト
モードとがある。信号処理回路２３は、リードゲート信
号ＲＧが入力されるとリードモードとなり、ディスク１
からリード用ヘッド２ａにて読み出されたシリアルのア
ナログ信号をパラレルのデジタル信号に変換して出力す
るリード動作を行う。また、信号処理回路２３は、ライ
トゲート信号ＷＧが入力されるとライトモードとなり、
ディスク制御回路２４から入力されるパラレルのデジタ
ル信号をシリアルのアナログ信号に変換して出力するラ
イト動作を行い、そのライト動作によって出力されるア
ナログ信号は、ライト用ヘッド２ｂにてディスク１に書
き込まれる。
【００４３】先ず、リードモードの動作を説明する。デ
ィスク１に記録されているデータは、リード用ヘッド２
ａにて読み出され、信号処理回路２３の変換回路３１に
入力される。変換回路３１は、リード信号処理回路３１
ａとライト信号処理回路３１ｂとから構成されている。
リード信号処理回路３１ａは、データの読み出し時に利
用され、ライト信号処理回路３１ｂは、データの記録時
に利用される。
【００４４】リード信号処理回路３１ａは、リード用ヘ
ッド２ａにて読み取られたアナログ信号に対して、フィ
ルタリングや波形整形等の処理を施し、その処理後のア
ナログ信号を判定器３２に出力する。また、リード信号
処理回路３１ａにはＰＬＬ回路が内臓され、入力される
アナログ信号に同期したクロック信号ＣＬＫを生成し、
出力する。
【００４５】判定器３２は、リード信号処理回路３１ａ
から出力されるアナログ信号を所定の方式（例えば、ピ
ーク検出方式）によって「０」又は「１」のシリアルの
デジタル信号（シリアルデータ）に変換してシフトレジ
スタ３３に順次出力する。
【００４６】シフトレジスタ３３には、判定器３２によ
って変換されたデジタル信号が入力される。また、シフ
トレジスタ３３には、リード信号処理回路３１ａによっ
て生成されたクロック信号ＣＬＫが入力される。シフト
レジスタ３３は、クロック信号ＣＬＫに同期動作し、判
定器３２から順序入力されるシリアルのデジタル信号
を、１バイトを構成する所定のビット数のパラレルデー
タに変換し、シンクバイト検出回路（以下、ＳＢ検出回
路という）３４及び高速プロセッサユニット（以下、単
にプロセッサという）３５に出力する。
【００４７】ＳＢ検出回路３４には、予め所定のパター
ンが記憶され、そのパターンとシフトレジスタ３から入
力された１バイトのデータとを比較する。そして、読み
出されたデータが予め設定されたパターンと一致する場
合、ＳＢ検出回路３４は、その読み出されたデータがシ
ンクバイトであると判断し、ＳＢ検出信号Ｋ１を割り込
み制御回路３５に出力する。
【００４８】割り込み制御回路３５には、ＳＢ検出信号
Ｋ１が入力される。また、割り込み制御回路３５には、
ディスク制御回路２４から制御信号としてリードゲート
信号ＲＧ，ライトゲート信号ＷＧと、ライトクロックＷ
ＣＬＫが入力される。リードゲート信号ＲＧとライトゲ
ート信号ＷＧは、それぞれデータのリード動作とライト
動作とに対応している。
【００４９】割り込み制御回路３５は、リードゲート信
号ＲＧに基づいてリードモードに設定されると、プロセ
ッサ３６にリード動作の割り込みアドレスをセットす
る。プロセッサ３５には、プログラムメモリ（以下、単
にメモリという）３７が接続され、そのメモリ３７に
は、図４に示すように、ステップ（以下、単にＳとい
う）１〜Ｓ８のリード動作を行うためのリードプログラ
ムが予め記憶されており、Ｓ２〜Ｓ８は割り込みプログ
ラムであって、セットされる割り込みアドレスはＳ２の
プログラムのアドレスに設定されている。
【００５０】プロセッサ３６は、ディスク１に対するア
クセス、即ち、リード用ヘッド２ａによりディスク１か
ら読み出されるデータのタイミングよりも高速で動作す
る。プロセッサ３６には、リードゲート信号ＲＧが入力
され、そのリードゲート信号ＲＧに基づいて、リードモ
ードに設定されると、先ずＳ１のリード処理の準備を行
う。
【００５１】そして、割り込み制御回路３５は、ＳＢ検
出信号Ｋ１が入力されると、プロセッサ３６に割り込み
信号を送出し、プロセッサ３６は、その割り込み信号に
応答して、図４に示すＳ２〜Ｓ８までのリードプログラ
ムを順次実行し、入力されるデータのリード動作を行
う。
【００５２】即ち、Ｓ２において、プロセッサ３６は、
シフトレジスタ３３から入力されるパラレルデータの復
号処理を開始する。そして、Ｓ３において、プロセッサ
３６は、バイト転送クロックの有無を判断する。バイト
転送クロックは、プロセッサ３６に接続された分周器３
８によって、リード信号処理回路３１ａにおいて生成さ
れたクロック信号ＣＬＫを所定の分周比で分周した分周
クロック信号φである。その分周器３８の分周比は、シ
フトレジスタ３３により構成される１バイトのビット数
に対応している。即ち、シフトレジスタ３３には、クロ
ック信号ＣＬＫに同期してシリアルのデジタルデータが
順次入力され、複数ビットよりなる１バイト分のパラレ
ルデータが出力される。
【００５３】例えば、１バイトを８ビットとした場合、
シフトレジスタ３３に８ビット分のシリアルのデジタル
データが入力される毎に、そのシフトレジスタ３３から
１バイトのデジタルデータが出力される。従って、プロ
セッサ３６は、クロック信号ＣＬＫを８分周した分周ク
ロック信号φに同期して１バイトのデジタルデータを入
力する。
【００５４】即ち、Ｓ３において、プロセッサ３６に
は、バイト転送クロックとしての分周クロック信号φが
入力されると、Ｓ４に移る。そして、Ｓ４において、プ
ロセッサ３６は、シフトレジスタ３３からのパラレルデ
ータを入力する。
【００５５】次に、Ｓ５は復号処理（復号手段）であっ
て、プロセッサ３６は、入力されたパラレルデータに対
して、所定の方式に従って復号処理を行い、Ｓ６に移
る。Ｓ６はデスクランブル処理（デスクランブル手段）
であって、プロセッサ３６は、Ｓ５において復号したデ
ータに対して、デスクランブル処理を施し、入力された
データの並べ替えを行う。データの並べ替えは、後述す
るスクランブル処理による並べ替えに対応しており、リ
ード信号処理回路３１ａのＰＬＬ回路においてクロック
信号ＣＬＫを確実に生成するために行われる。ディスク
１に記録されたデータが「０」又は「１」が連続して読
み出されると、アナログ信号は変化せずに単調な信号に
なってしまうので、ＰＬＬがかからなくなり、出力され
るアナログ信号に同期したクロック信号ＣＬＫを生成す
ることができなくなる。そのため、予めディスク１に
は、「０」，「１」があまり連続しないようにデータが
書き込まれているので、デスクランブル処理によってデ
ータの並びを元に戻すわけである。そして、Ｓ６におけ
る処理を終了すると、プロセッサ３６は、Ｓ７に移る。
【００５６】Ｓ７は、データ出力処理（データ出力手
段）であって、プロセッサ３６は、Ｓ８において並び替
えたパラレルデータをパラレルポート３６ｂを介して外
部、即ち、バス２６上に出力する。バス２６上に出力さ
れたデータは、順次ディスク制御回路２４に入力され
る。従って、Ｓ４のデータの入力からＳ７のデータの出
力までの処理によって、１バイト分のパラレルデータが
ディスク制御回路２４に出力される。
【００５７】そして、ディスク制御回路２４は、入力し
たパラレルデータを所定のバイト数よりなるセクタ単位
に組み立て、その組み立てたセクタ毎に例えばＥＣＣ(E
rrorCorrecting Code) 誤り訂正処理等の処理を行った
後、所定の通信方式に基づいてデータを変換して図示し
ないホストコンピュータへ出力する。
【００５８】次に、Ｓ８において、プロセッサ３６は、
リードモードか否かを判断する。この判断は、ディスク
制御回路２４から入力されるリードゲート信号ＲＧに基
づいて行われる。即ち、リードゲート信号ＲＧに基づい
てリードモードに設定されている間、プロセッサ３６
は、入力されるパラレルデータの１バイト毎にＳ５及び
Ｓ６における処理を行い、順次ディスク制御回路２４に
出力する。
【００５９】即ち、図５に示すように、プロセッサ３６
は、シンクバイトＳＢが検出されたＳＢ検出信号Ｋ１に
基づいてプログラムを実行してリード動作を行い、バイ
ト転送クロックである分周クロック信号φに同期して入
力される１バイトのデータを順次処理して出力する。そ
して、プロセッサ３６は、ディスク１に対するアクセ
ス、即ち、リード用ヘッド２ａによりディスク１から読
み出されるデータのタイミングよりも高速で動作する。
従って、プロセッサ３６のＳ４〜Ｓ７までの処理は、次
のバイト転送クロックである分周クロック信号φが入力
されるまでに終了する。
【００６０】一方、Ｓ８において、リードゲート信号Ｒ
Ｇに基づいてリードモードが解除されると、プロセッサ
３６は、リード動作を終了する。次に、ライトモードの
動作を説明する。
【００６１】ディスク１にデータを書き込む場合、ディ
スク制御回路２４は、ライトゲート信号ＷＧを信号処理
回路２３に出力する。信号処理回路２３のプロセッサ３
６は、ライトモード信号ＷＧに基づいてライトモードに
設定されると、書き込みの準備を行う。
【００６２】また、信号処理回路２３の割り込み制御回
路３５は、ライトゲート信号ＷＧに基づいてライトモー
ドに設定されると、プロセッサ３６にライト動作の割り
込みアドレスをセットする。メモリ３７には、図６に示
すように、Ｓ１１〜Ｓ２０までのライト動作を行うため
のライトプログラムが予め記憶されており、セットされ
る割り込みアドレスは、Ｓ１１のプログラムのアドレス
に設定されている。
【００６３】また、割り込み制御回路３５には、ライト
クロック信号ＷＣＬＫが入力され、図７に示すように、
割り込み制御回路３５は、そのライトクロック信号ＣＬ
Ｋに同期した割り込み信号ＷＩＮＴを生成し、プロセッ
サ３６に出力する。プロセッサ３６は、割り込み制御回
路３５から割り込み信号ＷＩＮＴが入力される毎に割り
込み動作を行い、Ｓ１１〜Ｓ２０までの割り込みプログ
ラムを実行する。その割り込みプログラムにおいて、プ
ロセッサ３６は、ディスク制御回路２４からパラレルイ
ンタフェース３６ｂを介して入力されるデータが、図８
に示すシンク領域に書き込むためのデータかデータ領域
に書き込むためのデータかを判断し、その判断結果に応
じてシフトレジスタ３３にデータを出力する。
【００６４】即ち、Ｓ１１において、プロセッサ３６
は、ディスク制御回路２４からバス２６上に出力された
ディスク１に書き込むパラレルデータを読み込む。そし
て、Ｓ１２において、プロセッサ３６は、その読み込ん
だデータが「ＦＦＨ」であるか否かを判断する。
【００６５】図７に示すように、ディスク１にデータを
書き込む場合に、ディスク制御回路は、ライトクロック
信号ＷＣＬＫに同期してデータを出力する。そのデータ
は、先ず所定個数のデータ「００Ｈ」が出力され、次に
所定個数（図７において３個）のデータ「ＦＦＨ」が出
力され、その次にデータＤＡＴＡが順次出力される。
【００６６】データ「００Ｈ」は、ディスク１に記録さ
れるフォーマットのシンク領域のプリアンブルパターン
に対応し、データ「ＦＦＨ」は、シンク領域のトレーニ
ングパターンに対応している。従って、信号処理回路２
３は、データ「００Ｈ」が入力されている間、ディスク
１にプリアンブルパターンを記録し、データ「ＦＦＨ」
が入力されている間、ディスク１にトレーニングパター
ンを記録する。そして、データ「ＦＦＨ」が終了する
と、信号処理回路２３は、トレーニングパタンの最後に
シンクバイトＳＢを記録した後、データＤＡＴＡをディ
スク１に順次記録する。
【００６７】従って、プロセッサ３６は、Ｓ１１及びＳ
１２において、データ「ＦＦＨ」が入力されるまでルー
プする。そして、この間、ライト信号処理回路３１ｂ
は、ライト用ヘッド２ｂに対して、周期的なアナログ信
号を出力し、ディスク１に周期的なプリアンブルパター
ンを記録する。
【００６８】データ「ＦＦＨ」が入力されると、プロセ
ッサ３６は、Ｓ１２からＳ１３に移り、トレーニングパ
ターンをシフトレジスタ３３に送出する。シフトレジス
タ３３は、入力されるトレーニングパターンのパラレル
データをシリアルデータに変換してライト信号処理回路
３１ｂに出力する。ライト信号処理回路３１ｂは、入力
されるシリアルデータを順次アナログ信号に変換してラ
イト用ヘッド２ｂに出力し、そのアナログ信号に基づい
て、ディスク１にはトレーニングパターンが記録され
る。
【００６９】次に、プロセッサ３６は、Ｓ１４におい
て、次のデータを入力し、Ｓ１５において、入力したデ
ータが「ＦＦＨ」か否かを判断する。そして、入力した
データが「ＦＦＨ」の場合、プロセッサ３６は、Ｓ１３
に戻ってトレーニングパターンを送出する。
【００７０】Ｓ１４において入力されたデータがＳ１５
において「ＦＦＨ」ではないと判断した場合、プロセッ
サ３６は、Ｓ１５からＳ１６に移る。Ｓ１６はスクラン
ブル処理（スクランブル手段）であって、プロセッサ３
６は、所定の方式に従って、入力されたデータがシリア
ルデータに変換された際に、各ビットの「０」「１」が
連続しないように並べ替えを行い、Ｓ１７に移る。
【００７１】Ｓ１７は符号化処理（符号化手段）であっ
て、プロセッサ３６は、Ｓ１６において並び替えを行っ
たデータを、所定の方式で符号化する。そして、Ｓ１８
において、プロセッサ３６は、符号化した１バイトのデ
ータをシフトレジスタ３３に出力する。
【００７２】シフトレジスタ３３は、入力される１バイ
トのデータをシリアルデータに変換してライト信号処理
回路３１ｂに出力する。ライト信号処理回路３１ｂは、
入力されるシリアルデータを順次アナログ信号に変換し
てライト用ヘッド２ｂに出力し、そのアナログ信号に基
づいて、ディスク１には、データが順次記録される。
【００７３】プロセッサは、Ｓ１８においてデータをシ
フトレジスタ３３に出力すると、Ｓ１８からＳ１９に移
り、そのＳ１９において、次のデータを入力する。次の
データを入力すると、プロセッサ３６は、Ｓ２０におい
てライトモードか否かを判断する。この判断は、ディス
ク制御回路２４から入力されるライトゲート信号ＷＧに
基づいて行われる。即ち、ライトゲート信号ＷＧに基づ
いてライトモードに設定されている間、プロセッサ３６
は、入力されるパラレルデータの１バイト毎にＳ１６及
びＳ１７における処理を行い、順次シフトレジスタ３３
に出力する。
【００７４】即ち、図７に示すように、プロセッサ３６
は、データ「ＦＦＨ」を検出するまでの間、ディスク１
にプリアンブルパターンを記録する。そして、データ
「ＦＦＨ」を検出すると、プロセッサ３６は、ディスク
１にトレーニングパターンを記録する。そして、書き込
むべきデータＤＡＴＡを入力すると、プロセッサ３６
は、入力したデータを順次処理してシフトレジスタ３３
に出力する。そして、プロセッサ３６は、ディスク１に
対するアクセス、即ち、ライト用ヘッド２ｂによりディ
スク１にデータを書き込むデータのタイミングよりも高
速で動作する。従って、プロセッサ３６のＳ１６〜Ｓ２
０までの処理は、次のデータＤＡＴＡが入力されるまで
に終了する。一方、Ｓ２０において、ライトゲート信号
ＷＧに基づいてライトモードが解除されると、プロセッ
サ３６は、シフトレジスタ３３に対するデータの出力を
停止し、ライト動作を終了する。
【００７５】ところで、ユーザーによってディスク１に
記録されるデータのフォーマットが変更される、例え
ば、符号化／復号化の方式を変更する、等が行われる。
この場合、メモリ３７に記憶されたリードプログラムの
Ｓ５における復号処理とライトプログラムのＳ１７にお
ける符号化処理、リードプログラムのＳ６におけるデス
クランブル処理とライトプログラムのＳ１６におけるス
クランブル処理をそれぞれ対応して変更することで、フ
ォーマットの変更に容易に対応できる。
【００７６】また、複数のフォーマットにそれぞれ対応
したプログラムをメモリ３７に予め記憶させる。そし
て、割り込み制御回路３５によってプロセッサ３６に設
定される割り込みアドレスを必要に応じて変更すること
で、フォーマットの変更に容易に対応できる。
【００７７】以上記述したように、本実施の形態によれ
ば、以下の効果を奏する。 （１）高速なプロセッサ３６を用いて信号処理回路２３
を構成し、プロセッサ３６に記憶されたプログラムに従
って、リードモード時にはシンクバイトＳＢを検出した
後、入力したデータに対して復号処理及びデスクランブ
ル処理を施し、バス２６を介してディスク制御回路２４
に出力する。また、ライトモード時には入力されるデー
タに対してスクランブル処理及び符号化処理を施し、デ
ィスク１に記録するようにした。
【００７８】その結果、ユーザーによってディスク１に
記録されるデータのフォーマットが変更される、例え
ば、符号化／復号化の方式を変更する、等が行われる場
合、メモリ３７に記憶されたリードプログラムのＳ５に
おける復号処理とライトプログラムのＳ１７における符
号化処理、リードプログラムのＳ６におけるデスクラン
ブル処理とライトプログラムのＳ１６におけるスクラン
ブル処理をそれぞれ対応して変更することで、フォーマ
ットの変更に容易に対応することができる。
【００７９】（２）高速なプロセッサ３６を用いてデー
タに対する処理を行うことで、従来の復号器９、デスク
ランブラ１１、スクランブラ１５、及び、符号器１６を
１つのプロセッサ３６に置き換えることができる。ま
た、従来のＳ／Ｐ変換器８とＰ／Ｓ変換器１７を１つの
シリアルレジスタ３３に置き換えることができる。その
結果、信号処理回路２３の規模を、従来の信号処理回路
３に比べて小さくすることができるので、ディスク装置
を小型化することが可能となる。
【００８０】尚、本発明は前記実施の形態の他、以下の
態様で実施してもよい。 （１）上記実施の形態では、信号処理回路２３、ディス
ク制御回路２４をそれぞれ１チップにて構成したが、両
回路２３，２４を同一チップ上に形成した構成として実
施してもよい。
【００８１】（２）上記実施の形態では、信号処理回路
２３の判定器３２は、ピーク検出方式によってアナログ
信号をデジタル信号に変換するようにしたが、ＲＰＭＬ
方式等の他の方式を用いてアナログ信号をデジタル信号
に変換して出力するようにしてもよい。
【００８２】（３）上記実施の形態では、割り込み制御
回路３５、プロセッサ３６、及び、メモリ３７をそれぞ
れ別々の構成としたが、割り込み制御回路３５とプロセ
ッサ３６、プロセッサとメモリ３７、割り込み制御回路
３５とプロセッサ３６とメモリ３７をそれぞれ１つにし
た構成として実施してもよい。
【００８３】（４）上記実施の形態において、信号処理
回路２３とディスク制御回路２４との間にバッファメモ
リを設けて、両回路２３，２４間で転送されるパラレル
データをバッファリングするようにして実施してもよ
い。
【００８４】
【発明の効果】以上詳述したように、請求項１〜請求項
４に記載の発明によれば、小型化することが可能で、様
々な仕様に容易に対応することが可能な信号処理回路を
提供することができる。
【００８５】また、請求項５に記載の発明によれば、小
型化することが可能で、様々な仕様に容易に対応するこ
とが可能な信号処理装置を提供することができる。ま
た、請求項６に記載の発明によれば、小型化することが
可能で、様々な仕様に容易に対応することが可能なディ
スク装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の原理説明図である。
【図２】 一実施の形態のディスク装置の概略ブロック
図である。
【図３】 一実施の形態の信号処理回路のブロック回路
図である。
【図４】 リード動作のフローチャートである。
【図５】 リード動作のタイミングチャートである。
【図６】 ライト動作のフローチャートである。
【図７】 ライト動作のタイミングチャートである。
【図８】 リード動作を示す概念図である。
【図９】 従来のディスク装置の概略ブロック図であ
る。
【図１０】 従来の信号処理回路の概略ブロック図であ
る。
【符号の説明】 １ ディスク ２ ヘッド ２３ 信号処理回路 ３１ 変換回路 ３３ シフトレジスタ ３６ 高速プロセッサ ３７ プログラムメモリ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 ディスクに記録されたデータを読み出す
    場合には、ヘッドにて順次読み出したシリアルのアナロ
    グ信号をパラレルのデジタル信号に変換して出力し、デ
    ィスクにデータを記録する際には、外部から入力される
    パラレルのデジタル信号をシリアルのアナログ信号に変
    換してヘッドに出力するための信号処理回路であって、 前記データの読み出し時にはその読み出したデータのア
    ナログ信号をデジタル信号に変換し、前記データの記録
    時には入力されるデジタル信号をアナログ信号に変換し
    て前記ヘッドに出力する変換回路と、 前記データの読み出し時には前記変換回路から出力され
    るシリアルのデジタル信号をパラレルに変換し、前記デ
    ータの記録時には入力されるパラレルのデジタル信号を
    シリアルに変換して前記変換回路に出力するシフトレジ
    スタと、 前記ディスクに対するアクセスよりも高速に動作し、前
    記シフトレジスタから出力されるパラレルデータに対し
    て所定のリード処理を施して外部へ出力し、外部から入
    力されるパラレルデータに対して所定のライト処理を施
    して前記シフトレジスタに出力するプロセッサと、 前記プロセッサに接続され、該プロセッサにて行われる
    リード処理及びライト処理が記憶されたプログラムメモ
    リとを備えた信号処理回路。
  2. 【請求項２】 請求項１に記載の信号処理回路におい
    て、 データの読み出し時に前記シフトレジスタから出力され
    るデジタル信号のうちのシンクバイトを検出し、シンク
    バイトを検出した場合にその検出信号を出力するシンク
    バイト検出回路と、 前記シンクバイト検出回路から出力される検出信号を入
    力し、前記プロセッサに対して割り込みをかける割り込
    み制御回路と、を備え、 前記プロセッサは、前記割り込み制御回路からの割り込
    みに基づいて、プログラムメモリに記憶されたリード処
    理を実行するようにした信号処理回路。
  3. 【請求項３】 請求項２に記載の信号処理回路におい
    て、 前記割り込み制御回路は、データの記録時に、外部から
    ライトクロック信号が入力され、そのライトクロック信
    号に同期して前記プロセッサに対して割り込みをかけ、
    該プロセッサは、前記割り込み制御回路からの割り込み
    に基づいて、ライト処理したデータを前記シフトレジス
    タに出力するようにした信号処理回路。
  4. 【請求項４】 請求項１乃至請求項３に記載の信号処理
    回路において、 前記変換回路は、 データの読み出し時に、ヘッドから入力されるアナログ
    信号をデジタル信号に変換して前記シフトレジスタに出
    力するリード信号処理回路と、 データの記録時に、前記シフトレジスタから入力される
    デジタル信号をアナログ信号に変換してヘッドに出力す
    るライト信号処理回路とから構成された信号処理回路。
  5. 【請求項５】 請求項１乃至請求項４に記載の信号処理
    回路と、 データの読み出し時には前記信号処理回路から出力され
    るバイト単位のデータに対してセクタ単位で所定の処理
    を施して外部に出力し、データの記録時には外部から入
    力されるデータに対してセクタ単位で所定の処理を施し
    てバイト単位で前記信号処理回路に出力するディスク制
    御回路と、 前記両回路を互いに接続するバスとを１チップに形成し
    た信号処理装置。
  6. 【請求項６】 データの記録再生が可能なディスクと、 前記ディスクに対してデータの読み出し／書き込みを行
    うヘッドと、 前記ヘッドに対してアナログ信号の入出力を行う請求項
    １乃至請求項４に記載の信号処理回路と、 データの読み出し時には前記信号処理回路から出力され
    るバイト単位のデータに対してセクタ単位で所定の処理
    を施して外部に出力し、データの記録時には外部から入
    力されるデータに対してセクタ単位で所定の処理を施し
    てバイト単位で前記信号処理回路に出力するディスク制
    御回路と、を備えたディスク装置。
JP8205807A 1996-08-05 1996-08-05 信号処理回路、信号処理装置、及び、ディスク装置 Pending JPH1049984A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP8205807A JPH1049984A (ja) 1996-08-05 1996-08-05 信号処理回路、信号処理装置、及び、ディスク装置
US08/869,742 US5848046A (en) 1996-08-05 1997-06-05 Disk apparatus having signal processing unit
EP97401551A EP0823707A3 (en) 1996-08-05 1997-07-02 Disk apparatus having signal processing unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8205807A JPH1049984A (ja) 1996-08-05 1996-08-05 信号処理回路、信号処理装置、及び、ディスク装置

Publications (1)

Publication Number Publication Date
JPH1049984A true JPH1049984A (ja) 1998-02-20

Family

ID=16513023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8205807A Pending JPH1049984A (ja) 1996-08-05 1996-08-05 信号処理回路、信号処理装置、及び、ディスク装置

Country Status (3)

Country Link
US (1) US5848046A (ja)
EP (1) EP0823707A3 (ja)
JP (1) JPH1049984A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149932B2 (en) 2000-10-11 2006-12-12 Nec Corporation Serial communication device and method of carrying out serial communication

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4002327B2 (ja) * 1997-11-04 2007-10-31 株式会社日立製作所 ディジタル信号処理回路
US6279058B1 (en) * 1998-07-02 2001-08-21 Advanced Micro Devices, Inc. Master isochronous clock structure having a clock controller coupling to a CPU and two data buses
US6208478B1 (en) * 1998-07-07 2001-03-27 Texas Instruments Incorporated Read clock interface for read channel device
US7734852B1 (en) 1998-08-06 2010-06-08 Ahern Frank W Modular computer system
US7327789B2 (en) * 2001-08-06 2008-02-05 Matsushita Electric Industrial Co., Ltd. Decoding apparatus, decoding method, decoding program, and decoding program storage medium
US8204353B2 (en) * 2002-11-27 2012-06-19 The Nielsen Company (Us), Llc Apparatus and methods for tracking and analyzing digital recording device event sequences

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4651277A (en) * 1983-09-16 1987-03-17 Sanyo Electric Co., Ltd. Control system for a magnetic disk drive unit
US4590559A (en) * 1983-11-23 1986-05-20 Tokyo Shibaura Denki Kabushiki Kaisha Data disc system for a computed tomography X-ray scanner
EP0176975A3 (en) * 1984-10-04 1989-01-18 Bull HN Information Systems Inc. Programmable universal synchronization byte dectector
US5274773A (en) * 1990-11-09 1993-12-28 Conner Peripherals, Inc. Flexible host interface controller architecture
EP0600497A3 (en) * 1992-12-04 1995-08-16 Nec Corp Disk drive controlling microcomputer.
JP2882239B2 (ja) * 1993-05-31 1999-04-12 日本電気株式会社 ディスク装置用データフォーマット制御コントローラ
JP2540768B2 (ja) * 1993-11-12 1996-10-09 日本電気株式会社 セクタｉｄ情報の転送機能を持つ磁気ディスクコントロ―ラ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149932B2 (en) 2000-10-11 2006-12-12 Nec Corporation Serial communication device and method of carrying out serial communication

Also Published As

Publication number Publication date
EP0823707A3 (en) 1999-12-15
US5848046A (en) 1998-12-08
EP0823707A2 (en) 1998-02-11

Similar Documents

Publication Publication Date Title
KR100456250B1 (ko) Ｃｄ 플레이어
JP5520315B2 (ja) エラー検出の際の磁気データ・テープへのコードワード・オブジェクトの再書込
JP4202658B2 (ja) データ書き込み装置及びｄｖｄフォーマットデータ生成方法
JPH10107649A (ja) 符号誤り訂正／検出デコーダ
JP2001216743A (ja) 同期信号検出装置、同検出装置を備えた情報記憶装置、及び同期信号検出方法
JPH1049984A (ja) 信号処理回路、信号処理装置、及び、ディスク装置
US6577462B1 (en) Method and device for recording and reproducing data
JPH11154377A (ja) データ記録装置及び方法、並びにデータ再生装置及び方法
JPH07325667A (ja) データ転送方式およびディスク制御ｌｓｉ
JPS62192012A (ja) デイスク装置
JP3934248B2 (ja) データ読み取り方法、データ読み取り装置、及び、ハードディスク装置
JP3302896B2 (ja) 誤り訂正回路及びこれを用いたディスク再生装置及びｃｄ−ｒｏｍドライブ
JPH0917124A (ja) ディスク再生装置
US6591392B1 (en) Compact disc subcode packing and error correction detection
JP3759992B2 (ja) 記録情報再生装置
JP4340380B2 (ja) データ再生装置
US8089717B1 (en) Data reproducing apparatus for improving data recording efficiency
JP3740256B2 (ja) 誤り訂正符号復号化装置及び誤り訂正符号復号化方法
JP3670758B2 (ja) Ｃｄ−ｒｏｍデコーダ
JPH03189719A (ja) ディスク記憶装置
JP2805780B2 (ja) 磁気ディスク装置
JP2001273727A (ja) 同期信号検出回路
JP2001006298A (ja) ディジタル信号処理回路及びディスク再生装置
JP2000215620A (ja) デ―タ記録装置およびそのリライト決定方法
JP2003091942A (ja) デジタル情報再生装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060606

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060609