JPH10500801A - フラッシュ様コアを有するｅｅｐｒｏｍアレイ - Google Patents

Abstract

(57)【要約】 セクタプログラマブルＥＥＰＲＯＭメモリは、十分な特徴を持つバイトプログラマブルＥＥＰＲＯＭのバイトプログラマブル機能性をエミュレートすることができる。ＥＥＰＲＯＭメモリは、ユーザシステムにより入力されるバイトレベルデータと主メモリコアに書込まれるワードレベルデータとの間でバッファとして用いられるオンチップ書込キャッシュ（８３）を組込む。ＥＥＰＲＯＭ主メモリコアはメモリページ（３２）に分割され、各メモリページはさらにサブページセクタ（５９−６２）に分割され、各サブページセクタは多数の多バイトデータワードを保持する。メモリページ内のサブページセクタは個々にまたは集合的にプログラムおよび消去サイクルを経ることができる。ＥＥＰＲＯＭメモリは、メモリコア内の失われたデータを回復しかつリフレッシュするのに用いられるＥＣＣユニット（７３）を組込む。ＥＥＰＲＯＭメモリは割込可能なロードサイクルも可能である。

Description

【発明の詳細な説明】 フラッシュ様コアを有するＥＥＰＲＯＭアレイ 技術分野 この発明は半導体の電気的に消去可能な読出専用メモリ（ＥＥＰＲＯＭ）に関 し、特にそのような装置の内部アーキテクチャに関する。 発明の背景 ＥＥＰＲＯＭは電気的なプログラムおよび消去が可能であり、電源を切った後 でさえもそれらのデータを保持する。しかしながら、ＥＥＰＲＯＭは、各記憶セ ルがプログラムされかつ消去され得る回数が限られており、典型的には数千のプ ログラムサイクルおよび消去サイクルに制限されている。バイトまたはバイトの 群のようなメモリユニット全体は、新しい情報がメモリユニット内のいずれかの １ビットまたはビットの群に書込み可能になる前に消去サイクルに耐えなければ ならない。 十分な特徴を持つ（full-featured）ＥＥＰＲＯＭは、メモリユニットの大き さが１バイトのメモリセルに対応するような、メモリシステムの一部であるＥＥ ＰＲＯＭであり、したがって一度にメモリの最小数の１バイトに書込アクセスす る。これによって、変更される必要のあるバイトだけにそれらのプログラムサイ クルおよび消去サイクルを制限することが可能となり、それによってメモリコン ポーネントの耐久性が増す。十分な特徴を持つＥＥＰＲＯＭの バイトアクセス可能性はまた、ユーザの視点からすればプログラミングを単純化 する。なぜならユーザは、ユーザがプログラムしたいデータとデータがストアさ れるべきアドレスとをＥＥＰＲＯＭに伝えるだけでよいからである。しかしなが ら、変更されたバイトの各々をプログラムし、消去し、次いで再プログラムする 必要があるので、チップ全体を再プログラムする必要のある場合はおそらく長い プログラム時間が必要となるだろう。さらに、選択回路がより複雑であるため、 十分な特徴を持つＥＥＰＲＯＭは、依然として密度およびコスト効果の点で他の 半導体メモリ技術に遅れを取ったままである。十分な特徴を持つＥＥＰＲＯＭメ モリシステムは記憶セルのコアアレイを含み、各々のセルは、可変しきい値ＮＭ ＯＳトランジスタと直列の選択トランジスタを含む。アレイは行および列に編成 され、行および列の交点は記憶セルのアドレス位置を含む。 典型的な先行技術の十分な特徴を持つＥＥＰＲＯＭコアアーキテクチャが図１ に示される。１つの行内のすべてのセル選択トランジスタ２１のコントロールゲ ートに電気的に結合された専用のワード線１１により特定される１行のメモリセ ルは、アドレス可能なスペース内のメモリページに相当する。セル選択トランジ スタ２１の各々は、直列に接続された可変しきい値トランジスタ１９とともに、 １ビットの情報をストアすることが可能な１つのメモリセルを構成する。ワード 線１１が活性化されると、選択トランジ スタ２１は、その直列に接続された可変しきい値トランジスタ１９を、上記可変 しきい値トランジスタ１９内にストアされた情報を読出すのに用いられるビット 線２５に電気的に結合する。十分な特徴を持つＥＥＰＲＯＭのバイトアドレス可 能性のため、先行技術の十分な特徴を持つＥＥＰＲＯＭの内部データ編成は８ビ ットに制限されており、１バイトを含んでいた。読出、プログラムおよび消去電 圧を記憶セルの可変しきい値トランジスタ１９のコントロールゲートに与えるセ ンス線１５が、８個または１バイト２７の連続する記憶可変しきい値トランジス タのコントロールゲートを互いに結合するセグメントに分割される。このデータ 編成には余分のバイト選択列線１３とメモリセルのあらゆるバイト用のバイト選 択トランジスタ１７とを用いる必要があり、バイト選択列線とバイト選択トラン ジスタとによって、１つのセンス線セグメントだけが、したがって１つのバイト だけがプログラミングの間に個々に選択され得る。バイト選択トランジスタ１７ には比較的大きなシリコン領域が必要である。十分な特徴を持つＥＥＰＲＯＭに は何らかの種類の誤り訂正インプリメンテーションが通常必要であり、これは８ ビットのデータワードのうち失われた１ビットを検出しかつそれを回復するため に、コアメモリ領域を約５０％増大させて、４パリティビットを必要とする。従 来の十分な特徴を持つＥＥＰＲＯＭの前述のアーキテクチャの特徴は今までその 密度を１メガビットに制限 してきた。 フラッシュＥＥＰＲＯＭの到来によって、十分な特徴を持つＥＥＰＲＯＭに付 随する密度の問題に対しある回答が提供された。フラッシュＥＥＰＲＯＭはメモ リセル当り１つまたは２つのトランジスタを用いるが、バイト選択列線とバイト 選択トランジスタとを含まない。このように、フラッシュＥＥＰＲＯＭは、十分 な特徴を持つＥＥＰＲＯＭよりもよりコンパクトな設計を達成するが、それらは バイトプログラマブルではない。フラッシュＥＥＰＲＯＭは、記憶セルのブロッ クまたはセクタからなる最小の書込ユニットを有する。典型的には、これらのブ ロックは１行または２行以上のメモリアレイを含む。フラッシュＥＥＰＲＯＭは 、バイトではなく出力によりそれらの列をグループ化する。つまり、すべてのワ ードのすべてのビット０が隣接している。フラッシュＥＥＰＲＯＭはこのように 、十分な特徴を持つＥＥＰＲＯＭのバイト選択トランジスタおよびバイト選択線 をなくし、それによってより高い密度を達成することができる。しかしながら、 フラッシュＥＥＰＲＯＭの大きなメモリブロックはチップ全体の寿命を制限する 。メモリブロックの１バイトを再プログラムするには、まずブロック全体を一時 保持メモリ、通常はキャッシュに読出さなければならず、当該バイトは次いで保 持キャッシュ内で編集され、フラッシュメモリブロック全体が消去サイクルを経 た後保持キャッシュ内のデータがこのフラッシュメ モリブロックに書戻されるので、多くのメモリセルを不必要な消去／書込サイク ルに従わせ、利用可能なシステムキャッシュスペースをうまく利用してない。さ らに、余分のバイトを不必要に消去／書込しなければならないことによって、ご く少数のバイトを一度に再プログラムする必要がある場合にフラッシュチップの 平均のプログラム時間を増大させることとなる。 先行技術の装置の中には、十分な特徴を持つＥＥＰＲＯＭとフラッシュＥＥＰ ＲＯＭとの間に妥協を見い出そうとしてきたものもある。ラオ（Rao）への米国 特許第４，９４９，３０９号は、十分な特徴を持つ消去プログラムモードおよび フラッシュ消去プログラムモードの両方を備えたチップを提供する。この設計は 、より複雑なワード線デコーディング機構と引換えに従来のＥＥＰＲＯＭメモリ セルから選択トランジスタをなくすが、バイト選択線およびバイト選択トランジ スタを保持し、ワード線対ごとに付加的なバルク消去線とバルク消去トランジス タとを組込む。ラジー（Radjy）への米国特許第５，１９１，５５６号は、フラ ッシュメモリブロックの大きさを１つのメモリページ、１行のメモリセルに減じ るための方法を開示している。タルレジャ（Talreja）への米国特許第５，３１ ７，５３５号において、ＥＥＰＲＯＭのデータフォーマットを８ビットから１６ ビットまで増大させるためのアプローチが述べられている。グプタ（Gupta）へ の米国特許第５，３５３， ２４８号には、同じチップ上に等しい大きさのバックアップフラッシュメモリを 備えたＳＲＡＭが記載されている。これはプログラミングを単純化するがフラッ シュメモリを効率的に利用していない。フジタ（Fujita）らへの米国特許第５， ３５９，５６９号は、キャッシュメモリと、コンピュータボードレベルで多数の フラッシュコンポーネントのアクセスを管理する制御ユニットとを組込むことに より、ユーザの視点からフラッシュメモリのプログラミングを単純化している。 この発明の目的は、高密度を達成することが可能な十分な特徴を持つ機能性を 備えたＥＥＰＲＯＭを提供し、メモリセルの、ストレスの多いプログラムサイク ルおよび消去サイクルを減じることである。 この発明の別の目的は、十分な特徴を持つＥＥＰＲＯＭのデータのライトスル ー速度を改善することである。 発明の開示 この発明は、十分な特徴を持つ構成でセクタ消去可能なＥＥＰＲＯＭのための 新しい内部アーキテクチャを提供する。このようなＥＥＰＲＯＭのメモリアレイ はメモリページに区分分けされ、各メモリページはさらに複数の選択的に消去可 能なページセクタに分割される。各ページセクタは、複数の個々に読出アドレス 可能な多バイトデータワードを含む。ページセクタは最小のプログラムアドレス 可能なデータユニットである。ページセクタを用いることによ って、メモリページ内の別のバイトを再プログラムする必要がある場合に消去お よびプログラムサイクルを経なければならない、このメモリページ内の選択され ないデータバイトの数が減じられる。さらに、メモリセルの各バイトに選択線お よび選択装置を必要とする十分な特徴を持つＥＥＰＲＯＭに対して、必要なのは 多ワードページセクタ当たり１つの選択線および選択装置だけである。また、あ るバイトのビット０から７が隣接していなければならない、先行技術の十分な特 徴を持つＥＥＰＲＯＭのようにバイトによってではなく、１つのページセクタ内 のビットは出力によって編成され、同じページのすべてのビット０列が隣接する 。 誤り訂正コードＥＣＣユニットを用いる先行技術のメモリは、典型的にはバイ ト当り少なくとも１ビットを訂正する。この発明は、ＥＣＣユニットを用いて多 バイトデータワード当り１ビットを訂正し、それによってデータバイト当りのＥ ＣＣビットの数を減じる。さらにこの発明は、誤って読出されたデータビットが ありそれを回復するのにＥＣＣユニット用いる必要のある、何らかのメモリワー ドの、ユーザにはトランスペアレントな、自動リフレッシュを組込む。 この発明は、ページセクタセンス線の活性化を制御するためラッチのバンクを 組込む。これによって、ワード線上で低電圧を維持しながらセンス線に高電圧を 与えることが 可能となる。 この発明のアーキテクチャは、１つのメモリコアの行に物理的に対応する、１ つのメモリページ内のページセクタの何れかまたはすべてを同時にプログラムし かつ消去することができる。これは、ユーザと主メモリコアとの間でバッファの 役割をするオンボード低電圧書込キャッシュを付加することにより達成される。 これはライトスルー時間を改善する。なぜならユーザは連続するデータワードを キャッシュに早く書込むことができるからである。書込キャッシュは、ＥＥＰＲ ＯＭメモリコアの多バイトワード編成に関連した多バイトワード編成を有する。 その大きさはメモリコアの１つのメモリページに等しいが、それはデータインス トリームをバイトレベルから多バイトワードレベルに変換する。書込キャッシュ はユーザからバイト形式でデータを受取り、バイトフラグを用いて新しいデータ すべてを追跡する。ユーザが新しいデータを入力し終えると、新しく入力された データの最後のラッチされた行アドレスの、ハイアドレスビットが、入力された アドレスに対応するコアメモリページ、すなわち行を決定する。書込キャッシュ は次いで、ＥＣＣユニットを介して、選択されたメモリコア行からキャッシュメ モリ内へ前のデータすべてを多バイトワード速度で受入れ、これを、新しく入力 されたデータがメモリコアから読出された古いデータでオーバライトされないよ うに確かめながら行なう。ページセクタフラグお よび／またはＥＣＣ誤り信号ＥＲＲを用いることにより、装置は次いで、書込キ ャッシュ内で新しいデータを受取ったページセクタまたは失われたデータを回復 するのにＥＣＣユニットを必要としたページセクタだけを回復する。書込キャッ シュはこのように、バイトおよび多バイトのデータワード書込アドレス可能性と 、多バイトデータワード読出アドレス可能性とを有する。 図面の簡単な説明 図１は、先行技術の十分な特徴を持つＥＥＰＲＯＭコアアレイの部分の概略的 なトランジスタレベルの図である。 図２は、この発明に従って編成されたフラッシュ様ＥＥＰＲＯＭコアの一部の 概略的なトランジスタレベルの図である。 図３は、図２と同じように編成されたメモリコアと、そのコアに十分な特徴を 持つ書込アクセスをする周辺論理とを組込むこの発明のＥＥＰＲＯＭ装置の概略 的なブロック図である。 図４Ａから図４Ｃは、この発明に従った書込ステートマシンの動作フローチャ ートである。 この発明を実施する最良のモード 図２を参照して、この発明のＥＥＰＲＯＭアーキテクチャに特有のメモリコア 編成がメモリページ、すなわち１行内のすべての記憶セルを２、または４以上の ページセクタ３３に分割する。各記憶セルは、可変しきい値記憶トラン ジスタ２４に直列に接続されたセル選択トランジスタ２２を含む。好ましいＥＥ ＰＲＯＭアーキテクチャは１６ビットまたは３２ビットの内部データワードアー キテクチャを用い、一方８ビットの外部バイト読出／書込アクセス可能性を維持 する。新しいコア編成はバイトまたはワードによってではなくページセクタ３３ によってビット線をグループ化し、各ページセクタ３３は多データワードからな るので、バイト選択線およびバイト選択トランジスタはもはや用いられない。そ の代わりに、新しいアーキテクチャは、各ページセクタ３３について選択ラッチ として実現されるページセクタ選択装置およびページセクタ選択線３７を用い、 したがってデプリーションモード選択トランジスタの使用を減じるかまたはなく す。代替的には、前述のページセクタ選択装置は、図２に示されるように選択ト ランジスタ４０として実現され得る。各ページセクタ３３内のデータビットはラ ンクにより構成され、等しいランクのビットはともにブロックにグループ化され る。ビットの各グループがランク７のビットまで、ランク０の１ビット、ランク １の１ビット、ランク２の１ビットなどからなるように、バイトによってビット をグループ化した先行技術とは違って、この発明では、各ページセクタ３３が３ ２個の１６ビットワードからなる場合、各ページセクタ３３は１６個のビット線 ブロック３１に分割され、各ビット線ブロックは等しいランクの３２ビットから なる。たとえば、ページセ クタ３３内のランク０のビットすべてがビット線ブロック０、３１内に連続して グループ化され、図示されていないが、同じページセクタ３３内のランク１のビ ットすべてがビット線ブロック１内でグループ化され、１６ビット幅のワード編 成の場合においてはビット線ブロック１５、３５まで連続して同様にグループ化 される。 図３を参照して、新しいＥＥＰＲＯＭアーキテクチャはまたハミングコードベ ースのＥＣＣ機構７３を用いて、メモリコアの読出アクセスの間に生じ得る、２ 、または４以上のバイト長のワード当りのどんな１ビット誤りでも検出しかつそ れを自動的に訂正する。多バイトデータアーキテクチャを用いることによって、 シリコン領域を多いに減じることとなる。なぜならワードの幅が広ければ広いほ ど、ＥＣＣパリティビットとデータビットとの間の比がそれだけ小さくなるから である。たとえば、８ビットデータワードの１ビットを訂正するには、４パリテ ィビットが必要でデータワード当り５０％のビット幅の増大であり、１６ビット データワードには５パリティビットが必要で３１％の増大であり、３２ビットデ ータワードには６パリティビットが必要で、これはほんの１９％の増大である。 この発明は、多バイトワードにより構成される内部データアーキテクチャを有 するが、これはシステムユーザとはバイトで交信する。図３に示されるように、 この発明の回路は一連のマルチプレクシング回路７５によってこれを達 成し、このマルチプレクシング回路は、多バイトワードのうちどのバイトがシス テムユーザとデマルチプレクシング回路７９とに送り出されるかを選択し、シス テムユーザからロードインされたバイトサイズのデータを受入れ、書込キャッシ ュ８３の多書込クロックインプリメンテーションによって、連続的なバイトサイ ズのデータの塊を多バイトデータワードにグループ化する。書込キャッシュ８３ は１つのコアメモリページの大きさであり、有限ステートマシンおよびカウンタ 等のその必要な制御論理すべてとともにＳＲＡＭとして実現され、以下に説明さ れる消去／書込サイクルの間においてメモリページ全体のリードバックサイクル を行なう。 プログラミングは３つのサイクル、すなわちロードサイクル、リードバックサ イクルおよびロードバックサイクルからなる。プログラムサイクルはユーザ駆動 のロードサイクルで始まり、その間システムユーザは新しいデータを書込キャッ シュ８３にロードする。先行技術のＥＥＰＲＯＭと同様に、ＣＥ％がローに保た れた場合、ユーザは典型的にはＷＥ％ピンを介してロードクロックを与える。代 替的には、ＷＥ％ピンがローに保たれた場合に、ロードクロックはＣＥ％ピンを 介して与えられ得る。各ロードサイクルで、選択されたバイトアドレスの対応す るバイトフラグが活性化される。多バイトワード当り２、または４以上のバイト フラグがあるが、書込キャッシュはバイト書込アドレ ス可能である。ＷＥ％外部クロックが、図示されていない命令デコーダを駆動し 、これは、命令モードをシステムユーザから書込ステートマシン、ＷＳＭ７用の 制御信号に変換するインタフェースの役割をする。書込ステートマシン７７は、 プログラムおよび消去サイクルのさまざまな読出段階および書込段階と、以下に 説明されるようにセルを適切にプログラムしかつ消去するのに必要なタイミング および電圧とを制御する。先行技術のメモリロードと同様に、ロードサイクルは タイムアウトプロトコルを用いて終了する。 先行技術のＥＥＰＲＯＭは、システムユーザにチップの内部機能モードへのア クセスを提供するために命令デコーダを有するが、先行技術のＥＥＰＲＯＭはシ ステムユーザのアクセスをごく少数のユーザモードに制限する。新しいＥＥＰＲ ＯＭアーキテクチャは、システムユーザにすべてのユーザモードおよびテストモ ードの制御を与えるべくこの命令デコーダの使用を拡張する。チップは、８ビッ トモードレジスタを有し、システムユーザはこれに予め定められた専用のシーケ ンスを用いてソフトウェア書込保護プロトコルによって所望の命令モードＩＤバ イトをロードすることができる。モードレジスタは、命令デコーダにより読まれ 、これはインプリメンテーションのために適切な制御信号をＷＳＭ７７に伝達す る。 ロードサイクルに続いて、プログラム制御がＷＳＭ７７ に転送され、リードバックサイクルを開始することによりスタートする。リード バックサイクルの間、ロードサイクルの終わりでラッチされたページアドレスに 基づいて、ＷＳＭ７７は、ワード線５７により規定される対応するコアメモリペ ージから書込キャッシュ８３にデータを読出し始める。システムユーザが入力す るどんな新しいデータもメモリコアから読み出されている既存のデータでオーバ ライトされないようキャッシュバイトフラグ８５を用いる。コアメモリページの リードバックサイクルの間、ＷＳＭ７７は誤り信号、ＥＣＣユニット７３からく るＥＲＲ１１１をモニタして、ＥＣＣ７３が少なくとも１つのデータワードを訂 正したか否かを検出する。ＥＣＣ７３が実際にデータワードを訂正している場合 、ユーザが新しいデータを書込キャッシュ８３にロードしていなくても、ＷＳＭ ７７は、対応するプログラムページセクタフラグ４７から５０をセットし、ペー ジセクタセンス線９９から１０２のうちの１つにより決定される訂正されたペー ジセクタをプログラムし始め、それによってそのページセクタをリフレッシュす る。こうしてチップのデータ保持能力が拡張される。一旦コアメモリページが書 込キャッシュ８３に書込まれると、ＷＳＭ７７は消去フェーズを開始するが、こ の間、ページセクタセンス線９９から１０２のうちページセクタフラグ４７から ５０が活性化されている対応のものにより規定されるページセクタが消去される 。こうして、新しくロード されたデータを受取ったかまたは失われたデータを回復するためＥＣＣ７３ユニ ットを必要としたコアメモリページセクタだけが消去される。したがって、チッ プは以下の条件のうち少なくとも１つを満たすページセクタだけを更新する。条 件とは、（１）ユーザが書込キャッシュ８３の対応するページセクタ内に少なく とも１つの新しいバイトをロードした。（２）リードバックサイクルの間、メモ リコアから書込キャッシュ８３へページセクタを転送するのに、ＥＣＣ７３を用 いて少なくとも１つの誤りを訂正したである。ページセクタのうちどれも前に述 べた条件の何れをも満たさない場合、チップはプログラムサイクルを完全に中止 する。しかし、条件のうち何れかが満たされた場合、チップは、選択されたペー ジセクタだけを再プログラムし、このようにしてコアメモリページの不必要なス トレスを避け、その結果先行技術のフラッシュＥＥＰＲＯＭの耐久性レベルと比 較するとＥＥＰＲＯＭの耐久性を向上させることになる。 今やＷＳＭ７７はロードバックサイクルを開始し、その間に、ＷＳＭ７７は書 込キャッシュ８３から高電圧ページセクタ４３から４６にデータを転送して対応 するコアメモリページセクタをプログラムする準備をする。ロードバックサイク ルの間、ＥＣＣユニット７３は書込キャッシュ内の各データワード用の新しいパ リティビットを生成し、新しいパリティビットを高電圧ページセクタ４３から４ ６に 送り、書込キャッシュからのデータとともにメモリコアに書込まれるようにする 。一旦ＷＳＭ７７が高電圧ページセクタ４３から４６をロードし終えると、これ は、前に述べた条件によって定められる、書込まれるべきページセクタにのみ高 プログラム電圧を与える。プログラミングが完了すると、ＷＳＭ７７は、図示さ れていないアドレス遷移検出ＡＴＤ回路に制御を転送し戻し、この回路はアドレ スの遷移を用いてメモリコンポーネントの内部クロックをシステム外部クロック に同期させ、その結果チップは通常の読出モードを再開することになる。 図３を参照して、メモリコアはメモリページセグメンテーションに従ってセグ メント化される。Ｘセレクトデコーダ５５からくるワード線５７がメモリページ を規定し、すべてのワード線ラッチバンク５１から５４とメモリセクタ５９から ６２とに結合される。メモリセクタ５９から６２の各々は多数のページセクタか らなり、各々のページセクタはページセクタセンス線９９から１０２により個々 に規定される。ワード線ラッチバンク５１から５４はそれ自身のページセクタセ ンス線９９から１０２を介してその対応するメモリセクタ５９から６２にのみ結 合される。たとえば、ワード線ラッチバンク「０」、５１は、そのページセクタ センス線９９を介してメモリセクタ「０」、５９内のページセクタにのみ結合さ れる。通常のプログラミングにおいて、ワード線ラッチバンク５１から５４のど んな組合 せもアクティブであり得るし、それによって、選択されたページセクタのページ セクタセンス線を内部高プログラム電圧にまで上昇させ得る。先行技術の十分な 特徴を持つＥＥＰＲＯＭアーキテクチャのバイト選択トランジスタが、ページセ クタフラグ４７から５０と、選択されたワード線ラッチバンク５１から５４とに より駆動される、セクタ選択ラッチと置換された。 メモリコアの上方には高電圧ページセクタ４３から４６、ビット線を内部高電 圧レベルにまで選択的に上昇させることが可能な１行のラッチがある。 メモリコアの下方には、通常の読出サイクル、リードバックサイクル、ロード サイクルおよびロードバックサイクルの間に必要なデータ経路を制御するために 新しいアーキテクチャが開発されている。このアーキテクチャは、プログラム命 令と通常の読出サイクルのデータ経路とを述べることにより最良に説明され得る 。 図示されていないＡＴＤ回路により制御される読出サイクルの間、データは、 アクティブＹ選択パストランジスタ６３から６６を介してセンスアンプ６７およ び６９により読出される。データビットがセンスアンプ６７により読出され、パ リティビットがセンスアンプ６９により読出される。センシング時間が終了する と、マスタクロック信号「ＭＣＬＫ」９１がローになり、ワード全体、すなわち データにパリティビットを加えたものをマスタラッチレジス タ７１にラッチする。遅くとも、ハイからローへのＭＣＬＫ遷移で始まり、ＥＣ Ｃ７３マトリックスは、マスタラッチレジスタ出力によりそれに与えられる生デ ータを評価し始める。ＭＣＬＫに対し逆位相であるスレーブクロック信号「ＳＣ ＬＫ」９３がハイになり、ＥＣＣ出力をスレーブラッチマルチプレクサレジスタ ７５内に向かわせる。このレジスタはＥＣＣ出力からの訂正されたデータワード を受入れ、最下位アドレスビット９５、すなわち１６ビット幅のワードではＡ０ 、３２ビット幅のデータワードではＡ１およびＡ０を用いて、多バイトデータワ ードから１バイトだけを選択する。スレーブラッチマルチプレクサレジスタから の出力はチップ出力バッファ７８を直接に駆動し、これは０Ｅ％ピンからそのイ ネーブルをさらに得る。ＡＴＤ回路により検出される次のアドレス変化で、ＳＣ ＬＫはローになり、このように新しいデータのセンシング時間に等しい、制御さ れた古いデータの保持時間を与える。ＭＣＬＫはハイになり、センスアンプ６７ および６９にその新しい出力をマスタラッチレジスタに伝播させる。 ＭＣＬＫおよびＳＣＬＫ内部クロック信号は、図示されていないアドレス遷移 検出、ＡＴＤ回路により生成され、これはチップ読出サイクルをシステムクロッ クと同期させる。この回路はまた、高出力スイッチング電流により生成される内 部電源レールノイズに対してチップを保護する。 プログラム命令はユーザ駆動のロードサイクルで始まり、 この間にシステムユーザからの入力データは、先行技術のように高電圧ページに 直接にロードされるのではなく低電圧ＳＲＡＭ書込キャッシュ８３にロードされ る。書込キャッシュ８３はワード８４にバイトフラグ８５を加えたものにより編 成されるが、バイト書込可能であるので、ユーザがバイトでデータを入力した場 合は、入力デマルチプレクサ７９は書込キャッシュに下位アドレスビット９５に よる決定に応じた適切なバイトを与え、多バイトのワードに構成させる。第９番 目のビット、バイトフラグをワードの各バイトに関連させることにより、書込キ ャッシュは、ユーザにより入力された新しいデータをメモリコアから読出された 古いデータと区別する。たとえばロードサイクルの始めに、すべてのバイトフラ グがセットされ、この瞬間に書込キャッシュ内のすべてのデータがごみ（trash ）であり、リードバックサイクルが開始されるときにコアメモリからのデータと 置換されてもよいことを意味する。システムユーザによりロードアクセスがなさ れるたびに、ページ内部の選択されたバイトアドレスに対応するバイトフラグが リセットされ、これらのアドレスがリードバックサイクルの間にコアメモリから 書込まれないようにされる。このように、書込キャッシュ８３はロードバックサ イクルの開始時に新たにロードされたデータを含み、書込キャッシュ８３はその 内容を高電圧ページセクタ４３から４６へロードし始めてコアメモリへの書込に 備える。 ワード線ラッチバンク５１から５４の各々はそれ自身のページセクタフラグ４ ７から５０を有する。ロードサイクルの始めに、ページセクタフラグ４７から５ ０すべてはリセットされ、これはワード線ラッチバンク５１から５４のいずれも 、したがってページセクタのいずれも能動化されないことを意味する。少なくと も１バイトが書込キャッシュ８３のページセクタにロードされた場合、それに対 応するページセクタフラグ４７から５０がセットされ、それによってワード線ラ ッチバンクを能動化し、これは、ページセクタセンス線９９から１０２により規 定される対応するコアメモリページセクタを制御する。ロードサイクルは先行技 術のようにタイムアウト期間プロトコルによって終了する。 この瞬間から、プログラム制御は書込ステートマシン７７に属する。ＷＳＭは 内部ワードアドレスビットを駆動することができ、これによってＹ選択パストラ ンジスタ６３から６６を介して書込キャッシュ８３と選択されたコアメモリペー ジとを掃引する。図４Ａから図４Ｃは、さまざまな命令モード下で取られた命令 経路を含むＷＳＭの動作フローチャートを示す。プログラム命令モードには、ロ ードサイクルタイムアウト期間に続いて、ＷＳＭがリードバックサイクルを開始 する。リードバックサイクルにおける各読出ワードステップは、以下に説明され るように４フェーズを有する。 フェーズ１：ＳＲＡＭ列は約ＶＣＣ／２でイコライズされる。ＳＲＡＭ内容を だめにせずＷＳＭ７７がワードアドレスを変更し得るのはこのイコライゼーショ ン時間の間である。更新されたワードアドレスを用いて、コアはデータセンスア ンプ６７とパリティセンスアンプ６９とによりアクセスされ、古い生データにパ リティビットを加えたものがＥＣＣ回路７３に与えられる。 フェーズ２：ＥＣＣ７３が誤り訂正を完了すると、生データを訂正しなければ ならなかったのであればＥＣＣ７３はその出力に有効データを有し、誤り信号Ｅ ＲＲ１１１をセットする。同時に、ＳＲＡＭはバイトフラグをその出力にラッチ し、次のワードステップまでそれらがラッチされたままであるようにする。 フェーズ３：リードバック、ＲＢゲート８１がＥＣＣ７３出力を書込キャッシ ュ８３入力に接続し、一方ＷＳＭ７７がバイトフラグを評価する。 フェーズ４：ワードにおける各バイトが、図示されていないそれ自身のＳＲＡ Ｍ書込クロック信号を有し、これは、対応するバイトフラグが前のフェーズの間 のセットされていると読出された場合に限りＷＳＭ７７から到着する。バイトフ ラグがリセットされていると読出された場合、すなわちこれはこの位置が新しく ロードされたデータを含むことを意味するが、書込キャッシュＳＲＡＭは、対応 するバイト用の書込クロックを受取らず、その結果新しくロード されたデータは書込キャッシュ内に保存される。 リードバックサイクル全体の間、図４Ａのフェーズ２に示されるように、ＷＳ Ｍ７７はＥＣＣ誤り信号ＥＲＲ１１１をモニタする。ワードがそれを訂正するの にＥＣＣ７３を用いて読戻される場合、ＥＲＲ１１１信号がセットされ、ロード サイクルによりまだセットされていないならば、ＷＳＭが、対応するワード線ラ ッチバンク５１から５４のページセクタフラグ４７から５０をセットする。 今やＷＳＭ７７は、図示されていないオンチップ高電圧ポンプを起動させ、次 いで消去フェーズを開始する。ページセクタフラグ４７から５０がセットされて いるワード線ラッチバンク５１から５４だけが消去電圧を受取る。対応するコア メモリページセクタが消去される。ＷＳＭ７７はまた、図示されていないオンチ ップタイマをポーリングし、この消去フェーズを終了させる。消去時間の終わり に、ＷＳＭ７７は消去回復を行なう。すなわち選択されたセンス線セクタセグメ ント上の高電圧を放電する。 次に、ＷＳＭ７７はロードバックサイクルを開始する。再びＷＳＭ７７はワー ドアドレススペースを掃引し、再び各ロードワードステップは、以下に規定され るように４フェーズを有する。 フェーズ１：ＳＲＡＭ列は約ＶＣＣ／２でイコライズされる。ＳＲＡＭ内容を 駄目にせずにＷＳＭがワードアドレスを変更し得るのはこのイコライゼーション 時間の間であ る。 フェーズ２：図示されていないＳＲＡＭセンスアンプが新しいデータを読出し 、このデータは次のワードステップまでＳＲＡＭ出力８７上にラッチされたまま である。 フェーズ３：ＥＣＣ７３はパリティ生成モードに切換えられ、その入力はデー タバス１０７を介してＳＲＡＭ出力８７に接続される。このマルチプレクシング 機能は、マスタラッチレジスタ７１であってそのデュアル入力がリードバック信 号ＲＢ１０３とロードバック信号ＬＢ１０４とにより制御されるものにより与え られる。ＲＢおよびＬＢの両方がＷＳＭにより制御される。フェーズ３の終わり に、ＥＣＣ７３出力パリティビット８９は準備が整っており、有効な新しいパリ ティ情報をＳＲＡＭデータビット８７とともに書込まれるようバス１０９に与え る。 フェーズ４：ＳＲＡＭ出力バッファ８７がバス１０７を駆動し、ＥＣＣパリテ ィ出力バッファ８９がバス１０９を駆動し、これは、適切なＹ選択パストランジ スタ６３から６６とコアビット線とを介して新しいワードを高電圧ページセクタ ４３から４６に書込む。 ＷＳＭ７７は書込フェーズを開始する。再び、ページセクタフラグ４７から５ ０がセットされたワード線ラッチバンク５１から５４だけがそのページセクタセ ンス線９９から１０２に高プログラム電圧を送る。アクティブメモリセクタ５９ から６２の各々の中で、高電圧ページラッチがセ ットされたビット線だけが実際に高電圧を得、こうして、選択されたコア行の記 憶セルに書込する。選択されたワード線５７も高電圧を得る。ＷＳＭ７７がオン チップタイマをポーリングしてこの書込フェーズを終了させる。書込時間の終わ りに、ＷＳＭ７７はビット線回復を行ない、すなわち選択されたビット線上の高 電圧を放電し、次いでワード線回復を行なう。ＷＳＭ７７は今やオンチップ高電 圧ポンプを放電させて、終わりにあたって、ＡＴＤ回路にチップ制御を渡してチ ップが読出モードを再開し得るようにする。 この発明の回路はまた、ＷＳＭ７７の書込状態をポーリングする先行技術の方 法に３個の新しいビットを導入することにより割込ロードサイクルを実現する。 ロードサイクルの始めに、３個の新しい状態ビットすべてがリセットされ、以下 に説明されるように書込サイクルの間に異なった点でセットされる。 ビット：ロードタイムアウトウォーニング−ロードサイクルの全タイムアウト 期間のうち７５％が終了した後にセットされ、ＷＳＭを出るまでセットされたま まである。 ビット：消去アクティブ−リードバックフェーズおよび消去フェーズの間にセ ットされる。 ビット：書込アクティブ−ロードバックフェーズおよび書込フェーズの間にセ ットされる。 典型的な割込可能なロードサイクルがこの流れに従うで あろう。 パート１：ユーザシステムはモードＩＤをロードすることにより、書込キャッ シュクリアプラスロードオンリーサイクルを開始し、これは書込キャッシュＳＲ ＡＭをクリアしかつロードサイクルの終了でコアを更新し始めないようにチップ に告げる。このロードサイクルの間に、より高い優先割込要求が到着した場合、 ユーザシステムは安全に割込要求を容認しかつこのロードサイクルを延期するこ とができる。他のプロセスを出るとき、ユーザシステムは以下のような状態問合 せ能力を用いるはずである。 同じアドレスの連続する読出サイクルにより、トグルビットがまだアクティブ であるかどうか、すなわちＷＳＭがまだアクティブであるかどうかをチェックす る。トグルビットがトグルしている場合、ユーザシステムはロードタイムアウト ウォーニングビットをチェックすべきである。それが依然としてリセットされて いる場合、ユーザシステムは依然として、データをロードし終えるため全ロード サイクルタイムアウト期間のうち少なくとも２５％を有し、そのためロードサイ クルを安全に再開することができる。トグルビットがトグルしているがロードタ イムアウトウォーニングビットがもう既にセットされている場合、ユーザシステ ムはチップにタイムアウト間隔を終了させ、かつトグルビットがトグルしなくな ってＷＳＭがもはやアクティブでないことを示した後ローディングを再開できる ようにし なければならない。 トグルビットがもはやアクティブでない場合、ユーザシステムはパート２を開 始することができる。 パート２：ロードオンリーは、割込能力を有してロードサイクルを続けるよう にモードＩＤとしてロードされるべきである。状態問合せにより与えられるハン ドシェイクは、上で説明したように用いられるべきである。 パート３：ロードサイクルが終了すると、すなわちすべての割込にもかかわら ず、ユーザシステムが、選択されたページ内の新しいバイトすべてをどうにかロ ードし終えるか、またはユーザシステムがより高い優先割込すべてを不能化する ことができる場合、最終のロードプラスプログラムモードＩＤがチップに与えら れて、チップが書込キャッシュ内にロードされた新しいデータでコアを更新し得 る。 最終ロードは実際は空であり得る。チップは規則正しいロードサイクルタイム アウト間隔を観察し、プログラムを進める。最終ロードモードが割込可能なのは 、明らかに、最終ロードサイクルが空であり得るからである。チップはオンチッ プタイマを用いてロードタイムアウトをカウントするので、割込はチップがプロ グラミングに入るのを妨げない。事実、最終ロードプラスプログラムモードＩＤ を与えたすぐ後に、ユーザシステムは別のプロセスを開始することができる。

Claims (1)

1. 【特許請求の範囲】 １．複数のメモリページに分割される主メモリコアと書込キャッシュとを有する タイプのＥＥＰＲＯＭメモリアレイに３サイクルを用いてデータを書込む方法で あって、 （ａ） 前記書込キャッシュ内へのバイトサイズのデータのユーザ入力のステ ップと、 （ｂ） 選択された主メモリページから前記書込キャッシュ内に多バイトデー タワードを読戻すステップと、 （ｃ） 前記書込キャッシュから前記主メモリコア内に多バイトデータワード をロードバックするステップとを特徴とする、方法。 ２．ユーザ入力サイクルの間にバイトサイズのデータユニットのメモリページま でが前記書込キャッシュ内にシーケンシャルにロードされ、前記書込キャッシュ 内に新しいバイトサイズのデータユニットが入力されるごとにキャッシュビット フラグが活性化される、請求項１に記載の方法。 ３．前記ユーザ入力のサイクルは、２つのローディングモードを利用することに よりリードバックサイクルおよびロードバックサイクルに影響を与えることなく 選択的に割込まれ、前記２つのローディングモードは、ユーザが前記リードバッ クサイクルに進まずにデータを入力するロードタイムアウト期間を開始するため の第１のロードオンリーモードと、ユーザがデータを入力し終えた後に前記リー ドバックサイクルに進み、かつ任意にユーザのデータ入力なし に前記リードバックサイクルに直接に進むのに用いられる第２の最終ロードおよ びプログラムモードとを含み、 前記ユーザ入力のサイクルは、以下のシーケンス、すなわち （ａ） ロードオンリーモードの開始時に、ローディングの間に割込が受取ら れた場合、ロードサイクルを出てかつ前記割込にアドレスし、 （ｂ） 前記割込のアドレスから戻り、前記ロードオンリーモードがまだアク ティブであることを確かめ、アクティブでない場合は別のロードオンリーシーケ ンスを開始し、それ以外の、まだアクティブの場合には、指定された量の前記ロ ードタイムアウト期間が終了していないかどうかを判断し、前記指定された量の 前記ロードタイムアウト期間が終了していない場合、前記割込が受取られた点で ローディングを再開し、前記指定された量の前記ロードタイムアウト期間を上回 る期間が終了した場合、前記ロードタイムアウト期間が終了するのを待ち、その 後前に入力されたデータはすべて放棄され、別のロードオンリーサイクルを再開 し、 （ｃ） ローディングを終えると、最終ロードおよびプログラムモードをアサ ートし、それによって、新しいデータの入力を必要とせずに前記リードバックサ イクルを開始することを可能とするシーケンス、を開始することにより選択的に 割込まれる、請求項１に記載の方法。 ４．リードバックサイクルの各々は、 （ａ） 前記書込キャッシュを不能化し、前記メモリページ内のメモリセクタ から読出されるべき多バイトデータワードのアドレスを発し、前記多バイトデー タワードが誤り訂正回路に与えられるステップと、 （ｂ） 前記多バイトデータワードが訂正を要する場合、有効な誤りビット信 号を発し、前記多バイトデータワードが訂正を要する場合、前記多バイトデータ ワードが読出されたメモリセクタを前記リードバックサイクルの終わりの消去お よび再プログラムシーケンスの目標として汚れたメモリセクタをリフレッシュす るステップと、 （ｃ） 前記誤り訂正回路の出力を書込キャッシュ入力に向け、キャッシュフ ラグビットを評価して、前記書込キャッシュが、選択されたアドレスにユーザ入 力データを含むかどうかを判断するステップと、 （ｄ） 前記キャッシュフラグビットが活性化されておらず、前記選択された アドレスにはユーザ入力データが存在しないことを示す場合、前記書込キャッシ ュを可能化して前記誤り訂正回路からの向けられた出力のために書込信号を受取 れるようにし、前記キャッシュフラグビットが活性化されている場合、前記書込 キャッシュを不能化して書込信号を受取れないようにし、前記誤り訂正回路から の前記向けられた出力は前記書込キャッシュ内に書込まれないステップとを特徴 とする４フェーズを有する、請求項１に 記載の方法。 ５．主メモリページ全体の多バイトデータワードが、１回のリードバックサイク ルの間に読出される、請求項４に記載の方法。 ６．前記誤り訂正回路から前記書込キャッシュ入力に出力を向ける前記ステップ は、多バイトデータワードを個々のバイトサイズのデータユニットに分割しかつ 多バイトデータワードのバイトサイズのデータユニット各々を前記書込キャッシ ュ入力にシーケンシャルに向けるステップを含む、請求項４に記載の方法。 ７．リードバックサイクルの終わりに、前記キャッシュフラグビットにより定め られる、前記書込キャッシュ内に書込まれる新しいデータに対応するアドレスと 、前記有効誤りビット信号により定められる、訂正された多バイトデータワード に対応するアドレスとのメモリセクタを消去するために消去が開始される、請求 項４に記載の方法。 ８．ロードバックサイクルの各々は、 （ａ） 前記書込キャッシュを不能化しかつ前記主メモリコア内に書込まれる データに対応するキャッシュアドレスを発するステップと、 （ｂ） 前記書込キャッシュを能動化しかつ前記キャッシュアドレスの内容を そこから出力するステップと、 （ｃ） 前記書込キャッシュの内容をパリティ生成回路に向け、前記書込キャ ッシュの内容に対応するパリティビ ットを生成するステップと、 （ｄ） 前記書込キャッシュの内容およびパリティビットを前記主メモリコア の選択されたメモリセクタにプログラムするステップとを特徴とする４フェーズ を有する、請求項１に記載の方法。 ９．選択された主メモリコアページ全体が１回のリードバックサイクルの間に読 まれ、前記書込キャッシュの内容およびパリティビットは、前記キャッシュアド レスと前記選択された主メモリコアページとの組合せにより定められるメモリ位 置で前記主メモリコア内に書込まれる、請求項８に記載の方法。 １０．前記パリティ生成回路は、前記パリティビットを生成する前に前記書込キ ャッシュの内容を結合して多バイトワードにする、請求項８に記載の方法。 １１．前記選択されたメモリセクタは、前記ユーザ入力のサイクルの間に前記書 込キャッシュ内に書込まれたユーザ入力データのアドレスと前記読戻しのデータ サイクルの間の何らかの失われたデータのアドレスとの組合せにより決定される 、請求項８に記載の方法。 １２．電気的に消去可能なプログラマブル読出専用メモリ、ＥＥＰＲＯＭであっ て、 行および列のアレイに構成された複数のメモリセルからなる主メモリコアを含 み、前記メモリセルはさらに複数のメモリユニットにグループ化され、メモリユ ニットの各々 は多バイトデータワードセクションとパリティビットセクションとを含み、さら に前記ＥＥＰＲＯＭは、 メモリユニットの前記データワードセクションにアクセスするためのデータバ スと、 メモリユニットの前記パリティビットセクションにアクセスするためのパリテ ィバスとを含み、前記ＥＥＰＲＯＭは、 前記データバスおよびパリティバスを選択的にラッチインするためのマスタラ ッチと、 前記マスタラッチから前記ラッチインされたデータバスおよびパリティバスを 受取るための誤り訂正制御、ＥＣＣユニットとを特徴とし、前記ＥＣＣユニット は、前記パリティビットセクションに対応する訂正された多バイトデータワード か、または前記多バイトデータワードセクションに対応するパリティビットの新 しい組のいずれか１つを選択的に生成し、前記ＥＥＰＲＯＭはさらに、 前記ＥＣＣユニットから１組のバイトサイズの入力リードおよび出力リードま で、前記多バイトデータワードの各バイトを選択的にシーケンシャルに送るため の出力データ送り手段を含む、電気的に消去可能なプログラマブル読出専用メモ リ、ＥＥＰＲＯＭ。 １３．前記パリティビットカウントの多バイトデータワードビットカウントに対 する比は５０％未満である、請求項１２に記載のメモリ。 １４．前記メモリコアはさらに、複数の前記メモリユニットを含む個々に消去可 能でかつプログラマブルサブページセクタに区分けされ、各サブページセクタは 、セクタ選択装置を介してセクタセンス線に結合されてるセクタ選択線により規 定され、セクタセンス線はサブページセクタ内の前記メモリユニットすべてに結 合され、各サブページセクタは前記セクタ選択装置を介して個々にアドレス可能 であり、各サブページセクタはメモリページの整数除数である、請求項１２に記 載のメモリ。 １５．サブページセクタはすべて等しい大きさである、請求項１４に記載のメモ リ。 １６．前記サブページセクタの各メモリユニットにプログラム電圧レベルおよび 消去電圧レベルを伝送するための高電圧ページをさらに含み、前記高電圧ページ は、独立してかつ選択的に活性化される高電圧領域に分割され、各高電圧ページ 領域は別個のサブページセクタと大きさが等しくかつそれに対応する、請求項１ ４に記載のメモリ。 １７．前記ＥＣＣユニットから前記パリティバスまでパリティビットの前記新し い組を選択的に結合するためのパリティビット送りドライバをさらに含む、請求 項１２に記載のメモリ。 １８．主メモリコアの１つのメモリページに等しい大きさを有しかつ複数の１バ イトサイズのデータユニットに構成される書込キャッシュをさらに含み、前記書 込キャッシュ は、出力手段が前記データバスに結合され、前記書込キャッシュは、前記ＥＣＣ ユニットから多バイトデータワードの各バイトを選択的にシーケンシャルに受取 る、請求項１２に記載のメモリ。 １９．前記書込キャッシュは、多バイトデータワードの各バイトのために別個の 書込制御信号を受入れるための手段を有する、請求項１８に記載のメモリ。 ２０．前記入力リードおよび出力リードからバイトサイズの入力を受取り、前記 バイトサイズの入力を多バイトデータ入力ワードに構成しかつ前記多バイトデー タ入力ワードの各バイトを前記キャッシュ内にシーケンシャルにストアするため の入力データ送り手段をさらに含む、請求項１８に記載のメモリ。 ２１．前記書込キャッシュはキャッシュフラグビットをさらに含み、前記キャッ シュフラグビットは、前記キャッシュ内にストアされる、前記入力データ送り手 段からの多バイトデータ入力ワードに応答して活性化される、請求項２０に記載 のメモリ。 ２２．前記ＥＣＣユニットをモニタするように結合された書込ステートマシンを さらに含み、前記書込ステートマシンは、前記ＥＣＣユニットが訂正された多バ イトデータワードを生成するのに応答して前記書込キャッシュ内のフラグビット を活性化する、請求項２１に記載のメモリ。