JPH10501646A - 情報信号記録装置 - Google Patents

Abstract

(57)【要約】 書込み増幅器（４）は４個の電流ミラー（14、22、30，38）を具え、これら電流ミラーはその入力端子(16,40,24,32)間に設けられた２つの切換自在の浮動電流源(46,48)によって一度に２個宛ターンオンして書込みヘッド（２）を経て交互の極性の書込み電流を発生させる。書込みヘッド（２）の端子（６，８）の高インピーダンスによって書込みヘッド（２）の両端間の共通モード電圧を共通モード回路により任意所望の電圧値に固定する。さらに対称構造のため書込み端子（６，８）の寄生容量を中和コンデンサによって中和する。

Description

【発明の詳細な説明】 情報信号記録装置発明の技術分野 本発明は記録キャリアに情報を記録する書込みヘッドと、情報信号に応答して 前記書込みヘッドを駆動する書込み増幅器とを具え、この書込み増幅器は：双方 共前記書込みヘッドに結合された第１書込み端子および第２書込み端子と；前記 書込み増幅器への供給電圧接続用の第１供給電圧端子および第２供給電圧端子と ；第１電流入力端子、前記第１書込み端子に結合された第１電流出力端子および 前記第１供給電圧端子に接続された第１共通電流端子を有する第１電流ミラーと ；第２電流入力端子、前記第２書込み端子に結合された第２電流出力端子および 前記第１供給電圧端子に接続された第２共通電流端子を有する第２電流ミラーと ；情報信号の第１の値に対し前記第１書込み端子および第２書込み端を経て前記 第１出力電流端子および前記第２供給電圧端子間に電流通路を確立するとともに 情報信号の第２の値に対し前記第１書込み端子および第２書込み端子を経て前記 第２出力電流端子および前記第２供給電圧端子間に電流通路を確立する電流スイ ッチング手段とを具える情報信号記録装置に関するものである。 また、本発明はかかる情報信号記録装置に用いる書込み増幅器に関するもので ある。発明の背景 かかる情報信号記録装置および書込み増幅器は米国特許第5,282,094の図１か ら既知である。誘導性書込ヘッドを有する書込み増幅器は書込みヘッドを流れる 書込み電流の極性を情報信号のビットパターンに応答して反転させるようにして デジタル情報信号を書込むハードディスク駆動装置に特に用いられる。既知の情 報信号記録装置では、極性反転は、一方の書込み端子と第２電圧供給端子との間 を低インピーダンス接続する電流切換え手段によって行う。次いで、他方の切換 え端子は第１電流ミラーまたは第２電流ミラーの高インピーダンス電流出力端子 に接続する。従って、書込みヘッドの両端の共通モード電圧は固定値を有さず、 情報信号の前のビットパターンの“１”または“０”の数に依存する。これがた め、続くビット変化はこのビーム変化直前の共通モード電圧によって影響される 、これにより、ビームパターン依存信号歪みを発生する。さらに、かかる影響を 及ぼす共通モード電圧によって他の感知回路に対し漏話を発生する。これらの問 題のため、記録すべき情報信号のビットレートが制限されるようになる。発明の概要 本発明の目的の一つは高ビットレートに好適な構造の書込み増幅器を有する情 報信号記録装置を提供せんとするものである。 本発明は記録キャリアに情報を記録する書込みヘッドと、情報信号に応答して 前記書込みヘッドを駆動する書込み増幅器とを具え、この書込み増幅器は：双方 共前記書込みヘッドに結合された第１書込み端子および第２書込み端子と；前記 書込み増幅器への供給電圧接続用の第１供給電圧端子および第２供給電圧端子と ；第１電流入力端子、前記第１書込み端子に結合された第１電流出力端子および 前記第１供給電圧端子に接続された第１共通電流端子を有する第１電流ミラーと ；第２電流入力端子、前記第２書込み端子に結合された第２電流出力端子および 前記第１供給電圧端子に接続された第２共通電流端子を有する第２電流ミラーと ；情報信号の第１の値に対し前記第１書込み端子および第２書込み端子を経て前 記第１出力電流端子および前記第２供給電圧端子間に電流通路を確立するととも に情報信号の第２の値に対し前記第１書込み端子および第２書込み端子を経て前 記第２出力電流端子および前記第２供給電圧端子間に電流通路を確立する電流ス イッチング手段とを具える情報信号記録装置において、前記電流スイッチング手 段は：第３電流入力端子、前記第１書込み端子に結合された第３電流出力端子お よび前記第２供給電圧端子に接続された第３共通電流端子を有する第３電流ミラ ーと；第４電流入力端子、前記第２書込み端子に結合された第４電流出力端子お よび前記第２供給電圧端子に接続された第４共通電流端子を有する第４電流ミラ ーと；前記第１電流入力端子および前記第４電流入力端子間に接続され前記情報 信号の第１に値に対し第１の電流を供給する第１の切換自在の電流源と；前記第 ２電流入力端子および前記第３電流入力端子間に接続され前記情報信号の第２に 値に対し第２の電流を供給する第２の切換自在の電流源とを具えることを特徴と する。 書込みヘッドは４つの電流ミラーの高インピーダンス出力間に接続し、これら 電流ミラーを切換自在の電流源によって一度に２個宛ターンオンする。第１の切 換自在の電流源が導通状態となると、第１および第４電流ミラーを経て第１の電 圧供給端子から第２の電圧供給端子に向かって書込みヘッドに電流が流れるよう になり、第２の切換自在の電流源が導通状態となると、第２および第３電流ミラ ーを経て第１の電圧供給端子から第２の電圧供給端子に向かって書込みヘッドに 逆方向の電流が流れるようになる。書込みヘッドを４つの電流ミラーの高インピ ーダンス電流出力端子間に接続するため、共通モード電圧は追加の手段により好 適には供給電圧の半分の電圧で所望のように固定することができるとともにビッ トパターンに無関係とすることができる。次いで、電流ミラーは書込みヘッドの 電圧のピーク中のみ飽和するとともにクランピング回路は書込み増幅器の出力ト ランジスタの過飽和を防止する必要はない。 共通モード制御を有する本発明情報信号記録装置の一例では、前記書込み増幅 器は：前記第１書込み端子および第１ノード間に接続された第１抵抗、前記第１ ノードおよび前記第２書込み端子間に接続された第２抵抗、前記第１供給電圧端 子および前記第１ノード間に接続された第３抵抗、および前記第２供給電圧端子 および前記第１ノード間に接続された第４抵抗を更に具えるようにする。 第１および第２抵抗は書込みヘッドの両端間に直列に接続するとともに書込み ヘッドに対するダンピング抵抗をも構成する。書込みヘッドの両端間の共通モー ド電圧は第１および第２抵抗の中央口出しタップを構成する第１ノードの電圧に 等しくするとともに電源の両端間に配列され第３および第４抵抗を具える簡単な 分圧器によって固定する。分圧器のインピーダンスが減少するにつれて共通モー ド電圧の固定を改善することができる。分圧器の電力消費が増大する場合にはイ ンピーダンスが低くなり過ぎるのを防止する必要がある。 斯様に消費電力を減少させるために、本発明情報信号記録装置の第２例では、 前記書込み増幅器は：前記第１書込み端子および第１ノード間に接続された第１ 抵抗と、前記第１ノードおよび前記第２書込み端子間に接続された第２抵抗と、 制御電極、前記第１ノードに接続された第１主電極および前記第１供給電圧端子 に接続された第２主電極を有する第１導電型の第１トランジスタと、前記第１ト ランジスタの制御電極に接続された制御電極、第１主電極および前記制御電極に 接続された第２主電極を有する第１導電型の第２トランジスタと、前記第１供給 電圧端子および前記第２トランジスタの第２主電極間に接続された第３抵抗と、 制御電極、前記第１ノードに接続された第１主電極および前記第２供給電圧端子 に接続された第２主電極を有する第２導電型の第３トランジスタと、前記第３ト ランジスタの制御電極に接続された制御電極、前記前記第２トランジスタの第１ 主電極に接続された第１主電極および前記制御電極に接続された第２主電極を有 する第２導電型の第４トランジスタと、前記第２供給電圧端子および前記第４ト ランジスタの第２主電極間に接続された第４抵抗とを更に具えるようにする。 第１および第２トランジスタはＡ／Ｂ級で作動させるとともに第１ノードに低 インピーダンスを発生させ、これは比較的大きな第３および第４抵抗で達成させ ることができる。 これらトランジスタはバイポーラトランジスタまたはＭＯＳトランジスタとす ることができることは明らかである。制御電極、第１主電極および第２主電極は バイポーラトランジスタのそれぞれベース、エミッタおよびコレクタにそれぞれ 対応し、且つ、ユニポーラトランジスタのゲート、ソースおよびドレインにそれ ぞれ対応する。４つの電流ミラーのうちの２つのみは同時に作動させる。電流ミ ラーのターンオンは零入力電流を４つの電流ミラーに流すことによってスピード アップさせることができる。従って、電流ミラーの漂遊容量を充放電するに必要 な電流を僅かとすることができる。 共通モード制御を有する本発明情報信号記録装置の第３例では、前記書込み増 幅器は：前記第１書込み端子および第１ノード間に接続された第１抵抗と、前記 第１ノードおよび前記第２書込み端子間に接続された第２抵抗と、前記第１書込 み端子および前記第２ノード間に接続された第３抵抗と、前記第２ノードおよび 前記第２書込み端子間に接続された第４抵抗と、制御電極、前記第１ノードに接 続された第１主電極および前記第１電流入力端子に結合された第２主電極を有す る第１導電型の第１トランジスタと、前記第１トランジスタの制御電極に接続さ れた制御電極、第１主電極および前記制御電極に接続された第２主電極を有する 第１導電型の第２トランジスタと、前記第１供給電圧端子および前記第２トラン ジスタの第２主電極間に接続された第５抵抗と、前記第１トランジスタの制御電 極に接続された制御電極、前記第２ノードに接続された第１主電極および前記第 ２電流入力端子に接続された第２主電極を有する第１導電型の第３トランジスタ と、制御電極、前記第１ノードに接続された第１主電極および前記第３電流入力 端子および前記第４電流入力端子の一方に結合された第２主電極を有する第２導 電型の第４トランジスタと、前記第４トランジスタの制御電極に接続された制御 電極、前記第２トランジスタの第１主電極に接続された第１主電極および前記制 御電極に接続された第２主電極を有する第２導電型の第５トランジスタと、前記 第２供給電圧端子および前記第５トランジスタの第２主電極間に接続された第６ 抵抗と、前記第４トランジスタの制御電極に接続された制御電極、前記第２ノー ドに接続された第１主電極および前記第３電流入力端子および前記第４電流入力 端子の他方に結合された第２主電極を有する第２導電型の第６トランジスタとを 具えるようにする。 本例によれば、４つの電流ミラーに対し共通モード制御と零入力電流設定とを 有利に組合せることができる。第１および第２ノードに製造された４つのトラン ジスタを流れるバイアス電流は供給電圧端子に流れないで、４つの電流ミラーの 各電流入力端子に流れるとともに電流ミラーの零入力電流として作用する。制動 抵抗は第１および第２ノードに中央口出しタップを有する２つの抵抗の２つの直 列チェーンで構成する。この電流ミラーによって共通モード信号に対する制御抵 抗の見かけの抵抗を電流ミラーの電流利得によって決まるファクタだけ減少させ る。個別の直列抵抗チェーンはエミッタが第１ノードに接続された第１および第 ４トランジスタのエミッタデジェネレーション抵抗として機能するとともにエミ ッタが第２ノードに接続された第３および第６トランジスタのエミッタデジェネ レーション抵抗として機能する。これにより第１および第３トランジスタ間の可 能な不整合および第４および第６トランジスタ間の可能な不整合の影響を減少す る。 本発明の変更例では前記第２ノードは前記第１ノードに接続し得るようにする 。 上述した第１および第２の切換自在の電流源によって書込みヘッドに流れる電 流の量および方向をを決めるようにする。これに関し、本発明情報信号記録装置 の一例電流では、前記第１の切換自在の電流源および前記第２の切換自在の電流 源は、前記第３ノードに接続された制御電極、第１主電極および前記第１電流入 力端子に接続された第２主電極を有する第１導電型の第７トランジスタと、前記 第７トランジスタの制御電極に接続された制御電極、第１主電極および前記前記 第１供給電圧端子に結合された第２主電極を有する第１導電型の第８トランジス タと、前記第４ノードに接続された制御電極、前記第７トランジスタの第１主電 極に接続された第１主電極および前記第４電流入力端子に結合された第２主電極 を有する第２導電型の第９トランジスタと、前記第８トランジスタの第１主電極 に接続された第１主電極、制御電極および前記ノードに接続された第２主電極を 有する第２導電型のダイオード接続の第10トランジスタと、前記ノードに結合さ れこのノードにバイアス電流を供給するバイアス電流源と、第５ノードに接続さ れた制御電極、第１主電極および前記第２電流入力端子に接続された第２主電極 を有する第１導電型の第11トランジスタと、第11トランジスタに接続された制御 電極、第１主電極および前記第１供給電圧端子に結合された第２主電極を有する 第１導電型の第12トランジスタと、前記第４ノードに接続された制御電極、前記 第11トランジスタの第１主電極に接続された第１主電極および前記第３電流入力 端子に結合された第２主電極を有する第１導電型の第13トランジスタとを具える ようにする。 バイアス電流源によって書込みヘッドに流れる書込み電流の大きさを決める。 このバイアス電流は情報信号の値に依存して第８トランジスタを経て、または第 12トランジスタを経て電力供給源に流れる。第７、第９および第10トランジスタ は第８トランジスタと相俟ってトランスリニアーループを形成するとともに第11 、第13および第10トランジスタは第12トランジスタと相俟ってトランスリニアー ループを形成する。第８または第12トランジスタを導通状態とすることによって 第７および第９抵抗を経て第１電流入力端子から第３電流入力端子に、または第 ２電流入力端子から第４電流入力端子に増幅された電流を流す。所望に応じ、好 適なバッファを経て供給される第３ノードおよび第５ノードの情報信号の直流レ ベルを電流入力端子における直流レベルから完全に分離する。これがため、切換 自在の電流源は浮動切換自在の電流源を構成しその切換え信号は自由に選択し得 る直流レベルを有する。 情報信号のバッファはエミッタフォロワまたはソースフォロワとすることがで きる。これらフォロワの零入力電流源は切換自在の電流源の電流源と有利に組合 せることができる。この目的にために、本発明情報信号記録装置の一例では、前 記第１の切換自在の電流源および前記第２の切換自在の電流源は、情報信号を受 ける制御電極、前記第３ノードに接続された第１主電極および前記第１供給電圧 端子に結合された第２主電極を有する第１導電型の第14トランジスタと、情報信 号を受ける制御電極、前記第５ノードに接続された第１主電極および前記第１供 給電圧端子に結合された第２主電極を有する第１導電型の第15ランジスタと、前 記第８トランジスタの制御電極に接続された制御電極、前記第８トランジスタの 第１主電極に接続された第１主電極および前記第５ノードに結合された第２主電 極に結合された第２主電極を有する第１導電型の第16トランジスタと、前記第12 トランジスタの制御電極に接続された制御電極、前記第12トランジスタの第１主 電極に接続された第１主電極および前記第３ノードに結合された第２主電極に結 合された第２主電極を有する第１導電型の第17トランジスタとを具え、前記第８ トランジスタの第２主電極を前記第８ノードに接続するとともに前記第12トラン ジスタの第２主電極を第５ノードに接続し得るようにする。 第14および第15トランジスタは信号フォロワとして作動するとともに情報信号 をバッファ処理する。これらトランジスタを流れる電流は第８および第12トラン ジスタをそれぞれ経て第４ノードに流れる。第16および第17トランジスタによっ て、常時バイアス電流源からのバイアス電流の一方の半部が一方の信号フォロワ を流れ、前記バイアス電流の他方の半部が他方の信号フォロワを流れるようにす る。書込み増幅器のトランジスタによって生ずるとともに書込みヘッドの配線お よび構造によって生ずる第１および第２書込み端子における寄生容量によって記 録すべき情報信号のビットレートを制限する。その理由は高周波数に対しては書 込み電流を寄生容量によって分路するからである。 これら寄生容量の影響を減少させるために、本発明情報信号記録装置では、前 記書込み増幅器は前記第１の入力端子および第２電流出力端子間に接続された第 １コンデンサと、第２電流入力端子および前記第１電流出力端子間に接続された 第２コンデンサと、第３電流入力端子および前記第４電流入力端子間に接続され た第３コンデンサ前記第４入力端子および前記第３出力端子間に接続された第４ コンデンサとのうちの少なくとも１つを更に具えるようにする。 第１および第４コンデンサは逆容量性電流を第１および第２書込み端子に注入 することにより寄生容量を中和する。これらコンデンサは対で、即ち、第１およ び第２コンデンサおよび／または第３および第４コンデンサを対で用いて情報信 号記録装置の対称性が乱されないようにするとともに共通モードを負荷しないよ うにする。 第４電流ミラーは任意の好適な型のものとすることができる。書込み増幅器の 最大揺動に対しては、本発明情報信号記録装置の好適な例では、前記第３電流ミ ラーおよび前記第４電流ミラーの各々は第３電流入力端子および第４電流入力端 子にそれぞれ接続された制御電極および第２主電極並びに第２電圧供給端子に結 合された第１主電極を有する第１導電型のダイオード接続入力トランジスタと、 対応入力トランジスタの制御電極に接続された制御電極、前記第２電圧供給端子 に結合された第１主電極および第３電流出力端子および第４電流出力端子に接続 された第２主電極を有する第２導電型の出力トランジスタとを具え、且つ前記第 １電流ミラーおよび第４電流ミラーの各々は第１電流入力端子および第２電流入 力端子にそれぞれ接続された制御電極および第２主電極並びに第１電圧供給端子 に結合された第１主電極を有する第２導電型のダイオード接続入力トランジスタ と、対応入力トランジスタの制御電極に接続された制御電極、前記第１電圧供給 端子に結合された第１主電極および第１電流出力端子および第２電流出力端子に 接続された第２主電極を有する第２導電型の出力トランジスタとを具えるように する。 斯くして構成した電流ミラーによって電圧損失を最小にするとともにほぼ供給 電圧近くまで出力を揺動する。さらにこれら電流ミラー基本的には電流転送機能 では単極を有し、従って波形に追加のリンギングを発生する。かかるリンギング は符号間干渉を発生する。 本例では、さらに前記第１電流ミラーおよび前記第２電流ミラーの入力トラン ジスタおよび出力トランジスタの第１主電極を抵抗を経て前記第１電圧供給端子 に接続し、前記第３電流ミラーおよび前記第４電流ミラーの入力トランジスタお よび出力トランジスタの第１主電極を抵抗を経て前記第２電圧供給端子に接続し 得るようにする。これら抵抗によって電流ミラートランジスタ間を良好に整合す るとともに温度を安定化する。図面の簡単な説明 図１は本発明による磁気記録キャリアに情報信号を記録する装置の構成を示す 回路図、 図２は本発明による磁気記録キャリアに情報信号を記録する装置の構成を示す 詳細な回路図、 図３は本発明情報信号記録装置に用いる第１の共通モード回路を示す説明図、 図４は本発明情報信号記録装置に用いる第２の共通モード回路を示す説明図、 図５は第３の共通モード回路を含む本発明による磁気記録キャリアに情報信号 を記録する装置の一例の構成を示す回路図、 図６は本発明情報信号記録装置に用いる第４の共通モード回路を示す説明図、 図７は本発明情報信号記録装置に用いる切換え電流源の第１例の構成を示す回 路図、 図８は本発明情報信号記録装置に用いる切換え電流源の第２例の構成を示す回 路図、 図９は中和コンデンサを設けた本発明による磁気記録キャリアに情報信号を記 録する装置の構成を示す回路図である。発明を実施するための最良の形態 図１は、本発明による磁気記録キャリアに情報信号を記録する装置の基本構造 を示す。この情報信号記録装置は、記録キャリア（図示せず）に情報を記録する 書込みヘッド２と、情報信号に応答して書込みヘッド２を駆動する書込み増幅器 ４とを具える。書込み増幅器は、書込みヘッド２に結合されて書込み電流を発生 する第１書込み端子６及び第２書込み端子８を有する。第１電圧供給端子１０及 び第２電圧供給端子１２は、書込み増幅器用の供給電圧に接続するよう作用する 。本例では、第２電圧供給端子１２を信号接地部に接続する。増幅器４は、第１ 電流入力端子１６、第１書込み端子６に結合した第１電流出力端子１８、及び第 １電圧供給端子１０に接続した第１共通電流端子２０を有する第１電流ミラー１ ４と、第２電流入力端子２４、第２書込み端子８に結合した第２電流出力端子２ ６、及び第１電圧供給端子１０に接続した第２共通電流端子２８を有する第２電 流ミラー２２と、第３電流入力端子３２、第１書込み端子６に結合した第３電流 出力端子３４、及び第２電圧供給端子１２に接続した第３共通電流端子３６を有 する第３電流ミラー３０と、第４電流入力端子４０、第２書込み端子８に結合し た第４電流出力端子４２、及び第２電圧供給端子１２に接続した第４共通電流端 子４４を有する第４電流ミラー３８とを具える。第１の切換自在の電流源４６を 、第１電流入力端子１６と第４電流入力端子４０との間に接続する。この第１の 切換自在の電流源は、情報信号Ｕ_iの第１の値の第１電流を発生させ、情報信号 Ｕ_iの第２の値の電流を発生させない。情報信号Ｕ_iを、例えば、ディスクドライ ブ又は他の磁気記憶媒体の２値データ信号とすることができる。第２の切換自在 の電流源４８を、第２電流入力端子２４と第３電流入力端子３２との間に接続す る。第２の切換自在の電流源４８は、反転情報信号ＮＵ_iを受信し、第１電流が 零又はその付近である場合には第２電流を発生させる。 第１の切換自在の電流源４６がターンオンすると、電流が、第１電流ミラー１ ４の第１電流入力端子１６及び第４電流ミラー３８の第４電流入力端子４０を介 して、第１電圧供給端子１０から第２電圧供給端子１２に流れる。Ｍ倍の大きさ の電流が、第１書込み端子６、書込みヘッド２及び第２書込み端子８を介して、 第１電流ミラー１４の第１電流出力端子１８から第４電流ミラー３８の第４電流 出力端子４２の順方向に流れる。ここに、Ｍは電流ミラー１４，２２，３０及び ３８の電流ミラー比とする。第２の切換自在の電流源４８がターンオフして、第 ２電流ミラー２２及び第３電流ミラー３０が不作動状態となる。ここで、書込み 電流は、書込みヘッド２を介して第１書込み端子６から第２書込み端子８に流れ る。 第１の切換自在の電流源４６がターンオフされるとともに、第２の切換自在の 電流源４８がターンオンされると、第２電流ミラー２２及び第３電流ミラー３０ が作動し、他の二つの電流ミラー１４及び３８は不作動状態となる。ここで、書 込み電流が、書込みヘッド２を介して、第２書込み端子８から第１書込み端子６ に向かって逆方向に流れる。電流ミラーの電流ミラー比が全て等しい場合に双方 向で等しい書込み電流を得るために、第１の切換自在の電流源４６の第１電流及 び第２の切換自在の電流源４８の第２電流を等しくする必要があることは、明ら かである。 図２は、第１電流ミラー１４及び第２電流ミラー２２がバイポーラＰＮＰトラ ンジスタを具えるとともに第３電流ミラー３０及び第４電流ミラー３８がバイポ ーラＮＰＮトランジスタを具える実施態様を示す。しかしながら、開示した回路 配置において、バイポーラトランジスタを、全部又は一部ユニポーラＭＯＳトラ ンジスタに置き換えることができる。制御電極、第１主電極及び第２主電極は、 バイポーラトランジスタではベース、エミッタ及びコレクタにそれぞれ対応し、 ユニポーラトランジスタではゲート、ソース及びドレインにそれぞれ対応する。 第１電流ミラー１４は、任意のエミッタ抵抗Ｒ_ip1を介して第１共通電流端子２ ０に接続されたエミッタ及び第１電流入力端子１６に接続されたコレクタを有す るダイオード接続のＰＮＰ入力トランジスタＴ_ip1と、入力トランジスタＴ_ip1の ベースに接続されたベース、任意のエミッタ抵抗Ｒ_op1を介して第１共通電流端 子２０に接続されたエミッタ、及び第１電流出力端子１８に接続されたコレクタ を有するＰＮＰ出力トランジスタＴ_op1とを具える。任意のエミッタ抵抗は、ト ランジスタの整合を向上させるとともに、電流ミラーの熱安定性を増大させる。 同様に、第２電流ミラー２２はＰＮＰトランジスタを具え、同様に、第３電流ミ ラー３０及び第４電流ミラー３８はＮＰＮトランジスタを具え、各トランジスタ の電極を、対応する電流ミラーの端子に接続する。 書込みヘッド２の共通モード電圧は、完全に決定できず、記録すべき情報信号 のデータパターンとともに変動するおそれがある。これは望ましくない。共通モ ード電圧は好適には、利用できる出力スイングの間に存在し、記録すべき信号の 信号成分に依存すべきでない。書込みヘッド２を、専ら電流ミラーの高インピー ダンス出力間に配置するので、共通モード回路を用いて共通モード電圧を固定す ることができる。 図３は、簡単な共通モード回路を示す。第１書込み端子６及び第１ノード５２ 間に接続した第１抵抗５０、第１ノード５２及び第２書込み端子８間に接続した 第２抵抗５４、第１電圧供給端子１０及び第１ノード５２間に接続した第３抵抗 ５６、第２電圧供給端子１２及び第１ノード５２間に接続した第４抵抗５８の直 列配置を、回路ヘッドに並列に配置する。抵抗５０及び５２は、回路ヘッドの制 動抵抗としても作用する。第１ノード５２のインピーダンスを、抵抗５６及び５ ８によって指示する。共通モード電圧を正確に固定するために、最小インピーダ ンスが望ましい。しかしながら、抵抗５６及び５８の抵抗値を、これら抵抗を流 れる電流が増大するのを考慮すると、任意に小さく選定することができない。 図４は、この問題を軽減する共通モード回路を示す。この回路は、第１回路端 子６及び第１ノード６２間に接続した第１抵抗６０と、第１ノード６２及び第２ 回路端子８間に接続した第２抵抗６４とを具え、さらに、第１ノード６２に接続 したエミッタ及び第１電圧供給端子１０に結合したコレクタを有する第１ＮＰＮ トランジスタ６６と、第１ＮＰＮトランジスタ６６のベースに接続したベースを 有するダイオード接続したＮＰＮトランジスタ６８と、第１電圧供給端子１０及 び第２ＮＰＮトランジスタ６８のコレクタ間に接続した第３抵抗７０と、第１ノ ード６２に接続したエミッタ及び第２電圧供給端子１２に結合したコレクタを有 する第１ＰＮＰトランジスタ７２と、第１ＰＮＰトランジスタ７２のベースに接 続したベース及び第２ＮＰＮトランジスタ６８のエミッタに接続したエミッタを 有するダイオード接続した第２ＰＮＰトランジスタ７４と、第２電圧供給端子１ ２及び第２ＰＮＰトランジスタ７４間に接続した第４抵抗７６とを具える。 回路はＡ／Ｂ級で動作する。ノード６２では、インピーダンスはローであり、 これにより共通ノード電圧は正確に固定される。Ａ／Ｂ級動作により、小静止電 流を獲得することができ、最大電流を、第１ＮＰＮトランジスタ６６又は第１Ｐ ＮＰトランジスタ７２から発生させることができる。抵抗６０及び抵抗６４の抵 抗値は両方ともＲd／２に等しいので、有効な共通ノード抵抗はＲd／４に等しく なる。書込みヘッド２の両端間の全体に亘る制動抵抗は、その結果Ｒdとなる。 図１及び２に図示した装置の電流ミラーの切換速度を上昇させるために、電流 ミラーに静止電流を有することが望ましい。この静止電流の設定及び共通モード 回路を好適に組み合わせることができる。図５は、これを実現する実施の形態を 示す。書込み増幅器４も、図１に示したような、４個の電流ミラー１４，２２， ３０及び３８と、書込みヘッド２と、第１の切換自在の電流源４６と、第２の切 換自在の電流源４８とを具える。共通モード回路は、第１書込み端子６及び第１ ノード８０間に接続した第１抵抗７８と、第２ノード８４及び第２書込み端子８ 間の第２抵抗８２と、第１ノード８０に接続したエミッタ及び第１電流入力端子 １６に結合したコレクタを有するＮＰＮタイプの第１トランジスタ８６と、第１ トランジスタ８６のベースに接続したベースを有するダイオード接続したＮＰＮ タイプの第２抵抗８８と、第１電圧供給端子１０及び第２トランジスタ８８のコ レクタ間に接続した第３抵抗９０と、第１抵抗８６のベースに接続したベース、 第２ノード８４に接続したエミッタ及び第２電流入力端子２４に結合したコレク タを有するＮＰＮタイプの第３トランジスタ９２とを具える。さらに、共通ノー ド回路は、第１ノード８０に接続したエミッタ及び第３電流入力端子３２に結合 したコレクタを有するＰＮＰタイプの第４トランジスタ９４と、この第４トラン ジスタ９４のベースに接続したベース及び第２トランジスタ８８のエミッタに接 続したエミッタを有するダイオード接続したＰＮＰタイプの第５トランジスタ９ ６と、第２電圧供給端子１２及び第５トランジスタ９６のコレクタ間に接続した 第５抵抗９８と、第４トランジスタ９４のベースに接続したベース、第２ノード ８４に接続したエミッタ及び第４電流入力端子４０に結合したコレクタを有する ＰＮＰタイプの第６トランジスタ１００とを具える。第１ノード８０及び第２ノ ード８４を相互接続する。トランジスタ８６及び９４を流れる静止電流はこの際 、第１電流ミラー１４の第１電流入力端子１６及び第３電流ミラー３０の第３電 流入力端子３２に流れ込む。第２電流ミラー２２及び第４電流ミラー３８に対す る静止電流の設定は、トランジスタ９２及び１００によって同様にして行われる 。Ｒd／２を、第１抵抗７８及び第２抵抗８２の抵抗値とし、Ｍを、電流ミラー １４，２２，３０及び３８の電流ミラー値とする場合、有効な共通モード抵抗は 、Ｒd／（４（Ｍ＋１））となる。書込み端子６の電圧変動により、同一書込み 端子６に現れる電流のＭ倍の電流が第１抵抗７８に生じる。したがって、第１抵 抗７８の見かけの抵抗値Ｒd／２は、係数（Ｍ＋１）によって減少される。同様 なことが第２抵抗８２についても生じる。トランジスタ９４のコレクタを、第３ 電流入力端子３２の代わりに第４電流入力端子４０に結合することができ、トラ ンジスタ１００のコレクタを、第４電流入力端子４０の代わりに第３電流入力端 子３２に結合することができる。これは、静止電流の設定に対しては相違がない 。その理由は、トランジスタ９４及び１００の電流は同一だからである。所望の 場合には、トランジスタ９４及び１００の代わりに、トランジスタ８６及び９２ のコレクタを、電流入力端子１６及び２４に交差して接続することができる。 図６は、第１ノード８０及び第２ノード８４間の接続を遮断した変更例を示す 。この場合、この代わりに、第５抵抗１０２を、書込み端子６と第２ノード８４ との間に接続するとともに、第６抵抗１０４を、第１ノード８０と書込み端子８ との間に接続する。この変更例はより正確となる。その理由は、トランジスタ８ ６及び９２並びにトランジスタ９４及び１００がそれらのエミッタに直列に配置 された個別のデジェネレーション抵抗となるからである。これにより、抵抗８６ 及び９２間並びに抵抗９４及び１００間に生じ得る不整合の影響を軽減する。ま た、トランジスタ９４のコレクタを、第３電流入力端子３２の代わりに第４電流 入力端子４０に結合することができ、かつ、トランジスタ１００のコレクタを、 第４電流入力端子４０の代わりに第３電流入力端子３２に結合することができる 。 図７は、図１，２及び５に図示した装置の第１の切換電流源４６、第２の切換 電流源４８を実現する回路図を示す。二つの切換自在の電流源を、以下の素子、 すなわち、第３ノード１０８に接続したベース及び第１電流入力端子１６に結合 したコレクタを有するＮＰＮトランジスタ１０６と、トランジスタ１０６のベー スに接続したベース及び第１電圧供給端子１０に結合したコレクタを有するＮＰ Ｎトランジスタ１１０と、第４ノード１１４に接続したベース、トランジスタ１ ０６のエミッタに接続したエミッタ及び第４電流入力端子４０に結合したコレク タを有するＰＮＰトランジスタ１１２と、トランジスタ１１０のエミッタに接続 したエミッタ、第４ノード１１４に接続したベース及びコレクタを有するダイオ ード接続したＰＮＰトランジスタ１１６と、バイアス電流Ｉ_cを第４ノード１１ ４に供給するために第４ノード１１４に結合したバイアス電流源１１８とを具え る一つの回路に結合する。さらに、この回路は、第５ノード１２２に接続したベ ース及び第２電流入力端子２４に結合したコレクタを有するＮＰＮトランジスタ １２０と、トランジスタ１２０のベースに接続したベース及び第１電圧供給端子 １０に結合したコレクタを有するＮＰＮトランジスタ１２４と、第４ノード１１ ４に接続したベース、トランジスタ１２０のエミッタに接続したエミッタ及び第 ３電流入力端子３２に結合したコレクタを有するＰＮＰトランジスタ１２６とを 具える。 ノード１０８及び１２２を、バッファ１２８及び１３０を介して、情報信号Ｕ_i 及び反転情報信号ＮＵ_iと逆位相で駆動させる。ノード１０８の電圧がハイであ るとともに、ノード１２２の電圧がローである場合、トランジスタ１１０を導通 させるとともに、トランジスタ１２４を遮断する。ベース電流源１１８のバイア ス電流Ｉ_cは、トランジスタ１１６を介して、全体がトランジスタ１１０に流れ る。トランジスタ１０６及び１１２のベース−エミッタ電圧の和がトランジスタ １１０及び１１６のベース−エミッタ電圧の和に等しいので、トランジスタ１０ ６，１１０，１１６及び１１２のベース−エミッタ接合はトランスリニアループ を形成する。この場合、トランジスタのコレクタ電流とベース−エミッタ電圧と の間の関係に対する既知の式により、Ｉ＝ＳＱＲＴ（Ｍ＊Ｎ）＊Ｉ_cに等しいト ランジスタ１０６及び１１２を流れる電流Ｉを獲得することができる。ここで、 ＳＱＲＴをルート関数とし、Ｍを、トランジスタ１０６及び１１０のエミッタ領 域間の比とし、Ｎを、トランジスタ１１２及び１１６のエミッタ領域間の比とす る。この結果、電流Ｉは端子１６及び４０間を流れ、その大きさは電流Ｉ_cに比 例し、比例係数を、トランジスタ１０６，１１０，１１２及び１１６の幾何学的 配置によって決定する。 同様に、ノード１２２の電圧がハイであるとともにノード１０８の電圧がロー である場合、第２電流入力端子２４と第３電流入力端子３２との間に電流が流れ るようになる。この目的のために、バイアス電流源１１８は、好適には、調整自 在のすなわちプログラム自在の電流源、例えばＩＤＡＣ（電流出力を有するデジ タル−アナログコンバータ）とする。電流入力端子１６，２４，３２及び４０を 全てコレクタに結合するので、情報信号Ｕ_i及びＮＵ_iの直流レベルはこの場合、 書込み増幅器の電流ミラーの電流入力端子の直流レベルから分離される。したが って、切換電流源４６及び４８は、第１電圧供給端子１０及び第２電圧供給端 子１２の供給電圧に対して浮動状態となる。 バッファ１２８及び１３０は、エミッタ電流源を有するエミッタホロワを具え ることができる。しかしながら、このためにトランジスタ１１０及び１２４を流 れる電流を用いることにより、電流をセーブすることができる。図９は、これを 実現する方法を示す。この場合、バッファ１２８を、ベースが増幅情報信号を受 信し、エミッタを第３ノード１０８に接続し、かつ、コレクタを第１電圧供給端 子１０に結合したＮＰＮエミッタホロワ１３２とする。トランジスタ１１０のコ レクタを、エミッタホロワ１３２のエミッタに接続する。同様に、バッファ１３ ０は、ベースが増幅反転情報信号を受信し、エミッタを第５ノード１２２に接続 し、かつ、コレクタを第１電圧供給端子１０に結合したＮＰＮエミッタホロワ１ ３４を具える。トランジスタ１２４のコレクタを、エミッタホロワ１３４のエミ ッタに接続する。その結果、トランジスタ１１０及び１２４のコレクタ電流も、 エミッタホロワ１３２及び１３４にそれぞれ流れる。さらに、トランジスタ１１ ０のベースに接続したベース及びトランジスタ１１０のエミッタに接続したエミ ッタを有するＮＰＮトランジスタ１３６と、トランジスタ１２４のベースに接続 したベース、トランジスタ１２４のエミッタに接続したエミッタ及び第３ノード １０８に結合したコレクタＮＰＮトランジスタ１３８とを設ける。トランジスタ １３６及び１３８により、トランジスタ１１０及び１２４のうちの一つが遮断さ れた場合、エミッタホロワ１３２及び１３４を流れる電流が零とならないように する。したがって、トランジスタ１１０，１３６，１３８及び１２４の幾何学的 配置を等しく選択した場合、二つのエミッタホロワの各々は常にバイアス電流Ｉ_c の半分を受信する。 エミッタホロワ１３２及び１３４のベースを、例えば、差動対１４０のトラン ジスタによって駆動し、そのベースを、例えばデータフリップフロップによって 供給される相補足的な情報信号Ｕ_i及びＮＵ_iを受信するよう配置する。 図９は、図２の情報信号記録装置を再び示すが、本例では電流ミラーの書込み ヘッド２およびエミッタ抵抗を省略する。本例では複数の寄生容量を示し、すな わち、ＰＮＰ出力トランジスタＴ_op1及びＴ_op2のコレクタとウェルとの間の値Ｃ_cwp を有するもの、ＮＰＮ出力トランジスタＴ_on3及びＴ_on4のコレクタと基 板との間の値Ｃ_csnを有するもの、ＰＮＰ出力トランジスタＴ_op1及びＴ_op2のコ レクタとベースとの間の値Ｃ_cbpを有するもの、並びにＮＰＮ出力トランジスタ Ｔ_on3及びＴ_on4のコレクタとベースとの間の値Ｃ_cbnを有するものも示す。これ ら全ての寄生容量は、回路端子６及び８に流れる書込み電流に影響を及ぼす。こ の影響により、高周波数では、書込み電流が、書込みヘッドの代わりに寄生容量 に流れる。この影響は、書込み電流のビットレート限する。寄生容量の悪影響を 減少又は除去するために、４個の中和キャパシタ１４２，１４４，１４６及び１ ４８を設け、これらの容量値をそれぞれＣ_np,Ｃ_np,Ｃ_nn及びＣ_nnとする。キャパ シタ１４２を、第１電流入力端子１６と第２電流出力端子２６との間に接続し、 キャパシタ１４４を、第２電流入力端子２４と第１電流出力端子１８との間に接 続し、キャパシタ１４６を、第３電流入力端子３２と第４電流出力端子４２との 間に接続し、キャパシタ１４８を、第４電流入力端子４０と第３電流出力端子と の間に接続する。 ４個の電流ミラー１４，２２，３０及び３８の電流ミラー比をＭと仮定すると 、書込み端子６と書込み端子８との間の容量値Ｃ_hは、 Ch=(C_cwp+C_csn+(1+M)(C_cbp+C_cbn)+(1-M)(C_np+C_nn))/2 に等しくなる。これを、例えば、第３電流出力端子３４にキャパシタを接続した 結果どの電流がこの端子を流れるかを決定することにより、次のように説明する ことができる。第３電流出力端子３４の電圧をＶと仮定すると、第４電流出力端 子４２の電圧は−Ｖとなる。この場合、第３電流出力端子３４を流れる電流ｉは 次式で表わされ、 i=p*V*C_csn+p*V*C_cbn+p*V*C_nn+M*｛p*V*C_cbn-p*V*C_nn｝= p*V｛C_csn+(M+1)C_cbn-(M-1)C_nn｝ キャパシタ１４６を流れる電流は、逆の符号を有し、電流ミラー係数Ｍによって 増大される。同様な計算は、他の電流出力端子に適用される。 Ｍ＝５の場合、Ｃ_cwp＋Ｃ_csn＝６ｐＦ及びＣ_cbp＋Ｃ_cbn＝４ｐＦは、中和のな い場合には１５ｐＦとなり、Ｃ_np＋Ｃ_nn＝５ｐＦと仮定すると中和により５ｐＦ となる。これにより、３倍の向上となる。これにより書込みヘッド自体の寄生容 量も中和コンデンサの値を十分大きくすることによって中和することができ る。

Claims (1)

1. 【特許請求の範囲】 １．記録キャリアに情報を記録する書込みヘッド（２）と、情報信号に応答して 前記書込みヘッド（２）を駆動する書込み増幅器（４）とを具え、この書込み増 幅器（４）は：双方共前記書込みヘッド（２）に結合された第１書込み端子（６ ）および第２書込み端子（８）と；前記書込み増幅器（４）への供給電圧接続用 の第１供給電圧端子（10）および第２供給電圧端子（12）と；第１電流入力端子 （16）、前記第１書込み端子（６）に結合された第１電流出力端子（18）および 前記第１供給電圧端子（10）に接続された第１共通電流端子（20）を有する第１ 電流ミラー（14）と；第２電流入力端子（24）、前記第２書込み端子（８）に結 合された第２電流出力端子（26）および前記第１供給電圧端子（10）に接続され た第２共通電流端子（28）を有する第２電流ミラー（22）と；情報信号の第１の 値に対し前記第１書込み端子（６）および第２書込み端子（８）を経て前記第１ 出力電流端子（18）および前記第２供給電圧端子（12）間に電流通路を確立する とともに情報信号の第２の値に対し前記第１書込み端子（６）および第２書込み 端子（８）を経て前記第２出力電流端子（26）および前記第２供給電圧端子（12 ）間に電流通路を確立する電流スイッチング手段（46,48,30,38）とを具える情 報信号記録装置において、前記電流スイッチング手段は：第３電流入力端子（32 ）、前記第１書込み端子（６）に結合された第３電流出力端子（34）および前記 第２供給電圧端子（12）に接続された第３共通電流端子（36）を有する第３電流 ミラー（30）と；第４電流入力端子（40）、前記第２書込み端子（８）に結合さ れた第４電流出力端子（42）および前記第２供給電圧端子（12）に接続された第 ４共通電流端子（44）を有する第４電流ミラー（38）と；前記第１電流入力端子 （16）および前記第４電流入力端子（40）間に接続され前記情報信号の第１に値 に対し第１の電流を供給する第１の切換自在の電流源（46）と；前記第２電流入 力端子（24）および前記第３電流入力端子（32）間に接続され前記情報信号の第 ２に値に対し第２の電流を供給する第２の切換自在の電流源（46）とを具えるこ とを特徴とする情報信号記録装置。 ２．前記書込み増幅器（４）は：前記第１書込み端子（６）および第１ノード（ 52）間に接続された第１抵抗（50）、前記第１ノード（52）および前記第２書込 み端子（８）間に接続された第２抵抗（54）、前記第１供給電圧端子（10）およ び前記第１ノード（52）間に接続された第３抵抗（56）、および前記第２供給電 圧端子（12）および前記第１ノード（52）間に接続された第４抵抗（58）を更に 具えることを特徴とする請求項１に記載の情報信号記録装置。 ３．前記書込み増幅器は：前記第１書込み端子（６）および第１ノード（62）間 に接続された第１抵抗（60）と、前記第１ノード（62）および前記第２書込み端 子（８）間に接続された第２抵抗（64）と、制御電極、前記第１ノード（62）に 接続された第１主電極および前記第１供給電圧端子（10）に接続された第２主電 極を有する第１導電型の第１トランジスタ（66）と、前記第１トランジスタ（66 ）の制御電極に接続された制御電極、第１主電極および前記制御電極に接続され た第２主電極を有する第１導電型の第２トランジスタ（68）と、前記第１供給電 圧端子（10）および前記第２トランジスタ（68）の第２主電極間に接続された第 ３抵抗（70）と、制御電極、前記第１ノード（62）に接続された第１主電極およ び前記第２供給電圧端子（12）に接続された第２主電極を有する第２導電型の第 ３トランジスタ（72）と、前記第３トランジスタ（72）の制御電極に接続された 制御電極、前記前記第２トランジスタ（68）の第１主電極に接続された第１主電 極および前記制御電極に接続された第２主電極を有する第２導電型の第４トラン ジスタ（74）と、前記第２供給電圧端子（12）および前記第４トランジスタ（74 ）の第２主電極間に接続された第４抵抗（76）とを更に具えることを特徴とする 請求項１に記載の情報信号記録装置。 ４．前記書込み増幅器は：前記第１書込み端子（６）および第１ノード（80）間 に接続された第１抵抗（78）と、前記第１ノード（80）および前記第２書込み端 子（８）間に接続された第２抵抗（104）と、前記第１書込み端子（６）および 前記第２ノード（84）間に接続された第３抵抗（102）と、前記第２ノード（84 ）および前記第２書込み端子（８）間に接続された第４抵抗（82）と、制御電極 、前記第１ノード（80）に接続された第１主電極および前記第１電流入力端子（ 16）に結合された第２主電極を有する第１導電型の第１トランジスタ（ 86）と、前記第１トランジスタ（86）の制御電極に接続された制御電極、第１主 電極および前記制御電極に接続された第２主電極を有する第１導電型の第２トラ ンジスタ（88）と、前記第１供給電圧端子（10）および前記第２トランジスタ（ 88）の第２主電極間に接続された第５抵抗（90）と、前記第１トランジスタ（86 ）の制御電極に接続された制御電極、前記第２ノード（84）に接続された第１主 電極および前記第２電流入力端子（24）に接続された第２主電極を有する第１導 電型の第３トランジスタ（92）と、制御電極、前記第１ノード（80）に接続され た第１主電極および前記第３電流入力端子（32）および前記第４電流入力端子（ 40）の一方に結合された第２主電極を有する第２導電型の第４トランジスタ（94 ）と、前記第４トランジスタ（94）の制御電極に接続された制御電極、前記第２ トランジスタの第１主電極に接続された第１主電極および前記制御電極に接続さ れた第２主電極を有する第２導電型の第５トランジスタ（96）と、前記第２供給 電圧端子（12）および前記第５トランジスタ（96）の第２主電極間に接続された 第６抵抗（98）と、前記第４トランジスタ（94）の制御電極に接続された制御電 極、前記第２ノード（84）に接続された第１主電極および前記第３電流入力端子 （32）および前記第４電流入力端子（40）の他方に結合された第２主電極を有す る第２導電型の第６トランジスタ（94）とを具えることを特徴とする請求項１に 記載の情報信号記録装置。 ５．前記第２ノード（84）は前記第１ノード（80）に接続するようにしたことを 特徴とする請求項４に記載の情報信号記録装置。 ６．前記第１の切換自在の電流源（46）および前記第２の切換自在の電流源（48 ）は、前記第３ノード（108）に接続された制御電極、第１主電極および前記第 １電流入力端子（16）に接続された第２主電極を有する第１導電型の第７トラン ジスタ（106）と、前記第７トランジスタ（106）の制御電極に接続された制御電 極、第１主電極および前記前記第１供給電圧端子（10）に結合された第２主電極 を有する第１導電型の第８トランジスタ（110）と、前記第４ノード（114）に接 続された制御電極、前記第７トランジスタ（106）の第１主電極に接続された第 １主電極および前記第４電流入力端子（40）に結合された第２主電極を有する第 ２導電型の第９トランジスタ（112）と、前記第８トランジスタ（110）の 第１主電極に接続された第１主電極、制御電極および前記ノード（114）に接続 された第２主電極を有する第２導電型のダイオード接続の第10トランジスタ（11 6）と、前記ノード（114）に結合されこのノード（114）にバイアス電流を供給 するバイアス電流源（118）と、第５ノード（122）に接続された制御電極、第１ 主電極および前記第２電流入力端子（24）に接続された第２主電極を有する第１ 導電型の第11トランジスタ（120）と、第11トランジスタ（120）に接続された制 御電極、第１主電極および前記第１供給電圧端子（10）に結合された第２主電極 を有する第１導電型の第12トランジスタ（124）と、前記ノード（114）接続され た制御電極、前記第11トランジスタ（120）の第１主電極に接続された第１主電 極および前記第３電流入力端子（32）に結合された第２主電極を有する第１導電 型の第13トランジスタ（126）とを具えることを特徴とする請求項１，２，３， ４または５に記載の情報信号記録装置。 ７．前記第１の切換自在の電流源（46）および前記第２の切換自在の電流源（48 ）は、情報信号を受ける制御電極、前記第３ノード（108）に接続された第１主 電極および前記第１供給電圧端子（10）に結合された第２主電極を有する第１導 電型の第14トランジスタ（132）と、情報信号を受ける制御電極、前記第５ノー ド（122）に接続された第１主電極および前記第１供給電圧端子（10）に結合さ れた第２主電極を有する第１導電型の第15ランジスタ（134）と、前記第８トラ ンジスタ（110）の制御電極に接続された制御電極、前記第８トランジスタ（110 ）の第１主電極に接続された第１主電極および前記第５ノード（122）に結合さ れた第２主電極に結合された第２主電極を有する第１導電型の第16トランジスタ （136）と、前記第12トランジスタ（124）の制御電極に接続された制御電極、前 記第12トランジスタ（124）の第１主電極に接続された第１主電極および前記第 ３ノード（108）に結合された第２主電極に結合された第２主電極を有する第１ 導電型の第17トランジスタ（138）とを具え、前記第８トランジスタ（110）の第 ２主電極を前記第８ノード（108）に接続するとともに前記第12トランジスタ（1 24）の第２主電極を第５ノード（122）に接続するようにしたことを特徴とする 請求項１に記載の情報信号記録装置。 ８．前記書込み増幅器（４）は前記第１の入力端子（16）および第２電流出力端 子（26）間に接続された第１コンデンサ（142）と、第２電流入力端子（24）お よび前記第１電流出力端子（18）間に接続された第２コンデンサ（144）と、第 ３電流入力端子（42）および前記第４電流入力端子（40）間に接続された第３コ ンデンサ（146）前記第４入力端子（40）および前記第３出力端子（34）間に接 続された第４コンデンサ（148）とのうちの少なくとも１つを更に具えることを 特徴とする請求項１，２，３，４，５，６または７に記載の情報信号記録装置。 ９．前記第３電流ミラー（30）および前記第４電流ミラー（38）の各々は第３電 流入力端子（32）および第４電流入力端子（40）にそれぞれ接続された制御電極 および第２主電極並びに第２電圧供給端子（12）に結合された第１主電極を有す る第１導電型のダイオード接続入力トランジスタ（Ｔ_in）と、対応入力トランジ スタ（Ｔ_in）の制御電極に接続された制御電極、前記第２電圧供給端子（12）に 結合された第１主電極および第３電流出力端子（34）および第４電流出力端子（ 42）に接続された第２主電極を有する第２導電型の出力トランジスタ（Ｔ_on）と を具え、且つ前記第１電流ミラー（14）および第４電流ミラー（22）の各々は第 １電流入力端子（16）および第２電流入力端子（24）にそれぞれ接続された制御 電極および第２主電極並びに第１電圧供給端子（10）に結合された第１主電極を 有する第２導電型のダイオード接続入力トランジスタ（Ｔ_ip）と、対応入力トラ ンジスタ（Ｔ_ip）の制御電極に接続された制御電極、前記第１電圧供給端子（10 ）に結合された第１主電極および第１電流出力端子（18）および第２電流出力端 子（26）に接続された第２主電極を有する第２導電型の出力トランジスタ（Ｔ_op ）とを具えることを特徴とする請求項１，２，３，４，５，６，７または８に記 載の情報信号記録装置。 10．前記第１電流ミラー（14）および前記第２電流ミラー（22）の入力トランジ スタ（Ｔ_ip）および出力トランジスタ（Ｔ_op）の第１主電極を抵抗（Ｒ_ip,Ｒ_op ）を経て前記第１電圧供給端子（10）に接続し、前記第３電流ミラー（30）およ び前記第４電流ミラー（38）の入力トランジスタ（Ｔ_in）および出力トランジス タ（Ｔ_on）の第１主電極を抵抗（Ｒ_in,Ｒ_on）を経て前記第２電圧供給端子（12 ）に接続するようにしたことを特徴とする請求項１に記載の情報信号 記録装置。 11．請求項１〜３の何れかの項に記載の装置に用いられ磁気記録キャリアに情報 信号を記録する書込み増幅器（４）。