JPH02892B2 - - Google Patents
Info
- Publication number
- JPH02892B2 JPH02892B2 JP54056429A JP5642979A JPH02892B2 JP H02892 B2 JPH02892 B2 JP H02892B2 JP 54056429 A JP54056429 A JP 54056429A JP 5642979 A JP5642979 A JP 5642979A JP H02892 B2 JPH02892 B2 JP H02892B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- emitter
- output
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体駆動回路に関し、更に具体的に
いうと、調整された供給電圧を必要とする電流消
費の少ない半導体集積装置のための駆動回路に関
する。
いうと、調整された供給電圧を必要とする電流消
費の少ない半導体集積装置のための駆動回路に関
する。
電流及び電圧のための半導体駆動回路はよく知
られているが、時の経過と共に、低電力で、高速
で、正確で、低廉な回路が要求されてきている。
このような問題の解決のためこれまで種々の解決
策が提案された。従来の駆動回路の例としては例
えば次のものがある。
られているが、時の経過と共に、低電力で、高速
で、正確で、低廉な回路が要求されてきている。
このような問題の解決のためこれまで種々の解決
策が提案された。従来の駆動回路の例としては例
えば次のものがある。
M.D′Agostinoによる“HIGH SPEED LOW
POWER GATE”、RCA Technical Notes、
TNN.792、1968年９月25日、シート112 D.M.Taylor及びD.E.Davisによる“LOGIC
SIGNAL LEVEL SHIFT CIRCUIT”、IBM
Technical Disclosure Bulletin、VOl.12、No.２、
1969年７月、296頁〜297頁 A.Brearley、S.Platt及びR.Wilsonによる
“VOLTAGE CONVERSION CIRCUIT”、
IBM Technical Disclosure Bulletin、VOl.18、
No.４、1975年９月、1031頁〜1032頁 E.Colao及びE.F.Culicanによる“TOTEM−
POLE DRIVER FOR HIGH CAPACITANCE
LOADS”、IBM Technical Disclosure
Bulletin、Vol.18、No.11、1976年４月、3649頁〜
3650頁 これらの文献はいずれも差動増幅回路を用いた
レベル・シフト回路あるいは電流駆動回路を示
し、後者の３つの文献は入力エミツタ・フオロア
回路を示している。しかしこれらの刊行物は、駆
動を改善すると共に性能の望ましくない変動を補
償するために平衡増幅器からの同相電流及び逆相
電流の両方を用いることあるいはそのための回路
接続については示していない。
POWER GATE”、RCA Technical Notes、
TNN.792、1968年９月25日、シート112 D.M.Taylor及びD.E.Davisによる“LOGIC
SIGNAL LEVEL SHIFT CIRCUIT”、IBM
Technical Disclosure Bulletin、VOl.12、No.２、
1969年７月、296頁〜297頁 A.Brearley、S.Platt及びR.Wilsonによる
“VOLTAGE CONVERSION CIRCUIT”、
IBM Technical Disclosure Bulletin、VOl.18、
No.４、1975年９月、1031頁〜1032頁 E.Colao及びE.F.Culicanによる“TOTEM−
POLE DRIVER FOR HIGH CAPACITANCE
LOADS”、IBM Technical Disclosure
Bulletin、Vol.18、No.11、1976年４月、3649頁〜
3650頁 これらの文献はいずれも差動増幅回路を用いた
レベル・シフト回路あるいは電流駆動回路を示
し、後者の３つの文献は入力エミツタ・フオロア
回路を示している。しかしこれらの刊行物は、駆
動を改善すると共に性能の望ましくない変動を補
償するために平衡増幅器からの同相電流及び逆相
電流の両方を用いることあるいはそのための回路
接続については示していない。
本発明の目的は良好なオン／オフ遷移を行なう
ことができ且つ望ましくない変動を補償すること
ができる。プツシユ・プル様式で動作する電流駆
動回路を提供することである。
ことができ且つ望ましくない変動を補償すること
ができる。プツシユ・プル様式で動作する電流駆
動回路を提供することである。
本発明の電流駆動回路は入力エミツタ・フオロ
ア回路、平衡電流スイツチ増幅回路、調整可能な
基準電圧を発生する基準電圧発生回路、同じよう
に構成された１対のエミツタ・フオロア回路を有
する結合回路、及びシングル・エンド・トランジ
スタ出力回路を有する。１対のエミツタ・フオロ
ア回路は出力回路の駆動トランジスタの入力へ同
相電圧信号及び逆相電圧信号を印加し、またこれ
らの回路は互いに追従して、ベース−エミツタ電
圧降下、ベータ（β）及び供給電圧の変動を補償
するように設計される。電流スイツチ回路の２つ
の出力電圧の差によつて２つのエミツタ・フオロ
ア出力電流に正味の差が与えられる。これによれ
ば、出力回路の出力トランジスタを駆動するのに
通常の出力電圧スイングの２倍の電圧スイングを
利用することができる。トランジスタが飽和しな
いようなレベルに駆動レベルを制限するためダイ
オードが接続される。
ア回路、平衡電流スイツチ増幅回路、調整可能な
基準電圧を発生する基準電圧発生回路、同じよう
に構成された１対のエミツタ・フオロア回路を有
する結合回路、及びシングル・エンド・トランジ
スタ出力回路を有する。１対のエミツタ・フオロ
ア回路は出力回路の駆動トランジスタの入力へ同
相電圧信号及び逆相電圧信号を印加し、またこれ
らの回路は互いに追従して、ベース−エミツタ電
圧降下、ベータ（β）及び供給電圧の変動を補償
するように設計される。電流スイツチ回路の２つ
の出力電圧の差によつて２つのエミツタ・フオロ
ア出力電流に正味の差が与えられる。これによれ
ば、出力回路の出力トランジスタを駆動するのに
通常の出力電圧スイングの２倍の電圧スイングを
利用することができる。トランジスタが飽和しな
いようなレベルに駆動レベルを制限するためダイ
オードが接続される。
入力信号に対する出力信号の極性は電流スイツ
チ増幅回路の出力を結合回路の１対のエミツタ・
フオロア回路へどのように接続するかによつて決
まり、リード線の接続を交換するだけで極性を変
えることができる。
チ増幅回路の出力を結合回路の１対のエミツタ・
フオロア回路へどのように接続するかによつて決
まり、リード線の接続を交換するだけで極性を変
えることができる。
本発明による駆動回路は第１図に示されている
回路部からなつている。２レベルの論理信号は入
力エミツタ・フオロア回路１２の入力端子１０に
印加される。入力エミツタ・フオロア回路１２は
入力信号源を前段の駆動回路による好ましくない
負荷から隔離する。エミツタ・フオロア回路１２
の出力は電流モード・スイツチ回路１４に印加さ
れる。電流モード・スイツチ回路１４は相補的な
出力信号を発生する端子を有し、これらの出力信
号端子は夫々同相エミツタ・フオロア回路１６及
び逆相エミツタ・フオロア回路１８に接続され
る。エミツタ・フオロア回路１６，１８は共にほ
ぼ同じ出力を発生し、常に出力駆動段２０を直接
駆動するように働く。出力駆動段２０はかなりの
大きさの２レベル電流信号を１対の出力端子３０
へ供給する。
回路部からなつている。２レベルの論理信号は入
力エミツタ・フオロア回路１２の入力端子１０に
印加される。入力エミツタ・フオロア回路１２は
入力信号源を前段の駆動回路による好ましくない
負荷から隔離する。エミツタ・フオロア回路１２
の出力は電流モード・スイツチ回路１４に印加さ
れる。電流モード・スイツチ回路１４は相補的な
出力信号を発生する端子を有し、これらの出力信
号端子は夫々同相エミツタ・フオロア回路１６及
び逆相エミツタ・フオロア回路１８に接続され
る。エミツタ・フオロア回路１６，１８は共にほ
ぼ同じ出力を発生し、常に出力駆動段２０を直接
駆動するように働く。出力駆動段２０はかなりの
大きさの２レベル電流信号を１対の出力端子３０
へ供給する。
第２図は本発明による駆動回路の実施例を示し
ている。第２図は本発明の駆動回路と共に使用し
うる基準電圧発生回路も含んでいる。全体の回路
動作の理解を助けるため基準電圧発生回路につい
ても簡単に説明するが、この基準電圧発生回路は
要するに本発明の駆動回路に調整可能な基準電圧
を与えるものである。
ている。第２図は本発明の駆動回路と共に使用し
うる基準電圧発生回路も含んでいる。全体の回路
動作の理解を助けるため基準電圧発生回路につい
ても簡単に説明するが、この基準電圧発生回路は
要するに本発明の駆動回路に調整可能な基準電圧
を与えるものである。
先ず基準電圧発生回路について簡単に説明する
が、この回路は同じ半導体チツプ上に設けられ
る。１対のトランジスタ８２，８４は正の付勢電
位点とアースとして示されている一定の基準電位
点との間に抵抗８６と直列に接続されたコレクタ
−エミツタ回路を有する。トランジスタ８２，８
４のベース電極には、入力端子８８，９０に供給
される調整された基準電位が供給される。入力端
子８８，９０はトランジスタ９２，９４のエミツ
タ電極に接続される。トランジスタ９２，９４は
分配回路の一部である。トランジスタ８２のエミ
ツタ電極とトランジスタ８４のコレクタ電極との
間の接続点は抵抗９５を介して第１の差動増幅回
路１００のトランジスタ１０２のベース電極に接
続される。差動増幅回路１００はもう１つの入力
トランジスタ１０４を有し、そのベース電極はト
ランジスタ９６のエミツタ電極抵抗１２６とに接
続されている。トランジスタ１０４のベース電極
とコレクタ電極の間にコンデンサ１０９が接続さ
れている。
が、この回路は同じ半導体チツプ上に設けられ
る。１対のトランジスタ８２，８４は正の付勢電
位点とアースとして示されている一定の基準電位
点との間に抵抗８６と直列に接続されたコレクタ
−エミツタ回路を有する。トランジスタ８２，８
４のベース電極には、入力端子８８，９０に供給
される調整された基準電位が供給される。入力端
子８８，９０はトランジスタ９２，９４のエミツ
タ電極に接続される。トランジスタ９２，９４は
分配回路の一部である。トランジスタ８２のエミ
ツタ電極とトランジスタ８４のコレクタ電極との
間の接続点は抵抗９５を介して第１の差動増幅回
路１００のトランジスタ１０２のベース電極に接
続される。差動増幅回路１００はもう１つの入力
トランジスタ１０４を有し、そのベース電極はト
ランジスタ９６のエミツタ電極抵抗１２６とに接
続されている。トランジスタ１０４のベース電極
とコレクタ電極の間にコンデンサ１０９が接続さ
れている。
第２の差動増幅器１１０は１対の入力トランジ
スタ１１２，１１４を有し、夫々のベース電極は
第１の差動増幅器１００のトランジスタ１０２，
１０４のベース電極に接続される。トランジスタ
１１２のコレクタ電極はコンデンサ１０３により
そのコレクタ電極に接続される。トランジスタ１
１２，１１４のエミツタ電極は抵抗１１５を介し
てアース基準電位に接続される。トランジスタ１
１２のコレクタ電極は抵抗１１６及びダイオード
１１７の直列回路を介して正電位点に接続され、
トランジスタ１１４のコレクタ電極は同じ正電位
点に接続される。
スタ１１２，１１４を有し、夫々のベース電極は
第１の差動増幅器１００のトランジスタ１０２，
１０４のベース電極に接続される。トランジスタ
１１２のコレクタ電極はコンデンサ１０３により
そのコレクタ電極に接続される。トランジスタ１
１２，１１４のエミツタ電極は抵抗１１５を介し
てアース基準電位に接続される。トランジスタ１
１２のコレクタ電極は抵抗１１６及びダイオード
１１７の直列回路を介して正電位点に接続され、
トランジスタ１１４のコレクタ電極は同じ正電位
点に接続される。
トランジスタ１１２よりなるもう１つの増幅回
路が設けられており、そのベース電極はトランジ
スタ１０４のコレクタ電極に接続され、コレクタ
電極は抵抗１２４を介して正電位点に接続されて
いる。トランジスタ１２２のエミツタ電極は調整
された電圧出力を与えるエミツタ・フオロア・ト
ランジスタ８０，９６，９８，９９のベース電極
に共通に接続される。トランジスタ９２への接続
は省略されている。トランジスタ９６のエミツタ
電極とトランジスタ１０４のベース電極の間には
抵抗１２６が接続され、トランジスタ８０，９
６，９８，９９のエミツタ電極は抵抗１２８を介
してアース基準電位に接続される。トランジスタ
８４のベースに電流源基準電位が加えられる。こ
の基準電位は半導体チツプ中の回路へ、共通に接
続されたいくつかのエミツタ・フオロア・トラン
ジスタ、例えば９４，４２により分配される。
路が設けられており、そのベース電極はトランジ
スタ１０４のコレクタ電極に接続され、コレクタ
電極は抵抗１２４を介して正電位点に接続されて
いる。トランジスタ１２２のエミツタ電極は調整
された電圧出力を与えるエミツタ・フオロア・ト
ランジスタ８０，９６，９８，９９のベース電極
に共通に接続される。トランジスタ９２への接続
は省略されている。トランジスタ９６のエミツタ
電極とトランジスタ１０４のベース電極の間には
抵抗１２６が接続され、トランジスタ８０，９
６，９８，９９のエミツタ電極は抵抗１２８を介
してアース基準電位に接続される。トランジスタ
８４のベースに電流源基準電位が加えられる。こ
の基準電位は半導体チツプ中の回路へ、共通に接
続されたいくつかのエミツタ・フオロア・トラン
ジスタ、例えば９４，４２により分配される。
２つの２進論理レベルを表わす２レベル信号は
本発明による駆動回路の入力端子３４に印加され
る。入力端子３４はトランジスタ３８及び抵抗３
９を有する入力エミツタ・フオロア回路１２のト
ランジスタ３６のベース電極に接続される。トラ
ンジスタ３６，３８のコレクタ−エミツタ回路及
び抵抗３９は正の付勢電位点とアースとして示さ
れている一定の基準電位点との間に直列に接続さ
れている。入力端子４０に供給される一定の正の
基準電位はエミツタ・フオロア・トランジスタ４
２のベース電極に印加される。端子４０はトラン
ジスタ９４にも印加される。トランジスタ４２の
エミツタ電極はトランジスタ３８のベース電極に
接続されている。トランジスタ３６のエミツタ電
極とトランジスタ３８のコレクタ電極との間の接
続点は電流スイツチ回路１４の一部を形成するト
ランジスタ４４のベース電極に接続される。電流
スイツチ回路１４はもう１つのトランジスタ４６
を有し、そのエミツタ電極はトランジスタ４４の
エミツタ電極に接続されている。抵抗４８，５０
は夫々トランジスタ４４，４６の負荷を形成す
る。基準電圧発生回路から基準端子４７に供給さ
れる調整された基準電圧はトランジスタ４６のベ
ース電極に印加される。トランジスタ４４，４６
のエミツタ電極はもう１つのトランジスタ５２の
コレクタ電極に共通に接続される。トランジスタ
５２のエミツタ電極は抵抗５４を介してアース基
準電位に接続されている。トランジスタ３８のベ
ース電極に印加される基準電圧はトランジスタ５
２のベース電極にも印加される。この基準電圧は
トランジスタ３８及び５２のコレクタ回路の電流
を正確に制御する。
本発明による駆動回路の入力端子３４に印加され
る。入力端子３４はトランジスタ３８及び抵抗３
９を有する入力エミツタ・フオロア回路１２のト
ランジスタ３６のベース電極に接続される。トラ
ンジスタ３６，３８のコレクタ−エミツタ回路及
び抵抗３９は正の付勢電位点とアースとして示さ
れている一定の基準電位点との間に直列に接続さ
れている。入力端子４０に供給される一定の正の
基準電位はエミツタ・フオロア・トランジスタ４
２のベース電極に印加される。端子４０はトラン
ジスタ９４にも印加される。トランジスタ４２の
エミツタ電極はトランジスタ３８のベース電極に
接続されている。トランジスタ３６のエミツタ電
極とトランジスタ３８のコレクタ電極との間の接
続点は電流スイツチ回路１４の一部を形成するト
ランジスタ４４のベース電極に接続される。電流
スイツチ回路１４はもう１つのトランジスタ４６
を有し、そのエミツタ電極はトランジスタ４４の
エミツタ電極に接続されている。抵抗４８，５０
は夫々トランジスタ４４，４６の負荷を形成す
る。基準電圧発生回路から基準端子４７に供給さ
れる調整された基準電圧はトランジスタ４６のベ
ース電極に印加される。トランジスタ４４，４６
のエミツタ電極はもう１つのトランジスタ５２の
コレクタ電極に共通に接続される。トランジスタ
５２のエミツタ電極は抵抗５４を介してアース基
準電位に接続されている。トランジスタ３８のベ
ース電極に印加される基準電圧はトランジスタ５
２のベース電極にも印加される。この基準電圧は
トランジスタ３８及び５２のコレクタ回路の電流
を正確に制御する。
電流スイツチのトランジスタ４６の出力は同相
エミツタ・フオロア回路１６の一部を形成するト
ランジスタ５６のベース電極に印加される。同相
エミツタ・フオロア回路はトランジスタ５６のエ
ミツタ電極と基準電位点の間に直列に接続された
抵抗５７，５８及びダイオード６０を有する。ト
ランジスタ４４の出力は逆相エミツタ・フオロア
回路１８の一部を形成するもう１つのトランジス
タ６２のベース電極に接続される。逆相エミツ
タ・フオロア回路はトランジスタ６２のエミツタ
電極と基準電位点の間に直列に接続された抵抗６
４，６５及びトランジスタ６８のコレクタ−エミ
ツタ回路を有する。示されているすべてのトラン
ジスタはNPNトランジスタであり、実質的に同
じ又は少なくとも非常に類似したVBE特性を有す
る。示されているすべてのダイオードも同様であ
り、ダイオードは実際にはベース電極とコレクタ
電極を相互接続したNPNトランジスタである。
エミツタ・フオロア回路１６の一部を形成するト
ランジスタ５６のベース電極に印加される。同相
エミツタ・フオロア回路はトランジスタ５６のエ
ミツタ電極と基準電位点の間に直列に接続された
抵抗５７，５８及びダイオード６０を有する。ト
ランジスタ４４の出力は逆相エミツタ・フオロア
回路１８の一部を形成するもう１つのトランジス
タ６２のベース電極に接続される。逆相エミツ
タ・フオロア回路はトランジスタ６２のエミツタ
電極と基準電位点の間に直列に接続された抵抗６
４，６５及びトランジスタ６８のコレクタ−エミ
ツタ回路を有する。示されているすべてのトラン
ジスタはNPNトランジスタであり、実質的に同
じ又は少なくとも非常に類似したVBE特性を有す
る。示されているすべてのダイオードも同様であ
り、ダイオードは実際にはベース電極とコレクタ
電極を相互接続したNPNトランジスタである。
エミツタ・フオロア回路１６，１８は比較的大
きな電流を扱う出力回路トランジスタ７０を駆動
するように接続される。抵抗６４と６５の接続点
と出力トランジスタ７０のコレクタ電極との間に
はダイオード７２が接続され、抵抗５７と５８の
接続点と、抵抗６５とトランジスタ６８のコレク
タ電極の接続点との間にはダイオード７４が接続
されている。抵抗６５とトランジスタ６８のコレ
クタ電極の接続点は出力トランジスタ７０のベー
ス電極に接続される。出力端子７６は出力トラン
ジスタ７０のコレクタ電極とエミツタ電極の間に
接続され、出力トランジスタ７０のエミツタ電極
は好ましくは一定の基準電位点に接続される。コ
レクタが開いている（オープン・コレクタ）の出
力トランジスタ７０のための付勢電位は駆動回路
の外部で得られ、外部回路の一部であるオフ・チ
ツプ負荷抵抗７８を介して印加される。
きな電流を扱う出力回路トランジスタ７０を駆動
するように接続される。抵抗６４と６５の接続点
と出力トランジスタ７０のコレクタ電極との間に
はダイオード７２が接続され、抵抗５７と５８の
接続点と、抵抗６５とトランジスタ６８のコレク
タ電極の接続点との間にはダイオード７４が接続
されている。抵抗６５とトランジスタ６８のコレ
クタ電極の接続点は出力トランジスタ７０のベー
ス電極に接続される。出力端子７６は出力トラン
ジスタ７０のコレクタ電極とエミツタ電極の間に
接続され、出力トランジスタ７０のエミツタ電極
は好ましくは一定の基準電位点に接続される。コ
レクタが開いている（オープン・コレクタ）の出
力トランジスタ７０のための付勢電位は駆動回路
の外部で得られ、外部回路の一部であるオフ・チ
ツプ負荷抵抗７８を介して印加される。
入力部分はいくぶんありふれた低電力の論理エ
ミツタ・フオロア回路である。入力エミツタ・フ
オロア回路は平衡型に構成された低信号レベル電
流スイツチ回路を駆動する。この回路は通常の出
力電圧スイングの２倍の電圧スイングを与える
が、この電圧スイングは通常は、トランジスタ４
４，４６を飽和しないようにトランジスタ５２の
エミツタ抵抗５４の値を選ぶことによつて制限さ
れる。
ミツタ・フオロア回路である。入力エミツタ・フ
オロア回路は平衡型に構成された低信号レベル電
流スイツチ回路を駆動する。この回路は通常の出
力電圧スイングの２倍の電圧スイングを与える
が、この電圧スイングは通常は、トランジスタ４
４，４６を飽和しないようにトランジスタ５２の
エミツタ抵抗５４の値を選ぶことによつて制限さ
れる。
電流スイツチに続く結合回路部分は２つのエミ
ツタ・フオロア回路よりなる。これらの２つのエ
ミツタ・フオロア回路はほぼ同じように構成され
ていて、互いに追従するように設計されており、
チツプ等における全体的なベース−エミツタ電圧
及びベータ（β）の変動を補償する。電流スイツ
チの２つの出力電圧の差は２つのエミツタ・フオ
ロア出力電流に正味の差を与える。同相エミツ
タ・フオロア出力回路網の電流ミラーはエミツ
タ・フオロア電流の差に従つて出力トランジスタ
７０のベースを駆動するのに用いられる。一方の
極性の入力信号は出力トランジスタ７０をオンに
駆動し、反対の極性の入力信号は出力トランジス
タ７０をオフに駆動する。
ツタ・フオロア回路よりなる。これらの２つのエ
ミツタ・フオロア回路はほぼ同じように構成され
ていて、互いに追従するように設計されており、
チツプ等における全体的なベース−エミツタ電圧
及びベータ（β）の変動を補償する。電流スイツ
チの２つの出力電圧の差は２つのエミツタ・フオ
ロア出力電流に正味の差を与える。同相エミツ
タ・フオロア出力回路網の電流ミラーはエミツ
タ・フオロア電流の差に従つて出力トランジスタ
７０のベースを駆動するのに用いられる。一方の
極性の入力信号は出力トランジスタ７０をオンに
駆動し、反対の極性の入力信号は出力トランジス
タ７０をオフに駆動する。
トランジスタ６８に流れる電流はダイオード６
０に流れる電流に等しい。このような構成では、
トランジスタ６８を含む回路はしばしば“電流ミ
ラー”と呼ばれる。抵抗６５を通る電流はトラン
ジスタ７０のベースに向けて案内される傾向があ
り、トランジスタ６８のコレクタ−エミツタ回路
に流れる電流はトランジスタ７０のベースから離
れるように案内される。トランジスタ７０のベー
スに入るのはこの２つの電流の差である。この差
電流は抵抗６５を通る電流が抵抗５８の電流より
も大きいか又は小さいかに従つてトランジスタ７
０のベースに案内されるか又はベースから取去ら
れる。抵抗５８の電流はトランジスタ６８のベー
ス−エミツタ回路を通る小さな電流を別にすれば
ダイオード６０に流れる電流とほぼ同じである。
０に流れる電流に等しい。このような構成では、
トランジスタ６８を含む回路はしばしば“電流ミ
ラー”と呼ばれる。抵抗６５を通る電流はトラン
ジスタ７０のベースに向けて案内される傾向があ
り、トランジスタ６８のコレクタ−エミツタ回路
に流れる電流はトランジスタ７０のベースから離
れるように案内される。トランジスタ７０のベー
スに入るのはこの２つの電流の差である。この差
電流は抵抗６５を通る電流が抵抗５８の電流より
も大きいか又は小さいかに従つてトランジスタ７
０のベースに案内されるか又はベースから取去ら
れる。抵抗５８の電流はトランジスタ６８のベー
ス−エミツタ回路を通る小さな電流を別にすれば
ダイオード６０に流れる電流とほぼ同じである。
トランジスタ４４が導通しているときは次式が
得られる。
得られる。
I65＝（Vcc−ΔVs−2VBE）／（R64＋R65） (1)
I58＝Vcc−2VBE）／（R57＋R58） (2)
ここで、I58は抵抗５８の電流(A)、I65は抵抗６
５の電流(A)、R57、R58、R64、R65は抵抗５７，
５８，６４，６５の抵抗値（Ω）、Vccは供給電位
（Ｖ）、VBEはダイオード又はトランジスタのベー
ス−エミツタ電圧降下、ΔVsは信号電圧スイング
（Ｖ）である。
５の電流(A)、R57、R58、R64、R65は抵抗５７，
５８，６４，６５の抵抗値（Ω）、Vccは供給電位
（Ｖ）、VBEはダイオード又はトランジスタのベー
ス−エミツタ電圧降下、ΔVsは信号電圧スイング
（Ｖ）である。
好ましくはR57＋R58＝R64＋R65であり、この
ときは次式が成り立つ。
ときは次式が成り立つ。
I65−I58＝±ΔVs／（R57＋R58） (3)
符号は信号Vsの極性に依存する。
従つて一方の極性の信号はトランジスタ７０を
導通状態に駆動し、他方の極性の信号は非導通状
態に駆動する。両方の場合、ほぼ同じ値の電流が
流れる。この電流は抵抗の値を調節することによ
り所望の大きさにされる。
導通状態に駆動し、他方の極性の信号は非導通状
態に駆動する。両方の場合、ほぼ同じ値の電流が
流れる。この電流は抵抗の値を調節することによ
り所望の大きさにされる。
トランジスタ７０のベース駆動電流の大きさが
どのようなものであつても、これを導通状態に駆
動する電流はこれをオフにする電流に等しい。こ
の平衡な“プツシユ・プル”作用はトランジスタ
７０のコレクタ出力電流波形に、等しい“ター
ン・オン”遷移と“ターン・オフ”遷移を与え
る。これはしばしば回路動作の好ましい特徴であ
る。
どのようなものであつても、これを導通状態に駆
動する電流はこれをオフにする電流に等しい。こ
の平衡な“プツシユ・プル”作用はトランジスタ
７０のコレクタ出力電流波形に、等しい“ター
ン・オン”遷移と“ターン・オフ”遷移を与え
る。これはしばしば回路動作の好ましい特徴であ
る。
トランジスタ７０のベースを駆動する電流は、
すべてのVBE電圧が実質的に等しくなるように設
計された場合は、所与の半導体チツプにおける
VBE電圧降下に無関係になる。またこの電流は供
給電圧の変動の影響も受けない。
すべてのVBE電圧が実質的に等しくなるように設
計された場合は、所与の半導体チツプにおける
VBE電圧降下に無関係になる。またこの電流は供
給電圧の変動の影響も受けない。
ダイオード７２はトランジスタ７０が十分に導
通するまで導通しない。ダイオード７２はトラン
ジスタ７０が十分に導通したとき導通し、過度の
電流がトランジスタ７０のベース電極に加えられ
てトランジスタ７０を飽和状態に駆動するのを防
止する。飽和状態はトランジスタ７０のその後の
の制御を低速にする。ダイオード７４は、エミツ
タ・フオロア回路１６に流れる電流がトランジス
タ６８の方へ分流されるような分流機能を果し
（これによつて、トランジスタ６８に流れる電流
とダイオード６０に流れる電流とは等しくな
る。）、トランジスタ７０が非導通状態に駆動され
るとき同時に導通状態に駆動される。
通するまで導通しない。ダイオード７２はトラン
ジスタ７０が十分に導通したとき導通し、過度の
電流がトランジスタ７０のベース電極に加えられ
てトランジスタ７０を飽和状態に駆動するのを防
止する。飽和状態はトランジスタ７０のその後の
の制御を低速にする。ダイオード７４は、エミツ
タ・フオロア回路１６に流れる電流がトランジス
タ６８の方へ分流されるような分流機能を果し
（これによつて、トランジスタ６８に流れる電流
とダイオード６０に流れる電流とは等しくな
る。）、トランジスタ７０が非導通状態に駆動され
るとき同時に導通状態に駆動される。
代替的には、ダイオード７２に代えてトランジ
スタ７０のベース−コレクタ間にシヨツトキー・
バリア・ダイオードが設けられた場合は抵抗６
４，６５を一つの抵抗で置き換えることができよ
う。同様に、ダイオード７４の代わりにもう１つ
のシヨツトキー・バリア・ダイオードがトランジ
スタ６８のベース−コレクタに設けられた場合は
抵抗５７，５８を１つの抵抗にまとめることがで
きよう。
スタ７０のベース−コレクタ間にシヨツトキー・
バリア・ダイオードが設けられた場合は抵抗６
４，６５を一つの抵抗で置き換えることができよ
う。同様に、ダイオード７４の代わりにもう１つ
のシヨツトキー・バリア・ダイオードがトランジ
スタ６８のベース−コレクタに設けられた場合は
抵抗５７，５８を１つの抵抗にまとめることがで
きよう。
第２図の回路の１つの有利な特徴は出力トラン
ジスタ７０をオフにするのに基準端子４７の基準
電圧を用いることである。このような回路がもつ
と大きな回路の一部として含まれており、出力端
子７６を介してオフ・チツプ接続されるような場
合は、大きな回路のテストの際に第２図の回路を
オフにするのが望ましいことがある。この場合出
力トランジスタ７０は導通すべきでない。これは
基準端子４７の基準電圧を論理信号の電圧スイン
グだけ、この場合は0.55Vだけ減少させることに
よつて容易に達成される。このように基準電圧レ
ベルが減少すると電流スイツチ１４の電流は入力
端子３４に印加される信号の極性に関係なくトラ
ンジスタ４４に流れる。このときトランジスタ６
２のベースはトランジスタ５６のベースよりも低
くなり、従つてトランジスタ７０のベースから電
流が取除かれてトランジスタ７０をオフにする。
ジスタ７０をオフにするのに基準端子４７の基準
電圧を用いることである。このような回路がもつ
と大きな回路の一部として含まれており、出力端
子７６を介してオフ・チツプ接続されるような場
合は、大きな回路のテストの際に第２図の回路を
オフにするのが望ましいことがある。この場合出
力トランジスタ７０は導通すべきでない。これは
基準端子４７の基準電圧を論理信号の電圧スイン
グだけ、この場合は0.55Vだけ減少させることに
よつて容易に達成される。このように基準電圧レ
ベルが減少すると電流スイツチ１４の電流は入力
端子３４に印加される信号の極性に関係なくトラ
ンジスタ４４に流れる。このときトランジスタ６
２のベースはトランジスタ５６のベースよりも低
くなり、従つてトランジスタ７０のベースから電
流が取除かれてトランジスタ７０をオフにする。
これを制御するのは基準端子４７の電圧であ
り、同じチツプにこのような駆動回路がいくつか
設けられる場合は基準端子４７はすべての駆動回
路に共通にされるから、このようなトランジスタ
がすべてオフにされる。基準端子４７の電圧の制
御は端子４０を介して第２図の上部の基準電圧発
生回路へ印加される基準入力電圧を制御すること
によつて行なわれる、即ち、基準電圧発生回路の
出力0.55Vだけ減少させるように制御される。
り、同じチツプにこのような駆動回路がいくつか
設けられる場合は基準端子４７はすべての駆動回
路に共通にされるから、このようなトランジスタ
がすべてオフにされる。基準端子４７の電圧の制
御は端子４０を介して第２図の上部の基準電圧発
生回路へ印加される基準入力電圧を制御すること
によつて行なわれる、即ち、基準電圧発生回路の
出力0.55Vだけ減少させるように制御される。
このレベル・シフト兼電流駆動回路によれば、
信号波のオン遷移及びオフ遷移の両方において明
確な且つ迅速な駆動を与えることができ、また従
来のシングル・エンド形の設計のものより本質的
に効果的である。
信号波のオン遷移及びオフ遷移の両方において明
確な且つ迅速な駆動を与えることができ、また従
来のシングル・エンド形の設計のものより本質的
に効果的である。
第１図は本発明による電流駆動回路の機能的ブ
ロツク図、及び第２図は本発明による電流駆動回
路を基準電圧発生回路と共に示す図である。 １２……入力エミツタ・フオロア回路、１４…
…電流スイツチ、１６……同相エミツタ・フオロ
ア回路、１８……逆相エミツタ・フオロア回路、
２０……出力駆動回路。
ロツク図、及び第２図は本発明による電流駆動回
路を基準電圧発生回路と共に示す図である。 １２……入力エミツタ・フオロア回路、１４…
…電流スイツチ、１６……同相エミツタ・フオロ
ア回路、１８……逆相エミツタ・フオロア回路、
２０……出力駆動回路。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を受取る入力端子、調整可能な基準
電圧を受取る基準端子、及び相補出力を発生する
１対の出力端子を有する電流スイツチ回路と、 上記基準端子に調整可能な基準電圧を与える基
準電圧発生回路と、 上記電流スイツチ回路の出力端子に夫々接続さ
れた入力端子及び相補出力を発生する出力端子を
有する１対のエミツタ・フオロア回路と、 信号出力端子に接続されたコレクタ電極、一定
の基準電位点に接続されたエミツタ電極及び上記
一方のエミツタ・フオロア回路の出力端子に接続
されたベース電極を有する出力トランジスタと、 上記コレクタ電極と上記一方のエミツタ・フオ
ロア回路のエミツタ路との間に接続された第１の
ダイオードと、 上記一方のエミツタ・フオロア回路の出力端子
と上記他方のエミツタ・フオロア回路のエミツタ
路との間に接続された第２のダイオードと、 上記他方のエミツタ・フオロア回路のエミツタ
回路と上記一定の基準電位点との間に接続された
第３のダイオードと、 上記一方のエミツタ・フオロア回路の出力端子
にコレクタ電極が、上記他方のエミツタ・フオロ
ア回路の出力端子にベース電極が、上記一定の基
準電位点にエミツタ電極が、それぞれ接続され上
記第３のダイオードと共に電流ミラー回路を構成
するトランジスタと、 を有することを特徴とする半導体集積装置の電流
駆動回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US92114278A | 1978-06-30 | 1978-06-30 | |
| US06/095,756 US4346312A (en) | 1978-06-30 | 1979-11-19 | Integrated semiconductor current driver circuitry |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS556992A JPS556992A (en) | 1980-01-18 |
| JPH02892B2 true JPH02892B2 (ja) | 1990-01-09 |
Family
ID=26790570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5642979A Granted JPS556992A (en) | 1978-06-30 | 1979-05-10 | Current drive circuit |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4346312A (ja) |
| JP (1) | JPS556992A (ja) |
| DE (1) | DE2925008A1 (ja) |
| FR (1) | FR2430037A1 (ja) |
| GB (1) | GB2024550B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4456838A (en) * | 1981-02-25 | 1984-06-26 | Tokyo Shibaura Denki Kabushiki Kaisha | Level shifting circuit |
| US4490630A (en) * | 1982-06-30 | 1984-12-25 | International Business Machines Corporation | Current switch emitter follower with current mirror coupled push-pull output stage |
| US4585953A (en) * | 1983-07-20 | 1986-04-29 | International Business Machines Corporation | Low power off-chip driver circuit |
| US4684824A (en) * | 1985-04-02 | 1987-08-04 | Eastman Kodak Company | Capacitive load driver circuit |
| ATE62774T1 (de) * | 1985-09-25 | 1991-05-15 | Siemens Ag | Netzwerk zur verarbeitung von daten grosser bitbreite mit einem sender und einer vielzahl von empfaengern. |
| US4698800A (en) * | 1985-10-28 | 1987-10-06 | International Business Machines Corporation | Bi-directional transceiver circuit |
| US4823070A (en) | 1986-11-18 | 1989-04-18 | Linear Technology Corporation | Switching voltage regulator circuit |
| JPH0246381U (ja) * | 1988-09-19 | 1990-03-29 | ||
| JP2796740B2 (ja) * | 1989-09-29 | 1998-09-10 | 日本テキサス・インスツルメンツ株式会社 | 駆動回路 |
| US5043602A (en) * | 1990-03-26 | 1991-08-27 | Motorola, Inc. | High speed logic circuit with reduced quiescent current |
| US5136183A (en) * | 1990-06-27 | 1992-08-04 | Advanced Micro Devices, Inc. | Integrated comparator circuit |
| WO2015094376A1 (en) * | 2013-12-20 | 2015-06-25 | Intel Corporation | Configurable transceiver circuit architecture |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2129235A1 (de) * | 1971-06-12 | 1973-01-04 | Licentia Gmbh | Verstaerkeranordnung fuer impulse geringen energieinhalts, insbesondere zur anwendung als leseverstaerker fuer magnetschicht- oder magnetdrahtspeicher |
| US3986045A (en) * | 1975-04-23 | 1976-10-12 | Advanced Micro Devices, Inc. | High speed logic level converter |
| US4017743A (en) * | 1975-09-26 | 1977-04-12 | The United States Of America As Represented By The Secretary Of The Army | Elimination of crosstalk in two sequentially operated Darlington amplifier channels |
-
1979
- 1979-05-10 JP JP5642979A patent/JPS556992A/ja active Granted
- 1979-05-16 GB GB7916991A patent/GB2024550B/en not_active Expired
- 1979-05-29 FR FR7914498A patent/FR2430037A1/fr active Granted
- 1979-06-21 DE DE19792925008 patent/DE2925008A1/de not_active Withdrawn
- 1979-11-19 US US06/095,756 patent/US4346312A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE2925008A1 (de) | 1980-01-10 |
| JPS556992A (en) | 1980-01-18 |
| FR2430037B1 (ja) | 1983-05-06 |
| GB2024550B (en) | 1982-09-29 |
| GB2024550A (en) | 1980-01-09 |
| US4346312A (en) | 1982-08-24 |
| FR2430037A1 (fr) | 1980-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04126409A (ja) | バイアス電流制御回路 | |
| JPS61230411A (ja) | 電気回路 | |
| JPH0328850B2 (ja) | ||
| JPH02892B2 (ja) | ||
| US6323683B1 (en) | Low distortion logic level translator | |
| JPS60817B2 (ja) | 相補型エミツタ・フオロワ回路 | |
| JPH0677804A (ja) | 出力回路 | |
| JP2900373B2 (ja) | 演算増幅器 | |
| JP2540928B2 (ja) | 論理回路 | |
| JPH06169225A (ja) | 電圧電流変換回路 | |
| JPH08139531A (ja) | 差動アンプ | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| JP2853280B2 (ja) | 出力回路 | |
| JP3294909B2 (ja) | 電子スイッチ回路 | |
| JP2902277B2 (ja) | エミッタホロワ出力電流制限回路 | |
| JP2735683B2 (ja) | スピーカアンプ回路 | |
| JPH0524226Y2 (ja) | ||
| JPS6316714A (ja) | 差動電流スイツチ回路 | |
| JPH0472410B2 (ja) | ||
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JP2762466B2 (ja) | 可変減衰回路 | |
| JP2797621B2 (ja) | コンパレータ回路 | |
| JPH04334120A (ja) | Ｅｃｌ出力回路 | |
| JPH0793545B2 (ja) | 直流電力増幅回路 | |
| JPH0472409B2 (ja) |