JPH10503055A - 変形自在の接点を備えた電気接続体 - Google Patents

変形自在の接点を備えた電気接続体

Info

Publication number
JPH10503055A
JPH10503055A JP8505266A JP50526696A JPH10503055A JP H10503055 A JPH10503055 A JP H10503055A JP 8505266 A JP8505266 A JP 8505266A JP 50526696 A JP50526696 A JP 50526696A JP H10503055 A JPH10503055 A JP H10503055A
Authority
JP
Japan
Prior art keywords
contact
interposer
conductor
contacts
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8505266A
Other languages
English (en)
Inventor
ディステファノ,トーマス,エイチ.
スミス,ジョン,ダヴリュー.
カラヴァキス,コンスタンティン
コヴァク,ズラタ
フジェルスタッド,ジョゼフ
Original Assignee
テセラ,インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テセラ,インコーポレイテッド filed Critical テセラ,インコーポレイテッド
Publication of JPH10503055A publication Critical patent/JPH10503055A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02Contact members
    • H01R13/22Contacts for co-operating by abutting
    • H01R13/24Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H01R13/2414Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means conductive elastomers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50Fixed connections
    • H01R12/51Fixed connections for rigid printed circuits or like structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01RELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/70Coupling devices
    • H01R12/71Coupling devices for rigid printing circuits or like structures
    • H01R12/712Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit
    • H01R12/714Coupling devices for rigid printing circuits or like structures co-operating with the surface of the printed circuit or with a coupling device exclusively provided on the surface of the printed circuit with contacts abutting directly the printed circuit; Button contacts therefore provided on the printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/44Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0272Adaptations for fluid transport, e.g. channels, holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036Multilayers with layers of different types
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0382Continuously deformed conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09536Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09554Via connected to metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827Tapered, e.g. tapered hole, via or groove
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0582Coating by resist, i.e. resist used as mask for application of insulating coating or of second resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333Deposition techniques, e.g. coating
    • H05K2203/135Electrophoretic deposition of insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)
  • Multi-Conductor Connections (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 超小形電子回路パネル(260)間の相互接続用の間挿体はその表面に接点(250)を有している。各接点は表面と直交する中心軸線と、係合された回路パネルのパッド(262)により印加される力に応答して中心軸線から半径方向外方へ拡張するようになっている周辺部とを有している。かくして、回路パネル(260)が間挿体とともに圧縮されると、接点は半径方向に拡張してパッド(262)をぬぐう。このぬぐい作用により、接点自体に担持されている導電結合材料(246)によるような、パッドに対する接点の結合は容易となる。

Description

【発明の詳細な説明】 変形自在の接点を備えた電気接続体 発明の分野 本発明は、電気回路に関し、より詳細には、多層回路板のような層状回路構造 体、かかる構造体の製造に用いられる構成素子および方法、並びに、その製造方 法に関する。 背景技術 電気構成素子は、印刷回路板のような回路パネル構造体に広く装着される。回 路パネルは通常、誘電材料の略平坦なシートを有しており、このシートの主要な 平坦面または主要な両面には電気導体が配置されている。導体は一般に、銅のよ うな金属材料から形成され、回路板に装着される電気構成素子を相互接続する作 用を行う。導体がパネルの両主要面に配置される場合には、パネルは反対の両面 の導体を相互接続するように誘電層を介して延びる媒介導体(via cond uctor)を備えることができる。複数の積み重ねられたパネルを備えた多層 回路パネル集成体がこれまではつくられており、この回路パネル集成体は、該積 み重ね体の隣接するパネルの互いに対向する面にある導体を分離する別の誘電材 料層を有している。これらの多層集成体は通常は、所要の電気相互接続体を提供 する場合に必要とされるように、積み重ね体の種々の回路パネルの導体間を延び る相互接続体を有している。 回路パネル構造体に装着することができる電気構成素子には、いわゆる「別個 の」構成素子と、単一のチップに多数のトランジスタを有する一体化された回路 とか含まれる。この種のチップは、特殊化された回路パネル構造体である「チッ プキャリヤ」(”chip carrier”)と広く呼ばれている。チップキ ャリヤは、より大きな回路板に装着されかつ回路の残りの素子と相互接続される パッケージに組み込むことができる。あるいは、チップは、このシステムの他の 構成素子を担持する同じ回路パネルに直接装着することができる。かかる配置構 成は、「ハイブリッド回路」と通常呼ばれている。比較的大きな回路パネルは一 般に、多くの場合ガラスのような強化材を含む重合材料から形成され、一方、半 導体チップキャリヤとして使用されるパネルのような極めて小さい回路パネルは セラミック、シリコンなどからつくることができる。 高密度の複雑な相互接続体を提供する回路パネル構造体に対する要望が高まっ ている。かかる要望は、多層回路パネル構造体により対処されている。多層パネ ル構造体を組み立てるのに広く使用されている方法は、ある種の重大な欠点を有 している。多層パネルは、一般に、個々の両側回路パネルに適宜の導体を配設す ることにより形成される。パネルを互いに、かつ、各対をなす隣接パネル間に「 プレプレグ」と広く呼ばれる未硬化または部分硬化誘電材料の1つ以上の層を介 在させて積層する。このようにして得られた積み重ね体は、加熱および加圧下で 硬化されて一体的な集合体を形成する。硬化後は、異なるボード間の電気接続が 所望される積み重ね体の部分に孔を穿つ。得られた孔には、一般的には孔の内部 にめっきを行うことにより導電材料を被覆または充填し、めっきされた透孔と呼 ばれるものを形成する。直径に対する深さの比率を大きくして孔を形成すること は困難である。かくして、これらの先行技術の方法に従ってつくられる集成体に おいて使用される孔は、比較的大きくなくてはならず、従って、集成体において 大きなスペースを使うことになる。これらの孔は通常、積み重ね体の上部から底 部へ延びている。相互接続が上部層または底部層において必要とされない場合に も、これらの層を通る孔を形成して必要な相互接続を中間層に提供するためのス ペースを設けなければならない。従って、パネルの利用することができる表面積 の大きな部分を孔に割り当てて、孔の周囲の許容領域を調整しなければならない 。更にまた、このような穿設された孔に導電材料を被着することにより形成され る電気相互接続体は、弱化しやすい傾向がある。先行技術において使用される積 層体の穿孔方法および一般的な特性が、例えば、ドウハティ・ジュニア(Doh erty,Jr.)の米国特許第3,793,469号およびガラチーニ(Gu arracini)の米国特許第3,316,618号に記載されている。 種々の別の解決方法が提案されている。パークス(Parks)等の米国特許 第3,541,222号、クレピュー(Crepeau)の米国特許第4,24 9,032号、ルットマー(Luttmer)の米国特許第3,795,037 号、デイビース(Davies)等の米国特許第3,862,790号、フォッ クス(Fox)の米国特許第4,954,878号およびジフカック(Zifc ak)の米国特許第4,793,814号は、いずれも誘電シートの比較的密に 離隔した場所に金属その他の導電素子が配設された構造体に関するものであり、 導電素子は誘電シートを介して両方向に突出して配設されている。かかるシート は対をなす回路板の間に挟設することができ、回路板は回路板の隣接する面の導 電素子と複合シートの導電素子との間に機械的な係合を形成するようにクランプ されあるいは互いに保持することができる。このような各配置構成においては、 導電素子、複合シートまたはこれらの双方は、複合シートの導電素子と回路板の 導体とを密接に係合させることができるように弾性あるいは展性を呈している。 ベック(Beck)の米国特許第3,616,532号およびデューブ(Du be)等の米国特許第3,509,270号には、弾性素子が可融性はんだとと もに使用される、この方法の変形例が記載されている。これらの素子は絶縁板に 装着され、絶縁板は次に印刷回路層間に積層される。この集成体は加熱され、は んだを溶融することにより弾性素子を自由にし、弾性素子とはんだは協働して隣 接する回路板間に相互接続を形成する。 エバンス(Evans)等の米国特許第4,655,519号には、平坦な誘 電体の孔に配置された多数のストリップ接点ばねを他のばね素子とともに有する コネクタが記載されている。ストリップの端部は、本体の反対側両面から突出し ている。これらは、電子素子が本体表面と係合すると圧縮するようになっており 、これによりストリップの端部は電子素子のパッドと係合する。ウオークアップ (Walkup)の米国特許第5,167,512号には、誘電体の孔に配置さ れるばねを使用する別の装置が開示されている。 グレイブ(Grabbe)の米国特許第5,228,861号には、多数の略 X状ばね接点素子を有するシート状誘電体を備えたコネクタが記載されており、 各ばね接点素子はシートの第1の側に配置されている4本のアームを有している 。各X状素子の2本のアームはシートへ向けて内方へ曲げられ、これらのアーム の先端がシートの第2の反対面の上方へ突出するようにシートの孔を介して延び ている。残りの2本のアームはシートから離れて曲げられ、従って、第1の面か ら突出している。コネクタが回路パネル間に配置されると、各X状素子は回路パ ネルの連係パッド間で圧縮され、これにより、曲げられたアームは平坦になると ともにアームの先端がパッドの面をぬぐうようになる。接点は、係合後に、アー ムの弾性により保持される。 ベルナール(Bernarr)等の米国特許第4,548,451号には、反 対側を向く面から外方へ延びる破砕性を有するシート状弾性体を備えたコネクタ 即ち間挿体(interposer)が記載されている。金属がコーティングさ れた柔軟なフィルムから形成されたタブが、本体の両側を延び、突起を覆うよう に配置されている。両側にあるタブは、バイア(via)により互いに接続され ている。間挿体が回路パネル間に係合されると、タブとポストは対向するパネル の接点パッド間で破砕され、タブはより有効な接触を行うことができるようにパ ッドを記載の通りぬぐう。タブは、弾性シートの弾性とポストとによりパッドと 係合保持され、永続的な結合は形成されない。 パットロウ(Patraw)の米国特許第4,716,049号、第4,90 2,606号および第4,924,353号には、基板から上方へ突出する変形 自在の接点を使用した超小形電子接続構成体が記載されている。各接点は、ドー ム状の先端と、先端から基板へ下方へ延びる複数の脚とを有している。これらの 接点は、塩化カリウムのような不堅牢な材料またはフォトレジストの基体に、成 形されたマスクを使用してアルミニウムを選択的に被着することにより形成され る。基体は被着後に除去される。 デリー(Dery)等の米国特許第4,729,809号には、対向する副積 層体間に配置された異方性導電接着材料を使用する技術が開示されており、接着 組成物は隣接する層の導体間の比較的小さなスペースを介して十分な導電性を呈 することにより導体間に電気的な相互接続を形成するが、同じ面の隣接する導体 間の比較的大きなスペースを介して呈する導電性を低くして、一方の面に沿った 望ましくない側方の相互接続を形成しないようにしている。 バーガー(Berger)等の米国特許第4,788,766号では、中空の アイレット状媒介構造体を有する導体担持回路単層が使用されており、各介在構 造体は周囲の構造体から垂直に突出するリムを有している。各介在構造体には、 導電結合材料の薄層が設けられている。多層構造体を製造する場合には、誘電結 合フィルムを回路担持単層間に介在させる。誘電フィルムには、隣接する回路担 持単層のアイレット構造体の位置に対応する位置に孔が設けられている。かくし て、アイレット構造体の直立するリムは、集成体が加熱および加圧下で全体が押 圧されたときに互いに担持し合うことができる。当接するアイレットのリムの導 電結合材料の層は、当接するアイレット構造体間に結合を形成すると云われてい る。 多層電子集成体を形成するための他の構造体が、ダックス(Dux)等の米国 特許第5,224,265号およびエーレンバーグ(Ehrenberg)等の 米国特許第5,232,548号に教示されており、これらの米国特許において は、蒸気相重合または電気泳動結合によるようにして、穿孔金属シートに誘電材 料を被着してバイアを有する誘電シートを形成することにより形成される副積層 体が使用されている。バイアには、金属装填ポリマのような流動接合金属が充填 される。これらの構造体は積み重ねられかつ加熱され、バイアを接合して一体的 な垂直導体を形成する。 積み重ねられた素子の構造体を接合するのに流動性導電材料を使用する別の多 層集成体装置が、ビンドラ(Bindra)等の米国特許第5,129,142 号に開示されている。更に別の改良技術が、トーマス・エイチ・ディステファノ (Thomas H. DiStefano)等の米国特許第5、282、31 2号に開示されている。この’312特許には、背景技術として、流動性の導電 材料を使用して多層回路集成体をつくるある種の積層技術即ち方法が開示されて いる。 本技術分野における上記したおよび他の努力にも拘わらず、更なる改良が待望 されている。 発明を実施するための形態 本発明は、これらの要望に対処するものである。 本発明の一に観点によれば、回路パネル、半導体チップその他の接点の押圧面 を有する素子のような超小形電子素子の面の電気接点に対する接続を形成する間 挿体が提供されている。間挿体は、第1の主要面を有する本体を備え、本体は該 第1の主要面と平行する方向と、第1の主要面と直交する垂直方向とを画成して いる。間挿体はまた、本体内をあるいは本体を介して延びる貫通導体のような、 本体内に配置された複数の導体を有している。間挿体は更に、導体に電気的に接 続された本体の第1の主要面に配設された接点を備えている。各接点は、第1の 面と直交する中心軸線から略半径方向外方へ本体の第1の面上を延びている。か くして、各接点は軸線から離れかつ接点の導体との接合部から離れて複数の水平 方向に延びている。各接点は、中心軸線から離隔した周辺部を有している。接点 は、各接点の周辺部が接点に加えられる本体へ向かう力に応答して略半径方向外 方へ軸線から離れて拡張するように変形するようになっている。使用の際には、 超小形電子素子が間挿体の第1の面と並置されたときに、接点は回路パネルその 他の超小形電子素子の対応する接続パッドと係合する。次に、パネルその他の素 子は本体へ向けて付勢され、パッドは垂直な力を接点に印加する。各接点は、垂 直な力に応答して外方へ拡張すると、連係するパッドの面をぬぐう。ぬぐい作用 により、酸化物その他の汚染物質が連係面から除去され、パッドと接点との間に 有効な低抵抗の電気接続が提供されるとともに、好ましい実施例においては、接 点とパッドの結合が容易に行われる。 接点は、接点の周辺部が半径方向外方へ動くときに該周辺部が本体へ向けて垂 直方向下方にかつ半径方向外方へ動くように変形するように構成されるのが望ま しい。当初の未変形の状態にあるときには、各接点の周辺部は本体から垂直方向 上方に離隔されている。各接点は本体と係合することができる軸線に隣接した中 央部を有するとともに、接点の周辺部は中心部から半径方向外方にかつ本体から 離れて垂直方向上方へ延びている。各接点の中央部は導体に接続することができ るので、接点は本体の面上を導体から半径方向外方へ延びる。各接点は、垂直な 中心軸線を中心とする回転体の形態を概ねなすことができる。かくして、周辺部 は、中心軸線を中心とする上方にかつ外方に拡開する回転体の形態をなすシェル とすることができる。この場合には、接点の拡張動作はリベットの設定に相当す る。 あるいは、各接点の周辺部は非円形とすることができる。かくして、各接点は 中心軸線から略半径方向に離隔して延びる複数のタブを有することができ、各タ ブは軸線から離隔しかつ導体から離隔する先端部を有する。望ましくは、各接点 のタブは中心軸線を中心にかつ導体との接合部を中心に略対称なパターンで配置 されるので、半径方向に中心軸線から離隔しかつ導体から離隔して略対称に延び る。好ましい対称パターンは、タブが四つ葉パターンを画成するように、中心軸 線を中心に等間隔で配置される4つのタブを含む。 タブの先端部が回路パネルその他の超小形電子素子のパッドにより係合されか つ本体へ向けて下方向の付勢されると、各タブの先端部は下方にかつ外方に中心 軸線から離れて曲がる。かくして、接点のタブは互いに離れて拡がることにより 、係合されるパッドの面に対して有効なぬぐい作用を行う。本発明はいかなる動 作理論によっても制限を受けるものではないが、タブの先端の外方への動きは少 なくとも一部が、タブの半径方向の内端部即ち基端部を略中心としかつ本体自体 の隣接領域を中心とする各タブの曲がりにより得られる。本体の面は、接点の中 央部を収容するくぼみを有することができるとともに、くぼみを包囲する外方へ 拡開する壁を有することができる。各タブは弓形とすることができ、外方へ拡開 する壁に対応させることができる。 好ましくは、接点は、係合する連係パッドに対する接点の結合を容易にするよ うになっている結合材料を含む。結合材料は、はんだ、ろう付合金、拡散結合合 金、共融結合合金およびポリマ含有導電材料よりなる群から選ぶことができる。 接点は金属とすることができるとともに、連係する導体と一体に形成することが できる。好ましくは、間挿体の本体は、シート状またはプレート状構造体のよう な板状構造体であり、第1の主要面から逆方向を向く第2の主要面を画成する。 導体の少なくとも幾つかは、第2の主要面に隣接して配置された第2の端部を有 する貫通導体とすることができる。この場合には、間挿体は導体の第2の端部に 取着された第2の端部接点を有する。各第2の端部接点は、上記した第1の端部 接点と同様な態様で構成することができる。かくして、各第2の端部接点は、第 2の面と直交する中心軸線から離れて半径方向外方へ延びることができるととも に、第1の面の接点の1つに第1の端部が接続される導体の第2の端部から延び るようにすることができる。接点は、周辺部が第2の端部接点にかかる垂直方向 の力に応答して軸線および導体の第2の端部から離れて半径方向外方へ拡張する ように変形するようになっているのが望ましい。かかる間挿体は、例えば、対を なす回路パネルその他の超小形電子素子間において使用することができる。 接点と導体は、本体の孔を介して延びるとともに孔の両端において外方へ拡開 する略管状のバイアの一部を構成することができる。間挿体本体は、熱活性化接 着剤、熱可塑性樹脂その他の流動性誘電材料を本体の表面に有することができる ので、間挿体は、回路パネルその他の超小形電子素子が係合する実質上空隙のな い誘電シールを形成することができる。接点の導電結合材料が熱により活性化さ れる場合には、本体の接着剤または流動性誘電材料は流動性導電材料と略同じ温 度で活性化するように構成することができる。 本発明の別の観点によれば、主要面を有する第1の水平方向に延びる面と、該 面において本体に配列された複数の接点とを有する本体を備えた超小形電子接続 間挿体が提供されている。各接点は、中央部と中央部から外方へ延びる周辺部と を有している。中央部は、表面の主要面から垂直方向にくぼむことができ、一方 、周辺部は主要面において延びあるいは主要面から垂直方向上方に延びることが できる。望ましくは、各接点の周辺部は非円形であり、中央部から離れて突出す る上記したようなタブを含むことができる。本体は、第1の面に複数のくぼみを 有することができ、各くぼみは第1の面と略直交する中心軸線を有するとともに 、略半径方向上方に中心軸線から拡開する壁を有することにより、くぼみはくぼ みの基部から主要面の凹部の開口にへかけて徐々に幅広となっている。 本発明の別の観点によれば、多層回路の製造方法が提供されている。本発明の この観点に係る方法は、回路パネルのような超小形電子素子と間挿体とを積み重 ねて間挿体の第1の面をパネルの面と対面させる積み重ね工程を備えている。間 挿体は本体と、導体と、導体に接合された接点とを有する上記したような間挿体 とすることができる。各接点は、本体の表面上を延びるとともに、導体との接合 部から周辺部へ半径方向外方に延びている。この方法は更に、接点の周辺部を超 小形電子素子のパッドと付勢係合させることにより、各接点の周辺部を半径方向 外方へ中心軸線および連係する導体の端部から離隔して拡張させるように、積み 重ねられたパネルと間挿体とを圧縮する圧縮工程とを備える。かくして、各接点 の周辺部は、係合されたパッドに対して水平方向に移動して、パッドの表面をぬ ぐう。好ましくは、圧縮工程の際には、各周辺部はまた、垂直方向下方、即ち、 間挿体の本体へ向けてまたは本体の中へ動く。 積み重ね工程は、1つの間挿体が各対をなす回路パネル間に配置され、しかも 各間挿体の反対側を向く第1の水平面と第2の水平面とがパネルの面と対面する ように、複数の回路パネルと少なくとも1つの間挿体を互いに介在し合いかつ垂 直方向に交互するように積み重ねる工程を備えている。かかる構成においては、 各間挿体の導体は、間挿体の本体を介して延びかつ間挿体の両面において両端に 接点を有する貫通導体を含むのが望ましい。両面の接点は、間挿体の両側の2つ の隣接する回路パネルのパッドと係合する。かくして、接点が回路パネルのパッ ドと係合すると、貫通導体は隣りの回路パネルのパッドどうしを相互接続させる 。本発明のこの観点に係る好ましい方法においては、接点のぬぐい動作により、 回路パネル間の信頼性のある電気結合を提供する。更にまた、接点の周辺部の垂 直方向の動きは、回路パネルと間挿体の非平坦性(nonplanarity) を補償する。本発明のこの観点に係る好ましい方法によれば、サイズが著しく小 さい場合でも、信頼性のある相互接続と信頼性のある多層構造体を提供すること ができる。かくして、回路パネルの隣接するパッド間の間隔と各間挿体の各面の 隣接する接点間の間隔は、約1.0mm以下とすることができる。 好ましくは、本方法は、積み重ねられた素子を瞬間的に加熱して接点間の界面 の導電結合材料を活性化させることにより、パネルのパッドに間挿体の接点を結 合する工程を含む。好ましくは、本方法はまた、各間挿体本体と接合する超小形 電子素子即ちパネルとの間で流動するように接着剤のような流動性誘電材料を活 性化させて、積み重ねられた素子を実質上一体的な集合体とするように接合する 工程を含む。誘電材料の流れを、導電結合材料の流れと同時に発生させるように することができる。接点の周辺部が間挿体の誘電材料の部分を覆う場合には、誘 電結合材料の軟化により、接点の周辺部の垂直方向の動きは容易になり易い。誘 電材料が軟化すると、各接点の周辺部は下にある誘電材料の中に下方へ変位する ことができる。 本発明の別の観点によれば、回路パネルのような超小形電子素子と間挿体とを 垂直方向に重畳する態様で積み重ねることにより、間挿体の第1の水平方向に延 びる面を回路パネルの水平方向に延びる面に対面させ、かつ、間挿体の第1の面 の複数の導電接点を回路パネルの面のパッドと対面させる、積み重ね工程を含む 回路集成体の製造方法が提供されている。この方法は更に、積み重ねられた超小 形電子素子と間挿体を垂直方向に圧縮し、接点をパッドと付勢係合させるととも に接点を変形させることにより、各接点の少なくともパッドと係合する部分を係 合している接点に対して水平方向に動かして、この圧縮工程の際にこの部分によ り接点の表面をぬぐう圧縮工程と、積み重ねられた素子を瞬間的に加熱して接点 とパッドとの間の界面の結合材料を活性化して各接点を係合しているパッドに結 合する結合工程とを含む。結合工程は、拡散結合、はんだ、ろう付、共融結合、 重合導電接着剤の活性化などを含むことができる。ぬぐい動作により表面は清浄 となり、有効な結合を容易に行うことができる。 本発明の更に別の観点によれば、超小形電子間挿体の製造方法が提供されてい る。本発明のこの観点に係る方法は、第1の面を画成する本体を提供する工程と 、第1の一時層を第1の面に配設して一時層に開口を設ける工程とを備えるのが 好ましい。銅その他の金属のような導電性構造材料を各開口に被着し、構造材料 の層が開口内を延びるとともに、一時層の少なくとも一部に亘って延びることに より、接点を形成する。この方法はまた、一時層を除去し、構造材料が一時層に 被着された場合に本体の面から離隔して各接点の外方へ延びる周辺部を残すよう にする除去工程を含む。望ましくは、本体は一時層の開口と整合して第1の面か ら内方へ延びる孔を有し、構造材料は導体が接点と一体に形成されるように孔内 に被着される。 本体が両方向を向く第1と第2の面を有する場合には、本体の孔は第1の面か ら第2の面へ延びるとともに、本方法は第2の面の第2の一時層に孔と整合する 開口を配設する工程を含むことができる。かくして、構造材料を被着する工程は 、構造材料を第2の一時層の一部に亘って延びるように第2の一時層の開口に構 造材料を被着する工程を含むことができる。この方法は更に、第2の一時層を除 去して、導体および第1の面の接点と一体をなす接点を第2の面に残す工程を更 に含むことができる。一時層の孔および開口は、本体の孔の壁が一時層の開口の 壁と実質上連続するように形成することができる。かくして、本体に孔を形成す る工程は、一時層の一方または双方をマスクとして使用して材料を本体から除去 することによるようにして、一時層にそれぞれの開口を形成する工程の後に行う ことができる。 望ましくは、各一時層の各開口は中心軸線を有し、一時層は垂直方向上方およ び外方へ開口の中心軸線から離れかつ本体の連係する面から離れて外方へ拡開す る壁を各開口に画成する。構造材料を被着する工程は、金属の薄層をこれらの外 方へ拡開する壁に被着する工程を含むことができる。かくして、一時層が除去さ れると、外方へ拡開する壁を覆う構造材料の部分は、本体の面から離隔し、かつ 、中心軸線から半径方向外方へ本体から徐々に上方へ離隔するように傾斜するも のとなる。 一時層を配設する工程は、本体の面に一時層材料を無孔層として被着し、次い でマスクが開口を有するように無孔層をマスキングすることにより開口を形成す る工程を含むことができる。マスクされた層は次に、開口を介して等方性エッチ ング剤に曝される。かかる処理により、略カップ状の面が形成されるようになる 。構造材料は、一時層にめっきすることができる、銅、金、ニッケルなどのよう な金属であるのでが望ましい。一時層は、アルミニウム、錫またはニッケルのよ うな金属から形成することができ、しかも一時層は苛性アルカリエッチング剤の ような処理により除去されて、構造材料を完全な状態で残すことができる。ある いは、一時層は、レジストのような重合材料あるいは構造材料に損傷を与えるこ となく除去することができるその他の材料の層を含むことができる。 本発明の他の観点によれば、第1の面を有する超小形電子間挿体を製造する方 法が提供されており、第1の面は、主要平面部と、この主要面と直交する垂直軸 線を有するとともにこの軸線から離隔して外方へ拡開する壁を有する複数の開放 したくぼみとを備えている。本発明のこの観点に係る方法は、くぼみに導電性構 造材料を被着して外方へ拡開する壁に層を形成するとともに、各層が軸線から略 半径方向に延びるタブを形成するように軸線と交差する層の水平方向への拡がり を制御する工程を備えるのが望ましい。層の水平方向の拡がりは、被着工程の際 に選択的な被着を行うことにより、あるいは被着工程の後にエッチングのような 選択的な除去を行うことにより制御することができる。 本体は、両方向を向く、上記したような2つの主要面を有するのが望ましい。 2つの主要面のくぼみは、互いに併合して本体全体を貫通する連続した貫通孔を 形成する、対をなす軸線を共通にして整合されたくぼみを含むのが望ましい。本 体を提供する工程は、シートに両側からエッチングを施してシートの面から離隔 した最も狭い部分へ先細りとなる孔を形成することによるようにして、孔を形成 したシートを提供する工程と、次いで、シートの孔内に、電気泳動被着によるよ うに誘電材料のコーティングを被着する工程を含むことができる。以下において 更に説明するように、本発明のこの観点に係る好ましい方法は、独特の湾曲した タブを提供するように構成されている。 本発明のこれらのおよび他の目的は、以下において説明する好ましい実施例の 詳細な説明から容易に明らかになるものである。 図面の簡単な説明 図1は、本発明の一実施例に係る製造方法の一の工程の際の介在体即ち間挿体 の部分を示す部分概略断面図である。 図2、3および4は、同じ方法の後の工程における間挿体を示す図1と同様の 図である。 図5は、図1−4の間挿体の貫通導体および接点を示す概略斜視図である。 図6は、完成された間挿体を示す図1−4と同様の別の図である。 図7は、図1−6の間挿体を使用する集成方法の開始時の積み重ね構成素子を 示す概略正面図である。 図8は、集成方法の開始時における図7に示す構成素子の部分を示す部分概略 断面図である。 図9は、集成方法における後の工程での構成素子を示す図8と同様の図である 。 図10は、本発明の別の実施例に係る製造方法の一の工程における間挿体の部 分を示す部分概略断面図である。 図11乃至14はそれぞれ、製造方法のその後の工程における間挿体を示す図 10と同様の図である。 図15は、図14の断面図に示す間挿体の表面の概略部分平面図である。 図16は、完成された間挿体を示す図10−15と同様の図である。 図17は、図10−16の間挿体の貫通導体と接点とを示す概略斜視図である 。 図18は、図10−17の間挿体を使用する集成方法における積み重ねられた 構成素子の部分を示す部分概略平面図である。 図19は、図18の19−19線概略断面図である。 図20は、集成方法の後の工程における構成素子を示す拡大部分概略断面図で ある。 図21は、本発明の更に別の実施例に係る間挿体を示す部分概略断面図である 。 図22は、本発明の更に別の実施例に係る間挿体を、集成方法の一の工程にお ける他の構成素子とともに示す部分概略断面図である。 図23は、図22の23−23線に沿って見た図である。 図24は、集成方法における後の工程を示す図22と同様の図である。 図25は、図24の25−25線に沿って見た図である。 好ましい実施例の詳細な説明 本発明の一の実施例に係る方法は、第1の面即ち上面32と第2の面即ち底面 34とを有する誘電材料のシートの形態をなす本体30をもって開始する。誘電 材料は、ポリイミド材料のような比較的高弾性率材料とすべきである。一の適宜 のポリイミドは、ウベ・コーポレイション(Ube Corporation) から商標UPILEXが付されたものを入手することができる。シート30は、 厚さが約15−30ミクロン(μ)であるのが望ましく、最も好ましくは約25 μである。本体30を攻撃しないエッチング剤によるエッチングを受けやすい一 時層(temporary layer)材料の層36が、本体30の上面に被 覆される。一時層の材料は、エッチングにより除去することができるアルミニウ ム、錫またはニッケルのような金属であるのが望ましい。一時層36は、厚さを 約15−100μ以上とすることができ、最も望ましくは、約50μとすること ができる。層36と同様の第2の一時層38が、本体30の底面34に被着され る。 フォトレジスト層40および42が一時層36および38に被着され、次いで 、写真技術により露光されて開口44および46をそれぞれ現像する。レジスト 層40および42は、従来のフォトレジスト材料から形成することができる。し かしながら、乾燥フィルムのフォトレジストが好ましい。一の適宜のレジストは 、カリフォルニア州、タスティンに所在するモートン・エレクトリカル・マテリ アルズにより、商標DYNACHEMが付されて販売されているタイプの厚さが 約25μの乾燥フィルムレジストである。開口44および46は、表面32およ び34と直交する方向に眺めると円形である。更に、開口44および46は、本 体30の表面と直交する共通の軸線48において互いに共軸をなしている。図1 の部分図においては、1つの組の整合された開口だけが図示されているが、本体 の表面上を延びる1つ以上のアレイで多数の整合された組が配設されている。隣 接する対の開口間の間隔即ち「ピッチ」寸法は、間挿体に連係されるパネルその 他の素子のパッドのピッチと整合するように選定される。本発明のこの実施例に 係る好ましい構造体は、1.5mm以下、好ましくは約0.5乃至1.5mmの ピッチ寸法で組み立てることができる。好ましくは、各組の整合開口44および 46は、約10μの許容差内で互いに共軸をなしている。かかる程度の整合は、 通常の両面露光工具のような従来のフィルム処理および露光装置により行うこと ができる。シート30には多くの場合、シートを取り扱いかつ整合させるための 間挿体を形成するのに使用される領域から離隔した縁部にスプロケット孔(図示 せず)が設けられる。かかる孔に基づく整合であれば、この工程にとって十分で ある。 この方法の次の工程においては、一時層とフォトレジスト層とを有するシート を、苛性アルカリ溶液のような、一時層36および38を等方性をもってエッチ ング処理するのに適したエッチング剤に曝す。即ち、エッチング剤は、一時層が 開口に対して露出されている場合には、全方向に略等しい速度で一時層の攻撃を 行う。エッチング剤は、開口44を介して第1の一時層即ち上部一時層36を漸 次攻撃し、本体30の第1の面即ち上面32を露出させる。しかしながら、同時 に、エッチング剤は、フォトレジスト層40のアンダーカットを、開口44の周 辺部により画成されるエッジ50および層36の露出面から開始する。かくして 、エッチング処理により、第1の一時層36に、中心軸線48を中心とする回転 面の形態を実質上なす壁54を有する開口52が形成される。面54のジェネレ ータ(generator)は、層36の上面、即ち、本体30から離隔した一 時層36の表面にほぼ中心を有する略弧状をなしている。かくして、壁54は、 概ねカップまたは円環体の断面の形態をなしている。壁は、本体30から離隔す る垂直方向外方または上方の中心軸線48から離れて範型方向外方に、即ち、図 2に示すように上方に拡開している。かくして、第1の即ち上部の一時層36は 、各開口52を囲むリム55を有している。リム55は、共通の中心軸線48か ら半径方向に離れて厚さが徐々に増加している。 同じエッチング工程により、第2の即ち底部の一時層38にも開口56が形成 され、これらの開口56は開口52と形状および直径が同様である。かくして、 各開口56の壁58は、中心軸線48を中心とする回転面の形態を一般になし、 本体30から離れた垂直方向上方の中心軸線から離れて半径方向外方へ拡開して いる。本体の面に関する構成について本明細書において使用されている「上方」 なる語は、本体の中心から離れるこの面からの方向を意味する。かくして、本体 30の第2の面34に関しては、「上」方向とは、図2に示すように図面の底部 へ向かう方向である。第2の一時層38は、開口56を包囲し厚さ39が順次増 加するリムを含む。第2の層38の各開口56は、上部の即ち第1の開口の層3 6の対応する孔と略共軸をなしている。孔60は、通常のすすぎおよび奪活(d eactivating)工程の後に、本体の材料を融除することにより本体3 0に形成される。融除は、上部即ち第1の一時層の開口52を介して第1の面3 2に輻射エネルギを向けることにより行うことができる。輻射エネルギは、波長 が308nmのKrFエキサイマレーザのようなレーザを使用して印加すること ができる。一時層36および特に孔を直接包囲するリム55は、射突する輻射エ ネルギから本体30を保護する。かくして、孔60は本体30に形成される。各 孔60は、層36の対応する開口52と共軸をなし、従って、共通の軸線48お よび層38の対応する開口56と共軸をなす。上層のマスキング作用により、孔 60の直径は、リム55の頂点における孔の直径、即ち、リム55とシートの上 面32との接合部における直径に調整される。かくして、各組の開口に関しては 、上部層の開口の周壁54と、孔60の周壁54と、第2即ち底部層38の開口 の周壁58とは、実質上互いに連続する。絶対的な円滑性または連続性は必要と されない。かくして、輻射エネルギは第1の一時層のリム55の下方を外方へ拡 がることができるので、孔60の直径は本体2の上面32から表面34の底部へ わずかに変化する。これにより、リム59の頂点における孔の面62と孔の面5 8との接合部に、数ミクロンよりも小さい高さの小さな隆起部が得られる。この ような隆起部は通常、方法の実施を妨げるものではない。 孔60の形成後に、別のフォトレジスト層64および66が第1の即ち上部一 時層36と第2の即ち底部一時層38にそれぞれ被着される。これらの層は、一 時層の開口従って孔60にも当初は跨って形成される。レジスト層64と66は 、乾燥フィルムレジストにより形成することができ、下にある層の開口および孔 を充填することなくこれらの開口および孔の上方に亘って延びることができる。 フォトレジスト層は通常の技術を使用して露光させ、孔60とそれぞれ整合し従 って一時層36および38の開口52および56とそれぞれ共軸をなす、対をな す開口68および70を上部および底部レジスト層に形成する。孔68は円形で あり、かつ、層36の対応する開口の対応する直径の最大直径よりもわずかに大 きく形成されているので、小さなたな72が各開口の周辺に形成されている。同 様に、各孔70は対応する開口56の最大直径よりもわずかに大きく形成されて いる。 次に、金属のような導電性構造材料を孔60内に被着するとともに、一時層の 開口52および56内に被着される。被着処理は、孔および開口の表面に、パラ ジウム塩その他の被着促進剤のような物質を播種し、次いで、播種層の上にめっ きを行って金属構造材料を被着することにより行うことができる。播種は、フォ トレジスト層64および66の被着前に行われる。構造材料は、本体の孔の周面 62を覆うとともに一時層の開口の周壁54および58を覆う連続した一体層7 4として被着される。構造材料層は、たな72を覆うとともに開口から半径方向 外方へ延びるように配設すべきである。 構造材料は、比較的延性のあるものにすべきである。金、銅、錫、ニッケル並 びにこれらの合金および組み合わせよりなる群から選ばれる金属が好ましい。金 は、構造材料層が1つの金属だけを含む場合には特に好ましい。構造材料層は、 厚さが、望ましくは約2乃至約20μ、好ましくは約5μ乃至約10μである。 あるいは、構造材料層74は、構造金属下層、拡散バリヤ下層および耐食性下層 のような幾つかの下層を含むことができる。特に有用な下層用構造金属の組み合 わせは、次の通りである。 導電結合材料の別の層76が、電気めっきのような通常の被着処理により構造金 属層74に被着される。導電結合材料は、はんだ、ろう(braze)、拡散結 合材料、共融結合材料あるいは導電性粒子を充填したポリマとすることができる 。結合材料は、所定の高温で活性となって結合を行うようになっているのが好ま しい。幾つかの適宜の結合材料組成物が、下記の表2に示されている。表2にお いて、見出しの「パッド面」の下の項目は、特定の結合材料と連係させるのが好 ましいパッド面をいうものである。更に、金の薄層のような通常の保護層を導電 結合材料層76に被着して、使用前のこの層の腐食を防ぐことができる。 構造金属74と結合材料76はかくして一体的なバイアを形成し、各一体バイ アは層30を介して延びる貫通導体78と、本体30の第1の側の接点80と、 本体の反対側の別の接点82とを有する。1つのかかるバイアが図5に示されて いる。第1の即ち上面の接点80は略カップ形状をなし、中心軸線48から水平 に半径方向外方へ延びている。かくして、この接点は、導体78の第1の端部8 6から、導体から離隔しかつ中心軸線48から離隔する周辺84へ延びている。 略カップ状の接点80は、導体78から従って誘電本体30から上方外方を向く 開口88を画成している(図4)。本実施例においては、接点全体は、中心軸線 48を中心とする回転体である。導体78の第2の端部即ち底端部90の接点8 2は同様の形状を有しているが、本体の第2の面34から反対の垂直方向外方ま たは上方へ向けて下方に開口している。 バイアが形成されてから、バイアには流動性の導電充填材料92が、一時層と バイアの上に、ステンシルまたはスキージー塗布によるようにして、任意に充填 される。充填材料92は、導電結合材料76の活性化温度よりも低い温度で固体 状態を保持するのが望ましい。適宜の充填材料には、導電材料が分散されたポリ マおよびポリマ前駆物質が含まれる。この重合材料は、B段階即ち部分硬化エポ キシのような熱硬化性材料またはポリイミドシロキサンのような熱可塑性物質と することができる。充填後は、一時層36および38は、苛性アルカリ溶液でエ ッチングすることにより除去される。エッチング処理により、前行程から残って いる表面の屑も除去される。一時層の除去により、本体の表面から垂直方向に離 隔する接点の部分が残される。かくして、カップ状接点80は、本体30の第1 の面32から上方へ離隔される。かかる離隔は、接点と導体78との接合部にお ける零から接点の周辺部84における最大値まで徐々に増大する。同様に、接点 82は第2の面34から反対の垂直方向外方へ離隔され、この離隔は接点と導体 78との接合部における零から接点の周辺部における最大値まで増大する。 一時層の除去後、流動性のある誘電接着剤の層94および96が本体の面に被 着される。流動性誘電材料即ち接着剤もまた、導電結合材料76の活性化温度と 略同等の所定の活性化温度で流動するとともに、隣接する誘電材料と結合を形成 するように選定される。接着剤は、スクリーン印刷、乾燥フィルムプレフォーム の被着およびスキージー被着のような方法により被着することができる。接着剤 層の厚さは、接点80及び82の垂直方向の高さよりも小さくして、接着剤が接 着剤層を越えて垂直方向に突出するようにするのが望ましい。接着剤は、「スナ ップ硬化接着剤」(”snap−cure adhesive”)と広く呼ばれ ている材料とすることができる。この状態で、間挿体は使用に供される。 本発明の別の実施例に係る接合方法においては、図1−6に示す方法において 形成された間挿体のような複数の間挿体95を、各1つの間挿体が各対をなす隣 接する回路パネル間に配置されかつ回路パネルと間挿体が互いに重ねられるよう に、複数の回路パネル98を交互に挟んで積み重ねられる(図7)。回路パネル は略板状の構造体、即ち、接点パッド100を有する主要面を備えたプレート状 またはシート状構造体である。パネル98はまた、水平方向(図7および8にお ける左右方向および紙面と直交する方向)に延びる導体102(図8)と、各パ ネル98の反対を向く主要面のパッド100を互いに相互接続する貫通導体即ち バイア(図示せず)とを有している。積み重ね工程により、パッド100は接点 80および82と整合され、各パッドは周辺部に隣接した連係する接点に対面し て当接する。かくして、各パッドは100は、中心軸線48から離隔した位置お よび接点が本体30から垂直方向に離隔した位置において、連係する接点80に 当接する。 方法の次の工程においては、積み重ね体を、加熱した定盤(図示せず)の間で 絞るなどして圧縮しかつ加熱する。この圧縮により、間挿体の接点は回路パネル のパッドと押圧係合され、接点80および82は中心軸線48と平行する方向垂 直かつ軸線に沿って圧縮されるとともに間挿体本体の中心面に向けて圧縮する。 各接点は、軸線方向に圧縮されると、半径方向外方に、水平方向に中心軸線48 から離隔して拡張する。かくして、カップ状の接点80および82は、本体の中 心面へ向けて下方にかつ外方に曲がろうとする。この動作は、リベットの頭付け および折り返しと略同様のものである。各接点が外方へ拡張すると、接点は連係 するパネルの連係パッド100の表面をぬぐう。このぬぐい動作は、圧縮行程の 際に実質上軸線方向または垂直方向の荷重を受けて生ずるので特に有効である。 パネルは圧縮工程において互いに接近するように動くので、この動作は集成体 が図9に示す状態に到達するまで継続する。この処理においては、層94および 96の流動性の誘電材料即ち接着剤は、各間挿体の本体30と隣接する回路パネ ルの主要面との間の空間即ちスペースを満たす。誘電材料は、パネルの表面の導 体間のスペースを満たすように流動する。これにより、実質上空隙のない実質上 一体的な多層構造体が形成される。この時点では、間挿体の接点の導電結合材料 76は、回路パネルのパッド100と金属結合を形成する。金属結合作用は、圧 縮工程の際に行われるぬぐい動作により大いに高められる。各接点またはバイア 構造体内の充填材料92は、かかるバイア構造体と係合されるパッド100と係 合するように流動する。この充填材料の流れは、接点の周壁により有効に拘束さ れる。従って、充填材料が隣接する構成体を汚染したり、短絡を引き起こすこと はない。 本発明の更に別の実施例に係る間挿体形成方法は、25%のハードロールとア ニールが行われた、厚さが約30−70μ、多くの場合、約50μの銅のような 、導電性の好ましくは金属シート200をもって開始する。金属シートは、硫酸 過酸化物エッチングの様な通常の方法を使用して清浄化し、すすぎを行い、次い で、エチレンジアゾールのような不動態化処理剤において洗浄することにより不 動態化処理即ち保護が行われる。レジスト層202および204が、これらの層 を乾燥フィルムとして積層することなどして、シートの表面に被着される。レジ スト層は厚さが約50μであるのが望ましい。レジストはベーキングによるなど により硬化され、次いで、上部および底部層202および204に、対をなす整 合円筒孔206および208をそれぞれ有するパターンにおいて現像される。各 対をなす孔は、共通する中心軸線210において共軸をなしている。軸線210 は、上記したような間隔、多くの場合、0.5乃至1.5mmの間隔で規則的な グリッドパターンで分配されている。次の工程において、シート200は、等方 性エッチング溶液を使用して両側からエッチングに供される。シートが銅または 銅合金から形成されている場合には、エッチング溶液はCuClおよびHClの 溶液とすることができる。エッチング液がレジスト層の孔を介してシート200 を攻撃すると、エッチング液はシートを穿孔し、軸線210を中心とする孔21 2を形成する。各孔212は、シート200の中心面215、即ち、シートの上 面および底面から等距離の面に隣接して最も狭いポイント即ちスロート214を 有している。各孔212は、スロート214からシートの表面へ向けて半径方向 外方へ傾斜する壁を有している。傾斜した形状の壁を形成するには、HCl濃度 を適度にした比較的緩慢なエッチング速度が好ましい。各孔212は、約100 乃至約250ミクロン、好ましくは約125ミクロンの最小直径を有することが できる。シートの表面における各孔の最大直径は、典型的には、約125乃至約 300ミクロンである。 孔が形成されると、レジスト層202と204が除去される。別のシートのド ット216が、シート200の上面に被着される。各かかるドットは、直径を約 50ミクロン乃至約100ミクロンとすることができる。レジスト216は、レ ジスト層202および204と同じ組成を有することができるとともに、同様の 処理により被着することができる。ドット216は、孔212および軸線210 のグリッドパターンから偏位した規則的なグリッドパターンで被着される。以下 において更に説明するように、ドット216により覆われる部分が、完成された 構造体の接地面または電源面のような面導体として使用されるシート200に接 続された接点を最終的に形成する。従って、ドット216は、間挿体が使用され る素子の接地または電源面接続パッドを整合するグリッドとして配置される。レ ジストドット216が被着された後は、誘電材料218の共形(conform al)コーティングがシート200に被着される。共形コーティングは、孔21 2内の表面を含みシート200を覆う。コーティングは、厚さが約20μ乃至約 50μ、好ましくは約38μであるのが望ましい。誘電材料は、電気泳動による 被着により形成するのが好ましい。電気泳動被着処理においては、シート200 は、電位源200に電気的に接続され、液体の電気泳動被着混合物の浴に対電極 とともに浸漬される。電位源220により印加される電位により、固体の材料が 電気泳動被着混合物から析出する。好ましい電気泳動被着混合物には、PPGカ ンパニ(PPG Company)から、パワークロン(Powercron) カチオンアクリル(700−900シリーズ)あるいはパワークロンカチオンエ ポキシ(400−600)の表示が付されて提供される材料が含まれる。好まし くは、導電シート200および対電極(図示せず)は、浴において水平に延び、 かつ、互いに均一に離隔して、一般的には約2cmの距離離隔するように配置さ れる。対電極は、シートの縁部を越えて延びるようにシートよりも大きくすべき である。電気泳動被着工程の際の電流密度は、被着コーティングにおける泡の形 成を最小にするように、約1ミリアンペア/平方センチメートルよりも低いこと が好ましい。望ましくは、電流は、被着工程において一定に保持される。印加さ れる電位は約100Vとすることができ、処理は多くの場合約4分を要する。電 気泳動被着処理の後は、被覆されたシートまたは本体を浴から取り出し、洗浄す ることにより、付着している未被着溶液を除去し、次いで焼き付けを行って被着 コーティングを硬化させる。 被着された誘電体218は、第1の上面部222と第2の底部面224とを有 するとともに、第1の面から第2の面へ本体を介して完全に延びる孔226を有 している。孔226は、シート200の孔212を介して延びるとともに、中心 軸線210を中心とする回転面の形態をなす壁を有している。各孔226は、本 体218の中心面に隣接し、即ち、ほぼシート200の中心面215およびほぼ 第1の面222と第2の面224との間の中間においてスロート即ち最も狭い部 分を有している。各孔226の壁は、各孔226の直径が第1の面222および 第2の面224において最大値まで徐々に増えるように、中心面215から軸線 方向外方へかつ中心軸線210から半径方向外方へ拡開している。即ち、各面2 22および224は主たる部分である平坦部を有し、孔は面222および224 にくぼみを形成し、くぼみは中心面215において互いに併合する。レジスト2 16は、誘電材料の被着後で、多くの場合誘電材料が硬化する前に除去される。 レジスト216の除去により、誘電体の第1の面222から金属シート200へ 内方へ延びる別のくぼみ228が形成される。 方法の次の工程においては、上記した構造材料のような構造材料が孔226の 内面とくぼみ228を含む、誘電体218表面の全てにめっきされる。被着処理 は、液体播種処理によりあるいはスパッタ被着により表面に播種を行う工程を含 む。例えば、厚さが典型的には約0.1ミクロンのクロムからなる接着促進層を 被着し、次いで、1ミクロンの銅層を被着することができる。播種層230は、 くぼみ228の金属シート220と接触することにより、金属シートに電気的に 接続される。次に、電気めっき電位源231を金属シート200に接続しかつ集 成体を対電極(図示せず)とともに電気めっき浴に浸漬することにより、構造材 料の残りの部分が播種層230に電気めっきされる。構造材料は、誘電体の形状 に従う。構造材料が被着されると、該材料は各孔226を介して延びる中実の導 体233を形成するように孔のスロート即ち最も狭い部分を完全に充填する。し かしながら、構造材料は、本体の表面222および224に隣接する孔またはく ぼみの部分を完全には満たさない。その代わりに、構造材料は、表面222およ び224の各くぼみ232内に導体233と一体をなす外方へ拡開する角状のシ ェル232を形成するように、孔226の外方へ湾曲する壁に層として被着され る。同様に、くぼみ228は、被着された材料により一部が充填され、材料は第 1の面222の各くぼみの開口に同様の外方へ拡開するシェル234を形成する 。構造金属はまた、外方へ拡開する各シェル234を面導体即ちシート200と 電気的に接続する。構造金属は更に、誘電体の表面222および224の主たる 平坦部を覆う平坦な構造体236を形成する。 方法の次の段階においては、別のレジスト238が構造金属層に被着される。 この構造金属もまた、各外方へ拡開するシェル234をシート220に電気的に 接続する。この場合にもまた、電位がシート200を介して印加され、従って、 層234のシェルを介して構造金属に印加される。例えば、このレジストは、約 25ミクロンの厚さに被着される。一の適宜のレジストが、マサチューセッツ州 、マールボローに所在するシップリー・カンパニ(Shipley compa ny)によりイーグル(Eagle)電気泳動レジストとして販売されており、 約3分約200ボルトで所望の厚さに被着することができる。次に、このレジス トの硬化を、セルロースコーティングを被着し、乾燥し、焼き付けることにより 行う。次いで、レジストの両側に写真露光技術を使用し、レジストを通常の態様 で露光と現像に供する。 写真パターニングが行われ、レジスト層238に略X状の開口240(図15 )が形成される。これらの開口は、貫通導体233のシェル232と整合される とともに、電位面シェル即ちバイア234と整合される。各シェル232の開口 240は、シェルの中心軸線210を中心に対称をなしている。各開口240は 中心軸線210に隣接して中央領域241を有するとともに、中央領域241か ら半径方向外方に延び中心軸線210から離隔してスロット242を有している 。レジスト層は、かくして、中心軸線210へ向けて内方へ延びる突起244を 有する。これらの突起は、平坦な金属シート236において開始し、シェル23 2内へ半径方向内方に延びている。かくして、レジストタブ244は、間挿体本 体の中心面215へ向けて軸線方向即ち垂直方向下方に延びている。同様のX状 の開口240がシェル234に配設されている。図15から最も理解することが できるように、誘電体の貫通孔、従って、中心軸線210は、行と列の規則的な 矩形グリッドパターンで配置されている。スロット242は、このグリッドの対 角線に配置されている。上記したような導電結合材料が、次に、構造体の開口2 40内にめっきされる。かくして、結合材料は、シェル232および234の部 分を覆うとともに、平坦な構造体236の主要部を覆う。本方法のこの段階にお いては、構造金属は依然としてシート200と電気的に連続しており、従って、 めっき用の電位をシート200を介して印加して電気めっきを行うことができる 。 次に、レジスト238を除去し、構造金属をエッチングする。このエッチング 工程おいては、結合材料246はエッチングマスクとして作用する。かくして、 レジスト層238により以前覆われていた構造金属の部分が除去される。これに より、誘電体本体218の対をなす第1の面222と第2の面224の平坦な部 分が露出され、窓238のX形状に対応する形状を有する接点250が残される 。接点250は、各貫通導体233の両端に配設される。図17に明瞭に示すよ うに、各接点250は、中心軸線210を中心とする回転体の形態を実質上なし 、かつ、中心軸線から半径Rcのリム即ち外縁部を有する、略カップ状の中央部 252を有する。接点は更に、カップ状の中央部のリムから半径方向外方へ突出 する4つのタブ254を有しており、各タブは軸線210から半径Rtに先端部 256を有している。行列に沿ったピッチ即ち接点−接点間の間隔が約0.5乃 至1.0mm(約20乃至40ミル)の直線でできた矩形グリッドに配置される 接点の場合には、Trは典型的には約100μ乃至約230μである。即ち、各 接点の最大直径は、反対側を向くタブの先端を介して測定した場合、約0.5ミ リよりも小さく、望ましくは約400μmよりも小さい。好ましくは、Rcは約 40乃至約100μである。各タブの幅Wtは多くの場合約25乃至50μであ り、接点の中心部へ向けて増大する。各接点250の中心部252は、誘電体 本体の表面222および242のくぼみ227の1つに配置され、一方、タブ2 54は、中心部から垂直方向あるいは軸線方向外方へ突出するとともに、表面の くぼみから本体表面の周囲の平坦部分へ外方へ延びている。タブ254は、軸線 210の直線グリッドに対する対角線に沿って延びている。タブおよび中央部は 、もともとシェル232として形成される部分と平坦な構造体236にもともと 含まれるその他の部分とを有する、連続した構造金属層258を含む。各接点2 50の構造金属層258は、連係する貫通導体233の構造金属と連続している 。タブおよび中央のカップ状部分は半径方向外方へ軸線210から離れかつ垂直 方向即ち軸線方向外方へ本体の中心面から離れて傾斜している。同じ態様で、シ ェル232は面導体接点252に変換される(図16)。各面導体接点は、貫通 導体接点250と略同じ形状を有しているが、面導体即ちシート200に金属結 合されている。 図10−17の間挿体は、上記と同様の集成手順で回路パネルその他の超小形 電子構成素子とともに集成される。集成処理においては、間挿体の1つは各対を なす回路間に積み重ねられる。回路パネル260は、内部面導体261を有して いる。パネル260はまた、間挿体における貫通導体233、接点軸線210お よび接点250の直線グリッドに対応する規則的な、直線からなるグリッドパタ ーンに配置された信号パッド262を有するとともに、信号パッド262間の所 定の個所に接地または電源面接続パッドのような面導体接続パッド264を有し ている。パッド262と264は、略方形である。パッドの側部は、パッドのア レイの行および列方向に延びており、従って、対角線はアレイの対角線と整合さ れる。 積み重ね処理においては、信号パッド262は、信号接点250と整合され、 一方、電位面パッド264は面導体接点252と整合される。パッドが接点25 0と整合されると、接点のタブ254は方形パッド262の対角線と整合される 。接点250が図18において破線で示されており、一のパッド262に重合さ れている。他の信号接点250および面導体接点252の全ては、連係するパッ ドに対して同様に配向される。2つのパネルと1つの間挿体だけが図19に示さ れているが、積み重ね工程は、互いに間挿される任意の数のパネルに対して行う ことができる。 この工程においても、積み重ねられた素子は圧縮されて加熱される。望ましく は、圧縮工程の際には真空が適用され、パネルと間挿体との間の空気を除去する 。積み重ねられた素子が圧縮されると、回路パネルのパッド262は、接点25 0の周辺、即ち、接点の先端に隣接したタブ254に当接する。図20に明瞭に 示すように、この動作はタブを間挿体の中心面215へ向けて下方向に曲げよう とするとともに、各タブ254を誘電体本体218の隣接面222または224 へ付勢しようとする。この処理において加えられる熱により誘電体218は軟化 されるので、タブは容易に曲げることができる。タブが下方に曲がると、タブの 先端は接点の中心軸線210から半径方向外方へ動く。これにより、タブの表面 は係合パッドの表面を再びぬぐう。上記したように、このぬぐい作用により有効 な電気接続の形成が促進される。タブは先端が互いに分離されているので、タブ は構造材料を引き裂きあるいは実質上亀裂を生ずることなくこの態様で半径方向 外方へ曲げることができる。更に、個々のタブの先端は、比較的小さな表面積を 有しおり、下にある誘電体の中に押し込むことができる。各接点のカップ状中央 部251は、タブよりも一層剛性を呈する傾向にある。しかしながら、中央部は 本体表面のくぼみに配置されているので、中央部はタブの先端に対しておよび本 体表面の主要面に対してへこむ。従って、中央部はパッドとは係合せず、タブの 曲がりを実質上妨害することはない。面導体接点252は、同じ態様で動作を行 う。この処理において印加される熱もまた、導電結合材料246を活性化し、接 点のタブと連係するパッドとの間に永続性のある接続を形成する。 間挿体の誘電材料はパネルの面の持ち上がった導体の周囲のスペースをはじめ とする間挿体とパネルとの間のスペースを満たすのに十分な程度まで流動するの が望ましい。間挿体の誘電材料はまた、回路パネルの材料に接着するのが好まし い。接着を促進するために、誘電材料は間挿体組立工程の際に極く部分的に硬化 させることができる。誘電材料の硬化は、集成処理の圧縮および加熱工程の際に 完了させることができる。 請求の範囲に記載されている本発明から逸脱することなく、上記した構成の数 多くの変更と組み合わせを利用することができる。一のかかる変形例においては 、パッドと係合する接点の表面には小さいバンプ(bump)または凹凸を設け て、ぬぐい動作の際に掻き落とし作用を提供することができる。あるいはまたは 更には、凹凸を回路パネルの接点パッドに設けることができる。凹凸は、構造材 料から形成することができ、あるいは好ましくはこれらの素子の表面の導電結合 材料から形成することができる。 間挿体は典型的には回路パネルと係合して使用し多層回路を形成するが、半導 体チップ、能動または受動構成素子、平坦なフレキシブルケーブルなどとともに 使用することもできる。接点を組み込んだ構成素子は、他の素子間に広く使用す ることができるので、本明細書においては「間挿体」(”interposer ”)と呼んでいるが、かかる用途の形状に形成される必要はない。例えば、間挿 体は、接点押圧面を1つだけ有することができ、接点は面導体、貫通導体その他 の間挿体の導体に連係させることができる。間挿体の本体は、半導体チップ、印 刷回路板、セラミックその他の多重チップモジュールベース、フレックスケーブ ル、チップコンデンサ、その他の超小形電子構成部品のような超小形電子部品の 本体と一体にすることができる。例えば、図21に示すように、間挿体本体30 0は、半導体チップ306の前面に被着した誘電層302を有する。誘電シート 302には、チップの接続パッド308と整合する孔が配設されている。図10 −20に関して上記した接点250と同様の接点310には、孔が設けられてい る。各接点310は、チップの連係する接続パッド308に永続的に接続され、 従って、チップの内部電気接点312に接続されている。例えば、接点は、接点 を形成するのに使用される被着処理の際にチップの接続パッドに金属結合させる ことができる。誘電層302の露出面314は、この片面間挿体の第1の即ち接 点押圧面を構成する。使用に際しては、この第1の面を基板その他の電気構成素 子の面と並置し、接点を基板の接続パッドと係合させるとともに、上記したよう な処理を使用して結合させる。この構造体における接点もまた、導電結合材料を 組み込むことができ、誘電素子302は流動性のある誘電材料、接着剤などを組 み込むことができる。 本発明の他の変形例においては、外方へ突出するタブを有する接点は、4つよ りも多いまたは少ないタブを有することができる。また、タブの先端は、間挿体 の面の上方に配置され、両者間にはタブの下方向への曲げを容易にするようにギ ャップが画成される。 図22−25に示す構造体は、かかるギャップが形成された接点425を有し ている。各接点425は中央部451を有している。かかる中央部はそれぞれ、 間挿体の面422と直交する中心軸線410と、中心軸線から離れて湾曲するジ ェネレータとを有する中空の回転体の形態を概ねなしている。接点の中央部は、 間挿体の本体の中心面415に隣接する管状の貫通導体480と併合している。 小さなリム429が、軸線410から半径方向外方に離隔しかつ中央部の上端に おいて中心面から離隔して延びるように配設されている。 4つのタブ454が各接点のリムの接続されている。タブは中心軸線から半径 方向外方へ延びている。図23に明瞭に示すように、タブ454の先端は平面で 見ると円形となっている。各タブの縁部は半径方向内方へ互いに離隔しかつタブ の先端456から離隔して傾斜しているので、各タブは幅広に形成されかつ中央 部のリム429および次の隣接するタブと滑らかに接合している。かくして、タ ブは、隣接するタブ間の接合部、即ち、タブとリム429の接合部において、湾 曲縁部を有する丸くて滑らかなX状の構造体を協働して画成している。タブ45 4の少なくとも先端を含む各接点の周辺部は間挿体本体の面の垂直方向上方に離 隔し、タブの先端部の下方にギャップ455を形成している。 間挿体本体は、上記した面導体と同様の金属シート即ち面導体400を、複合 誘電層とともに有している。この複合体は、電気泳動により被着されたポリマ、 望ましくは上記したエポキシ組成物のような熱硬化性ポリマの第1の層418を 面導体即ちシート400と接触して有している。比較的耐熱性の熱可塑性材料の ような流動性のある誘電材料の第2の層が、第1の層の上に配設されている。使 用することができるかかる流動性誘電材料の1つが、登録商標ULTEMが付さ れて販売されているポリエーテルイミドがある。 かかる構成の構造体は、上記したのと同様の技術を使用して組み立てることが できる。かくして、間挿体本体は、図10−20の間挿体本体を形成するのに使 用したのと同様の被着技術を使用して形成することができる。次に、図1−9に 関して上記したのと同様の一時層を本体の表面に被着し、接点および貫通導体の 構造材料を被着後に除去する。上記した処理の場合と同様に、一時層の除去によ り、間挿体本体の表面の垂直方向上方に離隔している接点の周辺部が残るが、こ の場合には周辺部はタブ454を含む。 集成処理においては、間挿体は、回路パネルその他の超小形電子装置と積み重 ねられ、次いで圧縮される。かかるパネルまたは素子の1つが間挿体の各面と並 置される。積み重ね直後であって圧縮前の集成体の状態が、図22および23に 示されている。上記したように、パネルは方形の接続パッドを有しており、タブ 454は方形の接続パッドの対角線に沿って配置されている。積み重ねられた素 子は圧縮されると、接点が図24および25に概略示するように変形する。タブ 454は、半径方向外方へ中心軸線410から離れて変形するとともに、下方向 へ曲げられて本体の隣接する面422と係合する。この動作により、間挿体の先 端454とタブの凹凸461は、接続パッド462の表面を半径方向外方へぬぐ う。かくして、接点の接合材料は、タブと接続パッドとの間に有効な結合を形成 することができる。接点周辺部、特にタブ454の下方の即ち軸線方向の動きは また、集成体の垂直方向の許容差を補償する。即ち、連係する素子の接続パッド 462が完全に共面をなしていない場合、即ち、接点自体の高さにわずかな変動 がある場合には、その差がタブの変形量の差により吸収され、これにより、集成 体の信頼性を高めることができる。 間挿体の誘電材料、特に、流動性誘電接着剤419は、接点の下のかつ接点と 接続パッドの周囲の小さなスペースを満たす。この場合にも、誘電材料はまた、 回路パネルの表面の凹凸の周囲のスペースを満たす。例えば、回路パネルが露出 面に導体を有する場合には、誘電材料はかかる導体間のスペースを充填して実質 上空隙のない界面を提供するのが望ましい。 更に別の変形例においては、図1−9の実施例において使用される充填材料は 省略することができ、あるいは逆に、かかる充填材料を、接点のカップ状中央部 251内に充填材料を配置するなどして、図10−20の構造体に含ませること ができる。更に、誘電間挿体の本体は、別の技術により形成することができる。 例えば、本体の誘電材料は、射出成形、圧縮成型、プラスチゾル技術、溶液流延 その他公知の成形技術などにより成形することができる。成形された部材は、図 10−20に関して上記したような形状の孔と凹凸を有することができる。面導 体は射出成形などにより、このような成形部材に組み込むことができる。上記し た構成のこれらのおよび他の変形例および組み合わせを本発明から逸脱すること なく利用することができるので、好ましい実施例の上記説明は請求の範囲に記載 の本発明を限定するのではなく、例示するものとして解釈されるべきである。 産業上の利用可能性 本発明は、電子集成体をつくるのに使用することができる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カラヴァキス,コンスタンティン アメリカ合衆国95134カリフォルニア州 クパーティノ,ヴァリィ・グリーン・ドラ イブ・20975 (72)発明者 コヴァク,ズラタ アメリカ合衆国95030カリフォルニア州 ロス・ガトス,ウォリン・ウェイ・108 (72)発明者 フジェルスタッド,ジョゼフ アメリカ合衆国94086カリフォルニア州 サニーヴェイル,ダヴリュー・204,ノー ス・マシルダ・450

Claims (1)

  1. 【特許請求の範囲】 1.(a)第1の主要面(32)と、該第1の主要面と平行する方向と、前記第 1の主要面と直交する垂直方向とを有する本体(30)と、 (b)前記本体内に配置された複数の導体(78、233)と、 (c)前記第1の主要面に配設された複数の接点(80、250、310、4 54)とを備える、超小形電子素子の表面の電気接点に対する接続を形成する間 挿体であって、前記各接点は1つの前記導体に永続的に接合されかつ本体の表面 上を半径方向外方に導体から離隔して延びており、前記各接点は導体から離隔す る周辺部(84、254)を有しており、前記各接点は接点の周辺部が前記接点 に加えられる前記本体へ向かう垂直な力に応答して接点と導体の接合部から半径 方向外方へ拡張して変形するように構成され、超小形電子素子が前記第1の面と 並置されかつ前記本体へ向けて付勢されたときに前記接点が超小形電子素子のパ ッドをぬぐうことを特徴とする間挿体。 2.前記各接点は接点(80)の周辺部(84、254)が本体へ向けて垂直方 向下方にかつ半径方向外方へ導体から離隔して動くように変形するようになって いることを特徴とする請求の範囲第1項に記載の間挿体。 3.前記各接点の周辺部(84、254)は前記本体から垂直方向上方に離隔し ており、ギャップが前記接点の周辺部と前記本体との間に画成されていることを 特徴とする請求の範囲第2項に記載の間挿体。 4.前記各接点は連係する導体(78、233)に取着された中央部(86、2 52)と中央部から半径方向外方へ延びる周辺部(84、254)とを有するこ とを特徴とする請求の範囲第3項に記載の間挿体。 5.前記各中央部は前記本体と係合しており、前記各周辺部は前記本体から上方 へ離隔して延びていることを特徴とする請求の範囲第4項に記載の間挿体。 6.前記各中央領域が前記第1の面と直交する垂直軸線を中心とする回転体(8 6、252)の形態を概ねなし、前記各中央部は導体から離隔してリムを有し、 前記各接点の周辺部(254)は中央部のリムに接続されていることを特徴とす る請求の範囲第4項に記載の間挿体。 7.前記各周辺部(254)は連係する中央部から延びる複数のタブを有するこ とを特徴とする請求の範囲第4項に記載の間挿体。 8.前記本体は前記第1の面に複数のくぼみ(227)を有し、前記中央部(2 52)の前記リムは前記くぼみに配置されかつ前記本体の前記第1の面からくぼ んでおり、前記各タブ(254)は連係するくぼみから延びていることを特徴と する請求の範囲第7項に記載の間挿体。 9.前記回転体(252)は略円環面の部分を有することを特徴とする請求の範 囲第7項に記載の間挿体。 10.前記各接点の周辺部(254)は非円形であることを特徴とする請求の範 囲第1項に記載の間挿体。 11.前記各接点は半径方向外方へ導体から離れて延びる複数のタブ(254) を有し、前記各タブは導体の端部から離隔して先端部(256)を有することを 特徴とする請求の範囲第10項に記載の間挿体。 12.前記各接点の前記タブ(254)は接点と連係する導体(233)との接 合部を中心に略対称のパターンで配置されていることを特徴とする請求の範囲第 11項に記載の間挿体。 13.前記各接点は4つの前記端部(254)を有し、前記略対称のパターンは 4つ葉状パターンであることを特徴とする請求の範囲第12項に記載の間挿体。 14.前記接点(80、250)は行と列とを有する略直線でできたグリッドに 配置され、前記タブは前記行と列に対して略対角線に沿って延びることを特徴と する請求の範囲第13項に記載の間挿体。 15.前記タブの前記先端部(250)は前記本体から垂直方向に離隔している ことを特徴とする請求の範囲第11項に記載の間挿体。 16.前記各接点は係合するパッドに前記タブを容易に接合させるようになって いる導電結合材料(76、246)を含むことを特徴とする請求の範囲第1乃至 15項のいずれかに記載の間挿体。 17.前記導電結合材料(76、246)は、はんだ、ろう付合金、拡散結合合 金およびポリマを含む導電材料よりなる群から選ばれることを特徴とする請求の 範囲第16項に記載の間挿体。 18.前記接点は金属であることを特徴とする請求の範囲第16項に記載の間挿 体。 19.前記各接点は連係する導体と一体に形成されていることを特徴とする請求 の範囲第15項に記載の間挿体。 20.前記各導体は前記第1の面と略直交して延びることを特徴とする請求の範 囲第19項に記載の間挿体。 21.前記接点は垂直方向上方に開口する凹部を画成し、間挿体は更に該凹部に 配置される流動性導電材料(92)を備えることを特徴とする請求の範囲第1乃 至15項のいずれかに記載の間挿体。 22.前記流動性導電材料(92)は部分硬化されたエポキシ、未硬化のエポキ シおよび熱可塑性樹脂よりなる群から選ばれるポリマを含むとともに、銀、金、 金めっきされたニッケルおよび金めっきされたガラスよりなる群から選ばれる粒 状充填材料を含むことを特徴とする請求の範囲第18項に記載の間挿体。 23.前記各接点(80、250、310)は、中心から周辺部への水平方向の 寸法が約400ミクロンよりも小さいことを特徴とする請求の範囲第1乃至15 項のいずれかに記載の間挿体。 24.前記本体(30、218)は前記第1の主要面から反対方向を向く第2の 主要面を画成し、前記導体(78、233)の少なくとも幾つかは前記第1の主 要面に隣接して配置される第1の端部と前記第2の主要面に隣接して配置される 第2の端部とを有する貫通導体であり、前記接点(80、250)の少なくとも 幾つかは前記貫通導体の前記第1の端部に永続的に接合されており、間挿体は前 記貫通導体の前記第2の端部に永続的に接合される前記第2の主要面に第2端部 接点(82、250)を更に備え、前記各第2端部接点は連係する導体から水平 方向外方に延びており、前記各第2端部接点は導体から離隔して周辺部を有し、 前記各第2端部は超小形電子素子が前記第2の面と並置されかつ前記本体に向け て付勢されると第2端部接点の周辺部が半径方向外方に導体から離隔して曲がっ て拡張するようになっており、前記間挿体は前記素子間に配置されると2つの超 小形電子素子を電気的に相互接続することができることを特徴とする請求の範囲 第1項に記載の間挿体。 25.各接点を構成する回転体は軸線に略斜交して延びるジェネレータを有する ことを特徴とする請求の範囲第26項に記載の間挿体。 26.前記接点のタブ(454)は前記本体から離れて上方を向く上面と該上面 に設けられた凹凸(461)とを有し、該凹凸は接点に係合される接続パッドと 係合してぬぐうことを特徴とする請求の範囲第7乃至9および10乃至15項の いずれかに記載の間挿体。 27.(a)回路パネル(98、260)と間挿体(95)とを積み重ねて前記 間挿体の第1の面を前記パネルの面と対面させる積み重ね工程を備え、前記間挿 体は本体(30、218)と本体の表面に隣接した端部を有する導体(78)と を有するとともに前記各導体に接点(80、82、250)を有し、前記各接点 は連係する導体の端部を包囲する周辺部を有し、前記接点の前記周辺部は回路パ ネルのパッド(100、252、254)と対面するように配置され、更に (b)前記接点の前記周辺部を前記接点と付勢係合させるとともに各接点(8 0、82、250)の周辺部を半径方向外方へ連係する導体の端部から離隔して 拡張させることにより前記各周辺部が係合したパッドに対して水平方向に動いて パッドの表面をぬぐうように前記積み重ねられたパネルと間挿体とを圧縮する圧 縮工程とを備える多層回路の製造方法。 28.前記圧縮工程の際に、前記各周辺部(84、254)は間挿体の本体へ向 けて垂直方向下方に動くことを特徴とする請求の範囲第27項に記載の方法。 29.前記積み重ね工程は1つの前記間挿体が各対をなす回路パネル間に配置さ れ、しかも前記各間挿体の反対側を向く第1の水平面(222)と第2の水平面 (224)とが前記パネルの面と対面するように複数の回路パネル(98、26 0)と少なくとも1つの前記間挿体(95)を互いに介在し合いかつ垂直方向に 交互するように積み重ねる工程を備え、前記各間挿体の導体は間挿体の本体を介 して延びる貫通導体(76、233)を含むとともに前記第1および第2の面に 前記端部と前記接点を有し、前記複数のパネルのパッド(100)は前記貫通導 体により相互に接続されることを特徴とする請求の範囲第28項に記載の方法。 30.前記接点(80、250)を前記パッド(100)に結合する結合工程を 更に備えることを特徴とする請求の範囲第34乃至36項のいずれかに記載の方 法。 31.前記結合工程は、前記積み重ねられたパネルと間挿体を瞬間的に加熱して 前記接点と前記パッドとの界面の導電性結合材料(76、246)を活性化する 瞬間加熱工程を含むことを特徴とする請求の範囲第30項に記載の方法。 32.前記結合材料は前記接点(80、250)に担持されていることを特徴と する請求の範囲第31項に記載の方法。 33.前記瞬間加熱工程は本体(218)を軟化させることにより、前記圧縮工 程における前記周辺部の垂直方向の動きを容易にすることを特徴とする請求の範 囲第31項に記載の方法。 34.前記間挿体とパネルを融着させて実質上一体的な集合体を形成するように 前記圧縮工程の際に前記間挿体と前記パネルとの界面で誘電結合材料を流動させ る工程を更に備えることを特徴とする請求の範囲第30項に記載の方法。 35.前記結合材料を流動させる前記工程は前記瞬間加熱工程を含むことを特徴 とする請求の範囲第34項に記載の方法。 36.前記各接点は凹部を画成しかつ流動性導電材料(92)を前記凹部に配設 して備えており、前記流動性導電材料は前記積み重ねおよび圧縮工程において前 記パッドと係合されることを特徴とする請求の範囲第27項に記載の方法。 37.前記各接点は略半径方向外方へ連係する導体の端部から離隔して延びる複 数のタブを有し、前記各タブは前記圧縮工程の際に連係する導体の端部から離隔 する各タブの先端部が間挿体本体へ向けて下方向にかつ導体の端部から水平方向 に離隔して動くように曲げられることを特徴とする請求の範囲第27項に記載の 方法。 38.(a)回路パネル(98、200)と間挿体(95)とを垂直方向に重合 するように積み重ねて前記間挿体の第1の水平方向に延びる面を回路パネルの第 1の水平方向に延びる面と対面させるとともに前記間挿体の前記第1の面の複数 の導電接点を回路パネルのパッドと対面させる積み重ね工程と、 (b)前記接点を前記パッドと付勢係合させるとともに前記接点を変形させて 各接点(80、250)の少なくともパッド(100、252、254)と係合 する部分が係合するパッドに対して水平方向に動いてパッドの表面をぬぐうよう に前記積み重ねたパネルと間挿体を垂直方向に圧縮する工程と、 (c)前記各接点を係合された接点と結合させる結合工程とを備えることを特 徴とする回路集成体の製造方法。 39.前記結合工程は積み重ねられた間挿体と回路パネルを瞬間的に加熱して前 記接点と前記パッドとの界面の結合材料(76、246)を活性化する瞬間加熱 工程を含み、前記結合材料は前記積み重ね工程に先だって前記接点、前記パッド またはこれらの双方に存在することを特徴とする請求の範囲第38項に記載の方 法。 40.前記間挿体は前記水平方向に延びる面に誘電層(94、96)を有し、前 記各接点は前記圧縮工程の際に前記誘電層と接触しかつ係合された接点に押圧す る部分を有し、前記瞬間加熱工程は前記誘電層を軟化させて前記接点の変形を容 易にすることを特徴とする請求の範囲第39項に記載の方法。 41.(a)第1の面を画成する本体(30)を提供する工程と、 (b)前記面に開口を有する第1の一時層(36)を配設する工程と、 (c)導電構造材料の層(74)を前記各開口に被着して前記構造材料を一時 層の上に延設して接点を形成する被着工程と、 (d)前記接点を前記本体内の導体(78)に接続する工程と、 (e)前記一時層を除去して、前記本体の前記面から垂直方向上方に離隔する 外方拡開周辺部(84)を前記接点に形成する除去工程とを備えることを特徴と する超小形電子間挿体の製造方法。 42.前記本体は前記一時層の前記開口と整合して前記面から内方へ延びる孔( 60)を有し、前記接点を導体に接続する前記工程は前記構造材料を前記開口に 被着する工程の際に前記孔に前記構造材料(74)を被着して前記導体(78) を形成することにより前記導体を前記接点と一体的に形成する工程を含み、前記 本体は前記第1の面とは反対の第2の面を画成し、前記本体(30)の前記孔( 60)は前記第1の面から前記第2の面へ延び、前記方法は更に前記孔と整合す る開口を有する第2の一時層(38)を前記第2の面に配設する工程を備え、前 記被着工程は前記構造材料が前記第2の一時層上を延びて接点(82)を前記第 2の層に前記導体と一体的に形成するとともに前記接点を前記第1の面に形成す るように前記第2の一時層の前記開口に前記構造材料を被着する工程を含み、前 記除去工程は前記第2の一時層(38)を除去する工程を含むことを特徴とする 請求の範囲第41項に記載の方法。 43.前記本体に前記孔(60)を形成する前記工程は、前記本体の前記開口に 前記一時層(36、38)を被着してから前記一時層をマスクとして使用して前 記本体から材料を除去することにより行うことを特徴とする請求の範囲第42項 に記載の方法。 44.前記各開口は中心軸線(48)を有するとともに、水平方向外方へ前記中 心軸線から離隔しかつ垂直方向上方へ前記第1の面から離れて拡開する壁(54 、58)を有し、前記構造材料を被着する前記工程は前記外方に拡開する壁に前 記構造材料を被着する工程を含むことを特徴とする請求の範囲第42または43 項に記載の方法。 45.前記各一時層(36、38)はアルミニウム、錫およびニッケルよりなる 群から選ばれる金属から形成され、前記一時層を配設する前記工程は前記本体の 前記面に前記金属を層として被着しかつ被着した金属層をマスクして前記開口を 形成することによりマスクに開口を配設する工程と、マスク層を前記開口を介し て等方性エッチング剤に曝す工程とを含むことを特徴とする請求の範囲第42ま たは43項に記載の方法。 46.前記一時層(36、38)はフォトレジストを含むことを特徴とする請求 の範囲第42または43項に記載の方法。 47.(a)開放したくぼみを有する主要部を含む第1の面(222)を有する 本体を提供する工程を備え、前記各くぼみは面の主要部と略直交する中心軸線( 210)と中心軸線から離れて外方へ拡開しかつ面の主要部と併合する回転面の 形態を実質上なす壁とを有し、前記本体は前記第1の面を画成する誘電材料を含 み、更に (b)導電構造材料を前記くぼみに被着して前記壁に層(232)を形成する 被着工程と、 (c)前記各層が半径方向外方へ中心軸線から延びる複数のタブ(254)を 形成するように前記各層の水平方向の拡がりを制御する工程とを備えることを特 徴とする超小形電子間挿体の製造方法。 48.前記本体を提供する前記工程は前記本体二膳貴台1の面とは反対の方向を 向く第2の面(222)を設ける工程を含み、前記第2の面はまた前記くぼみ( 227)を有し、前記第2の面のくぼみは前記第2の面のくぼみと整合されかつ 接続され、接続された各対をなすくぼみは両面が外方に拡開する連続した孔を形 成するとともに前記第1および第2の面から離隔して狭いスロートを有し、前記 被着工程は前記第1の面から前記各孔の前記第2の面へ連続体(233)として 前記構造材料を被着する工程を含むことを特徴とする請求の範囲第47項に記載 の方法。 49.本体を提供する前記工程は孔(212)を有するシート(200)を提供 する工程と、前記シートに誘電材料(218)を前記シートと適合するようにコ ーテイングする工程とを含むことを特徴とする請求の範囲第47項に記載の方法 。 50.前記シートを提供する工程は前記シートに反対側からエッチングを施して 前記孔を形成することにより、前記孔に前記シートの表面から離隔した中心面の 最も狭い部分へ向けてテーパを付す工程を含むことを特徴とする請求の範囲第4 9項に記載の方法。 51.前記シートは導電性であり、コーティングを被着する前記工程は電位を前 記シートに印加することにより誘電材料を電気泳動により被着する工程を含むこ とを特徴とする請求の範囲第49または50項に記載の方法。
JP8505266A 1994-07-19 1995-07-19 変形自在の接点を備えた電気接続体 Pending JPH10503055A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/277,336 US5590460A (en) 1994-07-19 1994-07-19 Method of making multilayer circuit
US08/277,336 1994-07-19
PCT/US1995/009201 WO1996002959A1 (en) 1994-07-19 1995-07-19 Electrical connections with deformable contacts

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005181280A Division JP3934144B2 (ja) 1994-07-19 2005-06-21 変形自在の接点を備えた電気接続体

Publications (1)

Publication Number Publication Date
JPH10503055A true JPH10503055A (ja) 1998-03-17

Family

ID=23060421

Family Applications (2)

Application Number Title Priority Date Filing Date
JP8505266A Pending JPH10503055A (ja) 1994-07-19 1995-07-19 変形自在の接点を備えた電気接続体
JP2005181280A Expired - Lifetime JP3934144B2 (ja) 1994-07-19 2005-06-21 変形自在の接点を備えた電気接続体

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2005181280A Expired - Lifetime JP3934144B2 (ja) 1994-07-19 2005-06-21 変形自在の接点を備えた電気接続体

Country Status (8)

Country Link
US (4) US5590460A (ja)
EP (2) EP0969706B1 (ja)
JP (2) JPH10503055A (ja)
KR (1) KR100327004B1 (ja)
AT (2) ATE192609T1 (ja)
AU (1) AU3138995A (ja)
DE (2) DE69532832T2 (ja)
WO (1) WO1996002959A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097123A (ja) * 2002-06-27 2011-05-12 Ppg Industries Ohio Inc 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
JP2020523790A (ja) * 2017-06-12 2020-08-06 インヴェンサス・コーポレイション 適合可能なターゲットパッドによる変形可能な電気接点

Families Citing this family (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US7073254B2 (en) * 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US7084656B1 (en) 1993-11-16 2006-08-01 Formfactor, Inc. Probe for semiconductor devices
US20020053734A1 (en) * 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US7200930B2 (en) 1994-11-15 2007-04-10 Formfactor, Inc. Probe for semiconductor devices
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US6361959B1 (en) 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US6828668B2 (en) * 1994-07-07 2004-12-07 Tessera, Inc. Flexible lead structures and methods of making same
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US8033838B2 (en) * 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5994152A (en) 1996-02-21 1999-11-30 Formfactor, Inc. Fabricating interconnects and tips using sacrificial substrates
US6247228B1 (en) 1996-08-12 2001-06-19 Tessera, Inc. Electrical connection with inwardly deformable contacts
US6820330B1 (en) 1996-12-13 2004-11-23 Tessera, Inc. Method for forming a multi-layer circuit assembly
WO1998028955A2 (en) * 1996-12-13 1998-07-02 Tessera, Inc. Microelectric assembly fabrication with terminal formation
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5977642A (en) * 1997-08-25 1999-11-02 International Business Machines Corporation Dendrite interconnect for planarization and method for producing same
FR2770339B1 (fr) * 1997-10-27 2003-06-13 Commissariat Energie Atomique Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure
US6357112B1 (en) * 1997-11-25 2002-03-19 Tessera, Inc. Method of making connection component
US6016005A (en) * 1998-02-09 2000-01-18 Cellarosi; Mario J. Multilayer, high density micro circuit module and method of manufacturing same
US6423907B1 (en) 1998-02-09 2002-07-23 Tessera, Inc. Components with releasable leads
US6329605B1 (en) * 1998-03-26 2001-12-11 Tessera, Inc. Components with conductive solder mask layers
US6226862B1 (en) * 1998-04-30 2001-05-08 Sheldahl, Inc. Method for manufacturing printed circuit board assembly
JP2000022337A (ja) * 1998-06-30 2000-01-21 Matsushita Electric Works Ltd 多層配線板及びその製造方法
US6492201B1 (en) * 1998-07-10 2002-12-10 Tessera, Inc. Forming microelectronic connection components by electrophoretic deposition
DE59901657D1 (de) * 1998-08-17 2002-07-11 Infineon Technologies Ag Kontaktiervorrichtung, insbesondere zum ankontaktieren von elektrischen bauelementen und schaltungsträgern, sowie verfahren zu deren herstellung
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
US6306752B1 (en) 1998-09-15 2001-10-23 Tessera, Inc. Connection component and method of making same
US6331735B1 (en) 1998-09-25 2001-12-18 Advanced Micro Devices, Inc. Method to improve chip scale package electrostatic discharge performance and suppress marking artifacts
US6239485B1 (en) 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP3635219B2 (ja) 1999-03-11 2005-04-06 新光電気工業株式会社 半導体装置用多層基板及びその製造方法
US6675469B1 (en) 1999-08-11 2004-01-13 Tessera, Inc. Vapor phase connection techniques
CN1199536C (zh) 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法
US6521844B1 (en) * 1999-10-29 2003-02-18 International Business Machines Corporation Through hole in a photoimageable dielectric structure with wired and uncured dielectric
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
US6206708B1 (en) * 2000-01-13 2001-03-27 Lucent Technologies, Inc. Through via plate electrical connector and method of manufacture thereof
US6461892B2 (en) 2000-01-26 2002-10-08 Tessera, Inc. Methods of making a connection component using a removable layer
US6444921B1 (en) 2000-02-03 2002-09-03 Fujitsu Limited Reduced stress and zero stress interposers for integrated-circuit chips, multichip substrates, and the like
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
CN1222087C (zh) * 2000-05-15 2005-10-05 莫莱克斯公司 弹性电气接插件
US6499214B2 (en) * 2000-05-26 2002-12-31 Visteon Global Tech, Inc. Method of making a circuit board
JP2002043467A (ja) * 2000-07-31 2002-02-08 Hitachi Chem Co Ltd 半導体パッケージ用基板とその製造方法およびその基板を用いた半導体パッケージ並びに半導体パッケージの製造方法
US6585903B1 (en) * 2000-09-06 2003-07-01 Visteon Global Tech. Inc. Electrical circuit board and a method for making the same
WO2002043144A1 (en) * 2000-11-20 2002-05-30 Conexant Systems, Inc. Structure for bonding pad and method for its fabrication
US6465361B1 (en) * 2001-02-20 2002-10-15 Advanced Micro Devices, Inc. Method for preventing damage of low-k dielectrics during patterning
US6630743B2 (en) * 2001-02-27 2003-10-07 International Business Machines Corporation Copper plated PTH barrels and methods for fabricating
US6713587B2 (en) 2001-03-08 2004-03-30 Ppg Industries Ohio, Inc. Electrodepositable dielectric coating compositions and methods related thereto
US8065795B2 (en) 2001-03-08 2011-11-29 Ppg Industries Ohio, Inc Multi-layer circuit assembly and process for preparing the same
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
US7228623B2 (en) * 2001-03-08 2007-06-12 Ppg Industries Ohio, Inc. Process for fabricating a multi layer circuit assembly
US6671950B2 (en) 2001-03-08 2004-01-06 Ppg Industries Ohio, Inc. Multi-layer circuit assembly and process for preparing the same
JP2002298993A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 片方に樹脂ハンダを用いた一対の電気コネクタ
JP2002298946A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接続具、電気コネクタ及びこれらへの電線接続方法
JP2002298995A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた同軸ケーブルの結束部材及び同軸ケーブルの電気コネクタ並びに結束部材の同軸ケーブル又は電気コネクタへの接続方法
JP2002298938A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いたツイストペアケーブルの電気コネクタ及びこの電気コネクタへの電線接続方法
JP2002298940A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接触子、電気コネクタ及びこれらのプリント配線板への接続方法
JP2002298962A (ja) * 2001-03-30 2002-10-11 Jst Mfg Co Ltd 樹脂ハンダを用いた電気接触子、電気コネクタ及びこれらのプリント配線板への接続方法
US7049929B1 (en) 2001-05-01 2006-05-23 Tessera, Inc. Resistor process
US6982387B2 (en) * 2001-06-19 2006-01-03 International Business Machines Corporation Method and apparatus to establish circuit layers interconnections
US6730134B2 (en) * 2001-07-02 2004-05-04 Intercon Systems, Inc. Interposer assembly
GB0125443D0 (en) * 2001-10-23 2001-12-12 Novartis Ag Organic Compounds
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same
US6653214B1 (en) 2002-01-03 2003-11-25 The United States Of America As Represented By The Secretary Of The Air Force Measured via-hole etching
US6977345B2 (en) * 2002-01-08 2005-12-20 International Business Machines Corporation Vents with signal image for signal return path
US7754976B2 (en) * 2002-04-15 2010-07-13 Hamilton Sundstrand Corporation Compact circuit carrier package
EP1520454B1 (en) * 2002-06-27 2012-01-25 PPG Industries Ohio, Inc. Single or multi-layer printed circuit board with extended breakaway tabs and method of manufacture thereof
US20060213685A1 (en) * 2002-06-27 2006-09-28 Wang Alan E Single or multi-layer printed circuit board with improved edge via design
US6824959B2 (en) 2002-06-27 2004-11-30 Ppg Industries Ohio, Inc. Process for creating holes in polymeric substrates
DE10258094B4 (de) 2002-12-11 2009-06-18 Qimonda Ag Verfahren zur Ausbildung von 3-D Strukturen auf Wafern
US7071420B2 (en) * 2002-12-18 2006-07-04 Micron Technology, Inc. Methods and apparatus for a flexible circuit interposer
KR100455891B1 (ko) * 2002-12-24 2004-11-06 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조 방법
US7802360B2 (en) * 2003-01-29 2010-09-28 General Dynamics Advanced Information Systems, Inc. Methods for filling holes in printed wiring boards
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US20100167561A1 (en) * 2003-04-11 2010-07-01 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US7758351B2 (en) * 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US7597561B2 (en) * 2003-04-11 2009-10-06 Neoconix, Inc. Method and system for batch forming spring elements in three dimensions
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7628617B2 (en) * 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
JP2004319384A (ja) * 2003-04-18 2004-11-11 Alps Electric Co Ltd 電子回路ユニット
US6837107B2 (en) * 2003-04-28 2005-01-04 Analog Devices, Inc. Micro-machined multi-sensor providing 1-axis of acceleration sensing and 2-axes of angular rate sensing
US6848304B2 (en) * 2003-04-28 2005-02-01 Analog Devices, Inc. Six degree-of-freedom micro-machined multi-sensor
US6767758B1 (en) 2003-04-28 2004-07-27 Analog Devices, Inc. Micro-machined device structures having on and off-axis orientations
US6845665B2 (en) * 2003-04-28 2005-01-25 Analog Devices, Inc. Micro-machined multi-sensor providing 2-axes of acceleration sensing and 1-axis of angular rate sensing
US7137827B2 (en) * 2003-11-17 2006-11-21 International Business Machines Corporation Interposer with electrical contact button and method
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US20050128948A1 (en) * 2003-12-11 2005-06-16 Chen-Chi Kuo Locally stored portion of a calendar structure indicating when interfaces will become available to transmit packets
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7383632B2 (en) * 2004-03-19 2008-06-10 Neoconix, Inc. Method for fabricating a connector
US20050205988A1 (en) * 2004-03-19 2005-09-22 Epic Technology Inc. Die package with higher useable die contact pad area
US7347698B2 (en) * 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US7094063B1 (en) * 2004-04-30 2006-08-22 Agilent Technologies, Inc. High density interconnect
US7489524B2 (en) * 2004-06-02 2009-02-10 Tessera, Inc. Assembly including vertical and horizontal joined circuit panels
US7547978B2 (en) 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
JP2008502897A (ja) * 2004-06-14 2008-01-31 オックスフォード バイオセンサーズ リミテッド マイクロバンド電極の製造方法
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP4354889B2 (ja) * 2004-09-02 2009-10-28 アルプス電気株式会社 コネクタ用基板
US7235431B2 (en) * 2004-09-02 2007-06-26 Micron Technology, Inc. Methods for packaging a plurality of semiconductor dice using a flowable dielectric material
US7021941B1 (en) * 2004-10-19 2006-04-04 Speed Tech Corp. Flexible land grid array connector
US8054095B2 (en) * 2004-12-16 2011-11-08 International Business Machines Corporation Metalized elastomeric probe structure
US7771208B2 (en) * 2004-12-16 2010-08-10 International Business Machines Corporation Metalized elastomeric electrical contacts
WO2006064863A1 (ja) * 2004-12-17 2006-06-22 Ibiden Co., Ltd. プリント配線板
TW200644261A (en) 2005-06-06 2006-12-16 Megica Corp Chip-package structure and manufacturing process thereof
US7683266B2 (en) * 2005-07-29 2010-03-23 Sanyo Electric Co., Ltd. Circuit board and circuit apparatus using the same
US20070050738A1 (en) * 2005-08-31 2007-03-01 Dittmann Larry E Customer designed interposer
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
TW200743268A (en) * 2006-05-02 2007-11-16 Hon Hai Prec Ind Co Ltd Electrical connector
US7666008B2 (en) * 2006-09-22 2010-02-23 Onanon, Inc. Conductive elastomeric and mechanical pin and contact system
TWI342172B (en) * 2007-01-02 2011-05-11 Advanced Semiconductor Eng Circuit board and method for manufacturing the same
US8832936B2 (en) * 2007-04-30 2014-09-16 International Business Machines Corporation Method of forming metallized elastomeric electrical contacts
US7712210B2 (en) * 2007-06-07 2010-05-11 Endicott Interconnect Technologies, Inc. Method of providing a printed circuit board with an edge connection portion
US8008188B2 (en) 2007-06-11 2011-08-30 Ppg Industries Ohio, Inc. Method of forming solid blind vias through the dielectric coating on high density interconnect substrate materials
US7923298B2 (en) 2007-09-07 2011-04-12 Micron Technology, Inc. Imager die package and methods of packaging an imager die on a temporary carrier
US20090229988A1 (en) * 2007-09-19 2009-09-17 Anestel Corporation Methods For Providing Composite Asperities
JP4809308B2 (ja) * 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
DE202008001997U1 (de) * 2008-02-14 2008-04-03 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Kontaktfeder
US8431831B2 (en) * 2008-10-08 2013-04-30 Oracle America, Inc. Bond strength and interconnection in a via
JP5360900B2 (ja) * 2009-11-04 2013-12-04 北川工業株式会社 導電部品
US8263879B2 (en) * 2009-11-06 2012-09-11 International Business Machines Corporation Axiocentric scrubbing land grid array contacts and methods for fabrication
US8007287B1 (en) * 2010-03-22 2011-08-30 Tyco Electronics Corporation Connector system having contact overlapping vias
US9689897B2 (en) * 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8431445B2 (en) 2011-06-01 2013-04-30 Toyota Motor Engineering & Manufacturing North America, Inc. Multi-component power structures and methods for forming the same
US9093396B2 (en) * 2011-10-31 2015-07-28 Masahiro Lee Silicon interposer systems
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US8926343B2 (en) * 2012-11-16 2015-01-06 Tyco Electronics Corporation Electrical interconnect device employing an array of conductive elastomer columns
US9039425B2 (en) 2013-01-21 2015-05-26 Tyco Electronics Corporation Electrical interconnect device
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
JP2015049986A (ja) * 2013-08-30 2015-03-16 富士通株式会社 コネクタ及びその製造方法
EP3063836B1 (en) 2013-11-01 2020-12-02 Quell Corporation Very low inductance flexible electrical connector insert
US9692188B2 (en) 2013-11-01 2017-06-27 Quell Corporation Flexible electrical connector insert with conductive and non-conductive elastomers
US9859624B2 (en) * 2016-04-29 2018-01-02 Deere & Company Electrical connector assembly
JP6733493B2 (ja) * 2016-10-25 2020-07-29 株式会社オートネットワーク技術研究所 電気接点、コネクタ端子対、およびコネクタ対
DE102017002150A1 (de) * 2017-03-06 2018-09-06 Rosenberger Hochfrequenztechnik Gmbh & Co. Kg Elektrisches Kontaktelement
CN109787007A (zh) * 2017-11-15 2019-05-21 富士康(昆山)电脑接插件有限公司 电连接器及其导电端子
JP7032128B2 (ja) * 2017-12-25 2022-03-08 住友電工プリントサーキット株式会社 プリント配線板及びプリント配線板の製造方法
US10531577B1 (en) * 2019-01-31 2020-01-07 At&S Austria Technologie & Systemtechnik Aktiengesellschaft Forming through holes through exposed dielectric material of component carrier
US12407123B1 (en) 2020-11-23 2025-09-02 Quell Corporation Electrically dissipative flexible unitary connector insert
KR20220160967A (ko) * 2021-05-28 2022-12-06 (주)티에스이 이종 재질의 다층 회로기판 및 그 제조 방법
US12520429B2 (en) * 2022-07-27 2026-01-06 Beijing Boe Optoelectronics Technology Co., Ltd. Functional substrate and method for manufacturing the same, and electronic device

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2745898A (en) 1952-09-20 1956-05-15 Gen Electric Insulated electric conductors
US3190953A (en) * 1961-06-15 1965-06-22 Martin Marietta Corp Channel flanged capillary eyelet for printed circuit boards
US3316619A (en) * 1963-12-09 1967-05-02 Rca Corp Method of making connections to stacked printed circuit boards
US3316618A (en) * 1963-12-09 1967-05-02 Rca Corp Method of making connection to stacked printed circuit boards
US3509270A (en) * 1968-04-08 1970-04-28 Ney Co J M Interconnection for printed circuits and method of making same
US3541222A (en) * 1969-01-13 1970-11-17 Bunker Ramo Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making
US3628106A (en) 1969-05-05 1971-12-14 Gen Electric Passivated semiconductor device with protective peripheral junction portion
BE756568A (fr) 1969-10-09 1971-03-01 Kabel Metallwerke Ghh Cables electriques et procede pour leur fabrication
US3616532A (en) * 1970-02-02 1971-11-02 Sperry Rand Corp Multilayer printed circuit electrical interconnection device
DE2119567C2 (de) * 1970-05-05 1983-07-14 International Computers Ltd., London Elektrische Verbindungsvorrichtung und Verfahren zu ihrer Herstellung
US3892646A (en) 1970-08-17 1975-07-01 Ibm Process for selectively forming electrophoretic coatings on electrical contacts
GB1387587A (en) * 1971-07-22 1975-03-19 Plessey Co Ltd Electrical interconnectors and connector assemblies
US3739469A (en) * 1971-12-27 1973-06-19 Ibm Multilayer printed circuit board and method of manufacture
US3911475A (en) 1972-04-19 1975-10-07 Westinghouse Electric Corp Encapsulated solid state electronic devices having a sealed lead-encapsulant interface
US3908187A (en) 1973-01-02 1975-09-23 Gen Electric High voltage power transistor and method for making
US3904934A (en) * 1973-03-26 1975-09-09 Massachusetts Inst Technology Interconnection of planar electronic structures
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US4070077A (en) * 1976-06-01 1978-01-24 E. I. Du Pont De Nemours And Company Circuit board eyelet
US4225900A (en) * 1978-10-25 1980-09-30 Raytheon Company Integrated circuit device package interconnect means
SE435343B (sv) 1978-12-05 1984-09-24 Thams Johan Petter B Forfarande vid beleggning vid skarpa kanter pa metallforemal
US4249302A (en) * 1978-12-28 1981-02-10 Ncr Corporation Multilayer printed circuit board
JPS55156395A (en) * 1979-05-24 1980-12-05 Fujitsu Ltd Method of fabricating hollow multilayer printed board
US4548451A (en) * 1984-04-27 1985-10-22 International Business Machines Corporation Pinless connector interposer and method for making the same
US4601916A (en) 1984-07-18 1986-07-22 Kollmorgen Technologies Corporation Process for bonding metals to electrophoretically deposited resin coatings
US4592816A (en) 1984-09-26 1986-06-03 Rohm And Haas Company Electrophoretic deposition process
JPS61147593A (ja) 1984-12-20 1986-07-05 神東塗料株式会社 導電性接着剤層を付与したフレキシブル回路基材およびその製造方法
US4685210A (en) * 1985-03-13 1987-08-11 The Boeing Company Multi-layer circuit board bonding method utilizing noble metal coated surfaces
US4729809A (en) * 1985-03-14 1988-03-08 Amp Incorporated Anisotropically conductive adhesive composition
DE3517796A1 (de) 1985-05-17 1986-11-20 Hoechst Ag, 6230 Frankfurt Verfahren zur herstellung von elektrisch isolierendem basismaterial fuer die fertigung von durchkontaktierten leiterplatten
US4760105A (en) 1985-10-09 1988-07-26 Westinghouse Electric Corp. Polyimide modified epoxy resins in aqueous emulsions for lamination and electrodeposition
US4655519A (en) * 1985-10-16 1987-04-07 Amp Incorporated Electrical connector for interconnecting arrays of conductive areas
US4743710A (en) 1985-10-18 1988-05-10 Kollmorgen Technologies Corporation Coaxial interconnection boards
US4924353A (en) * 1985-12-20 1990-05-08 Hughes Aircraft Company Connector system for coupling to an integrated circuit chip
US4902606A (en) * 1985-12-20 1990-02-20 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4716049A (en) * 1985-12-20 1987-12-29 Hughes Aircraft Company Compressive pedestal for microminiature connections
US4793814A (en) * 1986-07-21 1988-12-27 Rogers Corporation Electrical circuit board interconnect
US4714646A (en) 1986-03-24 1987-12-22 International Business Machines Corporation Electrophoretic insulation of metal circuit board core
US4695870A (en) * 1986-03-27 1987-09-22 Hughes Aircraft Company Inverted chip carrier
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
JPH01225197A (ja) 1988-03-04 1989-09-08 Canon Inc プリント回路基板の製造方法
JPH02117192A (ja) * 1988-10-27 1990-05-01 Mitsubishi Electric Corp 印刷配線板の製造方法
US5252548A (en) 1989-06-09 1993-10-12 Oki Electric Industry Co., Ltd. Method of forming an oxide superconductor/semiconductor junction
US4954878A (en) * 1989-06-29 1990-09-04 Digital Equipment Corp. Method of packaging and powering integrated circuit chips and the chip assembly formed thereby
US5471151A (en) 1990-02-14 1995-11-28 Particle Interconnect, Inc. Electrical interconnect using particle enhanced joining of metal surfaces
US5047830A (en) * 1990-05-22 1991-09-10 Amp Incorporated Field emitter array integrated circuit chip interconnection
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5142775A (en) * 1990-10-30 1992-09-01 International Business Machines Corporation Bondable via
US5129142A (en) * 1990-10-30 1992-07-14 International Business Machines Corporation Encapsulated circuitized power core alignment and lamination
US5037312A (en) * 1990-11-15 1991-08-06 Amp Incorporated Conductive gel area array connector
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
US5288377A (en) 1991-06-05 1994-02-22 Macdermid, Incorporated Process for the manufacture of printed circuits using electrophoretically deposited organic resists
US5167512A (en) * 1991-07-05 1992-12-01 Walkup William B Multi-chip module connector element and system
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US5131852A (en) * 1991-08-23 1992-07-21 Amp Incorporated Electrical socket
US5152695A (en) * 1991-10-10 1992-10-06 Amp Incorporated Surface mount electrical connector
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5232548A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Discrete fabrication of multi-layer thin film, wiring structures
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5228861A (en) * 1992-06-12 1993-07-20 Amp Incorporated High density electrical connector system
US5632631A (en) 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5590460A (en) * 1994-07-19 1997-01-07 Tessera, Inc. Method of making multilayer circuit
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5597470A (en) 1995-06-18 1997-01-28 Tessera, Inc. Method for making a flexible lead for a microelectronic device
US5808874A (en) 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097123A (ja) * 2002-06-27 2011-05-12 Ppg Industries Ohio Inc 電着可能な誘電性コーティング組成物を用いる回路アセンブリを製作するためのプロセス
JP2020523790A (ja) * 2017-06-12 2020-08-06 インヴェンサス・コーポレイション 適合可能なターゲットパッドによる変形可能な電気接点

Also Published As

Publication number Publication date
ATE263477T1 (de) 2004-04-15
WO1996002959A1 (en) 1996-02-01
US5590460A (en) 1997-01-07
EP0969706A3 (en) 2002-05-02
DE69516725D1 (de) 2000-06-08
US6266874B1 (en) 2001-07-31
EP0803135A4 (ja) 1997-10-29
KR100327004B1 (ko) 2002-04-17
EP0969706A2 (en) 2000-01-05
AU3138995A (en) 1996-02-16
KR970705201A (ko) 1997-09-06
JP2006032938A (ja) 2006-02-02
ATE192609T1 (de) 2000-05-15
JP3934144B2 (ja) 2007-06-20
US6239386B1 (en) 2001-05-29
DE69516725T2 (de) 2000-10-26
DE69532832T2 (de) 2005-01-13
DE69532832D1 (de) 2004-05-06
EP0803135B1 (en) 2000-05-03
US6274820B1 (en) 2001-08-14
EP0803135A1 (en) 1997-10-29
EP0969706B1 (en) 2004-03-31

Similar Documents

Publication Publication Date Title
JPH10503055A (ja) 変形自在の接点を備えた電気接続体
US6706973B2 (en) Electrical connection with inwardly deformable contacts
US6188028B1 (en) Multilayer structure with interlocking protrusions
US20100071944A1 (en) Chip capacitor embedded pwb
US8736064B2 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
US7417195B2 (en) Circuit board and circuit board connection structure
US6667235B2 (en) Semiconductor device and manufacturing method therefor
US20080169568A1 (en) Structure and method of making interconnect element having metal traces embedded in surface of dielectric
JPH04137630A (ja) 半導体装置
EP1094693A2 (en) Multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP2001217548A (ja) 配線基板の製造方法
WO1998026476A1 (en) Electrical connection with inwardly deformable contacts
JPH07282878A (ja) 異方導電性接続部材及びその製造方法
JP2000294931A (ja) 多層配線基板及びその製造方法
JP3926239B2 (ja) 半導体装置及びその製造方法
JP3308951B2 (ja) 多層フレキシブル配線板
JP3449997B2 (ja) 半導体素子のテスト方法、そのテスト基板
JPH10294413A (ja) 半導体チップ及び電子デバイスを外部回路と接続するための導電シート及び該導電シートによる接合(接続)方法
WO1997042800A1 (en) Multi-layer stamped electrically conductive circuit and method for making same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041221

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20050318

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20050509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050802

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050902

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051130

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051222

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061124

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223