JPH10503329A - 表面取付けに好適な半導体デバイスの製造方法 - Google Patents

Abstract

(57)【要約】 本発明は第１及び第２の互いに反対側の主表面（５，６）上に接続点（３，４）を有している半導体素子（２）に、前記接続点（３，４）に電気的に接触させる導電細条（８）を設け、その後半導体素子（２）を保護材料（１６）で包囲し、且つ前記細条（８）を半導体デバイス（１）の接続導体（２２）に加工処理して、表面取付けに好適な半導体デバイス（１）を製造する方法に関する。本発明による方法は、半導体素子（２）を導電細条（８）により半導体素子（２）のひとまとめの列（１０）に相互接続し、或る所定の半導体素子（２）の接続点（３）が導電細条（８）により前記列（１０）における前記所定の半導体素子に先行している半導体素子（２′）の接続点（３′）に接続され、且つ前記所定の半導体素子（２）の他方の接続点（４）が前記列における該所定の半導体素子に後続する半導体素子（２″）の接続点（４″）に接続されるようにし、その後半導体素子（２）の列（１０）を保護材料で包囲し、且つ半導体素子を個々の半導体デバイスに相互離間させ、これらの個々のデバイスが２つの側面（７）を有し、これらの各側面が、細条（８）の一部を有するようにし、その後前記側面上に導電層（２２′，２２″）を設けることにより、各導電細条を、該細条（８）の一部に接触する接続導体（２２）に加工処理する。

Description

【発明の詳細な説明】 表面取付けに好適な半導体デバイスの製造方法 本発明は、第１及び第２の互いに反対側の主表面上に接続点を有している半導 体素子に、前記接続点に電気的に接触させる導電細条を設け、その後半導体素子 を保護材料で包囲し、且つ前記細条を半導体デバイスの接続導体に加工処理して 、表面取付けに好適な半導体デバイスを製造する方法に関するものである。 このような方法によって製造されるデバイスは表面取付けするのに好適である 。“表面取付けデバイス”（ＳＭＤ）とも称されるこのようなデバイスは、通常 のコンポーネントの場合のように、デバイスの接続導体をプリント基板の穴に通 す必要がなく、ＳＭＤを例えばプリント基板の表面上に設けるので通常のコンポ ーネントよりも有利である。 日本国の特許出願ＪＰ−Ａ−５９−１４３３４８の英文抄録には冒頭にて述べ た種類の方法が開示されており、これによると、ダイオード半導体素子の接続点 上、この場合にはダイオードのカソード及びアノードを形成する接続点上に２つ の銅製の細条を設ける。次いで、ダイオード及び各細条の一部を樹脂で包囲し、 その後細条をデバイスの側面のまわりに折曲げるようにして細条を接続導体に加 工処理する。 上述した既知の方法には、デバイスの製造方法が比較的高価で、しかも小形化 を進める上で半導体デバイスの製造過程の機械化に追加の問題が起生すると云う 欠点がある。 本発明の目的は特に上述したような欠点をなくすことにある。 この目的のために、本発明による方法は、複数の半導体素子を複数の導電細条 によりひとまとめにした半導体素子の列に相互接続し、或る所定の半導体素子の 接続点が導電細条により前記列における前記所定の半導体素子に先行している半 導体素子の接続点に接続され、且つ前記所定の半導体素子の他方の接続点が導電 細条により前記列における該所定の半導体素子に後続する半導体素子の接続点に 接続されるようにし、その後半導体素子の列を保護材料で包囲し、且つ前記複数 の半導体素子を個々の半導体デバイスに相互離間させ、これらの個々のデバイス が２つの側面を有し、これらの各側面が、関連する導電細条の一部を有するよう にし、その後前記側面上に導電層を設けることにより、各導電細条を、該細条の 前記一部に接触する接続導体に加工処理することを特徴とする。 従って、本発明による方法では、隣接する半導体素子の２つの接続点が常に相 互接続されるように、ひとまとめの列を成すように半導体素子を相互接続する。 なお、ここで云う接続点とは半導体素子を接続することのできる個所、例えばエ ミック、ベース、コレクタ、ソース、ドレイン又はゲート接続点を意味するもの とする。従って半導体素子の列は、例えば半導体素子の接続点を前記列における 先行する半導体素子の接続点に接続し、他方の接続点、即ち第２主表面上の接続 点を隣りの半導体素子の接続点に接続するようにして作製する。これにより半導 体素子のまとまった列を一度の作業にて保護材料で包囲することができる。この ようにすることにより包囲作業のコストを著しく節約できると共にまとめた列は 従来法での個々の半導体素子よりも遥に扱い易いため、小形化を進めても半導体 デバイスの製造の機械化に何等問題が生じない。 半導体素子の列は、ペースト又はペイントの如き保護層を半導体素子列の上に 設けるようにして包囲することができる。本発明による好適な方法は、前記半導 体素子の列を金型キャビティ内に入れて、該金型キャビティを樹脂で充填させる ことにより前記半導体素子の列を保護材料で包囲することを特徴とする。この場 合、ひとまとめにした半導体素子の列に、例えばエポキシ樹脂の包囲体を設ける 。１個の金型キャビティ内に一列の半導体素子又は数列の半導体素子を配置し、 その後これらの列を保護材料で包囲することもできる。この包囲後、１個又は複 数の半導体素子列を、例えばのこ引きによって個々の半導体デバイスに細分割す る。 本発明による好適な方法は、前記半導体素子の列を前記金型キャビティ内にお ける後に半導体素子を離間させる個所にて導電細条を支持する支持点の上に載せ 、前記半導体素子列の例えば最初と最後の導電細条以外の残りの導電細条は金型 キャビティの壁部に当たらないようにすることを特徴とする。この方法で半導体 素子の列を金型キャビティ内にて完全に支持することができる。次いで、半導体 素子の列は樹脂でほぼ完全に包囲される。後の製造過程では、細条を支持してい る個所にて半導体素子を互いに離間させてデバイスの側面を形成するようにする 。細条は半導体素子列の最初と最後の細条及び支持点以外には金型キャビティの 壁部と接触せず、即ち半導体素子の列は完全に金型キャビティ内に位置する。細 条は金型キャビティから突出しないため、金型キャビティの縁部に沿ってシール する際に細条に沿って複雑なシールをする必要がない。このようにするおかげで 、キャビティが存在する金型の部分の製造が非常に簡単となる。半導体素子列の 最初と最後の細条は金型キャビティが存在する金型部分の間にて半導体素子列を クランプするために金型キャビティの外側に配置することができる。しかし、最 初と最後の細条を完全に金型キャビティ内に配置するのも有利である。こうすれ ば、細条に沿ってシールしなくて済む。 細条には突起用の穴及び接点を設け、突起部が穴の中に入るようにして半導体 素子の列を金型キャビティ内に位置させるのが好適である。このようにすれば、 半導体素子の列を金型キャビティ内に簡単に位置付けることができる。 半導体デバイスの形状は自由に選定することができる。しかし、本発明による 方法の好適例では、ほぼ長方形状をしている金型キャビティを用い、前記半導体 素子列の長手方向を金型キャビティの長手方向にして半導体素子列を位置させる ことを特徴とする。この場合には半導体素子を分離した後にデバイスがほぼボッ クス状となるようにする。このような長方形状は表面取付けするのに好適である 。 以下本発明を図面を参照して実施例につき説明するに、図面中： 図１は本発明による方法により製造し、且つプリント基板に取付けた半導体デ バイスを示し； 図２〜図７は本発明による方法による半導体デバイスの種々の製造段階におけ る断面図を示す。 図面は図式的に示したものであり、実寸図示したものではない。図面中、対応 する部分には同じ参照番号を付してある。 図１は表面取付けするのに好適で、しかも本発明による方法によって製造され る半導体デバイス１を示す。このようなデバイス１は“表面取付けデバイス”（ ＳＭＤ）とも称され、これは通常のコンポーネントの場合のように、デバイス１ の接続導体２２を例えばプリント基板２０の穴に通す必要がなく、ＳＭＤをプリ ント基板２０の表面に設けるので通常のコンポーネントよりも有利である。デバ イス１はプリント基板２０の導体トラック２４の上に載せ、接続導体２２を例え ばはんだ２５によって導体トラック２４に接続する。 図２〜図７は本発明による方法の製造段階を示す。図２は半導体素子２のそれ ぞれの第１及び第２の互いに反対側の主表面５及び６上の接続点３及び４に導電 細条を如何に設けて、これらの細条を接続点３，４に電気的に接触させるのかを 示している。この例では半導体素子を、主表面５，６に平行で、２つの接続点３ と４との間に延在するｐｎ接合を有するダイオードクリスタルとし、接続点３， ４がダイオードのカソード及びアノード接続点を成すようにする。ダイオードは 寸法が１×１ｍｍのほぼ正方形の形状で、厚さが０．５ｍｍのものとする。この 実施例における細条８は銅製とし、その長さ×幅×高さの寸法は５×２×０．５ ｍｍとする。細条８は既知のはんだ付け技法によって接続点３，４に接続する。 本発明によれば、半導体素子２のひとまとめの列１０を形成するように、或る所 定の半導体素子２の接続点３が、細条８により前記列における前記所定の半導体 素子に先行している半導体素子２′の接続点３′に接続され、前記所定の半導体 素子２の他方の接続点４が前記列における次の半導体素子２″の接続点４″に接 続されるようにして、半導体素子２を導電細条８により相互接続する。 図３は、本発明により半導体素子２の列１０を金型キャビティ１２内に入れ、 この金型キャビティ１２に樹脂を充填させるようにして、半導体素子２の列１０ を保護材料で包囲するやり方を示している。このようにして半導体素子２のまと まった列１０に、例えばエポキシ樹脂の包囲体１６を設ける。エポキシ樹脂は半 導体素子を包囲する材料として本来既知の材料である。 半導体素子２の列１０は金型キャビティ１２内で、後に半導体素子２を分離さ せる位置にて細条８を支持する支持点１５の上に載せ、例えば半導体素子列１０ の最初と最後の細条８を除く他の細条８が金型キャビティの壁部１８とは接触し ないようにするのが好適である。半導体素子２の列１０をこのようにして金型キ ャビティ１２内で支持することができる。次いで実際には列１０を樹脂で完全に 包囲する。細条８は、これらの細条が支持される個所だけは樹脂で覆われること はない。細条８は、例えば列１０の最初の細条及び最後の細条８と支持点１５以 外は金型キャビティ１２の壁部に当たることはなく、即ち半導体素子２の列１０ は金型キャビティ内に完全に封入される。細条８は金型キャビティから突出しな いため、金型キャビティの縁部に沿ってシールをする場合に、細条８に沿って複 雑なシールをする必要がない。こうしたおかげで、キャビティ１２が内部に存在 する金型１４，１４′の部分の製造が非常に簡単である。半導体素子２の列の最 初と最後の細条８は、所要に応じ、例えば金型キャビティ１２が内部に存在する 金型の部分１４と１４′との間にて列１０をしっかりクランプするために金型キ ャビティ１２の外側に配置することができる。最初と最後の細条８を金型キャビ ティ１２内に完全に位置させ、この場合に支持点１５だけで列１０を支持するよ うにすることも当然可能である。 細条８に穴をあけ、支持点１５に突起部（図示せず）を設けて、これらの突起 部が細条における穴に入るようにして半導体素子２の列を金型キャビティ１２内 に配置するのが好適である。このようにすれば、列１０を簡単な方法で金型キャ ビティ１２の内部に位置付けることができる。 半導体デバイス１の形状は自由に選定することができる。この例では実際上長 方形の金型キャビティ１２を用いるのであって、半導体素子２の列１０を、その 長手方向が金型キャビティの長手方向となるようにして配置する（図３参照）。 この場合、デバイス１はほぼ長方形のボックス状に製造される（図１参照）。こ のような長方形の形状は表面取付けするのに非常に好適である。 図４は保護材料１６を設けた後の半導体素子の列を示す。半導体素子２は金型 キャビティ１２内の支持点１５が列１０を支持した個所にて、個々の半導体デバ イス１を形成するように互いに分離されるのであって、例えば列を既知ののこ引 き法にて個別の半導体デバイス１に細分割して、これらのデバイスに各々が細条 ８の一部を有する２つの側面７を形成する。この場合、のこ引き面が上記側面７ を成す。細条８ものこ引きされるから、側面７は細条８の一部を含んでいる。細 条８は、導電層２２′，２２″が側面７の上に設けられるように、細条８の前記 一部に接触する接続導体２２に加工処理する。導電層は既知の方法で前記側面上 に設けられる導電性ペースト２２′、例えばはんだペーストで構成する。このは んだペーストの上に銅製のキャップ２２″を設け、これにより半導体デバイスを はんだ付けのような既知の方法により容易に接続することができるようにする。 本発明による方法によれば、半導体素子２のひとまとめの列１０を一度の操作 にて保護材料１６で包囲することができるようにする。これにより半導体素子を 包囲するのにコストをかなり節約できると共にひとまとめにした列１０は既知の 方法での個々の半導体素子２よりも取扱いが遥に容易であるため、小形化を進め ても半導体デバイスの製造の機械化に何等問題は起こらない。 本発明は上述した実施例に限定されるものではない。上述した例では、ダイオ ードのアノード及びカソード接続点を接続導体に接続する半導体デバイスを製造 するようにしたが、例えばトランジスタ、サイリスタ及びＩＣの如き半導体素子 の例えばエミッタ、ベース、コレクタ、ソース、ドレイン又はゲート接続点の如 き他の接続点を本発明による方法によって接続導体に接続することもできる。 本発明による方法で２つ以上の接続点を有する半導体素子、例えばトランジス タ又はＩＣを接続することもできる。この場合には１個又は数個の細条８を各主 表面上に設ける。側面における接続導体は、関連する側面の一部を形成する細条 の数に応じて、例えばフォトリソグラフィ法とエッチングによるか、又は例えば スクリーン印刷の如き本来既知の他の技法により構成する。 本例における細条８は銅製としたが、細条８用には他の導電材料を使用するこ ともできる。実施例では接続点３を先行する半導体素子２′の接続点３′に接続 したが（図２参照）、接続点３は先行する半導体素子２′の接続点４′に接続す ることもできることは明らかである。この場合には先行する半導体素子２′を素 子２に対して逆とする。 実施例では導電層２２をはんだペーストとキャップとで形成したが、この導電 層２２は導電性ペースト又は例えば電気化学又は蒸着技法により形成される導電 層だけで構成することも当然可能である。 上記説明では半導体デバイス１を製造する所定の技法につき述べたが、本発明 による方法はこのような技法での実現のみに限定されるものではない。例えばは んだ付け以外の技法、例えば導電接着技法を用いることができる。

───────────────────────────────────────────────────── 【要約の続き】 側面が、細条（８）の一部を有するようにし、その後前 記側面上に導電層（２２′，２２″）を設けることによ り、各導電細条を、該細条（８）の一部に接触する接続 導体（２２）に加工処理する。

Claims (1)

1. 【特許請求の範囲】 １．第１及び第２の互いに反対側の主表面上に接続点を有している半導体素子に 、前記接続点に電気的に接触させる導電細条を設け、その後半導体素子を保護材 料で包囲し、且つ前記細条を半導体デバイスの接続導体に加工処理して、表面取 付けに好適な半導体デバイスを製造する方法において、複数の半導体素子を複数 の導電細条によりひとまとめにした半導体素子の列に相互接続し、或る所定の半 導体素子の接続点が導電細条により前記列における前記所定の半導体素子に先行 している半導体素子の接続点に接続され、且つ前記所定の半導体素子の他方の接 続点が導電細条により前記列における該所定の半導体素子に後続する半導体素子 の接続点に接続されるようにし、その後半導体素子の列を保護材料で包囲し、且 つ前記複数の半導体素子を個々の半導体デバイスに相互離間させ、これらの個々 のデバイスが２つの側面を有し、これらの各側面が、関連する導電細条の一部を 有するようにし、その後前記側面上に導電層を設けることにより、各導電細条を 、該細条の前記一部に接触する接続導体に加工処理することを特徴とする半導体 デバイスの製造方法。 ２．前記半導体素子の列を金型キャビティ内に入れて、該金型キャビティを樹脂 で充填させることにより前記半導体素子の列を保護材料で包囲することを特徴と する請求項１に記載の方法。 ３．前記半導体素子の列を前記金型キャビティ内における後に半導体素子を離間 させる個所にて導電細条を支持する支持点の上に載せ、前記半導体素子列の最初 と最後の導電細条以外の残りの導電細条は金型キャビティの壁部に当たらないよ うにすることを特徴とする請求項２に記載の方法。 ４．前記導電細条に突起部用の穴及び接点を設け、突起部が穴に入るようにして 前記半導体素子の列を前記金型キャビティ内に位置付けることを特徴とする請求 項３に記載の方法。 ５．ほぼ長方形状をしている金型キャビティを用い、前記半導体素子列の長手方 向を金型キャビティの長手方向にして半導体素子列を位置させることを特徴とす る請求項２，３及び４のいずれか一項に記載の方法。