JPH1050714A - シリコン基板とその製造方法 - Google Patents
シリコン基板とその製造方法Info
- Publication number
- JPH1050714A JPH1050714A JP21799896A JP21799896A JPH1050714A JP H1050714 A JPH1050714 A JP H1050714A JP 21799896 A JP21799896 A JP 21799896A JP 21799896 A JP21799896 A JP 21799896A JP H1050714 A JPH1050714 A JP H1050714A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gettering
- silicon substrate
- dopant concentration
- atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 製造が容易で重金属のゲッタリング能が高
く、熱的に安定し厚み制御が容易なＤＺ層を有し、不整
合転位の発生による重金属ゲッタリング並びにオートド
ーピングの抑制効果を有する半導体シリコン基板並びに
その製造方法の提供。 【解決手段】 ドーパント濃度が大きく異なる層を積層
した２層構造又は３層構造を持ったシリコンウェーハと
なすことにより、ドーパント濃度が大きく異なる層の界
面に不整合転位や応力場が形成され、これらにより重金
属をゲッタリングでき、シリコン基板の特性に依存せ
ず、熱的に安定で、パーティクル発生がなく、低コスト
で効率よく重金属をゲッタリングでき、エピタキシャル
成長によりＤＺ層を形成しているので酸素析出が起こり
難く、ＤＺ−ＩＧ処理工程を省略し、熱的に安定なＤＺ
層でかつＤＺ層の厚さの制御が可能なＤＺ層が形成で
き、ＤＺ層として高濃度ドープ層を用いているので、ラ
ッチアップ対策としても非常に有効。
く、熱的に安定し厚み制御が容易なＤＺ層を有し、不整
合転位の発生による重金属ゲッタリング並びにオートド
ーピングの抑制効果を有する半導体シリコン基板並びに
その製造方法の提供。 【解決手段】 ドーパント濃度が大きく異なる層を積層
した２層構造又は３層構造を持ったシリコンウェーハと
なすことにより、ドーパント濃度が大きく異なる層の界
面に不整合転位や応力場が形成され、これらにより重金
属をゲッタリングでき、シリコン基板の特性に依存せ
ず、熱的に安定で、パーティクル発生がなく、低コスト
で効率よく重金属をゲッタリングでき、エピタキシャル
成長によりＤＺ層を形成しているので酸素析出が起こり
難く、ＤＺ−ＩＧ処理工程を省略し、熱的に安定なＤＺ
層でかつＤＺ層の厚さの制御が可能なＤＺ層が形成で
き、ＤＺ層として高濃度ドープ層を用いているので、ラ
ッチアップ対策としても非常に有効。
Description
【０００１】
【発明の属する技術分野】この発明は、エピタキシャル
層を形成した半導体シリコン基板の改良に係り、特に、
ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下の
シリコン基板を用いて、気相成長法またはイオン注入法
にてドーパント濃度の異なる層を積層することにより、
製造が容易で重金属のゲッタリング能が高く、熱的に安
定し厚み制御が容易な無欠陥層（ＤＺ層）を有し、不整
合転位の発生による重金属ゲッタリング並びにオートド
ーピングの抑制効果を有する半導体シリコン基板とその
製造方法に関する。
層を形成した半導体シリコン基板の改良に係り、特に、
ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下の
シリコン基板を用いて、気相成長法またはイオン注入法
にてドーパント濃度の異なる層を積層することにより、
製造が容易で重金属のゲッタリング能が高く、熱的に安
定し厚み制御が容易な無欠陥層（ＤＺ層）を有し、不整
合転位の発生による重金属ゲッタリング並びにオートド
ーピングの抑制効果を有する半導体シリコン基板とその
製造方法に関する。
【０００２】
【従来の技術】シリコン基板に求められる重要な特性と
して、重金属汚染対策と酸素析出物フリーゾーンの形成
がある。ここではまずこの二つの特性の従来技術につい
て述べる。まず、重金属汚染の影響としては、酸化膜の
耐圧を劣化させること、深い不純物準位を形成し、ｐｎ
接合部のリーク電流を増加させること、欠陥生成の核と
なることがよく知られている。
して、重金属汚染対策と酸素析出物フリーゾーンの形成
がある。ここではまずこの二つの特性の従来技術につい
て述べる。まず、重金属汚染の影響としては、酸化膜の
耐圧を劣化させること、深い不純物準位を形成し、ｐｎ
接合部のリーク電流を増加させること、欠陥生成の核と
なることがよく知られている。
【０００３】従来の重金属ゲッタリング技術として、酸
素析出物（ＢＭＤ）により形成された応力場によりゲッ
タリングしたり、ボロンドープによりＦｅ−Ｂペア形成
させるゲッタリング等のイントリンシックゲッタリング
（ＩＧ）方法、また、バックサイドダメージ（ＢＳＤ）
により形成された応力場や転位によるゲッタリングや、
ポリバックシール（ＰＢＳ）（ｐｏｌｙ−Ｓｉ膜形成）
により形成された応力場や粒界によるゲッタリング等の
イクストリンシックゲッタリング（ＥＧ）方法、さらに
は、Ｓｉ（Ｇｅ）層の挿入により形成される不整合転位
や応力場によるゲッタリングを行うイクストリンシック
・インターナルゲッタリング方法が実用化されている。
素析出物（ＢＭＤ）により形成された応力場によりゲッ
タリングしたり、ボロンドープによりＦｅ−Ｂペア形成
させるゲッタリング等のイントリンシックゲッタリング
（ＩＧ）方法、また、バックサイドダメージ（ＢＳＤ）
により形成された応力場や転位によるゲッタリングや、
ポリバックシール（ＰＢＳ）（ｐｏｌｙ−Ｓｉ膜形成）
により形成された応力場や粒界によるゲッタリング等の
イクストリンシックゲッタリング（ＥＧ）方法、さらに
は、Ｓｉ（Ｇｅ）層の挿入により形成される不整合転位
や応力場によるゲッタリングを行うイクストリンシック
・インターナルゲッタリング方法が実用化されている。
【０００４】ＢＭＤは重金属のゲッタリングにおいては
有効であるが、反面デバイス工程ではデバイス特性、特
にトレンチキャパシタ容量を変化させるので、ＢＭＤが
ない表面領域、すなわち、ＤＺ層が必要とされる。ＤＺ
層を形成するためには、酸素、窒素又はこれら混合雰囲
気中などで熱処理する、所謂ＤＺ−ＩＧ処理が一般的で
ある。
有効であるが、反面デバイス工程ではデバイス特性、特
にトレンチキャパシタ容量を変化させるので、ＢＭＤが
ない表面領域、すなわち、ＤＺ層が必要とされる。ＤＺ
層を形成するためには、酸素、窒素又はこれら混合雰囲
気中などで熱処理する、所謂ＤＺ−ＩＧ処理が一般的で
ある。
【０００５】一方、シリコンエピタキシャルウェーハに
おいては、エピタキシャル層では酸素はほとんど拡散せ
ず、ＢＭＤも形成されず、また、ラッチアップ対策とし
てできるかぎり低抵抗、すなわち高濃度ドーブ基板を用
いる方がデバイス設計の自由度や誤動作の防止に有効で
あることが知られている。
おいては、エピタキシャル層では酸素はほとんど拡散せ
ず、ＢＭＤも形成されず、また、ラッチアップ対策とし
てできるかぎり低抵抗、すなわち高濃度ドーブ基板を用
いる方がデバイス設計の自由度や誤動作の防止に有効で
あることが知られている。
【０００６】
【発明が解決しようとする課題】重金属汚染対策として
の従来のゲッタリング技術は以下の問題点を有してい
る。ＢＭＤ法は、熱的に不安定でＢＭＤ形成が基板の酸
素濃度やドーパント濃度に大きく依存し、制御が困難で
且つ析出を促す処理が必要で工程数が増加する。ボロン
ドープによるＦｅ−Ｂペア形成方法は、Ｆｅ以外のゲッ
タリングができず、Ｐ−ＳｉやＮ−Ｓｉなどボロン濃度
が低い基板でのゲッタリング能が低下する。
の従来のゲッタリング技術は以下の問題点を有してい
る。ＢＭＤ法は、熱的に不安定でＢＭＤ形成が基板の酸
素濃度やドーパント濃度に大きく依存し、制御が困難で
且つ析出を促す処理が必要で工程数が増加する。ボロン
ドープによるＦｅ−Ｂペア形成方法は、Ｆｅ以外のゲッ
タリングができず、Ｐ−ＳｉやＮ−Ｓｉなどボロン濃度
が低い基板でのゲッタリング能が低下する。
【０００７】ＢＳＤ法は、歪部からパーティクルが発生
したり、低温プロセスでのゲッタリング能が低く、熱処
理により応力場の緩和や転位の消滅などが起こり、ゲッ
タリング能が低下するなど、熱的に不安定な問題があ
る。ＰＢＳ法は、ＢＳＤ法に比べパーティクルの発生は
少ないが、低温プロセスでのゲッタリング能が低く、熱
処理によりｐｏｌｙ−Ｓｉが単結晶化してゲッタリング
能が低下するなど、熱的に不安定な問題がある。
したり、低温プロセスでのゲッタリング能が低く、熱処
理により応力場の緩和や転位の消滅などが起こり、ゲッ
タリング能が低下するなど、熱的に不安定な問題があ
る。ＰＢＳ法は、ＢＳＤ法に比べパーティクルの発生は
少ないが、低温プロセスでのゲッタリング能が低く、熱
処理によりｐｏｌｙ−Ｓｉが単結晶化してゲッタリング
能が低下するなど、熱的に不安定な問題がある。
【０００８】また、Ｓｉ（Ｇｅ）層による方法は、エピ
タキシャル成長におけるＧｅ導入のためのガスライン新
設や付帯設備増設による設備的なコスト上昇が避けられ
ない問題がある。
タキシャル成長におけるＧｅ導入のためのガスライン新
設や付帯設備増設による設備的なコスト上昇が避けられ
ない問題がある。
【０００９】ＤＺ層の形成は、ＤＺ−ＩＧ処理による工
程数が増加するのみならず、熱処理後に酸素が拡散しＢ
ＭＤを形成する可能性があるなどのＤＺ層の熱的不安定
性が懸念される。
程数が増加するのみならず、熱処理後に酸素が拡散しＢ
ＭＤを形成する可能性があるなどのＤＺ層の熱的不安定
性が懸念される。
【００１０】また、エピタキシャルウェーハ用の高濃度
ドープ基板の場合、オートドープが顕著になり、ボロン
濃度が高いとＢＭＤが形成され難く、ゲッタリング能が
低下する等の問題がある。
ドープ基板の場合、オートドープが顕著になり、ボロン
濃度が高いとＢＭＤが形成され難く、ゲッタリング能が
低下する等の問題がある。
【００１１】この発明は、上述の半導体シリコン基板の
問題点を解消し、製造が容易で重金属に対するゲッタリ
ング能が高く、熱的に安定し厚み制御が容易なＤＺ層を
有し、不整合転位の発生による重金属ゲッタリング並び
にオートドーピングの抑制効果を有する半導体シリコン
基板並びにその製造方法の提供を目的としている。
問題点を解消し、製造が容易で重金属に対するゲッタリ
ング能が高く、熱的に安定し厚み制御が容易なＤＺ層を
有し、不整合転位の発生による重金属ゲッタリング並び
にオートドーピングの抑制効果を有する半導体シリコン
基板並びにその製造方法の提供を目的としている。
【００１２】
【課題を解決するための手段】発明者らは、まず、重金
属汚染に関する上述の問題点、すなわち、シリコン基板
の特性、例えば、ＰタイプかＮタイプ、ドーパント濃
度、酸素濃度などに依存せず、熱的に安定で、パーティ
クル発生がなく、低コストで効率よく重金属を捕獲でき
るゲッタリング法について種々検討した結果、シリコン
基板上に、ドーパント濃度が大きく異なる層や基板を積
層することによって、その界面に不整合転位や応力場を
形成し、これらにより重金属をゲッタリングでき、上述
の目的を達成できることを知見した。
属汚染に関する上述の問題点、すなわち、シリコン基板
の特性、例えば、ＰタイプかＮタイプ、ドーパント濃
度、酸素濃度などに依存せず、熱的に安定で、パーティ
クル発生がなく、低コストで効率よく重金属を捕獲でき
るゲッタリング法について種々検討した結果、シリコン
基板上に、ドーパント濃度が大きく異なる層や基板を積
層することによって、その界面に不整合転位や応力場を
形成し、これらにより重金属をゲッタリングでき、上述
の目的を達成できることを知見した。
【００１３】また、発明者らは、重金属汚染に加えてＤ
Ｚ層に関する上述の問題点、すなわち、シリコン基板の
特性に依存せず、熱的に安定で、パーティクル発生がな
く、低コストで効率よく重金属をゲッタリングでき、か
つＤＺ−ＩＧ処理工程を省略し、熱的に安定なＤＺ層で
かつＤＺ層の厚さの制御が容易なＤＺ層の形成方法につ
いて種々検討した結果、ドーパント濃度が大きく異なる
層を積層した２層構造又は３層構造を持ったシリコンウ
ェーハとなすことにより、ドーパント濃度が大きく異な
る層の界面に不整合転位や応力場が形成され、これらに
より重金属をゲッタリングでき、さらに、エピタキシャ
ル成長によりＤＺ層を形成しているので酸素析出が起こ
り難く、ＤＺ層として高濃度ドープ層を用いているの
で、ラッチアップ対策としても非常に有効であることを
知見し、この発明を完成した。
Ｚ層に関する上述の問題点、すなわち、シリコン基板の
特性に依存せず、熱的に安定で、パーティクル発生がな
く、低コストで効率よく重金属をゲッタリングでき、か
つＤＺ−ＩＧ処理工程を省略し、熱的に安定なＤＺ層で
かつＤＺ層の厚さの制御が容易なＤＺ層の形成方法につ
いて種々検討した結果、ドーパント濃度が大きく異なる
層を積層した２層構造又は３層構造を持ったシリコンウ
ェーハとなすことにより、ドーパント濃度が大きく異な
る層の界面に不整合転位や応力場が形成され、これらに
より重金属をゲッタリングでき、さらに、エピタキシャ
ル成長によりＤＺ層を形成しているので酸素析出が起こ
り難く、ＤＺ層として高濃度ドープ層を用いているの
で、ラッチアップ対策としても非常に有効であることを
知見し、この発明を完成した。
【００１４】さらに、発明者らは、シリコン基板上に２
もしくは３層のドーパント濃度の異なる層を形成するこ
とを条件に全ての組合せを検討した結果、最も簡単に作
成でき且つ不整合転位の発生による重金属ゲッタリング
並びにオートドーピング効果を有する半導体基板として
以下の２種類の基板を提案する。
もしくは３層のドーパント濃度の異なる層を形成するこ
とを条件に全ての組合せを検討した結果、最も簡単に作
成でき且つ不整合転位の発生による重金属ゲッタリング
並びにオートドーピング効果を有する半導体基板として
以下の２種類の基板を提案する。
【００１５】すなわち、この発明は、シリコン基板にお
いて、ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3
以下のシリコンとドーパント濃度が１×１０18ａｔｏｍ
ｓ／ｃｍ3以上であるシリコンとによって形成された界
面を少なくとも一つ以上持つ多層膜を基板上に有するシ
リコン基板である。
いて、ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3
以下のシリコンとドーパント濃度が１×１０18ａｔｏｍ
ｓ／ｃｍ3以上であるシリコンとによって形成された界
面を少なくとも一つ以上持つ多層膜を基板上に有するシ
リコン基板である。
【００１６】また、この発明は、ドーパント濃度が１×
１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板におい
て、気相成長法あるいはイオン注入法により、基板上に
ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上で
ある第一層とドーパント濃度が１×１０16ａｔｏｍｓ／
ｃｍ3以下である第二層を順次積層したシリコン基板で
ある。
１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板におい
て、気相成長法あるいはイオン注入法により、基板上に
ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上で
ある第一層とドーパント濃度が１×１０16ａｔｏｍｓ／
ｃｍ3以下である第二層を順次積層したシリコン基板で
ある。
【００１７】また、この発明は、ドーパント濃度が１×
１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板におい
て、気相成長法あるいはイオン注入法により、基板上に
ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上で
ある第一層、ドーパント濃度が１×１０16〜１×１０18
ａｔｏｍ／ｃｍ3の範囲にある中間層、ドーパント濃度
が１×１０16ａｔｏｍｓ／ｃｍ3以下である第二層を順
次積層したシリコン基板である。
１０16ａｔｏｍｓ／ｃｍ3以下のシリコン基板におい
て、気相成長法あるいはイオン注入法により、基板上に
ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上で
ある第一層、ドーパント濃度が１×１０16〜１×１０18
ａｔｏｍ／ｃｍ3の範囲にある中間層、ドーパント濃度
が１×１０16ａｔｏｍｓ／ｃｍ3以下である第二層を順
次積層したシリコン基板である。
【００１８】
【発明の実施の形態】重金属ゲッタリングのために、界
面に不整合転位や応力場を形成するには、ＳｉＧｅ結晶
（薄膜を含む）に代表されるように混晶を用いる方法が
あるが、この発明においては、ドーパント濃度の差を利
用するもので、この方法では通常のシリコン基板に含ま
れている元素のみを用いているため、他の特性の劣化や
製作設備費の増加などがほとんどない利点がある。
面に不整合転位や応力場を形成するには、ＳｉＧｅ結晶
（薄膜を含む）に代表されるように混晶を用いる方法が
あるが、この発明においては、ドーパント濃度の差を利
用するもので、この方法では通常のシリコン基板に含ま
れている元素のみを用いているため、他の特性の劣化や
製作設備費の増加などがほとんどない利点がある。
【００１９】この発明では、ドーパント濃度の差はなる
べく大きい方が歪みが大きくなり、不整合転位や応力場
が形成されやすくなることから、界面のドーパント濃度
差を検討した結果、公知のいずれの特性を有するシリコ
ン基板を用いる場合も、ドーパント濃度が１×１０16ａ
ｔｏｍｓ／ｃｍ3以下のシリコンとドーパント濃度が１
×１０18ａｔｏｍｓ／ｃｍ3以上であるシリコンとによ
って形成された界面が最も効果的であることを確認し
た。
べく大きい方が歪みが大きくなり、不整合転位や応力場
が形成されやすくなることから、界面のドーパント濃度
差を検討した結果、公知のいずれの特性を有するシリコ
ン基板を用いる場合も、ドーパント濃度が１×１０16ａ
ｔｏｍｓ／ｃｍ3以下のシリコンとドーパント濃度が１
×１０18ａｔｏｍｓ／ｃｍ3以上であるシリコンとによ
って形成された界面が最も効果的であることを確認し
た。
【００２０】この発明において、ドーパント濃度の差を
利用した界面は、シリコン基板上に積層される２層以上
の多層膜内に１つ以上形成すればよく、シリコン基板の
種類や特性、要求される被膜種等の組合せにより適宜選
定するとよく、また、被膜層内のドーパント濃度が一定
の他、当該界面での所定のドーパント濃度の差が確保で
きれば、被膜層内のドーパント濃度が連続的あるいは漸
次変化するように成膜されても、この発明によるゲッタ
リング能は同様に発揮される。
利用した界面は、シリコン基板上に積層される２層以上
の多層膜内に１つ以上形成すればよく、シリコン基板の
種類や特性、要求される被膜種等の組合せにより適宜選
定するとよく、また、被膜層内のドーパント濃度が一定
の他、当該界面での所定のドーパント濃度の差が確保で
きれば、被膜層内のドーパント濃度が連続的あるいは漸
次変化するように成膜されても、この発明によるゲッタ
リング能は同様に発揮される。
【００２１】また、ドーパント濃度の差を利用した界面
によるゲッタリング層の形成方法として、実施例に示す
ごとく、気相成長法、イオン注入法を用いていることに
より、ドーパント濃度の制御が容易でドーパント濃度差
が急峻な界面を形成できるという効果がある。また、発
明者らは、基板の貼り合わせ法よっても上記と同様の構
成、作用効果が得られることを確認した。
によるゲッタリング層の形成方法として、実施例に示す
ごとく、気相成長法、イオン注入法を用いていることに
より、ドーパント濃度の制御が容易でドーパント濃度差
が急峻な界面を形成できるという効果がある。また、発
明者らは、基板の貼り合わせ法よっても上記と同様の構
成、作用効果が得られることを確認した。
【００２２】一例を示すと、図１に示すごとく、ドーパ
ント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコ
ン基板１上に、気相成長法あるいはイオン注入法によ
り、ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以
上である第一層２を形成することにより、ドーパント濃
度の差により界面に不整合転位や歪み場が形成され、重
金属が転位や歪み場に効率よくゲッタリングされる。
ント濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコ
ン基板１上に、気相成長法あるいはイオン注入法によ
り、ドーパント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以
上である第一層２を形成することにより、ドーパント濃
度の差により界面に不整合転位や歪み場が形成され、重
金属が転位や歪み場に効率よくゲッタリングされる。
【００２３】従って、ＰタイプかＮタイプ、ドーパント
濃度、酸素濃度などのシリコン基板の特性に依存するこ
となく、熱的に安定で、パーティクルの発生がなく、低
コストで効率よく重金属をゲッタリングできる。また、
気相成長法やイオン注入法により形成するため、膜厚や
ドーパント濃度の制御が容易で、かつ急峻な界面が得ら
れる。
濃度、酸素濃度などのシリコン基板の特性に依存するこ
となく、熱的に安定で、パーティクルの発生がなく、低
コストで効率よく重金属をゲッタリングできる。また、
気相成長法やイオン注入法により形成するため、膜厚や
ドーパント濃度の制御が容易で、かつ急峻な界面が得ら
れる。
【００２４】次に図１に示すごとく、第一層２上に気相
成長法あるいはイオン注入法により、ドーパント濃度が
１×１０16ａｔｏｍｓ／ｃｍ3以下である第二層３、す
なわちエピタキシャル層を形成して２層構造となす。先
の第一層２は重金属ゲッタリング層を兼ねたＤＺ層であ
り、これによって、気相成長法により形成する場合、Ｄ
Ｚ−ＩＧ処理工程を省略でき、気相成長法あるいはイオ
ン注入法による場合は、ＤＺ層の厚さの制御が可能とな
る。さらにエピタキシャル層中への酸素の拡散がほとん
ど無視できるので熱処理後にＢＭＤが形成されることも
なく、熱的に安定である。
成長法あるいはイオン注入法により、ドーパント濃度が
１×１０16ａｔｏｍｓ／ｃｍ3以下である第二層３、す
なわちエピタキシャル層を形成して２層構造となす。先
の第一層２は重金属ゲッタリング層を兼ねたＤＺ層であ
り、これによって、気相成長法により形成する場合、Ｄ
Ｚ−ＩＧ処理工程を省略でき、気相成長法あるいはイオ
ン注入法による場合は、ＤＺ層の厚さの制御が可能とな
る。さらにエピタキシャル層中への酸素の拡散がほとん
ど無視できるので熱処理後にＢＭＤが形成されることも
なく、熱的に安定である。
【００２５】ＤＺ層である第一層２とエピタキシャル層
である第二層３との界面はデバイス領域に近くまたトレ
ンチキャバシタを形成する領域でもあるので、不整合転
位の発生を防止し、応力を低減する必要がある。この対
策として、界面の遷移層幅を大きくし、好ましくは０．
５μｍ以上とする必要がある。従って、所定のドーパン
ト濃度差の界面を一定厚みで成膜できれば、層内のドー
パント濃度が連続的あるいは漸次変化するように成膜さ
れていてもよい。
である第二層３との界面はデバイス領域に近くまたトレ
ンチキャバシタを形成する領域でもあるので、不整合転
位の発生を防止し、応力を低減する必要がある。この対
策として、界面の遷移層幅を大きくし、好ましくは０．
５μｍ以上とする必要がある。従って、所定のドーパン
ト濃度差の界面を一定厚みで成膜できれば、層内のドー
パント濃度が連続的あるいは漸次変化するように成膜さ
れていてもよい。
【００２６】この発明において、３層構造は図２に示す
ごとく、ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ
3以下のシリコン基板１上に、気相成長法あるいはイオ
ン注入法により、ドーパント濃度が１×１０18ａｔｏｍ
ｓ／ｃｍ3以上である第一層２を形成し、その上にドー
パント濃度が１×１０16〜１×１０18ａｔｏｍ／ｃｍ3
の範囲にある中間層４を同様に積層し、さらにドーパン
ト濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下である第二
層３、すなわちエピタキシャル層を形成して３層構造と
なす。
ごとく、ドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ
3以下のシリコン基板１上に、気相成長法あるいはイオ
ン注入法により、ドーパント濃度が１×１０18ａｔｏｍ
ｓ／ｃｍ3以上である第一層２を形成し、その上にドー
パント濃度が１×１０16〜１×１０18ａｔｏｍ／ｃｍ3
の範囲にある中間層４を同様に積層し、さらにドーパン
ト濃度が１×１０16ａｔｏｍｓ／ｃｍ3以下である第二
層３、すなわちエピタキシャル層を形成して３層構造と
なす。
【００２７】この３層構造によって、ドーパント濃度が
高い層の上または下の界面に形成された不整合転位や応
力場、さらに挿入した層が持つ引張応力により、重金属
を効率よくゲッタリングすることができる。また、その
結果、挿入した層のドーパント濃度が高いのでＦｅ−Ｂ
ペアも効率よく生成され、Ｆｅのゲッタリング能力も向
上するという効果を有する。
高い層の上または下の界面に形成された不整合転位や応
力場、さらに挿入した層が持つ引張応力により、重金属
を効率よくゲッタリングすることができる。また、その
結果、挿入した層のドーパント濃度が高いのでＦｅ−Ｂ
ペアも効率よく生成され、Ｆｅのゲッタリング能力も向
上するという効果を有する。
【００２８】この界面の不整合転位、高濃度ボロン層は
熱的に安定であり、そのゲッタリング能力は基板の特性
に依存しない。また、裏面にＰＢＳやＢＳＤが形成され
ていないので、パーティクルの発生がないという効果も
併せ持っている。更に裏面を表面と同時に鏡面加工でき
加工コストも低減でき、且つ加工精度（平坦度等）も向
上するという２次的効果も発生する。またゲッタリング
シンク位置がデバイス形成領域に近い場所にあるので、
重金属の拡散速度が小さい低温プロセスでも効率よく重
金属をゲッタリングできる。
熱的に安定であり、そのゲッタリング能力は基板の特性
に依存しない。また、裏面にＰＢＳやＢＳＤが形成され
ていないので、パーティクルの発生がないという効果も
併せ持っている。更に裏面を表面と同時に鏡面加工でき
加工コストも低減でき、且つ加工精度（平坦度等）も向
上するという２次的効果も発生する。またゲッタリング
シンク位置がデバイス形成領域に近い場所にあるので、
重金属の拡散速度が小さい低温プロセスでも効率よく重
金属をゲッタリングできる。
【００２９】ＤＺ層となる中間層４は、気相成長法によ
り形成する場合、ＤＺ−ＩＧ処理工程を省略でき、気相
成長法あるいはイオン注入法による場合は、ＤＺ層の厚
さの制御が可能となる。さらにエピタキシャル層中への
酸素の拡散がほとんど無視できるので熱処理後にＢＭＤ
が形成されることもなく、熱的に安定である。
り形成する場合、ＤＺ−ＩＧ処理工程を省略でき、気相
成長法あるいはイオン注入法による場合は、ＤＺ層の厚
さの制御が可能となる。さらにエピタキシャル層中への
酸素の拡散がほとんど無視できるので熱処理後にＢＭＤ
が形成されることもなく、熱的に安定である。
【００３０】この発明では、ドーパント濃度が１×１０
16ａｔｏｍｓ／ｃｍ3以下のシリコン基板を用いている
ので、エピタキシャル層におけるオートドーピングレベ
ルがきわめて低く、ほとんど無視できるという効果も生
まれる。
16ａｔｏｍｓ／ｃｍ3以下のシリコン基板を用いている
ので、エピタキシャル層におけるオートドーピングレベ
ルがきわめて低く、ほとんど無視できるという効果も生
まれる。
【００３１】
実施例１ 以下の実施例に用いた本発明の基板およびエピタキシャ
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両
面鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ３〜５Ω・ｃｍ（ボロン濃度：２．８〜
４．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０ 15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層と第二層はＳｉＨＣｌ3を原料ガスとした熱ＣＶ
Ｄ法（化学気相成長法）により形成した。
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両
面鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ３〜５Ω・ｃｍ（ボロン濃度：２．８〜
４．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０ 15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層と第二層はＳｉＨＣｌ3を原料ガスとした熱ＣＶ
Ｄ法（化学気相成長法）により形成した。
【００３２】重金属ゲッタリング能の比較 本発明と従来ゲッタリング法との比較を示す。それぞれ
のゲッタリング能を形成したエピタキシャル基板に〜１
０12ａｔｏｍｓ／ｃｍ2のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混
合汚染を施し、高温プロセスで熱処理した後、酸化膜耐
圧の良品率（ｙｉｅｌｄ）およびＣ−ｔ法によるキャリ
ア寿命を調べた。それぞれのプロセスを以下に示す。 高温プロセス： １１５０℃×５ｈｒｓ．＋７００℃×
６ｈｒｓ．＋１０５０℃×５ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚２００Å、印加電
圧 １１ＭＶ／ｃｍ
のゲッタリング能を形成したエピタキシャル基板に〜１
０12ａｔｏｍｓ／ｃｍ2のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混
合汚染を施し、高温プロセスで熱処理した後、酸化膜耐
圧の良品率（ｙｉｅｌｄ）およびＣ−ｔ法によるキャリ
ア寿命を調べた。それぞれのプロセスを以下に示す。 高温プロセス： １１５０℃×５ｈｒｓ．＋７００℃×
６ｈｒｓ．＋１０５０℃×５ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚２００Å、印加電
圧 １１ＭＶ／ｃｍ
【００３３】表１から明らかなようにこの発明によるゲ
ッタリング法が他の方法に比べて優れていることが示さ
れた。なお、ゲッタリング能仕様に示すＢＭＤについて
は、Ｗｒｉｇｈｔ Ｅｔｃｈ液を用い、片面２μｍの選
択エッチを施した後、光学顕微鏡を用いて測定した値で
ある。
ッタリング法が他の方法に比べて優れていることが示さ
れた。なお、ゲッタリング能仕様に示すＢＭＤについて
は、Ｗｒｉｇｈｔ Ｅｔｃｈ液を用い、片面２μｍの選
択エッチを施した後、光学顕微鏡を用いて測定した値で
ある。
【００３４】
【表１】
【００３５】低温プロセスにおける重金属ゲッタリング
能の比較 上記ゲッタリング能の比較を低温熱処理後に行い、同様
の評価を行い比較した。低温プロセス： ６００℃×５
ｈｒｓ．＋９００℃×３２ｈｒｓ．＋８００℃×５ｈｒ
ｓ．表２から明らかなように低温プロセスにおいても、
この発明によるゲッタリング法が他の方法に比べて優れ
ていることが示された。
能の比較 上記ゲッタリング能の比較を低温熱処理後に行い、同様
の評価を行い比較した。低温プロセス： ６００℃×５
ｈｒｓ．＋９００℃×３２ｈｒｓ．＋８００℃×５ｈｒ
ｓ．表２から明らかなように低温プロセスにおいても、
この発明によるゲッタリング法が他の方法に比べて優れ
ていることが示された。
【００３６】
【表２】
【００３７】この発明における基板のボロン濃度の違い
に対するゲッタリング能の安定性を調べたところ、表３
に示すごとく、ボロン濃度が異なる基板を用いてもゲッ
タリング能に変化がないことが示された。
に対するゲッタリング能の安定性を調べたところ、表３
に示すごとく、ボロン濃度が異なる基板を用いてもゲッ
タリング能に変化がないことが示された。
【００３８】
【表３】
【００３９】また、この発明の試料をＳＩＭＳ分析した
ところ、図３Ａに示すごとく不整合転位が形成されてい
る界面および高濃度ボロン層に重金属が選択的にゲッタ
リングされていることがわかった。この結果より本発明
における不整合転位および高濃度ボロン層のゲッタリン
グ効果が示された。
ところ、図３Ａに示すごとく不整合転位が形成されてい
る界面および高濃度ボロン層に重金属が選択的にゲッタ
リングされていることがわかった。この結果より本発明
における不整合転位および高濃度ボロン層のゲッタリン
グ効果が示された。
【００４０】先の熱処理プロセスを通した後のゲッタリ
ング能の熱的安定性を従来法と比較した結果を図４Ａ、
図５Ａに示す。
ング能の熱的安定性を従来法と比較した結果を図４Ａ、
図５Ａに示す。
【００４１】パーティクルの発生量を純水中でのパーテ
ィクル転写により調べた。この方法はウェーハ裏面の鏡
面加工した別の清浄表面をもつウェーハと向かい合わせ
て洗浄槽に入れ、裏面から発生するパーティクルを清浄
な上面に転写させ、転写させたウェーハ表面の０．１２
μｍ以上の大きさのパーティクルを面検器で評価するこ
とによって裏面からのパーティクル発生量を見積もる方
法である。結果を表４に示す。
ィクル転写により調べた。この方法はウェーハ裏面の鏡
面加工した別の清浄表面をもつウェーハと向かい合わせ
て洗浄槽に入れ、裏面から発生するパーティクルを清浄
な上面に転写させ、転写させたウェーハ表面の０．１２
μｍ以上の大きさのパーティクルを面検器で評価するこ
とによって裏面からのパーティクル発生量を見積もる方
法である。結果を表４に示す。
【００４２】
【表４】
【００４３】実施例２ 以下の実施例に用いた本発明の基板およびエピタキシャ
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両面
鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ３〜５Ω・ｃｍ（ボロン濃度：２．８〜
４．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）中間層 ・抵抗率：０．０１〜０．０２Ω・ｃｍ
（ボロン濃度：３．５〜９×１０18ａｔｏｍｓ／ｃ
ｍ3） ・膜厚：３μｍt ６）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層、中間層、第二層はＳｉＨＣｌ3を原料ガスとし
た熱ＣＶＤ法（化学気相成長法）により形成した。
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両面
鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ３〜５Ω・ｃｍ（ボロン濃度：２．８〜
４．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）中間層 ・抵抗率：０．０１〜０．０２Ω・ｃｍ
（ボロン濃度：３．５〜９×１０18ａｔｏｍｓ／ｃ
ｍ3） ・膜厚：３μｍt ６）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層、中間層、第二層はＳｉＨＣｌ3を原料ガスとし
た熱ＣＶＤ法（化学気相成長法）により形成した。
【００４４】重金属ゲッタリング能の比較 本発明と従来ゲッタリング法との比較を示す。それぞれ
のゲッタリングシンクを形成したエピ基板に〜１０12ａ
ｔｏｍｓ／ｃｍ2のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混合汚染
を施し、高温プロセスで熱処理した後、酸化膜耐圧の良
品率（ｙｉｅｌｄ）およびＣ−ｔ法によるキャリア寿命
を調べた。それぞれのプロセスを以下に示す。 高温プロセス： １１９０℃×６ｈｒｓ．＋６００℃×
４ｈｒｓ．＋１０００℃×４ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚１５０Å、印加電
圧 １１ＭＶ／ｃｍ 表５から明らかなようにこの発明によるゲッタリング法
が他の方法に比べて優れていることが示された。
のゲッタリングシンクを形成したエピ基板に〜１０12ａ
ｔｏｍｓ／ｃｍ2のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混合汚染
を施し、高温プロセスで熱処理した後、酸化膜耐圧の良
品率（ｙｉｅｌｄ）およびＣ−ｔ法によるキャリア寿命
を調べた。それぞれのプロセスを以下に示す。 高温プロセス： １１９０℃×６ｈｒｓ．＋６００℃×
４ｈｒｓ．＋１０００℃×４ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚１５０Å、印加電
圧 １１ＭＶ／ｃｍ 表５から明らかなようにこの発明によるゲッタリング法
が他の方法に比べて優れていることが示された。
【００４５】
【表５】
【００４６】低温プロセスにおける重金属ゲッタリング
能の比較を、実施例１と同様に行った結果を表２に示
す。
能の比較を、実施例１と同様に行った結果を表２に示
す。
【００４７】また、この発明の試料をＳＩＭＳ分析した
ところ、図３Ｂに示すごとく不整合転位が形成されてい
る界面および高濃度ボロン層に重金属が選択的にゲッタ
リングされていることがわかった。この結果より本発明
における不整合転位の発生による重金属ゲッタリングお
よび高濃度ボロン層のゲッタリング効果が示された。
ところ、図３Ｂに示すごとく不整合転位が形成されてい
る界面および高濃度ボロン層に重金属が選択的にゲッタ
リングされていることがわかった。この結果より本発明
における不整合転位の発生による重金属ゲッタリングお
よび高濃度ボロン層のゲッタリング効果が示された。
【００４８】先の熱処理プロセスを通した後のゲッタリ
ング能の熱的安定性を従来法と比較した結果を図４Ｂ、
図５Ｂに示す。
ング能の熱的安定性を従来法と比較した結果を図４Ｂ、
図５Ｂに示す。
【００４９】パーティクルの発生量を実施例１と同様に
純水中でのパーティクル転写により調べた。結果を表４
に示す。
純水中でのパーティクル転写により調べた。結果を表４
に示す。
【００５０】実施例３ 以下の実施例に用いた本発明の基板およびエピタキシャ
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両面
鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ４〜６Ω・ｃｍ（ボロン濃度：２．３〜
３．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）中間層 ・抵抗率：０．０１〜０．０２Ω・ｃｍ
（ボロン濃度：３．５〜９×１０18ａｔｏｍｓ／ｃ
ｍ3） ・膜厚：３μｍt ６）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層はイオン注入法、中間層と第二層はＳｉＨＣｌ3
を原料ガスとした成長温度１１５０℃の熱ＣＶＤ法（化
学気相成長法）により形成した。
ル層の構造は次の通りである。 １）外観： ８インチφ、（６７５±５）μｍt、両面
鏡面基板 ２）面方位： （１００）±０．５° ３）抵抗率： ４〜６Ω・ｃｍ（ボロン濃度：２．３〜
３．５×１０15ａｔｏｍｓ／ｃｍ3） ４）第一層 ・抵抗率：０．００１〜０．００３Ω・
ｃｍ（ボロン濃度：３．５〜１３×１０19ａｔｏｍｓ／
ｃｍ3） ・膜厚：５μｍt ５）中間層 ・抵抗率：０．０１〜０．０２Ω・ｃｍ
（ボロン濃度：３．５〜９×１０18ａｔｏｍｓ／ｃ
ｍ3） ・膜厚：３μｍt ６）第二層 ・抵抗率：〜１０Ω・ｃｍ（ボロン濃
度：〜ｌ．５×１０15ａｔｏｍｓ／ｃｍ3） ・膜厚：３μｍt 第一層はイオン注入法、中間層と第二層はＳｉＨＣｌ3
を原料ガスとした成長温度１１５０℃の熱ＣＶＤ法（化
学気相成長法）により形成した。
【００５１】第一層のイオン注入法は、まず、ＢＦｅ2+
イオンを加速電圧１１０ｋｅＶでドープ量５×１０15／
ｃｍ3を注入し、これをＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ｐｒｏｃｅｓｓ）により、１０００℃、６０秒
間熱処理した。このときのボロン濃度の深さ方向分布を
図６に示す。ボロン濃度は第一層表面で１０20ａｔｏｍ
ｓ／ｃｍ3で深さ１μｍでほぼエピタキシャル用基板と
同レベルであった。また、このとき基板とイオン注入に
より形成した第一層の界面には不整合転位は観察されな
かった（Ｐｌａｎ ｖｉｅｗ ＴＥＭ観察）。従って、
界面にはボロン濃度差による応力場のみが形成されてい
ると考えられる。
イオンを加速電圧１１０ｋｅＶでドープ量５×１０15／
ｃｍ3を注入し、これをＲＴＰ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ｐｒｏｃｅｓｓ）により、１０００℃、６０秒
間熱処理した。このときのボロン濃度の深さ方向分布を
図６に示す。ボロン濃度は第一層表面で１０20ａｔｏｍ
ｓ／ｃｍ3で深さ１μｍでほぼエピタキシャル用基板と
同レベルであった。また、このとき基板とイオン注入に
より形成した第一層の界面には不整合転位は観察されな
かった（Ｐｌａｎ ｖｉｅｗ ＴＥＭ観察）。従って、
界面にはボロン濃度差による応力場のみが形成されてい
ると考えられる。
【００５２】本発明と従来ゲッタリング法との重金属ゲ
ッタリング能の比較を示す。それぞれのゲッタリングシ
ンクを形成したエピ基板に〜１０12ａｔｏｍｓ／ｃｍ2
のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混合汚染を施し、高温プロ
セスで熱処理した後、酸化膜耐圧の良品率（ｙｉｅｌ
ｄ）およびＣ−ｔ法によるキャリア寿命を調べた。それ
ぞれのプロセスを以下に示す。 高温プロセス： １１５０℃×６ｈｒｓ．＋６００℃×
４ｈｒｓ．＋９５０℃×４ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚２００Å、印加電
圧 １１ＭＶ／ｃｍ 表６から明らかなようにこの発明によるゲッタリング法
が他の方法に比べて優れていることが示された。
ッタリング能の比較を示す。それぞれのゲッタリングシ
ンクを形成したエピ基板に〜１０12ａｔｏｍｓ／ｃｍ2
のＦｅ、Ｎｉ、Ｃｒ、Ｃｕの混合汚染を施し、高温プロ
セスで熱処理した後、酸化膜耐圧の良品率（ｙｉｅｌ
ｄ）およびＣ−ｔ法によるキャリア寿命を調べた。それ
ぞれのプロセスを以下に示す。 高温プロセス： １１５０℃×６ｈｒｓ．＋６００℃×
４ｈｒｓ．＋９５０℃×４ｈｒｓ． 酸化膜耐圧良品率の測定： 酸化膜厚２００Å、印加電
圧 １１ＭＶ／ｃｍ 表６から明らかなようにこの発明によるゲッタリング法
が他の方法に比べて優れていることが示された。
【００５３】
【表６】
【００５４】以下の低温プロセスにおける重金属ゲッタ
リング能の比較を低温熱処理後に行い、実施例と同様の
評価を行い比較した。 低温プロセス： ６００℃×４ｈｒｓ．＋８５０℃×３
ｈｒｓ．＋６８０℃×６ｈｒｓ． 表７から明らかなように低温プロセスにおいても、この
発明によるゲッタリング法が他の方法に比べて優れてい
ることが示された。
リング能の比較を低温熱処理後に行い、実施例と同様の
評価を行い比較した。 低温プロセス： ６００℃×４ｈｒｓ．＋８５０℃×３
ｈｒｓ．＋６８０℃×６ｈｒｓ． 表７から明らかなように低温プロセスにおいても、この
発明によるゲッタリング法が他の方法に比べて優れてい
ることが示された。
【００５５】
【表７】
【００５６】また、この発明の試料をＳＩＭＳ分析した
ところ、図３Ｃに示すごとく応力場が形成されている界
面および高濃度ボロン層である第一層に重金属が選択的
にゲッタリングされていることがわかった。この結果よ
り本発明における応力場および高濃度ボロン層のゲッタ
リング効果が示された。
ところ、図３Ｃに示すごとく応力場が形成されている界
面および高濃度ボロン層である第一層に重金属が選択的
にゲッタリングされていることがわかった。この結果よ
り本発明における応力場および高濃度ボロン層のゲッタ
リング効果が示された。
【００５７】
【発明の効果】この発明は、ドーパント濃度が大きく異
なる層を積層した２層構造又は３層構造を持ったシリコ
ンウェーハとなすことにより、ドーパント濃度が大きく
異なる層の界面に不整合転位や応力場が形成され、これ
らにより重金属をゲッタリングでき、シリコン基板の特
性（ＰタイプかＮタイプ、ドーパント濃度、酸素濃度な
ど）に依存せず、熱的に安定で、パーティクル発生がな
く、低コストで効率よく重金属をゲッタリングでき、エ
ピタキシャル成長によりＤＺ層を形成しているので酸素
析出が起こり難く、ＤＺ−ＩＧ処理工程を省略し、熱的
に安定なＤＺ層でかつＤＺ層の厚さの制御が可能なＤＺ
層が形成でき、ＤＺ層として高濃度ドープ層を用いてい
るので、ラッチアップ対策としても非常に有効である。
なる層を積層した２層構造又は３層構造を持ったシリコ
ンウェーハとなすことにより、ドーパント濃度が大きく
異なる層の界面に不整合転位や応力場が形成され、これ
らにより重金属をゲッタリングでき、シリコン基板の特
性（ＰタイプかＮタイプ、ドーパント濃度、酸素濃度な
ど）に依存せず、熱的に安定で、パーティクル発生がな
く、低コストで効率よく重金属をゲッタリングでき、エ
ピタキシャル成長によりＤＺ層を形成しているので酸素
析出が起こり難く、ＤＺ−ＩＧ処理工程を省略し、熱的
に安定なＤＺ層でかつＤＺ層の厚さの制御が可能なＤＺ
層が形成でき、ＤＺ層として高濃度ドープ層を用いてい
るので、ラッチアップ対策としても非常に有効である。
【図１】この発明によるシリコン基板の２層構造を示す
説明図である。
説明図である。
【図２】この発明によるシリコン基板の３層構造を示す
説明図である。
説明図である。
【図３】Ａ，Ｂ，Ｃはこの発明によるシリコン基板のＳ
ＩＭＳ分析プロファイスを示すグラフである。
ＩＭＳ分析プロファイスを示すグラフである。
【図４】Ａ，Ｂは高温プロセス回数とキャリア寿命との
関係を示すグラフである。
関係を示すグラフである。
【図５】Ａ，Ｂは高温プロセス回数とＤＺ層厚さとの関
係を示すグラフである。
係を示すグラフである。
【図６】深さとボロン濃度との関係を示すグラフであ
る。
る。
１ シリコン基板 ２ 第一層 ３ 第二層 ４ 中間層
Claims (5)
- 【請求項１】 シリコン基板において、ドーパント濃度
が１×１０16ａｔｏｍｓ／ｃｍ3以下のシリコンとドー
パント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上である
シリコンとによって形成された界面を少なくとも一つ以
上持つ多層膜を基板上に有するシリコン基板。 - 【請求項２】 ドーパント濃度が１×１０16ａｔｏｍｓ
／ｃｍ3以下のシリコン基板において、基板上にドーパ
ント濃度が１×１０18ａｔｏｍｓ／ｃｍ3以上である第
一層とドーパント濃度が１×１０16ａｔｏｍｓ／ｃｍ3
以下である第二層を順次積層したシリコン基板。 - 【請求項３】 請求項２において、第一層と第二層の間
にドーパント濃度が１×１０16〜１×１０18ａｔｏｍ／
ｃｍ3の範囲にある中間層を積層したシリコン基板。 - 【請求項４】 気相成長法により各層を順次形成する請
求項１〜請求項３に記載のシリコン基板の製造方法。 - 【請求項５】 イオン注入法により各層を形成する請求
項１〜請求項３に記載のシリコン基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21799896A JP4061418B2 (ja) | 1996-07-30 | 1996-07-30 | シリコン基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21799896A JP4061418B2 (ja) | 1996-07-30 | 1996-07-30 | シリコン基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050714A true JPH1050714A (ja) | 1998-02-20 |
| JP4061418B2 JP4061418B2 (ja) | 2008-03-19 |
Family
ID=16713029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21799896A Expired - Fee Related JP4061418B2 (ja) | 1996-07-30 | 1996-07-30 | シリコン基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4061418B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2004086488A1 (ja) * | 2003-03-26 | 2006-06-29 | コマツ電子金属株式会社 | 半導体エピタキシャルウェーハ |
| KR100763426B1 (ko) | 2004-12-16 | 2007-10-04 | 실트로닉 아게 | 에피택셜 증착층을 가진 반도체 웨이퍼 및 그 반도체웨이퍼의 제조 방법 |
| EP0999580B1 (en) * | 1998-11-04 | 2008-01-02 | Lucent Technologies Inc. | Simplified high q inductor substrate |
| WO2008078404A1 (ja) * | 2006-12-26 | 2008-07-03 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法 |
| JP2009164590A (ja) * | 2007-12-13 | 2009-07-23 | Sumco Corp | エピタキシャルウェーハ及びその製造方法 |
| EP2112254A2 (en) * | 2008-03-05 | 2009-10-28 | Sumco Corporation | Silicon substrate and manufacturing method thereof |
| JP2010199225A (ja) * | 2009-02-24 | 2010-09-09 | Sumco Corp | エピタキシャルシリコンウェーハ、およびその製造方法 |
| JP2014099456A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
-
1996
- 1996-07-30 JP JP21799896A patent/JP4061418B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0999580B1 (en) * | 1998-11-04 | 2008-01-02 | Lucent Technologies Inc. | Simplified high q inductor substrate |
| JPWO2004086488A1 (ja) * | 2003-03-26 | 2006-06-29 | コマツ電子金属株式会社 | 半導体エピタキシャルウェーハ |
| KR100763426B1 (ko) | 2004-12-16 | 2007-10-04 | 실트로닉 아게 | 에피택셜 증착층을 가진 반도체 웨이퍼 및 그 반도체웨이퍼의 제조 방법 |
| US8449675B2 (en) | 2004-12-16 | 2013-05-28 | Siltronic Ag | Semiconductor wafer with an epitaxially deposited layer, and process for producing the semiconductor wafer |
| WO2008078404A1 (ja) * | 2006-12-26 | 2008-07-03 | Shin-Etsu Handotai Co., Ltd. | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法 |
| JP2008159976A (ja) * | 2006-12-26 | 2008-07-10 | Shin Etsu Handotai Co Ltd | シリコンエピタキシャルウェーハ及びその製造方法、並びに半導体デバイスの製造方法及びｓｏｉウェーハの製造方法 |
| JP2009164590A (ja) * | 2007-12-13 | 2009-07-23 | Sumco Corp | エピタキシャルウェーハ及びその製造方法 |
| EP2112254A2 (en) * | 2008-03-05 | 2009-10-28 | Sumco Corporation | Silicon substrate and manufacturing method thereof |
| JP2010199225A (ja) * | 2009-02-24 | 2010-09-09 | Sumco Corp | エピタキシャルシリコンウェーハ、およびその製造方法 |
| JP2014099456A (ja) * | 2012-11-13 | 2014-05-29 | Sumco Corp | 半導体エピタキシャルウェーハの製造方法、半導体エピタキシャルウェーハ、および固体撮像素子の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4061418B2 (ja) | 2008-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5828568B1 (ja) | 半導体素子及びその製造方法 | |
| Patton et al. | Physics, technology, and modeling of polysilicon emitter contacts for VLSI bipolar transistors | |
| US6723622B2 (en) | Method of forming a germanium film on a semiconductor substrate that includes the formation of a graded silicon-germanium buffer layer prior to the formation of a germanium layer | |
| US6639327B2 (en) | Semiconductor member, semiconductor device and manufacturing methods thereof | |
| Theunissen et al. | Application of preferential electrochemical etching of silicon to semiconductor device technology | |
| JPH10256169A (ja) | 半導体装置の製造方法 | |
| US9911873B2 (en) | Hydrogenation of passivated contacts | |
| JP4061418B2 (ja) | シリコン基板とその製造方法 | |
| JPH08139295A (ja) | Ｓｏｉ基板 | |
| Kalinina et al. | Gettering effect with Al implanted into 4H-SiC CVD epitaxial layers | |
| JP2003100760A (ja) | エピタキシャルシリコンウェハおよびその製造方法 | |
| JPS59165455A (ja) | 半導体装置 | |
| JPH1174276A (ja) | エピタキシャルシリコン半導体基板とその製造方法 | |
| CN116057666B (zh) | Soi晶圆的制造方法及soi晶圆 | |
| JP2022067962A (ja) | Ｓｏｉウェーハの製造方法及びｓｏｉウェーハ | |
| US12476111B2 (en) | Selective area diffusion doping of III-N materials | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| US20060226514A1 (en) | Semiconductor epitaxial wafer | |
| JP2735079B2 (ja) | ホウ素ドーピング方法 | |
| US20250154682A1 (en) | Heteroepitaxial wafer for the deposition of gallium nitride | |
| CN120344724A (zh) | 半导体衬底以及半导体衬底的制造方法 | |
| KR0128521B1 (ko) | 반도체 소자의 특성저하 회복방법 | |
| Kodama et al. | A solid‐phase epitaxy with clean surface formation using SiH4 and Evaluation of SOI Layer | |
| Parekh | Arsenic-doped polycrystalline silicon film for bipolar integrated circuits | |
| Kang | Formation of n (+) p junctions using in-situ phosphorus doped selective silicon (1-x) germanium (x) alloys for CMOS technology nodes beyond 50 nm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070626 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070827 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070827 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071210 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130111 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |