JPH1050879A - 表面実装型電子部品 - Google Patents
表面実装型電子部品Info
- Publication number
- JPH1050879A JPH1050879A JP8200808A JP20080896A JPH1050879A JP H1050879 A JPH1050879 A JP H1050879A JP 8200808 A JP8200808 A JP 8200808A JP 20080896 A JP20080896 A JP 20080896A JP H1050879 A JPH1050879 A JP H1050879A
- Authority
- JP
- Japan
- Prior art keywords
- input
- electronic element
- ceramic substrate
- output
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
Landscapes
- Wire Bonding (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
(57)【要約】
【課題】電子素子の実装時の工数を低減し、製造時間を
短縮して低コスト化する。 【解決手段】正方形のセラミック基板６の全周辺部に、
パッド１、２をセラミック基板６上面の中心点Ｏに対し
て略点対称となるよう設けた。セラミック基板６の辺の
ほぼ中央に入出力用のパッド１を配置し、辺の隅部に接
地用のパッド２を配置し、入力用のパッド１と出力用の
パッド１が略対向するようにし、入力用のものは入力イ
ンピーダンスに整合させ、出力用のものは出力インピー
ダンスに整合させた。
短縮して低コスト化する。 【解決手段】正方形のセラミック基板６の全周辺部に、
パッド１、２をセラミック基板６上面の中心点Ｏに対し
て略点対称となるよう設けた。セラミック基板６の辺の
ほぼ中央に入出力用のパッド１を配置し、辺の隅部に接
地用のパッド２を配置し、入力用のパッド１と出力用の
パッド１が略対向するようにし、入力用のものは入力イ
ンピーダンスに整合させ、出力用のものは出力インピー
ダンスに整合させた。
Description
【０００１】
【発明の属する技術分野】本発明は、自動車電話及び携
帯電話等の小型移動体無線機器用受動素子、例えば弾性
表面波素子等の電子素子を基板上に搭載した表面実装型
電子部品に関するものである。
帯電話等の小型移動体無線機器用受動素子、例えば弾性
表面波素子等の電子素子を基板上に搭載した表面実装型
電子部品に関するものである。
【０００２】
【従来の技術】従来の表面実装型電子部品（Surface Mo
unted Device、以下ＳＭＤと略す）用のパッケージを図
３及び図４に示す。図３の（ａ）はパッケージＰの斜視
図であり、（ｂ）はパッケージＰの平面図で、（ｃ）は
他の基板上に表面実装された状態での（ｂ）のｘ−ｘ線
における切断面図である。図４の（ａ）はパッケージ本
体Ｐ１の平面図であり、（ｂ）はパッケージ本体Ｐ１の
裏面の底面図である。
unted Device、以下ＳＭＤと略す）用のパッケージを図
３及び図４に示す。図３の（ａ）はパッケージＰの斜視
図であり、（ｂ）はパッケージＰの平面図で、（ｃ）は
他の基板上に表面実装された状態での（ｂ）のｘ−ｘ線
における切断面図である。図４の（ａ）はパッケージ本
体Ｐ１の平面図であり、（ｂ）はパッケージ本体Ｐ１の
裏面の底面図である。
【０００３】図３において、６は電子素子１１を載置し
実装するためのセラミック基板で、７〜９は２層目〜４
層目の枠状のセラミック基板であり、１０は全体を覆う
金属製の蓋体であり、蓋体１０はセラミック基板９の上
面に予め金属膜１３を付着させておき、金属膜１３と溶
接させるか、又は半田付け等の手段で接合する。弾性表
面波素子等の電子素子１１は、セラミック基板６上に載
置され導電性接着剤１４により接着される。電子素子１
１の入出力用の端子及び接地用の端子は、ワイヤー１２
によりセラミック基板７上の入出力用の電極及び接地用
の電極に各々接続される。
実装するためのセラミック基板で、７〜９は２層目〜４
層目の枠状のセラミック基板であり、１０は全体を覆う
金属製の蓋体であり、蓋体１０はセラミック基板９の上
面に予め金属膜１３を付着させておき、金属膜１３と溶
接させるか、又は半田付け等の手段で接合する。弾性表
面波素子等の電子素子１１は、セラミック基板６上に載
置され導電性接着剤１４により接着される。電子素子１
１の入出力用の端子及び接地用の端子は、ワイヤー１２
によりセラミック基板７上の入出力用の電極及び接地用
の電極に各々接続される。
【０００４】上記のように構成されたＳＭＤは、図３
（ｃ）のように、他の基板２０上の導電パターン２１に
半田２２等により接続され、表面実装される。
（ｃ）のように、他の基板２０上の導電パターン２１に
半田２２等により接続され、表面実装される。
【０００５】図４において、１はセラミック基板７の上
面に形成された入出力用の電極（Ｓ）のワイヤーボンデ
ィングパッド（以下パッドと略す）で、２は接地用の電
極（Ｇ）のパッドである。パッド１は１組とされ、電子
素子１１を実装する際に、その入出力用の端子及び接地
用の端子とパッド１、２を位置合わせして接続するため
の目印（例えば円形の穴）３が、セラミック基板６上に
設けてある。セラミック基板６の下面（裏面）には、パ
ッド１、２に各々導通するシグナル端子５とグランド端
子４とが設けられ、これらの端子はＡｕを成膜して形成
している。尚、パッケージ本体Ｐ１はセラミック基板
６、７から成る部分をいう。
面に形成された入出力用の電極（Ｓ）のワイヤーボンデ
ィングパッド（以下パッドと略す）で、２は接地用の電
極（Ｇ）のパッドである。パッド１は１組とされ、電子
素子１１を実装する際に、その入出力用の端子及び接地
用の端子とパッド１、２を位置合わせして接続するため
の目印（例えば円形の穴）３が、セラミック基板６上に
設けてある。セラミック基板６の下面（裏面）には、パ
ッド１、２に各々導通するシグナル端子５とグランド端
子４とが設けられ、これらの端子はＡｕを成膜して形成
している。尚、パッケージ本体Ｐ１はセラミック基板
６、７から成る部分をいう。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のＳＭＤにおいては、弾性表面波素子等の電子素子を
実装する際に、電子素子の接続端子とパッケージ本体の
所定の電極とを位置合わせするために、パッケージ本体
Ｐ１の目印３を特定の方向に並べておき、電子素子の接
続端子も特定の方向に統一して並べる必要があった。故
に、電子素子の実装時の作業性が悪く、製造に時間を要
していた。
来のＳＭＤにおいては、弾性表面波素子等の電子素子を
実装する際に、電子素子の接続端子とパッケージ本体の
所定の電極とを位置合わせするために、パッケージ本体
Ｐ１の目印３を特定の方向に並べておき、電子素子の接
続端子も特定の方向に統一して並べる必要があった。故
に、電子素子の実装時の作業性が悪く、製造に時間を要
していた。
【０００７】また、電子素子とパッケージ本体Ｐ１をワ
イヤーボンドで接続するときにワイヤーの長さをできる
だけ短くしようとして、パッケージ本体Ｐ１のパッドに
合わせて、電子素子の回路パターンや端子配置等を設計
する手間が生じていた。
イヤーボンドで接続するときにワイヤーの長さをできる
だけ短くしようとして、パッケージ本体Ｐ１のパッドに
合わせて、電子素子の回路パターンや端子配置等を設計
する手間が生じていた。
【０００８】従って、本発明は上記事情に鑑みて完成さ
れたものであり、電子素子の実装時の作業性を改善し、
その結果製造時間を短縮し、また電子素子の端子配置等
を特別に設計する必要のないＳＭＤを提供することをそ
の目的とする。
れたものであり、電子素子の実装時の作業性を改善し、
その結果製造時間を短縮し、また電子素子の端子配置等
を特別に設計する必要のないＳＭＤを提供することをそ
の目的とする。
【０００９】
【課題を解決するための手段】本発明の表面実装型電子
部品は、上面−下面間を導通するような複数個の電極を
有する基板上に、接続端子を所定の前記電極に接続した
状態で電子素子を搭載固定して成る表面実装型電子部品
であって、基板上の電極が互いに対称的な位置に配置さ
れていることを特徴とする。
部品は、上面−下面間を導通するような複数個の電極を
有する基板上に、接続端子を所定の前記電極に接続した
状態で電子素子を搭載固定して成る表面実装型電子部品
であって、基板上の電極が互いに対称的な位置に配置さ
れていることを特徴とする。
【００１０】
【発明の実施の形態】本発明を図１、２を用いて説明す
る。図１の（ａ）はパッケージ本体Ｐ１の平面図で、
（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。ま
た、図２には他の実施形態を示す。尚、図１、２におい
て、図３と同一部材には同一符号を付す。
る。図１の（ａ）はパッケージ本体Ｐ１の平面図で、
（ｂ）はパッケージ本体Ｐ１の裏面の底面図である。ま
た、図２には他の実施形態を示す。尚、図１、２におい
て、図３と同一部材には同一符号を付す。
【００１１】図１において、正方形を成すセラミック基
板６上面の全周辺部にパッド１が中心点Ｏに対して略点
対称となるよう配置され、辺のほぼ中央にパッド１が、
辺の隅部の４ヵ所にパッド２が配置される。この場合、
パッド１、２の位置は、上記のような略点対称な配置以
外に、セラミック基板６上面の中心線あるいは対角線等
に対して略線対称な配置としてもよいが、略点対称な配
置が、電子素子の搭載位置及び搭載方向を考慮する手間
が最も省け、また電子素子の接続端子と電極間の距離を
各々等しくかつ最短に調整し易いため、好ましい。
板６上面の全周辺部にパッド１が中心点Ｏに対して略点
対称となるよう配置され、辺のほぼ中央にパッド１が、
辺の隅部の４ヵ所にパッド２が配置される。この場合、
パッド１、２の位置は、上記のような略点対称な配置以
外に、セラミック基板６上面の中心線あるいは対角線等
に対して略線対称な配置としてもよいが、略点対称な配
置が、電子素子の搭載位置及び搭載方向を考慮する手間
が最も省け、また電子素子の接続端子と電極間の距離を
各々等しくかつ最短に調整し易いため、好ましい。
【００１２】そして、セラミック基板６の下面にはシグ
ナル端子５とグランド端子４が設けられ、それぞれパッ
ド１とパッド２に導通しかつ外部の駆動回路や接地回路
に接続される。このシグナル端子５とグランド端子４
は、Ａｕ等を蒸着法、電解メッキ法等で成膜し形成す
る。また、図２の例では、辺のほぼ中央にパッド２が、
辺の隅部の４ヵ所にパッド１が配置される。上記中心点
Ｏは、セラミック基板６の対角線の交点であり、幾何学
的な中心である。
ナル端子５とグランド端子４が設けられ、それぞれパッ
ド１とパッド２に導通しかつ外部の駆動回路や接地回路
に接続される。このシグナル端子５とグランド端子４
は、Ａｕ等を蒸着法、電解メッキ法等で成膜し形成す
る。また、図２の例では、辺のほぼ中央にパッド２が、
辺の隅部の４ヵ所にパッド１が配置される。上記中心点
Ｏは、セラミック基板６の対角線の交点であり、幾何学
的な中心である。
【００１３】パッド１、２は、上記のように、必ずしも
セラミック基板６の上面と下面において同様に対称的に
設ける必要はなく、上面、下面及び他の面のうちの少な
くともいずれか１面において対称的に配置されていれば
よいが、電子素子が実際に搭載される面（例えば上面）
において対称的に設けることが、電子素子の実装の作業
性を向上させるうえで好適である。
セラミック基板６の上面と下面において同様に対称的に
設ける必要はなく、上面、下面及び他の面のうちの少な
くともいずれか１面において対称的に配置されていれば
よいが、電子素子が実際に搭載される面（例えば上面）
において対称的に設けることが、電子素子の実装の作業
性を向上させるうえで好適である。
【００１４】本発明において、基板が方形状等をなし、
各辺の中央部又は隅部等に、電極が対称的に配置されて
いることが好ましい。このような構成により、電子素子
の接続端子（入出力用の端子、接地用の端子等）とそれ
に接続されるべき電極（入出力用の電極、接地用の電極
等）との距離が各々ほぼ等しくなり、ワイヤーの長さの
違いによるインピーダンス、インダクタンスのばらつ
き、更には高周波フィルタを搭載した場合の高周波側の
帯域外減衰量のばらつきが解消する。また、例えば基板
上面の周辺部の辺のほぼ中央に入出力用の電極が配置さ
れている場合、電子素子の入出力用の端子と基板上の入
出力用の電極との距離が、各々等しくかつ最短になる。
更に本発明において、電極を各辺の中央部と隅部の間に
設けたり、中央部と隅部の間に複数個設けてもよい。
各辺の中央部又は隅部等に、電極が対称的に配置されて
いることが好ましい。このような構成により、電子素子
の接続端子（入出力用の端子、接地用の端子等）とそれ
に接続されるべき電極（入出力用の電極、接地用の電極
等）との距離が各々ほぼ等しくなり、ワイヤーの長さの
違いによるインピーダンス、インダクタンスのばらつ
き、更には高周波フィルタを搭載した場合の高周波側の
帯域外減衰量のばらつきが解消する。また、例えば基板
上面の周辺部の辺のほぼ中央に入出力用の電極が配置さ
れている場合、電子素子の入出力用の端子と基板上の入
出力用の電極との距離が、各々等しくかつ最短になる。
更に本発明において、電極を各辺の中央部と隅部の間に
設けたり、中央部と隅部の間に複数個設けてもよい。
【００１５】本発明において、入力用の電極と出力用の
電極を略対向する位置に配置し、入力用の電極は入力イ
ンピーダンスに整合させ、出力用の電極は出力インピー
ダンスに整合させることが好適である。このような構成
により、予め２つの方向において入出力用の電極の組が
特定されることになり、電子素子を実装する際に２方向
のいずれにおいても実装できる。インピーダンスの整合
はパッド１、２の面積を変化させたり、セラミック基板
６、７の厚みを変化させることにより行てもよいし、外
部のインピーダンス素子（抵抗、コイル、コンデンサ
等）により整合させてもよい。
電極を略対向する位置に配置し、入力用の電極は入力イ
ンピーダンスに整合させ、出力用の電極は出力インピー
ダンスに整合させることが好適である。このような構成
により、予め２つの方向において入出力用の電極の組が
特定されることになり、電子素子を実装する際に２方向
のいずれにおいても実装できる。インピーダンスの整合
はパッド１、２の面積を変化させたり、セラミック基板
６、７の厚みを変化させることにより行てもよいし、外
部のインピーダンス素子（抵抗、コイル、コンデンサ
等）により整合させてもよい。
【００１６】本発明は、上記のような構成により、電子
素子の実装時の作業性を改善し、その結果製造時間を短
縮でき、低コストのＳＭＤを提供できるという作用効果
を有する。
素子の実装時の作業性を改善し、その結果製造時間を短
縮でき、低コストのＳＭＤを提供できるという作用効果
を有する。
【００１７】更に、本発明において、パッド２（接地用
の電極）も、図１、２に示すように、中心点Ｏに対して
略点対称となるよう配置する。また、パッド２は共通し
て外部の接地回路に接続されることが望ましく、この場
合、パッド２のいずれか１つに電子素子の接地用の端子
を接続すればよい。例えば、パッド２の各々を外部の接
地回路に接続しておくか、接地回路に共通して接続され
るようセラミック基板６の表面に予めパターニングして
おくのがよい。また、本発明において、基板の形状は矩
形状、方形状、円形状、楕円形状、長円形状等の形状に
適宜構成し得るが、正方形、長方形等の方形状にするこ
とが好ましく、特に正方形の場合、電子素子の実装時に
基板の方向を考慮する手間が最も省けより好ましい。ま
た、基板の材料は電気的に絶縁性であり、放熱性、平坦
性に優れたものがよく、セラミック、プラスチック又は
ガラス等の材料がよい。特に、アルミナセラミックが誘
電率が高い（絶縁性に優れる）という点で好適である。
の電極）も、図１、２に示すように、中心点Ｏに対して
略点対称となるよう配置する。また、パッド２は共通し
て外部の接地回路に接続されることが望ましく、この場
合、パッド２のいずれか１つに電子素子の接地用の端子
を接続すればよい。例えば、パッド２の各々を外部の接
地回路に接続しておくか、接地回路に共通して接続され
るようセラミック基板６の表面に予めパターニングして
おくのがよい。また、本発明において、基板の形状は矩
形状、方形状、円形状、楕円形状、長円形状等の形状に
適宜構成し得るが、正方形、長方形等の方形状にするこ
とが好ましく、特に正方形の場合、電子素子の実装時に
基板の方向を考慮する手間が最も省けより好ましい。ま
た、基板の材料は電気的に絶縁性であり、放熱性、平坦
性に優れたものがよく、セラミック、プラスチック又は
ガラス等の材料がよい。特に、アルミナセラミックが誘
電率が高い（絶縁性に優れる）という点で好適である。
【００１８】本発明のパッド１、２の材料は、Ａｕ、又
はＮｉ膜上にＡｕとＣｒの合金膜を積層した、金属膜あ
るいは合金膜の単層構成又は複層構成が、導電性及び耐
候性に優れ望ましい。本発明でいう電子素子は、弾性表
面波素子、圧電素子等の接続端子を有する電子素子であ
れば使用できる。
はＮｉ膜上にＡｕとＣｒの合金膜を積層した、金属膜あ
るいは合金膜の単層構成又は複層構成が、導電性及び耐
候性に優れ望ましい。本発明でいう電子素子は、弾性表
面波素子、圧電素子等の接続端子を有する電子素子であ
れば使用できる。
【００１９】尚、本発明は上記の実施形態に限定される
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更は何等差し支えない。
ものではなく、本発明の要旨を逸脱しない範囲内で種々
の変更は何等差し支えない。
【００２０】
【実施例】本発明のパッケージ本体Ｐ１を図１のように
構成し、その際セラミック基板６をアルミナセラミック
とし、パッド１は入力用と出力用のものが略対向する配
置とし、入力用のものは入力インピーダンスに整合さ
せ、出力用のものは出力インピーダンスに整合させた。
そして、図３（ｃ）と同様の構成で弾性表面波素子を実
装してＳＭＤを１００個製造したとき、その製造時間は
従来の約１／２であった。また、本発明のパッケージ本
体Ｐ１を図２のように構成し、他の条件は図１の場合と
同様にして、ＳＭＤを１００個製造したとき、その製造
時間は上記と同様従来の約１／２であった。
構成し、その際セラミック基板６をアルミナセラミック
とし、パッド１は入力用と出力用のものが略対向する配
置とし、入力用のものは入力インピーダンスに整合さ
せ、出力用のものは出力インピーダンスに整合させた。
そして、図３（ｃ）と同様の構成で弾性表面波素子を実
装してＳＭＤを１００個製造したとき、その製造時間は
従来の約１／２であった。また、本発明のパッケージ本
体Ｐ１を図２のように構成し、他の条件は図１の場合と
同様にして、ＳＭＤを１００個製造したとき、その製造
時間は上記と同様従来の約１／２であった。
【００２１】
【発明の効果】以上の通り、本発明の表面実装型電子部
品は、基板上の電極が互いに対称的な位置に配置される
ことにより、例えば１つのパッケージ内に入出力用の電
極を２組設置でき、しかも入出力用の電極を対向させて
配置すると２方向のいずれにおいても電子素子を搭載で
きる。これにより、複数のパッケージと電子部品を実装
するときに、それらの方向がばらばらに向いていてもよ
く、特にパッケージが正方形の場合、パッケージとパッ
ケージの周辺部の辺と辺が接するよう並べておくと、電
極パターンをまったく考慮せずに実装することができ
る。
品は、基板上の電極が互いに対称的な位置に配置される
ことにより、例えば１つのパッケージ内に入出力用の電
極を２組設置でき、しかも入出力用の電極を対向させて
配置すると２方向のいずれにおいても電子素子を搭載で
きる。これにより、複数のパッケージと電子部品を実装
するときに、それらの方向がばらばらに向いていてもよ
く、特にパッケージが正方形の場合、パッケージとパッ
ケージの周辺部の辺と辺が接するよう並べておくと、電
極パターンをまったく考慮せずに実装することができ
る。
【００２２】また、従来、電子素子をダイボンダーによ
り実装する際に、パッケージ毎に回転してボンディング
位置を調整する必要があったが、本発明ではそのための
回転機構は不要となり、パッケージの側面をダイボンダ
ーの所定位置に合わせておくだけでよい。更に、パッケ
ージ内の電極配置に合わせて、電子素子の端子配置等を
特別に設計することも不要となった。従って、本発明に
より、電子素子を実装する工程が低減し実装時間も短縮
され、その結果生産性が向上し低コストでＳＭＤを提供
できる。
り実装する際に、パッケージ毎に回転してボンディング
位置を調整する必要があったが、本発明ではそのための
回転機構は不要となり、パッケージの側面をダイボンダ
ーの所定位置に合わせておくだけでよい。更に、パッケ
ージ内の電極配置に合わせて、電子素子の端子配置等を
特別に設計することも不要となった。従って、本発明に
より、電子素子を実装する工程が低減し実装時間も短縮
され、その結果生産性が向上し低コストでＳＭＤを提供
できる。
【図１】本発明の実施例を示し、（ａ）はパッケージ本
体の平面図で、（ｂ）はパッケージ裏面の底面図であ
る。
体の平面図で、（ｂ）はパッケージ裏面の底面図であ
る。
【図２】本発明の他の実施例を示し、（ａ）はパッケー
ジ本体の平面図で、（ｂ）はパッケージ裏面の底面図で
ある。
ジ本体の平面図で、（ｂ）はパッケージ裏面の底面図で
ある。
【図３】従来例を示し、（ａ）はＳＭＤの斜視図で、
（ｂ）はＳＭＤの平面図で、（ｃ）は他の基板上に実装
された状態でのＳＭＤの切断面図である。
（ｂ）はＳＭＤの平面図で、（ｃ）は他の基板上に実装
された状態でのＳＭＤの切断面図である。
【図４】従来例を示し、（ａ）はパッケージ本体の平面
図で、（ｂ）はパッケージ裏面の底面図である。
図で、（ｂ）はパッケージ裏面の底面図である。
１：入出力用の電極（パッド） ２：接地用の電極（パッド） ４：グランド端子 ５：シグナル端子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 一弘 京都府相楽郡精華町光台３丁目５番地 京 セラ株式会社中央研究所内 (72)発明者 勝田 洋彦 京都府相楽郡精華町光台３丁目５番地 京 セラ株式会社中央研究所内
Claims (2)
- 【請求項１】 上面−下面間を導通するような複数個の
電極を有する基板上に、接続端子を所定の前記電極に接
続した状態で電子素子を搭載固定して成る表面実装型電
子部品であって、基板上の電極が互いに対称的な位置に
配置されていることを特徴とする表面実装型電子部品。 - 【請求項２】 基板が方形状等をなし、各辺の中央部又
は隅部等に、電極が対称的に配置されていることを特徴
とする請求項１記載の表面実装型電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080896A JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20080896A JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050879A true JPH1050879A (ja) | 1998-02-20 |
| JP3659439B2 JP3659439B2 (ja) | 2005-06-15 |
Family
ID=16430547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20080896A Expired - Fee Related JP3659439B2 (ja) | 1996-07-30 | 1996-07-30 | 表面実装型電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3659439B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002076829A (ja) * | 2000-08-31 | 2002-03-15 | Kyocera Corp | 弾性表面波装置 |
| JP2002111430A (ja) * | 2000-07-28 | 2002-04-12 | Kyocera Corp | 弾性表面波装置 |
| JP2003017612A (ja) * | 2001-06-28 | 2003-01-17 | Rohm Co Ltd | 半導体装置 |
| WO2005088834A1 (ja) * | 2004-03-12 | 2005-09-22 | Murata Manufacturing Co., Ltd. | １ポート弾性表面波共振子装置 |
| WO2006104264A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 半導体装置及びその製造方法 |
| US7134196B2 (en) | 2000-12-18 | 2006-11-14 | Tdk Corporation | Electronic device and manufacturing same |
| JP2007208516A (ja) * | 2006-01-31 | 2007-08-16 | Epson Toyocom Corp | 弾性表面波デバイスの製造方法及び弾性表面波デバイス |
-
1996
- 1996-07-30 JP JP20080896A patent/JP3659439B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002111430A (ja) * | 2000-07-28 | 2002-04-12 | Kyocera Corp | 弾性表面波装置 |
| JP2002076829A (ja) * | 2000-08-31 | 2002-03-15 | Kyocera Corp | 弾性表面波装置 |
| US7134196B2 (en) | 2000-12-18 | 2006-11-14 | Tdk Corporation | Electronic device and manufacturing same |
| JP2003017612A (ja) * | 2001-06-28 | 2003-01-17 | Rohm Co Ltd | 半導体装置 |
| WO2005088834A1 (ja) * | 2004-03-12 | 2005-09-22 | Murata Manufacturing Co., Ltd. | １ポート弾性表面波共振子装置 |
| WO2006104264A1 (ja) * | 2005-03-31 | 2006-10-05 | Pioneer Corporation | 半導体装置及びその製造方法 |
| JPWO2006104264A1 (ja) * | 2005-03-31 | 2008-09-11 | パイオニア株式会社 | 半導体装置及びその製造方法 |
| JP4635047B2 (ja) * | 2005-03-31 | 2011-02-16 | パイオニア株式会社 | 半導体装置及びその製造方法 |
| JP2007208516A (ja) * | 2006-01-31 | 2007-08-16 | Epson Toyocom Corp | 弾性表面波デバイスの製造方法及び弾性表面波デバイス |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3659439B2 (ja) | 2005-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0472856B1 (en) | Surface acoustic wave device and its manufacturing method | |
| JP4378980B2 (ja) | 制御端子付き電子部品 | |
| CN105122443A (zh) | 高频元件及具备其的高频模块 | |
| KR20010067344A (ko) | 전자 부품 및 그 조립 방법 | |
| JP2001244688A (ja) | 高周波モジュール部品及びその製造方法 | |
| JPH1050879A (ja) | 表面実装型電子部品 | |
| US10985098B2 (en) | Electronic component mounting substrate, electronic device, and electronic module | |
| US12009285B2 (en) | Substrate having a recessed portion for an electronic component | |
| JPH0818390A (ja) | 弾性表面波装置 | |
| US20050225406A1 (en) | Temperature-compensated quartz-crystal oscillator | |
| US20240106413A1 (en) | High frequency module and communication device | |
| JPH09307202A (ja) | 混成集積回路 | |
| JP2003086755A (ja) | ハイブリッドモジュール | |
| JP3085622B2 (ja) | 電子素子搭載用基板の製造方法 | |
| JP3389530B2 (ja) | 半導体装置 | |
| JP4215530B2 (ja) | 回路装置 | |
| JP2021010152A (ja) | 水晶デバイス | |
| JP4075301B2 (ja) | 圧電デバイスと圧電デバイスのパッケージと及びそれらの製造方法 | |
| JP2002330050A (ja) | 中空樹脂モールド弾性表面波フィルタ | |
| JP4043242B2 (ja) | 面実装型の電子回路ユニット | |
| JP2013239808A (ja) | 水晶素子及び水晶デバイス | |
| JP2012070258A (ja) | 表面実装型圧電振動デバイス | |
| JP2557761Y2 (ja) | 表面実装型圧電振動子 | |
| JP2001167974A (ja) | 回路基板およびそれを用いた回路モジュールおよびそれを用いた電子装置 | |
| JPH1127078A (ja) | チップ型圧電振動部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050310 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090325 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100325 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110325 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120325 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |