JPH10508989A - 終端回路におけるカップリング装置 - Google Patents

Abstract

(57)【要約】 本発明は、電圧パルスとして情報搬送信号を伝送できる１本以上の導線またはライン（２、３）状をした信号伝送媒体、および前記導線に接続されたインピーダンスマッチング回路（４ａ）に接続された終端回路すなわちネットワーク（４）を含む。この回路は平均電圧値を発生する平均電圧値形成ユニットと、適応された基準電圧値を発生する制御ユニットと、前記インピーダンスマッチング回路に含まれるインピーダンスマッチングトランジスタとを含み、前記電圧値および前記基準電圧値が共に加算され、インピーダンスマッチングトランジスタのゲート接続部に印加される合成制御電圧値を形成する。

Description

【発明の詳細な説明】 終端回路におけるカップリング装置 技術分野 本発明は終端回路に関し、特に用途に従って制御され選択されるインピーダン スマッチングのための終端回路に関連したカップリング装置に関するが、このカ ップリング装置のみに限定されるものではない。 信号伝送媒体、例えば物理的導線またはラインを通して情報搬送信号を伝送す るためのシステムは、送信機に関連した、および／または受信機に関連したイン ピーダンスマッチングを必要とすることが多い。このインピーダンスマッチング は信号伝送媒体のインピーダンスに適応させた、抵抗を主要特性とする少なくと も１つのインピーダンス値を有することが好ましい。 本発明の主な用途は、送信機に関連した、および／または受信機に関連したイ ンピーダンス用終端回路に関連したカップリング装置にあるが、信号受信および 信号処理ユニットの前段部にカップリング装置を結合する用途が最も頻繁に使用 される用途となると考えられる。 従って、次の説明では本発明のこのような後者の用途しか含まないように簡略 化するが、当業者であれば特に次の説明に記載の教示内容に基づき、信号伝送ユ ニットにおける本発明のカップリング装置を実現するのに必要とされる条件およ び前提については十分に理解できるであろう。 従って、本発明は信号伝送媒体に関連し、信号受信機および信号処理ユニット の前段部に結合できる終端回路に関連したカップリング装置に関するものである 。前記信号処理ユニットはシングルエンド信号伝送の場合には１本の伝送媒体導 線および基準電圧に接続され、差動信号伝送の場合には２本の伝送媒体導線に接 続される。 当業者であれば上記シングルエンド信号伝送と差動信号伝送の差異は、前者の 場合では情報搬送信号が１本の導線上の電圧パルスとして発生し、後者の場合で は１本の導線上に高電圧パルスが発生すると、他方の導線上に低電圧パルスが発 生する（この逆もある）よう、互いに逆向きの、２本の導線の間の電圧パルスと して発生することにあることが理解できよう。 本発明は信号伝送システム、特にデジタル情報関連信号を伝送するためのシス テム内に内蔵させるよう考えついたものである。かかるシステムでは信号伝送の 質を改善し、そうしなかった場合に生じる伝送媒体の端部における信号の反射を 低減するよう信号伝送媒体のインピーダンス値に抗して顕著な抵抗性の特性を示 すインピーダンスおよび／または受信機のインピーダンスをバランスさせること が好ましい。 本発明に従い、信号受信および信号処理ユニットに対して適合させた終端回路 に関連したカップリング装置は、特に導線上の逆向きの抵抗値が２つの選択され た信号電圧レベル、すなわち低電圧レベルと高電圧レベルとの間で交互に変化す るような差動信号伝送システムで使用するのに特に適す。 本発明のカップリング装置は、この装置を集積回路内に内蔵でき、回路マクロ 、例えばＩ／Ｏマクロ（集積回路用の入出力回路）を形成するように所定のベー スマトリックス（ベースバー）に被覆された金属膜を使用するための所定の導線 パターンを介し、選択された回路案を形成することが可能である。 特にＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを含むカップリングデ バイスに属す入出力を備えたゲートオーシャン（ocean）部が中心に配置された 標準化された基本チップを使用することにより実現できるように本発明のカップ リング装置を製造することは特に有益であると考えられる。 かかる基本的チップに所定の数の金属膜が設けられ、この金属膜を介し必要な カップリング装置を形成すると、機能的に完全なＩ／Ｏ回路または同様なエッジ に配置された回路を有するゲートマトリックスが製造される。 ゲートマトリックスの部品または外部部品、例えば抵抗器、導線または同等品 に接続、例えばボンディングするためのエッジに配置されたボンドパッドも、直 接またはカプセルの媒体を介して設けられる。 通常、入力回路（Ｉ回路）には１つのボンディングまたは接続アイランドが割 り当てられ、出力回路（Ｏ回路）にも１つのボンディングすなわち接続アイラン ドが設けられる。シングルエンド信号伝送には１つのボンディングアイランドだ けで十分であるが、差動信号伝送の場合、回路ごとに２つのボンディングアイラ ンドが必要となる。 従来技術の説明 当業者には、上記用途に用いられる終端回路に関連したカップリング装置のい くつかの異なる設計例が、異なる回路案としても知られている。 従って、割り当て抵抗値が使用導線または使用伝送媒体に割り当てられるイン ピーダンス値、公称５０オームに対応するような抵抗性素子（抵抗値）を導線と アース電圧またはその他の基準電圧との間に接続することが知られている。 本発明が関連する応用例に関連し、トランジスタのドレイン−ソース間通路が 顕著な抵抗性特性すなわち本発明の終端回路に関連したカップリング装置が利用 する特性を示すような値となっているゲート電圧でＮＭＯＳトランジスタとＰＭ ＯＳトランジスタを制御できることが知られている。 使用される集積回路用のＩ／Ｏ回路内に設けられるような信号送信および／ま たは信号受信ユニットの必要な回路案を提供する際に、ＮＭＯＳトランジスタお よびＰＭＯＳトランジスタを使用できることも知られている。 ビットレートがＧＨｚレンジに達し得るような信号構造となっている情報搬送 信号パルスを送受信できるように使用される信号送信および／または信号受信ユ ニットに対する回路案を選択できることも知られている。 使用する回路カップリングすなわちスイッチを基本チップおよび／またはディ スクリート部品内に形成されるＮＭＯＳトランジスタおよび／またはＰＭＯＳト ランジスタ並びに部品から構成する場合、これら回路カップリングの特性は瞬間 的なシステムの電圧レベルに大きく依存し、これら特性はこの電圧レベルの変動 に著しく影響されることも知られている。 これら回路カップリングの特性は温度に依存することも知られている。 発明の概要 技術的課題 上記のようなこれまでの技術を検討すると、技術的課題はゲートマトリックス 内に形成された入手し得るトランジスタを利用でき、残りの回路のカップリング の変化する特性、例えばシステムの電圧変動、温度変動等によって影響されるよ うな変化した特性とほぼ無関係に、伝送媒体のインピーダンス値に良好にマッチ ングできる、終端回路に関連したカップリング装置を提供することであることが 理解できよう。 この種の終端回路に関連したカップリング装置の場合の別の技術的課題として 、実際に生じ得る特性変化の影響を動的かつ静的に補償することにある。 かかるカップリング装置および集積回路内におけるかかる応用例に関連した別 の技術的課題は、特性が変化した場合に所定の公称値となるよう自動補償した動 的なフローティング終端回路を提供することにある。 別の技術的課題は、カップリング装置内で使用されるトランジスタのゲート接 続部に電圧マッチングすることにより自動補償を行い、これと共にトランジスタ の作動点を動的かつ静的に変えるのに必要な条件を実現することにある。 別の技術的課題としては、必要な情報伝送のためのパルスの信号構造によって 形成された平均電圧値および基準電圧へのアクセスを必要な電圧マッチングが必 要とするように実現することにある。 加算時にインピーダンス値を公称値とするように必要なマッチングを行い、終 端負荷として機能するトランジスタのゲート接続部に送られる電圧レベルに容易 にアクセスできるように取る必要がある対策を実現することにある。 この他に技術的課題は、標準的ゲートマトリックスに基づく簡単なカップリン グ技術手段により、この種の終端回路に関連したカップリング装置を形成するの に必要な条件を提供することにある。 別の課題は、回路の外部で発生され、制御電圧として機能する可変基準電圧を 終端負荷として働くトランジスタのゲート電圧として使用する重要性を実現する ことにあり、この基準電圧の値をそのときの温度に依存させ、静的電源電圧の値 の変動および電源電圧の瞬間的な低速変化等に依存しないようにし、回路の外部 で発生される平均電圧値に加算される基準電圧が終端回路内に含まれるトランジ スタのゲート接続部に作用し、終端インピーダンスの抵抗を主特性とする値を制 御し、これを回路に関連した公称値に適応させることができる。 技術的課題は、広い作動レンジを有し、これと共に情報搬送信号の平均レベル が大幅に変化する時でも、終端ネットワークに関連したカップリング装置が公称 インピーダンス値へのインピーダンスマッチングを行い、更に情報搬送信号の受 信を可能とするよう信号受信回路に接続できるインピーダンスマッチングネット ワークすなわち回路を提供することにあることも理解できよう。 別の技術的課題は、トランジスタに関連したボディエフェクト(body-effects) を補償するのに必要な条件を実現することにある。 これに関連し、技術的課題は、前記平均値の電圧だけを増幅し、前記増幅電圧 を基準電圧に加算し、その後、この加算合成電圧をゲート接続部に送ることによ り、この補償を達成するように実現できるようにすることにある。 別の技術的課題は、Ｉ／Ｏマクロ回路内で利用できるトランジスタおよび／ま たは部品により、ＳＣ技術（スイッチコンデンサ技術）によってゲート接続部に 特に平均電圧値を印加するための条件を発生できるようにすることにある。 更に別の技術的課題は、平均値を形成する電圧を、この平均値に対して増幅し かつ寄生容量によって生じた電圧低下およびボディエフェクトを補償するのに必 要な電圧増加量を補償するようになっている所定の値とすることができるような 条件を、ＳＣ技術によって生じさせることにある。 技術的課題は、能動的終端インピーダンスを発生し、トランジスタが容量性特 性を有すると判断でき、これと共にこれら特性を利用して終端インピーダンスを 生じさせ、終端回路に属するトランジスタの１つ以上に直接ゲートに関連した電 圧値を記憶できるよう、終端インピーダンスに影響するトランジスタに関し、イ ンピーダンスネットワークと連動したトランジスタのゲート接続部の制御自在な 電圧値によってかかる補償および動的マッチングを達成することにあることも理 解できよう。 別の技術的課題は、安定であり、かつシステム電圧の電圧変化に少なくとも実 質的に依存せず、温度変化によって制御可能な終端インピーダンス値をトランジ スタ制御によって発生することにあり、更にこれに関連し、終端回路の近くに設 けられたローパスフィルタを通して基準信号をフィルタリングすることによって 実現できる、他の回路からの効果的な乱れの遮断が必要となるようにすることに もある。 別の技術的課題は、使用されるＩＣ回路のＩ／Ｏ表面においてトランジスタカ ップリングおよび／または部品カップリングを使用しながらＳＣ技術で作動でき る簡単でかつ頑丈な構造の、終端回路に関連したカップリング装置を提供できる ようにすることにある。 技術的課題は、使用するＳＣ技術が入来データストリームによって直接作動で きるよう、すなわち別個に発生されたクロックパルスによってＩ／Ｏマクロ回路 を制御する必要がないような条件を生じさせる重要性を実現することにあること も理解できよう。 更に別の技術的課題は、自己の電源電圧が変わっても使用するトランジスタを 含む終端回路のための被制御ゲート電圧を変えることができるように、使用する アナログ増幅器カップリングおよび／またはＳＣ技術を適応させる条件およびそ の必要性を実現することにあることも理解できよう。 別の技術的課題は、終端インピーダンスの精度に関し特性が若干異なり、終端 電位および／または信号平均値が異なる現在のゲートアレイ構造体（ＧＡ構造体 ）に、簡単な手段を備えたかかるＳＣ技術を内蔵させる条件およびその重要性を 実現することにある。 別の技術的課題は、構造が簡単なだけでなく低パワーでもある、上記タイプの 終端回路に関連したカップリング装置を提供することにある。 別の技術的課題は、利用される能動的にマッチング可能なトランジスタが割り 当てられた終端回路が、送信機および／または受信機の構造から独立して作動で き、更に送信機および／または受信機がＮＭＯＳトランジスタの助けにより、０ レベルより若干低いレベルから電源電圧の半分よりも若干高いレベルまでの信号 の変動に応答できるようにする、信号受信ユニット内で使用でき、作動レンジを 広くできる終端回路を提供することにある。 技術的課題は、上記性質の広い作動レンジ内で１つの同じＮＭＯＳトランジス タを使った終端回路を使用し、信号受信回路に対するＣＭ領域の異なる情報搬送 信号伝送システムを終端させることが可能となるように実現することにあること も理解できよう。 別の技術的課題は、比較的広い作動レンジ内にある±５％よりも良好な公差が 、これら可能性の範囲内にあることを実際のテストが示す正確なトランジスタの 割 り当てられた終端回路を得るのに必要な条件を実現することにある。 別の技術的課題は、必要な能動的マッチングを提供しながらフローティング状 態、除勢された状態、または固定電圧に接続された状態とすることができる受信 機に関連した終端回路を提供することにあることも理解できよう。 別の技術的課題は、信号受信ユニットがＮＭＯＳ素子で構成された場合、マッ チング用基準電圧発生回路もＮＭＯＳ素子で構成され、終端回路がＮＭＯＳ素子 を使用する際には信号受信ユニットは電源電圧の半分よりも若干高いレベルから ０レベルよりも若干低いレベルまで変化する、電圧に関連した下方ウィンドーを カバーできる条件を発生するのに必要な措置を実現することにある。 課題は、信号受信ユニットがＰＭＯＳ素子で構成された場合、マッチング用基 準電圧発生回路もＰＭＯＳ素子で構成され、終端回路がＰＭＯＳ素子を使用する 際には信号受信ユニットは電源電圧の半分よりも若干低いレベルから電源電圧を 若干越えるレベルまで変化する、電圧に関連した上方ウィンドーをカバーできる 条件を発生するのに必要な措置を実現することにあることも理解できよう。 更に別の技術的課題は、特にＮＭＯＳ素子およびＰＭＯＳ素子から構成された 終端回路に関連したカップリング装置を、前記ラインすなわち導線に接続でき、 外部で発生された附勢信号により所定のカップリング装置を附勢し、かつその他 のカップリング装置を除勢することができ、よって前記附勢信号により同一の終 端された送信機が負荷された、または受信機が負荷されたＩ／Ｏ回路が、電源電 圧のウィンドーの所定部分を選択的にカバーできるようにする条件を発生できる ようにすることにある。 更に技術的課題は、所定の制御電圧値（０となる）によってマッチングされた トランジスタの負荷された終端回路を完全または部分的に除勢でき、すなわち高 インピーダンス状態にスイッチングでき、更にこれによりバスおよびトランシー バアプリケーション内の終端回路を除勢すなわちディスエーブルするための条件 を発生するような条件を、簡単な手段で発生できるようにすることにあることが 理解できよう。 別の技術的課題は、低信号レベルでの終端が最も理想的であるという事実に関 連した利点を実現することにある。 解決案 上記技術的課題のうちの１つまたはそれ以上を解決するために、本発明は電圧 パルス状をした情報搬送信号を伝送できる伝送媒体、例えば１本以上のラインま たは導線に接続された信号受信および信号処理ユニットの前段部に接続するよう になっている終端回路に関連したカップリング装置を、まず出発点と見なすもの である。 本発明によれば、終端回路のインピーダンスを有し、カップリング装置に含ま れるトランジスタのゲート接続部には情報搬送信号の電圧平均値および制御ユニ ットによって発生される被制御基準電圧値を形成するユニットにより、合成電圧 値が印加される。これら電圧値は加算されて前記合成電圧値を形成する。 本発明の概念の範囲内に入る提案された実施例によれば、前記ゲート接続部に 印加される電圧値は電圧平均値形成ユニットからの電圧値と制御ユニットまたは 制御回路によって発生される基準電圧レベルとの純粋な和から成る。 ゲート接続部に印加される電圧値は特にトランジスタに関連したボディエフェ クトを補償するよう、若干高くすることが好ましい。 本発明によれば、電圧平均値形成ユニットは前記伝送媒体すなわち導線に接続 されたインピーダンスマッチングされた部品から構成され、伝送媒体も発生電圧 パルスによって形成される平均値を表示するように接続される。 本発明の一実施例によれば、このように形成された平均電圧値はスイッチング 回路に印加される。このスイッチング回路は第１状態でコンデンサおよびこの回 路に属す別のスイッチング回路を介して前記ゲート接続部に前記電圧を印加し、 第２状態で前記電圧および前記ゲート接続部を解放し、この回路内のコンデンサ を介して前記制御ユニットにより発生される制御電圧とアース電位に関連した基 準レベルとを接続する。 この基準電圧は所定のシステムに関連した電源電圧よりも低く選択することも 提案される。 平均電圧値を前記２本の導線またはラインの間に接続された終端回路内の２つ の直列接続されたトランジスタから構成し、平均値電圧を形成するようにこれら トランジスタの共通接合点を導線に接続することも提案される。 直列接続されたトランジスタの２つのゲート接続部を導線の間に接続された別 のトランジスタのゲート接続部と相互に接続することも提案される。 本発明の別の実施例によれば、終端回路内に含まれるゲート接続部またはトラ ンジスタの基板ゲート上で生じる電圧レベルを適応させることにより、トランジ スタの作動点のずれまたはアース電位に対する終端点のずれの補償を行う。 本発明は制御回路および加算回路が従うことのできる変化速度より信号内の平 均レベルの変化が速い場合でも、インピーダンスマッチングを行うことができる 程度にこの補償を動的にすることが可能である。 本発明によれば、ＳＣ技術によりゲート接続部上の電圧を自己の電源よりも高 くすることも可能である。 更に本発明は、終端回路に関連したカップリング装置を完全にフローティング 状態、除勢状態または固定された電圧に関連させることが可能である。 本発明は更に、異なる終端回路に対しＮＭＯＳトランジスタおよびＰＭＯＳト ランジスタを選択することにより送信機および／または受信機に割り当てられる 下方ウィンドーおよび上方ウィンドーを選択的にカバーするための条件を設定す ることも可能である。 本発明は外部で発生された附勢信号に応答して、終端回路に属すトランジスタ を高インピーダンス状態にスイッチングできるようにもする。 本発明は、ゲート接続部に印加すべき電圧値を制御信号の電圧値よりも高くす るよう、スイッチング回路により附勢または除勢でき、前記コンデンサに接続可 能な別のコンデンサをＳＣ技術で使用することも提案するものである。 これに関連し、形成された平均電圧値は別のスイッチに印加されるので、この スイッチが第１状態にある時は前記電圧値は別のコンデンサ内の電位を昇圧でき る。 本発明の一実施例によれば、前記別のスイッチが第２状態にあるとき、別のコ ンデンサはアース電位に接続される。 利点 特に、本発明に係わる信号受信および信号処理ユニットに適応された本発明の 終端回路に関連したカップリング装置の主たる特徴である利点としては直接また は制御回路によって発生される基準電圧に加算されて、終端トランジスタのゲー ト接続部に印加でき、よって終端電圧とほぼ無関係に終端トランジスタの抵抗を 主特性とするインピーダンス値を所定の公称終端値へと変化させる電圧値を平均 電圧形成ユニットにより発生することによりインピーダンスを決定する終端トラ ンジスタの作動点を自動的に補償する能動的な、トランジスタに関連した終端回 路を形成するための条件を設定できることにある。 請求項１の特徴項には、本発明の終端回路に関連したカップリング装置の主な 特徴事項が記載されている。 図面の簡単な説明 つぎに現時点で好ましく、本発明の重要な特徴事項を有する実施例を参照し、 添付図面を参照しながらに本発明についてより詳細に説明する。 第１図は、本発明により信号受信および信号受信ユニットの上段部に接続され た終端回路に関連したカップリング装置の基本構造を示し、更に２つの電圧値、 例えば基準信号を表示する電圧値、および信号構造によって発生される平均値に よって形成される電圧値を加えることも示す略図である。 第２図は、平均値形成ユニットと終端回路とを集積化した点が異なるが、第１ 図の回路構造をＳＣ技術で形成した第２実施例を示す回路図である。 第３図は、平均値形成ユニットおよび終端回路に関し、第１図および第２図の 回路装置の第３実施例を示す回路図である。 第４図は、温度補償制御電圧値および電源電圧が変動する際に一定に維持され る電圧値（基準電圧）を特に発生するように機能する制御ユニットの一実施例を 基本的に示す。 第５図は、第３図による本発明の実施例の一部を形成するより詳細なカップリ ング回路を示す。 第６図は、特にボディエフェクトの補償を可能にするため、信号構造によって 形成される平均電圧値をアナログ増幅する、第１図の実施例に類似した終端回路 に関連したカップリング装置の基本構造を略図で示す。 第７図は、ボディエフェクトおよび寄生容量を補償するための昇圧された制御 電圧を有する第４の回路装置を提供するための、第２図または第３図の実施例に 補足される回路装置の一部を示す。 第８図は、第３図および第７図に示されたスイッチング回路内に存在する電気 接点デバイスの順次附勢動作を示す時間に対するグラフである。 第９図は、フローティング除勢終端を行うシングルエンド信号伝送を示す。 第１０図は、固定された電圧に対し固定終端を行うシングルエンド信号伝送を 示す。 第１１図は、フローティング終端を行う差動信号伝送を示す。 第１２図は、除勢されたフローティング終端を行う差動信号伝送を示す。 第１３図は、固定された電圧を発生する回路に対し固定された終端を行う差動 信号伝送を示す。 第１４図は、ＮＭＯＳトランジスタの特性に関するグラフを示す。 第１５図は、公知の条件に従い、ゲート電圧が一定の場合の電圧変動に対する インピーダンス変動の関数を示す。 第１６図は、実線曲線が第１図の実施例を示し、破線曲線が第６図の実施例を 示す、本発明に係わる対応する機能を示す。 第１７図は、附勢信号によって附勢できる２つの終端回路の使用法を示す。 現時点で好ましい実施例の説明 従って、第１図は信号受信Ｍおよび信号処理ユニット１の前段部に接続された 終端回路に関連したカップリング装置を示す。 図示された差動信号伝送システムでは、終端回路すなわちネットワーク４と受 信機１の双方は、２本のラインすなわち導線２、３に接続されており、これら導 線は信号伝送媒体内に含まれ、電圧パルス状をした情報搬送信号を伝送できるよ うになっている。 第１図は、終端回路すなわちネットワークに属すインピーダンスマッチング回 路４ａが直接２本の導線２、３に接続されており、情報搬送信号を伝送する伝送 媒体（導線２、３）のインピーダンスマッチング値に対応する抵抗値を主要成分 とするインピーダンス値（すなわち５０オーム）を示すようになっている。 詳細には図示していないが、導線２、３は公知の態様で信号伝送回路Ｓに接続 されている。 以下の説明で有効とみなす理想的な条件下では送信機（Ｓ）の出力インピーダ ンスに伝送媒体（２、３）のインピーダンス値に対応する値が割り当てられ、受 信機（Ｍ）に入力インピーダンスが割り当てられる。 送信機（Ｓ）および受信機（Ｍ）のインピーダンス値は抵抗を主要特性とする 値であり、次の説明ではこれら値は特に温度変化、プロセスパラメータ等と無関 係に一定となるように制御できるとみなす。 次の説明では、選択した公称値は５０オームであるとする。 当業者には信号伝送回路および信号受信回路ならびに信号処理回路は知られて いるので、ここでは詳細には説明しない。 しかしながら、本発明に係わる１つの応用例では、これら回路にはＩＣ回路の Ｉ／Ｏマクロ範囲内にある入手可能なトランジスタによって構成された複数のト ランジスタカップリングが通常形成される。 図示した本発明の終端回路に関連したカップリング装置はＩ／Ｏマクロ範囲内 で入手可能なトランジスタ等も使用している。 第１図は、導線２、３上で発生される情報搬送信号によって生じる電圧パルス の平均値によって形成された電圧値（Ｖｍ）をラインすなわち導線２０上に得る ための平均電圧形成回路５も示している。従って、この電圧値Ｖｍは純粋に平均 値を形成する電圧値となっている。 差動信号伝送の場合、信号電圧は安定となり、信号構造は０と１に交互に変化 するので、平均値は回路カップリング５内の異なる高抵抗値における正確な平均 値となる。 しかしながら本発明は信号電圧の瞬間的変動によって生じる平均値を評価し、 これを使用することに関連し、次の説明では平均値は対応する電圧レベルにおけ る伝送されたパルスシーケンス内の変動によって生じる信号構造の結果として変 化しないものとする。 シングルエンド信号伝送の場合、送信パルスシーケンスによって生じる信号構 造は、より顕著に平均値の形成に作用し得ると予想できる。この場合、平均値の 形成は積分回路またはローパスフィルタ処理によって評価される。 差動信号伝送の次の説明では、形成される平均値は０．５Ｖの値であるとする 。 電圧値加算回路６を介し、上記平均値によって形成された電圧値（Ｖｍ）は、 制御電圧発生制御ユニット（第４図参照）によって発生される基準電圧（Ｖｒ） に加算され、これら電圧を加算することによって生じた合成電圧は制御電圧とし て機能し、導線２５上に発生し、終端ネットワークの回路４ａをステアリング制 御し、例えば５０オームの公称値に調節された終端インピーダンスを生じさせる 。 回路４ａは平均値形成回路５からの瞬間的電圧値（Ｖｍ）および導線９を介し た制御ユニットからの瞬間的基準電圧値（Ｖｒ）によって影響されることが、第 １図から明らかに理解できよう。 第１図では、平均値形成回路５は２つの抵抗素子（抵抗器Ｒ１、Ｒ２）を含み 、これら素子は比較的高くかつ互いに同じ抵抗値を有し、これら素子を附勢して も終端回路４ａに対するインピーダンスマッチングの影響にわずかに影響するだ けである。 本発明の範囲内では平均値形成回路５と終端インピーダンスを有する回路４ａ とを組み合わせることが可能であり、第３図の実施例の回路４ａはトランジスタ から構成されると見なす。 インピーダンス値形成回路すなわちインピーダンス値を示す回路のインピーダ ンス値は公称値に対してできるだけ一定となるように維持されるので、温度変動 に応答し、かつ電圧変動、プロセスの分散値または偏差値等と関係なく、この値 を調節する必要がある。 従って、本発明は各々が可変である２つの電圧値、例えば特に温度上昇と共に 増加する基準電圧値と、主な信号構造および電圧レベルに依存する平均電圧値と を加算することに基づくものである。 基準電圧の値は時間に対してゆっくりと変化するが、平均値を形成する電圧値 は時間に対して急速に変化する。 このように加算によって形成された合成電圧は終端インピーダンスを決定する トランジスタのゲート接続部に印加され、このトランジスタの特性曲線は第４図 に示されている。 ゲート電圧Ｖｇおよびその他のパラメータはほぼ比例または線形領域Ａ内に入 るように選択される。 第３図はゲート電圧Ｖｇが２つの加算された電圧値の直接の和（Ｖｒ＋Ｖｍ） となっているカップリング装置を示す。 第２図から更に明瞭に理解できるように、終端回路に関連した素子４ａを介し て導線２および３上の信号電圧変動から平均値を形成できる。この平均値は電圧 として発生し、次の説明では平均値に形成された電圧値２０（Ｖｍ）と称す。 第２図は、ＳＣ技術の使用法を示し、更に第１スイッチング回路すなわち第１ スイッチングデバイス２１と、第２スイッチングデバイス２２と、これら２つの スイッチングデバイスの間に接続された容量を主特性とするデバイス、例えばコ ンデンサ２３とを示している。 図示された実際の使用例では、回路すなわちスイッチングデバイス２１および ２２、更にコンデンサ２３は、制御可能なトランジスタカップリングから構成で きる。このカップリングについては当業者に知られているので説明する必要はな い。 図示されたスイッチング回路すなわちスイッチングデバイス２１および２２の いずれも、図に示されるように選択的に３つの状態ａ、ｂおよびｃのうちのいず れかにできる。スイッチ状態ｃは開放位置を示すものである。 スイッチングデバイス２１の電気接点位置２１ａは、電圧値２０（Ｖｍ）に対 する位置であり、一方、電気接点位置２１ｂはアースに関連した位置２４である 。 スイッチングデバイス２２の電気接点位置２２ｂは、基準電圧（Ｖｒ）に対す る位置であり、電気接点位置２２ａはトランジスタのゲート接続部に接続された 導線２５に関連すなわち接続されており、終端インピーダンスを示す。 電気接点２１と２２とは互いにコンデンサ２３を介して結合されている。 いくつかの実施例のうちの１つとして、第１図に示された電圧加算回路６は前 記スイッチングデバイス２１および２２とコンデンサ２３とから構成できる。 第２図の左側に別個に示されているコンデンサ２３ａ、２３ｂは単に寄生容量 を示すためのものであり、以下の説明には記載されていないが、これら寄生容量 の効果を補償するためには発生する電圧を高くしなければならないことを指摘し なければならない。 第２図に示すように、スイッチングデバイス２１が状態２１ｂにあり、スイッ チングデバイス２２は状態２２ｂにあると、ラインすなわち導線９上の基準電圧 Ｖｒに対応する電圧によりコンデンサ２３が充電される。 スイッチングデバイス２１が状態２１ａにあり、スイッチングデバイス２２が 状態２２ａにあると、これまでコンデンサ２３が充電されていた電圧と平均値に よって形成された基準電圧２０によって表示される電圧（Ｖｍ）とを加算した電 圧に対応する電圧が導線すなわちライン２５上に生じる。 回路２１および２２は、導線２６上の信号によって所望の位置すなわち状態に セットできる。 このような附勢信号は回路（図示せず）内で発生され、図示されていない制御 手段により制御される。 第３図は第１トランジスタ３１と第２トランジスタ３２と第３トランジスタ３ ３を含む３つの終端インピーダンスから終端回路すなわちネットワーク４が構成 された一実施例を示す。図示された例ではトランジスタ３１および３２は導線２ および３に対して直列接続され、電圧２０を発生するための平均値形成回路とし て機能するものと見なされる。 別のトランジスタ２３と並列接続された、２つの直列接続トランジスタ３１お よび３２からインピーダンスマッチング値が形成される。 これにより媒体にマッチングした値、例えば５０オームの値が総計として得ら れるように、トランジスタ３１、３２および３３の異なるインピーダンス値を選 択することが可能となる。 平均値を形成するにあたり、トランジスタ３１および３２に対し互いに同じイ ンピーダンス値が選択されることとなる。 トランジスタ３１および３２に対して選択されるインピーダンス値はトランジ スタ３３のインピーダンス値よりもかなり大きくすることができる。 これらトランジスタのうちの１つ以上は固定された抵抗値（抵抗器）と置換で き、これにより別のトランジスタだけを調節すれば良いようになる。 特にトランジスタ３１および３２は純粋に抵抗性素子、好ましくは高オーミッ ク抵抗と置換することができ、トランジスタ３１だけでインピーダンスマッチン グ調節を行うことができる。 他の回路結合、例えばトランジスタと並列結合された固定抵抗、トランジスタ と直列結合された固定抵抗およびそれらの組み合わせも使用できる。 しかしながら、第３図の実施例はトランジスタ３１および３２のゲート接続部 ３１ｇ、３２ｇがトランジスタ３３のゲート接続部３３ｇに結合され、これらの いずれもが導線２５上の電圧によって制御されるようになっているカップリング 装置である。 トランジスタ３１、３２、３３のいずれも電圧値が主に抵抗値によって決定さ れる特性を示すようになっているゲート接続部を介して駆動されるものと見なさ れる。 第３図には寄生容量（２３ａ、２３ｂ）は示されていないが、回路６は第２図 に示された回路と同じように構成できる。 第４図は、導線すなわちライン９上に調節された基準電圧に関連する電圧値を 形成できる制御回路４０を略図で示す。 この回路４０はオペアンプ４３から構成され、このオペアンプの２つの入力端 は２つの並列電気回路（Ｉ１、Ｉ２）に接続されている。 電気回路Ｉ１は外部の固定基準抵抗器４１を有し、電気回路Ｉ２は内部で調節 自在な抵抗を主成分とする抵抗器４２を有する。 回路４０は制御自在な基準電圧、すなわち低速可変制御電圧を送るためのもの であり、この制御電圧は単一伝送回路、信号受信回路またはその他の回路もしく は接続部で行われるインピーダンスマッチングまたは入力抵抗マッチングを行う よう、瞬間的抵抗値またはインピーダンス値を制御するようになっている。 しかしながら、回路４０は特にシステム電圧の変動に関係なく、導線９上の制 御自在な電圧を一定に維持できるようになっているが、この制御自在な電圧は温 度上昇と共に増加し、またこれと逆に制御電圧と共に温度が上昇する。 従って、基準電圧は選択されたインピーダンス値に従って、更にプロセス分散 値すなわち偏差値によって生じたパラメータ変動に従って選択された値を一定に 維持するように制御できる。 通常、制御回路４０はこれら領域の双方に１つの同じ温度が行き渡ると実際に 見なすことができるように非制御インピーダンスすなわち終端回路に接近して設 けられる。 よって第２図および第３図に示された回路は、アース電位に対してトランジス タに関連した作動点をシフトし、終端点をシフトするものである。 第２図および第３図に示されたカップリング装置はＳＣ技術に基づくものであ り、これに関連し特にゲート接続部３３ｇに印加される制御値を終端インピーダ ンスとして機能するトランジスタを介して直接記憶することができ、更に前記ト ランジスタが容量性特性を有し、この特性により印加された電圧を記憶できる程 度までに動的な補償を行うものである。 第５図は、多少詳細に回路層を示している。この図では、回路２１および２２ ならびにコンデンサ２３は電気接点機能２１ａ、２２ａ；２１ｂ、２２ｂを奏す る回路と同様に図示されている。 第６図は、基準電圧に加算される前に増幅器７内で平均値によって形成された 電圧値２０が増幅されるカップリング装置を示すものである。 こうして導線すなわちライン２５上で得られる電圧増加分（Ｖｒ＋ｋＶｍ）は 寄生容量の効果およびトランジスタに関連したボディエフェクトを補償するのに 使用できる。 使用されるＳＣ技術は、特に第１スイッチング回路２１と、コンデンサ２３と 第２スイッチング回路２２から構成され、別のスイッチング手段（第７図参照） を介してゲート接続部３３ｇに印加される電圧を電源電圧よりも高くすることが できる。 本発明によれば、ゲート接続部に印加される電圧はＮＭＯＳトランジスタによ り「下方ウィンドー」と定義される、ゼロレベルよりも若干低い値から電源電圧 の半分よりも若干高い値までの範囲で変化できる。 ＰＭＯＳマッチングされた基準電圧発生器４０を含むＰＭＯＳ素子は、終端機 能トランジスタとして使用できる。 ＰＭＯＳ素子を使用するとゲート接続部に印加される電圧は「上方ウィンドー 」を形成するよう電源電圧の半分よりも若干低い値から電源電圧よりも若干高い 値まで変化できる。 第１６図は、信号受信回路に対する上記上方ウィンドーおよび下方ウィンドー の配置をより詳細に示す。 第１７図は同じ導線２、３に接続された終端回路４１、４２の２つのアレイを 示すものである。終端回路４１はＮＭＯＳトランジスタから構成され、終端回路 ４２はＰＭＯＳトランジスタから構成されるものと見なされる。 各終端回路が導線２、３との１つの同じ接続部に接続されているＮＭＯＳトラ ンジスタおよびＰＭＯＳトランジスタから成る場合、１つの同じ受信ユニット１ が下方ウィンドーまたは上方ウィンドーのいずれかをカバーできるように導線４ １ａ、４２ａを介し外部回路によって附勢することにより、終端回路のうちの一 方、例えば回路４１を選択し、更に他の終端回路４２をブロックすることが可能 である。 これらウィンドーは第１６図に従い電圧レンジ１６１、１６２を適当に選択す ることにより互いに重なり合うことができる。 各制御可能な終端トランジスタは制御信号により、または導線９上の電圧レベ ルを下げることにより除勢することも可能である。 多数の応用例でこれまで示されているように、導線２５上の電圧値は、導線２ ９上の電圧値を導線９上の電圧に加算することによって得られる電圧よりも高く しなければならないことがある。ボディエフェクトを補償し、更にＳＣ技術およ びスイッチ、コンデンサおよび導通回路内の寄生容量によって生じる電圧低下を 補償するのに、このような高い電圧値が必要とされる。 第７図を参照して別のカップリング／技術的実施例について説明する。第７図 は第２図または第３図の実施例を補足する回路を示し、この回路では特にゲート 接続部３３ｇ上に生じる電圧値はトランジスタに関連したボディエフェクトおよ び寄生容量を補償するよう、導線２４により若干高くされている。 第７図は別のコンデンサ６１が存在していることを示す。このコンデンサ６１ はコンデンサ２３に接続されており、電圧平均値形成ユニット５によって生じた 電圧を所定ファクタだけ増加するよう、第３のスイッチングデバイス６２によっ て附勢したり、除勢したりすることが可能となっている。 第７図の実施例の場合、別のスイッチングデバイス６２の電気接点位置６２ａ に電圧値２０が印加されるので、スイッチがこのような状態になっていると、こ の電圧値２０は別のコンデンサ６１およびコンデンサ２３に印加され、前記スイ ッチが更に別の状態６２ｂになっていると、別のコンデンサ６１がアース電位６ ３に接続される。 これにより導線２５上の電圧レベルは電圧値２０のレベルの２倍が加算された 、導線９上の電圧に対応する理論的レベルに達し得る。 第８図は、スイッチ回路すなわち第１カップリングデバイス２１と、第３カッ プリングデバイス６２と対をなす第２カップリングデバイス２２を附勢し、前記 高レベルの制御電圧を得るための条件を発生させるための時間に対するグラフを 示す。 第８Ａ図から判るように、スイッチ２１、２２をそれぞれの状態２１ｂ、２２ に附勢し、スイッチングデバイス６２をその状態６２ｃにセットすると、この結 果として導線９上の電圧が電圧「Ｖｒ」としてコンデンサ２３へ送られる。 第８Ｂ図から判るように、その後、これらスイッチをスイッチング状態２１ａ 、２１ｃ、６２ｂに附勢すると、導線２０上の電圧が電圧値「Ｖｍ」としてコン デンサ６１へ送られる。 第８Ｃ図から判るように、その後、これらスイッチを附勢してそれぞれを状態 ２１ｃ、２２ｃ、６２ａとすると、導線２０上の電圧（Ｖｍ）はコンデンサ６１ の両端の電圧「Ｖｍ」と「直列」となり、コンデンサ２３の両端の電圧「Ｖｒ」 と直列となる。 第８Ｄ図から判るように、その後、これらスイッチを附勢してそれぞれを状態 ６２ａ、２２ａ、２１ｃとすると、これにより導線２５およびゲート接続部３３ ｇに理論的には電圧値（Ｖｒ＋２Ｖｍ）に対応する電圧値が生じる。 しかしながら実際の応用例の場合、ゲート接続部上の電圧値は若干低くなるが 、ボディエフェクトおよび寄生容量の双方を所望どおり補償するのに十分な値と なる。 第９図は、コンデンサ８０を通してアース電位に接続され、フローティング状 態となっている終端回路によるシングルエンド信号伝送を示す略回路図である。 接続点２０に平均値が生じると称すことができる。 第１０図は、導線２と固定電圧発生回路９０に対して固定的に連動された終端 回路４を備えた信号受信機１を含むシングルエンド信号伝送を示す略回路図を示 す。本例では電圧を所望の任意の電圧とすることができ、電圧を０ボルトとする ことさえも可能である。 第１１図は、フローティング終端および導線２、３を通して直列に接続された 終端回路４のインピーダンス１０４および１０５による差動信号伝送を略図で示 すものである。 第１２図は、フローティングおよび除勢終端による差動信号伝送を略図で示す ものである。この場合、終端回路４に属すインピーダンス１１４、１１５は、コ ンデンサ１１６およびアース電位に接続された共通接続点２０と直列接続されて いる。 第１３図は、固定電圧発生回路１２６に固定的に関連する終端回路４のインピ ーダンス１２４、１２５による差動信号伝送を略図で示す。電圧は所望の任意の 値とすることができ、ゼロでもよい。 第１４図は、抵抗が所要成分であるインピーダンスを形成するよう、電圧値を 比例領域すなわちリニア領域Ａ内に選択するＮＭＯＳトランジスタの特性曲線を 示す。 第１５図は、本発明に重要な電圧調節を行わない場合のトランジスタ３３のゲ ート接続部３３ｇへの電圧が一定である場合の電圧（Ｖｍ）に依存したインピー ダンス値の変化を示す。 第１５図は、１００ｍＶの大きさの小電圧に対するドレイン接続部とソース接 続部との間のインピーダンスの変化を示すグラフである。 第１５図は、一定ゲート電圧と平行にドレインおよびソース電圧が上方に変化 する際にインピーダンスＺｉがどのように変化するかを示すものでもある。 これにより平均値Ｖｍは（Ｖｄ＋Ｖｓ）／２となる。 このことは著しい分散値すなわち偏差値と共に電圧変動に従ってインピーダン ス値が大きく変化することを示している。 第１６図は、本発明による電圧補償による対応する変化を示す。 第１図によるゲート電圧（Ｖｒ＋Ｖｍ）におけるインピーダンス変化は実線で 示されている。 ゲート電圧（Ｖｒ＋ｋＶｍ）におけるインピーダンス変化は破線で示されてお り、この場合ｋは１．２である。 ｋ＝１．２よりも増幅率が高い場合のゲート電圧２５におけるインピーダンス 変化は点線で示されている。 レンジ１６１は下方ウィンドーの電圧レンジの配置を示すものであり、他方、 レンジ１６２は上方ウィンドーの電圧レンジの配置を示すものである。 添付図面が１つのトランジスタしか示していない場合、このトランジスタは実 際には１つ以上の直列接続および／または並列接続されたトランジスタから構成 したり、更に上記のように他の部品、例えば抵抗器と組み合わせて構成できるこ とが理解できよう。 本発明はこれまで説明し、図示した本発明の実施例のみに限定されるものでな く、請求の範囲に記載した発明の概念の範囲内で複数の変形を行うことができる ことが理解できよう。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｃ Ａ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ， ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，Ｍ Ｇ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ， ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．電圧パルスとして情報搬送信号を伝送できる１本以上の導線状をした信号 伝送媒体および前記導線に接続されたインピーダンスマッチング回路に接続され た終端回路すなわちネットワークであって、平均電圧値を発生する平均電圧値形 成ユニットと、適応された基準電圧値を発生する制御ユニットと、前記インピー ダンスマッチング回路に含まれるインピーダンスマッチングトランジスタとを含 み、前記平均電圧値および前記基準電圧値が共に加算され、前記トランジスタの ゲート接続部に印加される合成制御電圧値を形成することを特徴とする終端回路 。 ２．前記ゲート接続部に印加される制御電圧値が電圧加算回路によって発生さ れ、この電圧加算回路に前記平均電圧値形成ユニットから得られた電圧値および 前記インピーダンスマッチング回路から別個の回路となっている前記制御ユニッ トから得られた基準電圧値が印加されることを特徴とする、請求項１記載の回路 。 ３．前記平均電圧値形成ユニットが前記導線のうちの一方に接続され、信号積 分回路を含むことを特徴とする、請求項１記載の回路。 ４．前記平均電圧値形成ユニットが双方の導線に接続され、互いに類似した２ つの部品を含むことを特徴とする、請求項１記載の回路。 ５．平均電圧値形成ユニットによって発生される電圧値がＳＣ技術によりゲー ト接続部に印加されることを特徴とする、請求項１記載の回路。 ６．使用されるＳＣ技術が２つのスイッチング回路とこれらスイッチング回路 の間に接続されたコンデンサを利用することを特徴とする、請求項５記載の回路 。 ７．平均電圧値形成ユニットがインピーダンスマッチングデバイスを含み、こ れらデバイスが２本の導線に接続され、共に結合されて電圧値を形成し、この電 圧値は発生電圧パルスによって形成された平均値を示すことを特徴とする、請求 項１記載の回路。 ８．前記平均値によって形成された電圧値が第１スイッチング回路に印加され 、この第１スイッチング回路が第１のスイッチング状態の場合に前記電圧値を前 記回路に属すコンデンサに送ることを特徴とする、請求項６または７記載の回路 。 ９．第２スイッチング回路が前記コンデンサに接続され、前記第２スイッチン グ回路が第１状態のときにコンデンサに関連する電圧を前記ゲート接続部に印加 し、第２状態の時に前記基準電圧を前記コンデンサに送ることを特徴とする、請 求項８記載の回路。 １０．前記第１スイッチング回路および前記第２スイッチング回路が、同時に 第１状態となり、同時に第２状態となるよう制御信号によって同期制御されるこ とを特徴とする請求項８または９記載の回路。 １１．インピーダンスマッチング回路が３つのトランジスタを含み、１つのト ランジスタが２つの導線の間に接続され、他のトランジスタが平均電圧値形成ユ ニットを形成し、前記すべてのトランジスタのゲート接続部が前記合成制御電圧 値によって影響され得ることを特徴とする、請求項１記載の回路。 １２．トランジスタに関連し、抵抗を主要成分とする回路カプリング内に前記 トランジスタの１つ以上が含まれることを特徴とする、請求項１１記載の回路。 １３．１つまたはそれ以上のトランジスタを抵抗で置換したことを特徴とする 、請求項１１記載の回路。 １４．平均電圧値形成ユニットによって発生された前記電圧値を増幅器のカプ リング内で増幅することを特徴とする、請求項１記載の回路。 １５．発生電圧値をＳＣ技術によって増加することを特徴とする、請求項１ま たは請求項１４記載の回路。 １６．基準電圧として作動する電圧値を所定のシステムに関連した電源電圧よ りも低く選択したことを特徴とする、選択した１記載の回路。 １７．ゲート電圧が送られるトランジスタは前記電圧パルスの発生する電圧レ ンジと無関係に前記トランジスタのドレインまたはソース接続部で発生する電圧 に対して一定に維持されることを特徴とする、請求項７記載の回路。 １８．平均電圧値形成ユニットが２つの直列接続された互いに類似するトラン ジスタから構成され、これらトランジスタが２本の導線の間に接続され、トラン ジスタの共通接続点が前記平均値によって形成された電圧値に接続されるか、ま たはこの電圧値を含むことを特徴とする、請求項１または７記載の回路。 １９．直列接続されたトランジスタの双方のゲート接続部が別のトランジスタ のゲート接続部に直接接続されたことを特徴とする、請求項１、１１または１７ 記載の回路。 ２０．前記２つの直列接続されたトランジスタに別のトランジスタが並列に結 合されたことを特徴とする、請求項１９記載の回路。 ２１．ゲート接続部または基板ゲート上の電圧マッチング発生電圧値によって アース電位に対するトランジスタに関連した作動点のずれおよび／または終端点 のずれを補償できることを特徴とする、請求項１、１４または１５記載の回路。 ２２．終端インピーダンスとして機能するトランジスタを介し、ゲート接続部 上で使用される制御値を直接記憶できる程度までに前記補償が動的であることを 特徴とする、請求項１５または２１記載の回路。 ２３．ＮＭＯＳトランジスタの場合、０レベルよりも若干低いレベルから電源 電圧の半分を若干越えるレベルまでの範囲内で、ゲート接続部に印加される前記 合成制御電圧値を受け入れできることを特徴とする、請求項１記載の回路。 ２４．インピーダンスマッチング回路によって可能となる終端が、フローティ ング状態、除勢状態または固定電圧に関連した状態のいずれかであることを特徴 とする、請求項１記載の回路。 ２５．前記インピーダンスマッチングトランジスタがＰＭＯＳ素子から成るこ とを特徴とする、請求項１記載の回路。 ２６．電源電圧の半分よりも若干低いレベルから前記電源電圧を若干越えるレ ベルまでの範囲内で、ゲート接続部に印加される前記合成電圧値を受け入れでき ることを特徴とする、請求項２５記載の回路。 ２７．附勢信号に応答して選択的に下方運動または上方運動をカバーできるよ う、ＮＭＯＳトランジスタとＰＭＯＳトランジスタとが異なる終端回路内に組み 合わされていることを特徴とする、請求項２３、２５または２７記載の回路。 ２８．制御信号により選択された終端を除勢できることを特徴とする、請求項 １記載の回路。 ２９．前記平均値によって形成された前記電圧値を第１スイッチング回路およ び第３スイッチング回路に印加することを特徴とする、請求項１または１５記載 の回路。 ３０．前記第１および前記第３スイッチング回路、更に第２スイッチング回路 が制御信号に応答して３つのスイッチング状態のうちの１つとすることができる ことを特徴とする、請求項２９記載の回路。 ３１．前記平均電圧値によって形成された電圧値を第１スイッチング状態の第 １スイッチング回路および第３スイッチング回路に印加することを特徴とする、 請求項２９記載の回路。 ３２．平均電圧値によって形成された電圧値を第２スイッチング状態にセット された第３スイッチング回路によって別の容量すなわち別のコンデンサに印加す ることを特徴とする、請求項３１記載の回路。 ３３．第１スイッチング回路と第３スイッチング回路と前記容量すなわちコン デンサとの間に前記別の容量が接続されていることを特徴とする、請求項３２記 載の回路。 ３４．第１の時間領域において、 ａ）第１スイッチング回路が第２スイッチング状態となり、 ｂ）第２スイッチング回路が第２スイッチング状態となり、 ｃ）第３スイッチング回路が第３スイッチング状態となり、 次の第２の時間領域において、 ａ）第１スイッチング回路が第１スイッチング状態となり、 ｂ）第２スイッチング回路が第３スイッチング状態となり、 ｃ）第３スイッチング回路が第２スイッチング状態となり、 次の第３の時間領域において、 ａ）第１スイッチング回路が第３スイッチング状態となり、 ｂ）第２スイッチング回路が第３スイッチング状態となり、 ｃ）第３スイッチング回路が第１スイッチング状態となり、 次の第４の時間領域において、 ａ）第１スイッチング回路が第３スイッチング状態となり、 ｂ）第２スイッチング回路が第１スイッチング状態となり、 ｃ）第３スイッチング回路が第１スイッチング状態となるよう、前記３つのス イッチング回路が附勢信号によって影響されることを特徴とする、請求項３０記 載の回路。 ３５．別のコンデンサが前記コンデンサに接続され、この別のコンデンサはゲ ート接続部に印加できる制御電圧値を増加するように時間に対して附勢したり除 勢したりできることを特徴とする、請求項２９記載の回路。