JPH02100507A - インピーダンス整合回路 - Google Patents
インピーダンス整合回路Info
- Publication number
- JPH02100507A JPH02100507A JP25342688A JP25342688A JPH02100507A JP H02100507 A JPH02100507 A JP H02100507A JP 25342688 A JP25342688 A JP 25342688A JP 25342688 A JP25342688 A JP 25342688A JP H02100507 A JPH02100507 A JP H02100507A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- circuit
- transmission line
- transistor
- matching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
伝送路と伝送路に接続される受信回路との間、若しくは
伝送路と伝送路に接続される送信回路との間のインピー
ダンスの整合をとるためのインピーダンス整合回路に関
し、 インピーダンス°の整合の精度をより高められるように
することを目的とし、 コレクタとベースとを短絡させたトランジスタ又はダイ
オードの複数個の接続から構成されて、伝送路とアース
との間に備えられるインピーダンス発生回路と、インピ
ーダンス発生回路に対して設定可能な電流を供給する電
流源回路とを備え、電流源回路が供給する電流に従って
生成されるインピーダンス発生回路のインピーダンス値
が伝送路のインピーダンス値と等しくなるように、電流
源回路の供給電流値を設定するよう構成する。
伝送路と伝送路に接続される送信回路との間のインピー
ダンスの整合をとるためのインピーダンス整合回路に関
し、 インピーダンス°の整合の精度をより高められるように
することを目的とし、 コレクタとベースとを短絡させたトランジスタ又はダイ
オードの複数個の接続から構成されて、伝送路とアース
との間に備えられるインピーダンス発生回路と、インピ
ーダンス発生回路に対して設定可能な電流を供給する電
流源回路とを備え、電流源回路が供給する電流に従って
生成されるインピーダンス発生回路のインピーダンス値
が伝送路のインピーダンス値と等しくなるように、電流
源回路の供給電流値を設定するよう構成する。
本発明は、伝送路と伝送路に接続される受信回路との間
、若しくは伝送路と伝送路に接続される送信回路との間
のインピーダンスの整合をとるためのインピーダンス整
合回路に関する。
、若しくは伝送路と伝送路に接続される送信回路との間
のインピーダンスの整合をとるためのインピーダンス整
合回路に関する。
伝送路系にあっては、伝送路に接続される受信回路や送
信回路の間にインピーダンス整合回路を設けて、インピ
ーダンスのマツチングをとる必要がある。このインピー
ダンスのマツチングが十分に実現できないと、信号波形
がくずれて正確な情報の伝送が実行できなくなる。これ
から、インピーダンスのマツチングの精度をより高めら
れるようにしていく必要がある。
信回路の間にインピーダンス整合回路を設けて、インピ
ーダンスのマツチングをとる必要がある。このインピー
ダンスのマツチングが十分に実現できないと、信号波形
がくずれて正確な情報の伝送が実行できなくなる。これ
から、インピーダンスのマツチングの精度をより高めら
れるようにしていく必要がある。
従来技術では、伝送路の出力インピーダンスと等しいイ
ンピーダンスをもつ終端抵抗を用いて、伝送路と伝送路
に接続される受信回路との間のインピーダンスのマツチ
ングをとっていた。すなわち、第４図に示すように、無
限大の入力インピーダンスをもつ受信回路の負荷回路２
とのインピーダンスのマツチングをとるために、伝送路
１の出力インピーダンスと等しいインピーダンスをもつ
終端抵抗３を、伝送路１の終端とアースとの間に設ける
よう構成していた。
ンピーダンスをもつ終端抵抗を用いて、伝送路と伝送路
に接続される受信回路との間のインピーダンスのマツチ
ングをとっていた。すなわち、第４図に示すように、無
限大の入力インピーダンスをもつ受信回路の負荷回路２
とのインピーダンスのマツチングをとるために、伝送路
１の出力インピーダンスと等しいインピーダンスをもつ
終端抵抗３を、伝送路１の終端とアースとの間に設ける
よう構成していた。
また、伝送路と伝送路に接続される送信回路との間のイ
ンピーダンスのマツチングに関しても、同様に、伝送路
の入力インピーダンスと等しいインピーダンスをもつ抵
抗を使って、マツチングを実現するよう構成していたの
である。
ンピーダンスのマツチングに関しても、同様に、伝送路
の入力インピーダンスと等しいインピーダンスをもつ抵
抗を使って、マツチングを実現するよう構成していたの
である。
しかしながら、このような従来技術では、十分精度よく
インピーダンスのマツチングをとることができないとい
う問題点があった。従って、伝送路を介しての信号伝送
にあたって、信号の波形歪みが太き（なってしまうとい
う欠点があったのである。
インピーダンスのマツチングをとることができないとい
う問題点があった。従って、伝送路を介しての信号伝送
にあたって、信号の波形歪みが太き（なってしまうとい
う欠点があったのである。
本発明はかかる事情に鑑みてなされたものであって、伝
送路と伝送路に接続される受信回路との間、若しくは伝
送路と伝送路に接続される送信回路との間のインピーダ
ンスの整合の精度をより高められるインピーダンス整合
回路の提供を目的とするものである。
送路と伝送路に接続される受信回路との間、若しくは伝
送路と伝送路に接続される送信回路との間のインピーダ
ンスの整合の精度をより高められるインピーダンス整合
回路の提供を目的とするものである。
この目的を達成するために、本発明では、コレクタとベ
ースとを短絡させたトランジスタの複数の接続からなる
トランジスタ列から構成されて、伝送路とアースとの間
に備えられるトランジスタ列回路と、このトランジスタ
列回路に対して設定可能な電流を供給する電流源回路と
を備えるよう構成するとともに、この電流源回路が供給
する電流に従って生成されるトランジスタ列回路のイン
ピーダンス値が、伝送路の有するインピーダンス値と等
しくなるように構成する。更に、この構成において、コ
レクタとベースとが短絡されたトランジスタと等価な回
路となるダイオードを、トランジスタの換わりに用いる
ことも可能である。
ースとを短絡させたトランジスタの複数の接続からなる
トランジスタ列から構成されて、伝送路とアースとの間
に備えられるトランジスタ列回路と、このトランジスタ
列回路に対して設定可能な電流を供給する電流源回路と
を備えるよう構成するとともに、この電流源回路が供給
する電流に従って生成されるトランジスタ列回路のイン
ピーダンス値が、伝送路の有するインピーダンス値と等
しくなるように構成する。更に、この構成において、コ
レクタとベースとが短絡されたトランジスタと等価な回
路となるダイオードを、トランジスタの換わりに用いる
ことも可能である。
トランジスタ理論でよく知られているように、コレクタ
とベースとが短絡されたトランジスタにあっての、エミ
ッタ・ベース間のインピーダンス値Ｚは、 １ ｋ−Ｔ Ｚエ □ × Ｉｔ ｑ 但し、■、；エミッタ１！流 ｋ ：ボルツマン定数 Ｔ ：絶対温度 ｑ ：電子の電荷 となる。ここで、絶対温度として２７３Ｋを想定すると
、このインピーダンス値Ｚは、 １Ｅ（ＩＩＡ） となる。これから、トランジスタ列回路を構成するトラ
ンジスタの個数を“ｎ”とし、電流源回路がエミッタ電
流■、を供給するとするならば、トランジスタ列回路に
よって生成されるインピーダンス値Ｚ°は、 ＴＥ（ＩｍＡ） となる。この（１）式から明らかなように、電流源回路
が供給する電流値の大きさを変えることで、伝送路の終
端若しくは始端とアースとの間に、伝送路が有するイン
ピーダンスと等しい値のインピーダンスを精度よく生成
することができることになる。
とベースとが短絡されたトランジスタにあっての、エミ
ッタ・ベース間のインピーダンス値Ｚは、 １ ｋ−Ｔ Ｚエ □ × Ｉｔ ｑ 但し、■、；エミッタ１！流 ｋ ：ボルツマン定数 Ｔ ：絶対温度 ｑ ：電子の電荷 となる。ここで、絶対温度として２７３Ｋを想定すると
、このインピーダンス値Ｚは、 １Ｅ（ＩＩＡ） となる。これから、トランジスタ列回路を構成するトラ
ンジスタの個数を“ｎ”とし、電流源回路がエミッタ電
流■、を供給するとするならば、トランジスタ列回路に
よって生成されるインピーダンス値Ｚ°は、 ＴＥ（ＩｍＡ） となる。この（１）式から明らかなように、電流源回路
が供給する電流値の大きさを変えることで、伝送路の終
端若しくは始端とアースとの間に、伝送路が有するイン
ピーダンスと等しい値のインピーダンスを精度よく生成
することができることになる。
このように、本発明によれば、伝送路と伝送路に接続さ
れる受信回路との間、若しくは伝送路と伝送路に接続さ
れる送信回路との間のインピーダンスの整合の精度をよ
り高められることになる。
れる受信回路との間、若しくは伝送路と伝送路に接続さ
れる送信回路との間のインピーダンスの整合の精度をよ
り高められることになる。
［実施例〕
以下、実施例に従って本発明の詳細な説明する。
第１図に、本発明の実施例構成図を示す。この実施例は
、伝送路１と受信回路の負荷回路２とのインピーダンス
のマツチングのために用いられる本発明の実施例構成で
ある０図中、第４図で説明したものと同じものについて
は同一の記号で示してあり、４はＮＰＮ型のトランジス
タ、５はトランジスタ列回路、６は電流源回路である。
、伝送路１と受信回路の負荷回路２とのインピーダンス
のマツチングのために用いられる本発明の実施例構成で
ある０図中、第４図で説明したものと同じものについて
は同一の記号で示してあり、４はＮＰＮ型のトランジス
タ、５はトランジスタ列回路、６は電流源回路である。
各々のトランジスタ４のコレクタとベースとは短絡され
るよう構成される。そして、このトランジスタ４は、図
に示すように、例えばｎ個というように複数個用意され
、１つのトランジスタ４のコレクタが他のトランジスタ
４のエミッタに接続されることで、トランジスタ列回路
５を構成することになる。このトランジスタ列回路５の
初段のトランジスタ４ （図中では、４−１で表しであ
る）のコレクタは、アースに接続され、最終段のトラン
ジスタ４ （図中では、４−ｎで表しであるンのエミッ
タは、伝送路１の終端と負荷回路２との接続箇所に接続
されるとともに、電流源回路６に接続されるよう構成さ
れる。
るよう構成される。そして、このトランジスタ４は、図
に示すように、例えばｎ個というように複数個用意され
、１つのトランジスタ４のコレクタが他のトランジスタ
４のエミッタに接続されることで、トランジスタ列回路
５を構成することになる。このトランジスタ列回路５の
初段のトランジスタ４ （図中では、４−１で表しであ
る）のコレクタは、アースに接続され、最終段のトラン
ジスタ４ （図中では、４−ｎで表しであるンのエミッ
タは、伝送路１の終端と負荷回路２との接続箇所に接続
されるとともに、電流源回路６に接続されるよう構成さ
れる。
よく知られているように、電流源回路６の理論インピー
ダンス値は無限大となる。これから、このような回路構
成をとる場合における伝送路ｌの終端とアースとの間の
インピーダンスは、トランジスタ列回路５が有するイン
ピーダンスに従って一義的に定まることになる。
ダンス値は無限大となる。これから、このような回路構
成をとる場合における伝送路ｌの終端とアースとの間の
インピーダンスは、トランジスタ列回路５が有するイン
ピーダンスに従って一義的に定まることになる。
上述の〔作用〕の欄でも説明したように、トランジスタ
列回路５のインピーダンス値Ｚ゛は、トランジスタ列回
路５に供給される電流源回路６の電流をｌＥで表すなら
ば、 ｒｔ（躊＾） に従って定まる。これから、Ｚ゛の値が伝送路１の出力
インピーダンスの値と一致するように設定すれば、伝送
路１と受信回路との間のインピーダンスのマツチングは
正確に実現できることになる。
列回路５のインピーダンス値Ｚ゛は、トランジスタ列回
路５に供給される電流源回路６の電流をｌＥで表すなら
ば、 ｒｔ（躊＾） に従って定まる。これから、Ｚ゛の値が伝送路１の出力
インピーダンスの値と一致するように設定すれば、伝送
路１と受信回路との間のインピーダンスのマツチングは
正確に実現できることになる。
このＺ゛の値の設定処理は、電流源回路６が発生する電
流を可変に構成することで、容易に実現できるものであ
る。
流を可変に構成することで、容易に実現できるものであ
る。
第２図に、本発明の他の実施例構成図を示す。
この実施例は、伝送路１と送信回路の負荷回路２とのイ
ンピーダンスのマツチングのために用いられる本発明の
実施例構成である。図中、第１図で説明したものと同じ
ものについては、同一の記号で示しである。この実施例
におけるトランジスタ列回路５の初段のトランジスタ４
（図中では、４−１で表しである）のコレクタはアー
スに接続されるとともに、ベースは図示しない送信回路
に接続され、最終段のトランジスタ４（図中では、４ｎ
で表しである）のエミッタは、伝送路１の始端に接続さ
れるとともに、電流源回路６に接続されるよう構成され
る。
ンピーダンスのマツチングのために用いられる本発明の
実施例構成である。図中、第１図で説明したものと同じ
ものについては、同一の記号で示しである。この実施例
におけるトランジスタ列回路５の初段のトランジスタ４
（図中では、４−１で表しである）のコレクタはアー
スに接続されるとともに、ベースは図示しない送信回路
に接続され、最終段のトランジスタ４（図中では、４ｎ
で表しである）のエミッタは、伝送路１の始端に接続さ
れるとともに、電流源回路６に接続されるよう構成され
る。
この実施例にあっても、伝送路１の始端とアースとの間
のインピーダンスは、トランジスタ列回路５が有するイ
ンピーダンスに従って一義的に定まることになる。これ
から、第１図の実施例と同様に、トランジスタ列回路５
のインピーダンスＺ゛の値が伝送路１の入力インピーダ
ンスの値と一致するように、可変的に構成される電流源
回路６の供給電流を設定すれば、伝送路１と送信回路と
の間のインピーダンスのマツチングは正確に実現できる
ことになる。
のインピーダンスは、トランジスタ列回路５が有するイ
ンピーダンスに従って一義的に定まることになる。これ
から、第１図の実施例と同様に、トランジスタ列回路５
のインピーダンスＺ゛の値が伝送路１の入力インピーダ
ンスの値と一致するように、可変的に構成される電流源
回路６の供給電流を設定すれば、伝送路１と送信回路と
の間のインピーダンスのマツチングは正確に実現できる
ことになる。
第３図に、本発明の他の実施例構成図を示す。
この実施例は、第１図の実施例のＮＰＮ型のトランジス
タ４をＰＮＰ型のトランジスタ４に置き喚えたものに相
当する。この実施例におけるトランジスタ列回路５の初
段のトランジスタ４ （図中では、４弓で表しである）
のコレクタは電圧源に接続され、最終段のトランジスタ
４ （図中では、４−ｎで表しである）のエミッタは、
伝送路１の終端と負荷回路２との接続箇所に接続される
とともに、電流源回路６に接続されるよう構成される。
タ４をＰＮＰ型のトランジスタ４に置き喚えたものに相
当する。この実施例におけるトランジスタ列回路５の初
段のトランジスタ４ （図中では、４弓で表しである）
のコレクタは電圧源に接続され、最終段のトランジスタ
４ （図中では、４−ｎで表しである）のエミッタは、
伝送路１の終端と負荷回路２との接続箇所に接続される
とともに、電流源回路６に接続されるよう構成される。
よく知られているように、電圧源回路６の理論インピー
ダンス値は“Ｏ”となる。これから、このような回路構
成をとる場合における伝送路１の終端とアースとの間の
インピーダンスは、トランジスタ列回路５が有するイン
ピーダンスに従って一義的に定まることになる。これか
ら、第１図の実施例と同様に、トランジスタ列回路５の
インピーダンスＺ゛の値が伝送路１の出力インピーダン
スの値と一致するように、可変的に構成される電流源回
路６の供給電流を設定すれば、伝送路１と受信回路との
間のインピーダンスのマツチングは正確に実現できるこ
とになる。
ダンス値は“Ｏ”となる。これから、このような回路構
成をとる場合における伝送路１の終端とアースとの間の
インピーダンスは、トランジスタ列回路５が有するイン
ピーダンスに従って一義的に定まることになる。これか
ら、第１図の実施例と同様に、トランジスタ列回路５の
インピーダンスＺ゛の値が伝送路１の出力インピーダン
スの値と一致するように、可変的に構成される電流源回
路６の供給電流を設定すれば、伝送路１と受信回路との
間のインピーダンスのマツチングは正確に実現できるこ
とになる。
図示実施例にあっては、インピーダンスを発生ずるため
にコレクタとベースとを短絡させたトランジスタを用い
るものを開示したが、これと等価となるダイオードを用
いて構成することも勿論可能である。
にコレクタとベースとを短絡させたトランジスタを用い
るものを開示したが、これと等価となるダイオードを用
いて構成することも勿論可能である。
以上に説明したように、本発明によれば、電流源の供給
電流を適切に設定することで、伝送路と伝送路に接続さ
れる受信回路との間、若しくは伝送路と伝送路に接続さ
れる送信回路との間のインピーダンスのマツチングを精
度よく実現できるようになる。
電流を適切に設定することで、伝送路と伝送路に接続さ
れる受信回路との間、若しくは伝送路と伝送路に接続さ
れる送信回路との間のインピーダンスのマツチングを精
度よく実現できるようになる。
第１図、第２図及び第３図は本発明の実施例構成図、
第４図は従来技術の構成図である。
図中、１は伝送路、２は負荷回路、３は終端抵抗、４は
トランジスタ、５はトランジスタ列回路、６は電流源回
路である。 本を明の実純形・ｊ櫃ｇＡｌ：５（Ｉン第 １ 区 本うｔ５明ｆ）尖苑イ多“１才」１１Ｚきに図 （Ｉ［
）第 ２ 図 本金明の炙苑４ｊ・ｊ構ハ図（ＩＩＩ）茶 図 ４Ｌ釆扶林１の横へ口 第 図
トランジスタ、５はトランジスタ列回路、６は電流源回
路である。 本を明の実純形・ｊ櫃ｇＡｌ：５（Ｉン第 １ 区 本うｔ５明ｆ）尖苑イ多“１才」１１Ｚきに図 （Ｉ［
）第 ２ 図 本金明の炙苑４ｊ・ｊ構ハ図（ＩＩＩ）茶 図 ４Ｌ釆扶林１の横へ口 第 図
Claims (1)
- 【特許請求の範囲】 伝送路（１）と当該伝送路（１）に接続される受信回路
との間、若しくは伝送路（１）と当該伝送路（１）に接
続される送信回路との間のインピーダンスの整合をとる
ためのインピーダンス整合回路であって、コレクタとベ
ースとを短絡させたトランジスタ（４）又はダイオード
の複数個の接続から構成されて、上記伝送路（１）とア
ースとの間に備えられるインピーダンス発生回路と、 当該インピーダンス発生回路に対して設定可能な電流を
供給する電流源回路（６）とを備え、当該電流源回路（
６）が供給する電流に従って生成される上記インピーダ
ンス発生回路のインピーダンス値が上記伝送路（１）の
インピーダンス値と等しくなるように、当該電流源回路
（６）の供給電流値が設定されてなることを、 特徴とするインピーダンス整合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25342688A JPH02100507A (ja) | 1988-10-07 | 1988-10-07 | インピーダンス整合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25342688A JPH02100507A (ja) | 1988-10-07 | 1988-10-07 | インピーダンス整合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02100507A true JPH02100507A (ja) | 1990-04-12 |
Family
ID=17251231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25342688A Pending JPH02100507A (ja) | 1988-10-07 | 1988-10-07 | インピーダンス整合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02100507A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939896A (en) * | 1994-11-23 | 1999-08-17 | Telefonaktiebolaget Lm Ericsson | Coupling arrangement in a terminating circuit |
-
1988
- 1988-10-07 JP JP25342688A patent/JPH02100507A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5939896A (en) * | 1994-11-23 | 1999-08-17 | Telefonaktiebolaget Lm Ericsson | Coupling arrangement in a terminating circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6090407A (ja) | 差動増幅器 | |
| JPH0226883B2 (ja) | ||
| ES2329183T3 (es) | Circuito amplificadores de ganancia variable. | |
| GB2210221A (en) | Programmable gain amplifier | |
| JPH02100507A (ja) | インピーダンス整合回路 | |
| GB1516190A (en) | Wideband transistor amplifier | |
| US4485351A (en) | Circuit for deriving of signals and counter cycle signals from one sided input signal | |
| JP2542605B2 (ja) | 電流ミラ−回路配置 | |
| JP2002111410A (ja) | 増幅回路の改善されたスルーレート | |
| US5115152A (en) | Amplifier having polygonal-line characteristics employing two comparators | |
| JPH0350447B2 (ja) | ||
| US5717350A (en) | Degenerated differential pair waveform builder | |
| JPH07503588A (ja) | 結合回路 | |
| GB2187350A (en) | A broadband amplifier incorporating a circuit device effective to improve frequency response | |
| JPS6252486B2 (ja) | ||
| JPS60236509A (ja) | 差動可変増幅回路 | |
| JPH0614497Y2 (ja) | マルチ定電流源回路 | |
| JPH03112214A (ja) | 電圧比較回路 | |
| US4092609A (en) | Circuit for reducing ripple voltage | |
| JPS6110340Y2 (ja) | ||
| JPS593607Y2 (ja) | 相補差動増幅器 | |
| JPS63148707A (ja) | 可変インピ−ダンス整合回路 | |
| JP2606231Y2 (ja) | コンパレータ | |
| JPH0363997A (ja) | スイッチング回路 | |
| GB2133236A (en) | Electronic circuits for providing amplitude variation and level displacement of a signal |