JPH1050921A - リードフレーム及び半導体装置 - Google Patents
リードフレーム及び半導体装置Info
- Publication number
- JPH1050921A JPH1050921A JP8204754A JP20475496A JPH1050921A JP H1050921 A JPH1050921 A JP H1050921A JP 8204754 A JP8204754 A JP 8204754A JP 20475496 A JP20475496 A JP 20475496A JP H1050921 A JPH1050921 A JP H1050921A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead
- lead frame
- package
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/865—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】リードフレームに異形条を用いて、ダウンセッ
ト加工を必要とせず、積み重ねてもインナリードの変形
を生じないようにし、これを用いた半導体装置は熱放散
性に優れ、パッケージと配線基板の接続確認が容易にな
るようにする。 【解決手段】リードフレームは、同一断面で異なる板厚
部をもつ異形条からなり、異形条の厚肉部をアウタリー
ド５とし、薄肉部をインナリード４とする。インナリー
ド４の半導体チップ接着領域７に半導体チップ接着用の
テープ８を貼りつける。半導体装置を製造するには、テ
ープ８を介してインナリード４の半導体チップ接着領域
７に半導体チップ１０を接着し、半導体チップ１０と各
インナリード４とをボンディングワイヤ９で電気的に接
続する。半導体チップ１０を樹脂パッケージ１１で封止
し、厚肉部からなるアウタリード５の一部をパッケージ
１１の底面及び側面に露出させる。
ト加工を必要とせず、積み重ねてもインナリードの変形
を生じないようにし、これを用いた半導体装置は熱放散
性に優れ、パッケージと配線基板の接続確認が容易にな
るようにする。 【解決手段】リードフレームは、同一断面で異なる板厚
部をもつ異形条からなり、異形条の厚肉部をアウタリー
ド５とし、薄肉部をインナリード４とする。インナリー
ド４の半導体チップ接着領域７に半導体チップ接着用の
テープ８を貼りつける。半導体装置を製造するには、テ
ープ８を介してインナリード４の半導体チップ接着領域
７に半導体チップ１０を接着し、半導体チップ１０と各
インナリード４とをボンディングワイヤ９で電気的に接
続する。半導体チップ１０を樹脂パッケージ１１で封止
し、厚肉部からなるアウタリード５の一部をパッケージ
１１の底面及び側面に露出させる。
Description
【０００１】
【発明の属する技術分野】本発明は、同一断面で異なる
板厚部をもつ異形条から形成したリードフレームと、こ
のリードフレームを用いてアウタリードの一部をパッケ
ージの底面に露出させるようにした半導体装置に関す
る。
板厚部をもつ異形条から形成したリードフレームと、こ
のリードフレームを用いてアウタリードの一部をパッケ
ージの底面に露出させるようにした半導体装置に関す
る。
【０００２】
【従来の技術】大容量のＤＲＡＭ（Dynamic Random Acc
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されているが、
容量の増加により更にチップサイズレベルにまで小形化
されたパッケージが要求されるようになってきた。ま
た、電子機器用の半導体パッケージも、パソコン、ファ
ックス，携帯電話機、ＩＣカード等のサイズの縮小に伴
って、より小形化することが要求されている。しかも、
この小形化は、単にパッケージの専有する面積にのみ求
められるのではなく、パッケージの厚さ方向にも求めら
れている。
ess Memory）では、高密度実装の要求に対応して、比較
的小さなパッケージに大形化した半導体チップを収納で
きるＬＯＣ（Lead On Chip）構造が採用されているが、
容量の増加により更にチップサイズレベルにまで小形化
されたパッケージが要求されるようになってきた。ま
た、電子機器用の半導体パッケージも、パソコン、ファ
ックス，携帯電話機、ＩＣカード等のサイズの縮小に伴
って、より小形化することが要求されている。しかも、
この小形化は、単にパッケージの専有する面積にのみ求
められるのではなく、パッケージの厚さ方向にも求めら
れている。
【０００３】従来、これらの要請に応えるものとして、
リードの一部のみをパッケージの底面に露出させたＣＳ
Ｐ（Chip Scale Package）と呼ばれる半導体装置が提案
されている（例えば、特開平６−１３２４５３号公
報）。これは図５に示すように、半導体チップ２１の配
線面（表面）２１ａに半導体チップ２１と略同一サイズ
のリードフレーム２２を表面に接着剤の層を有する絶縁
テープ２３で貼り付ける。リードフレーム２２のインナ
リード２２ａと半導体チップ２１とをボンディングワイ
ヤ２４で接続した後、樹脂で半導体チップ２１、ボンデ
ィングワイヤ２４、リードフレーム２２をパッケージン
グするとき、パッケージ２５の底面にアウタリード２２
ｂの一部２２ｃを露出させたものである。このとき、パ
ッケージの側面にもアウタリードの厚み分が露出する。
リードの一部のみをパッケージの底面に露出させたＣＳ
Ｐ（Chip Scale Package）と呼ばれる半導体装置が提案
されている（例えば、特開平６−１３２４５３号公
報）。これは図５に示すように、半導体チップ２１の配
線面（表面）２１ａに半導体チップ２１と略同一サイズ
のリードフレーム２２を表面に接着剤の層を有する絶縁
テープ２３で貼り付ける。リードフレーム２２のインナ
リード２２ａと半導体チップ２１とをボンディングワイ
ヤ２４で接続した後、樹脂で半導体チップ２１、ボンデ
ィングワイヤ２４、リードフレーム２２をパッケージン
グするとき、パッケージ２５の底面にアウタリード２２
ｂの一部２２ｃを露出させたものである。このとき、パ
ッケージの側面にもアウタリードの厚み分が露出する。
【０００４】ここにインナリード２２ａと半導体チップ
２１とを接続するボンディングワイヤ２４が、アウタリ
ード２２ｂの一部２２ｃと面一にしたパッケージ２５の
底面２５ａからはみださないように、リードフレーム２
２をダウンセット加工することによって、インナリード
２２ａをアウタリード２２ｂよりも一段低くしている。
２１とを接続するボンディングワイヤ２４が、アウタリ
ード２２ｂの一部２２ｃと面一にしたパッケージ２５の
底面２５ａからはみださないように、リードフレーム２
２をダウンセット加工することによって、インナリード
２２ａをアウタリード２２ｂよりも一段低くしている。
【０００５】
【発明が解決しようとする課題】しかしながら上述した
従来技術には次のような欠点があった。
従来技術には次のような欠点があった。
【０００６】(1) リードフレームをダウンセット加工し
なければならないため、加工工程が増え、しかも高い加
工精度を要求されるため加工性が悪く歩留りが低下す
る。
なければならないため、加工工程が増え、しかも高い加
工精度を要求されるため加工性が悪く歩留りが低下す
る。
【０００７】(2) リードフレームは、半導体装置に使用
する前、スペースの有効利用を図るために積み重ねて保
管するが、リードフレームを積み重ねる際に、リードフ
レーム間のインナリード同士が接触するのでインナリー
ドの変形を生じやすく、保管性が悪い。
する前、スペースの有効利用を図るために積み重ねて保
管するが、リードフレームを積み重ねる際に、リードフ
レーム間のインナリード同士が接触するのでインナリー
ドの変形を生じやすく、保管性が悪い。
【０００８】(3) 上記リードフレームを用いることによ
り半導体装置を小形化できるが、リードの露出部分がパ
ッケージ底面に露出したアウタリードの一部だけである
ため熱放散性が悪い。
り半導体装置を小形化できるが、リードの露出部分がパ
ッケージ底面に露出したアウタリードの一部だけである
ため熱放散性が悪い。
【０００９】(4) パッケージの底面にアウタリードを露
出させるようにしたため、パッケージを配線基板に接続
する際、パッケージ底面の見えない部分で接続が行われ
るので、半田リフローの確認が困難である。なお、パッ
ケージの側面にアウタリードの厚み分が露出している
が、アウタリードの厚さは薄いため、この側面に露出し
た面積程度では半田リフローの確認は不十分である。
出させるようにしたため、パッケージを配線基板に接続
する際、パッケージ底面の見えない部分で接続が行われ
るので、半田リフローの確認が困難である。なお、パッ
ケージの側面にアウタリードの厚み分が露出している
が、アウタリードの厚さは薄いため、この側面に露出し
た面積程度では半田リフローの確認は不十分である。
【００１０】本発明の目的は、リードフレームに異形条
を用いることによって、上述した従来技術の欠点を解消
して、ダウンセット加工を必要とせず、積み重ねてもイ
ンナリードの変形を生じないリードフレームを提供する
ことにある。
を用いることによって、上述した従来技術の欠点を解消
して、ダウンセット加工を必要とせず、積み重ねてもイ
ンナリードの変形を生じないリードフレームを提供する
ことにある。
【００１１】また、本発明の目的は、熱放散性に優れ、
パッケージと配線基板との接続確認が容易な半導体装置
を提供することにある。
パッケージと配線基板との接続確認が容易な半導体装置
を提供することにある。
【００１２】
【課題を解決するための手段】請求項１に記載の発明
は、同一断面で異なる板厚部をもつ異形条からなり、異
形条の厚肉部をアウタリードとし、薄肉部をインナリー
ドとしたリードフレームである。異形条の厚肉部をアウ
タリードとし、薄肉部をインナリードとすると、リード
フレームをダウンセット加工しなくても、ワイヤボンデ
ィングするインナリードと、パッケージ底面に露出させ
るアウタリードとの段差を確保することができる。
は、同一断面で異なる板厚部をもつ異形条からなり、異
形条の厚肉部をアウタリードとし、薄肉部をインナリー
ドとしたリードフレームである。異形条の厚肉部をアウ
タリードとし、薄肉部をインナリードとすると、リード
フレームをダウンセット加工しなくても、ワイヤボンデ
ィングするインナリードと、パッケージ底面に露出させ
るアウタリードとの段差を確保することができる。
【００１３】請求項２に記載の発明は、同一断面で中央
の薄肉部の両側に厚肉部をもつ２山異形条から構成さ
れ、互いに対向配列するインナリードを中央の薄肉部で
形成し、対向配列する各インナリードと一体形成される
アウタリードを両側の厚肉部で形成したリードフレーム
である。リードフレームに２山異形条を用いると、板厚
の厚い厚肉部分がスペーサとしての役目も持つので、リ
ードフレームを積み重ねた際に発生しやすいインナリー
ドの変形を有効に防止できる。
の薄肉部の両側に厚肉部をもつ２山異形条から構成さ
れ、互いに対向配列するインナリードを中央の薄肉部で
形成し、対向配列する各インナリードと一体形成される
アウタリードを両側の厚肉部で形成したリードフレーム
である。リードフレームに２山異形条を用いると、板厚
の厚い厚肉部分がスペーサとしての役目も持つので、リ
ードフレームを積み重ねた際に発生しやすいインナリー
ドの変形を有効に防止できる。
【００１４】請求項３に記載の発明は、請求項１または
２に記載のリードフレームにおいて、リードフレームの
半導体チップ接着領域に半導体チップ接着用のテープを
貼りつけたものである。半導体チップ接着領域に半導体
チップ接着用テープを貼り付けて半導体チップを搭載す
ると、リードフレームにアイランドを設けなくても半導
体チップを搭載できるので、リードフレームひいては半
導体装置を半導体チップなみに小形化できる。
２に記載のリードフレームにおいて、リードフレームの
半導体チップ接着領域に半導体チップ接着用のテープを
貼りつけたものである。半導体チップ接着領域に半導体
チップ接着用テープを貼り付けて半導体チップを搭載す
ると、リードフレームにアイランドを設けなくても半導
体チップを搭載できるので、リードフレームひいては半
導体装置を半導体チップなみに小形化できる。
【００１５】請求項４に記載の発明は、請求項３に記載
のリードフレームにおいて、半導体チップ接着用テープ
に表面に熱可塑性接着剤の層を有する絶縁テープを用い
たものである。このように熱可塑性接着剤の層を有する
絶縁テープを用いると製造過程で接着剤からのアウタガ
スの発生がなく、信頼性を向上できる。
のリードフレームにおいて、半導体チップ接着用テープ
に表面に熱可塑性接着剤の層を有する絶縁テープを用い
たものである。このように熱可塑性接着剤の層を有する
絶縁テープを用いると製造過程で接着剤からのアウタガ
スの発生がなく、信頼性を向上できる。
【００１６】請求項５に記載の発明は、請求項３または
４に記載のリードフレームを用いた半導体装置であっ
て、半導体チップ接着用テープを介してリードフレーム
の半導体チップ接着領域に半導体チップを接着し、半導
体チップ接着領域に接着した半導体チップと各インナリ
ードとをボンディングワイヤで電気的に接続し、半導体
チップ、ボンディングワイヤ、インナリード及びアウタ
リードの一部を樹脂パッケージで被覆し、アウタリード
の他部をパッケージの底面及び側面に露出させたもので
ある。パッケージの底面のみならず側面にもアウタリー
ドが露出していると、アウタリードの側面は厚肉部が露
出することになるので、その露出面積が大きく熱放散性
に優れる。また、パッケージ側面に露出しているアウタ
リードの面積が大きいと、側面での半田リフローを確認
することで、パッケージと配線基板との接続確認が容易
になる。
４に記載のリードフレームを用いた半導体装置であっ
て、半導体チップ接着用テープを介してリードフレーム
の半導体チップ接着領域に半導体チップを接着し、半導
体チップ接着領域に接着した半導体チップと各インナリ
ードとをボンディングワイヤで電気的に接続し、半導体
チップ、ボンディングワイヤ、インナリード及びアウタ
リードの一部を樹脂パッケージで被覆し、アウタリード
の他部をパッケージの底面及び側面に露出させたもので
ある。パッケージの底面のみならず側面にもアウタリー
ドが露出していると、アウタリードの側面は厚肉部が露
出することになるので、その露出面積が大きく熱放散性
に優れる。また、パッケージ側面に露出しているアウタ
リードの面積が大きいと、側面での半田リフローを確認
することで、パッケージと配線基板との接続確認が容易
になる。
【００１７】
【発明の実施の形態】以下に本発明のリードフレーム及
び半導体装置の実施の形態を図面を用いて説明する。図
１は半導体装置の断面図、図２は半導体装置の裏面側か
ら見た斜視図、図３はリードフレームの平面図及び側断
面図、図４は異形条の断面図である。
び半導体装置の実施の形態を図面を用いて説明する。図
１は半導体装置の断面図、図２は半導体装置の裏面側か
ら見た斜視図、図３はリードフレームの平面図及び側断
面図、図４は異形条の断面図である。
【００１８】リードフレーム用材料には図４に示すよう
な同一断面で中央の薄肉部２の両側に厚肉部３をもつπ
形異形条ないし２山異形条１を用いる。この２山異形条
１は、例えば溝付きロールと平ロールとを用いること
で、両側に厚板部を残しながら中央及び両端を圧延する
ことによって形成することができる。材料には無酸素銅
や銅合金などを使用し、特に無酸素銅にＺｒを添加した
Ｃｕ−Ｚｒ銅合金は熱放散性に優れる。
な同一断面で中央の薄肉部２の両側に厚肉部３をもつπ
形異形条ないし２山異形条１を用いる。この２山異形条
１は、例えば溝付きロールと平ロールとを用いること
で、両側に厚板部を残しながら中央及び両端を圧延する
ことによって形成することができる。材料には無酸素銅
や銅合金などを使用し、特に無酸素銅にＺｒを添加した
Ｃｕ−Ｚｒ銅合金は熱放散性に優れる。
【００１９】この２山異形条１をスタンピングまたはエ
ッチングして、図３に示すようなリードパターンをも
ち、異形条の厚肉部をアウタリード５とし薄肉部をイン
ナリード４として、インナリード４よりもアウタリード
５の板厚を厚くしたリードフレーム６を形成する。すな
わち、互いに対向配列する多数のインナリード４を中央
の薄肉部から形成し、対向配列する各インナリード４と
一体形成されるアウタリード５を両側の厚肉部から形成
する。
ッチングして、図３に示すようなリードパターンをも
ち、異形条の厚肉部をアウタリード５とし薄肉部をイン
ナリード４として、インナリード４よりもアウタリード
５の板厚を厚くしたリードフレーム６を形成する。すな
わち、互いに対向配列する多数のインナリード４を中央
の薄肉部から形成し、対向配列する各インナリード４と
一体形成されるアウタリード５を両側の厚肉部から形成
する。
【００２０】このリードフレーム６の板厚が盛り上がっ
て厚くなっている方を裏面とすると、表面側の互いに対
向配列するリードパターンのインナリード４の各半導体
チップ接着領域７に半導体チップ接着用のテープ８をそ
れぞれ貼りつける。テープ８には表面に熱可塑性接着剤
の層を有する絶縁テープを用い、このようなテープとし
て例えば、ポリイミド基材の両面に熱可塑性の接着剤と
してポリエーテルアミドイミドを設けたものがよい。こ
のように異形条より形成したリードフレームにアイラン
ドを必要としないＬＯＣ技術を応用することにより、パ
ッケージサイズを半導体チップと同等のサイズとするこ
とができる。また、板厚の厚いアウタリード５がスペー
サとしての役目を持つので、リードフレーム６を積み重
ねた際に発生しやすいインナリード４などの変形を有効
に防止できる。
て厚くなっている方を裏面とすると、表面側の互いに対
向配列するリードパターンのインナリード４の各半導体
チップ接着領域７に半導体チップ接着用のテープ８をそ
れぞれ貼りつける。テープ８には表面に熱可塑性接着剤
の層を有する絶縁テープを用い、このようなテープとし
て例えば、ポリイミド基材の両面に熱可塑性の接着剤と
してポリエーテルアミドイミドを設けたものがよい。こ
のように異形条より形成したリードフレームにアイラン
ドを必要としないＬＯＣ技術を応用することにより、パ
ッケージサイズを半導体チップと同等のサイズとするこ
とができる。また、板厚の厚いアウタリード５がスペー
サとしての役目を持つので、リードフレーム６を積み重
ねた際に発生しやすいインナリード４などの変形を有効
に防止できる。
【００２１】上述した半導体チップ接着用テープ８を貼
り付けたリードフレーム６から半導体装置を製造するに
は、図１に示すように、半導体チップ接着用テープ８を
介して半導体チップ接着領域７に、半導体チップ１０を
その回路面をインナリード４側に向けて接着する。この
半導体チップ接着領域７に接着した半導体チップ１０の
ボンディングパッドと各インナリード４とをボンディン
グワイヤ９で電気的に接続する。このときアウタリード
５よりもインナリード４の板厚が薄いため、インナリー
ド４と半導体チップ１０間を接続するボンディングワイ
ヤ９のループの頂点は、アウタリード５の裏面よりも低
い場所に来ることになる。
り付けたリードフレーム６から半導体装置を製造するに
は、図１に示すように、半導体チップ接着用テープ８を
介して半導体チップ接着領域７に、半導体チップ１０を
その回路面をインナリード４側に向けて接着する。この
半導体チップ接着領域７に接着した半導体チップ１０の
ボンディングパッドと各インナリード４とをボンディン
グワイヤ９で電気的に接続する。このときアウタリード
５よりもインナリード４の板厚が薄いため、インナリー
ド４と半導体チップ１０間を接続するボンディングワイ
ヤ９のループの頂点は、アウタリード５の裏面よりも低
い場所に来ることになる。
【００２２】次いで、トランスファモールドによって半
導体チップ１０、ボンディングワイヤ９、リードフレー
ム６を樹脂パッケージ１１で封止する。このとき厚肉部
からなるアウタリード５の一部５ａをパッケージ１１の
底面及び側面に露出させるようにする。ここでアウタリ
ード５の一部５ａとはアウタリード５の裏面及びインナ
リード側に形成される段差部と反対側に位置する端面で
あり、ともに配線基板に接続される部分となる。
導体チップ１０、ボンディングワイヤ９、リードフレー
ム６を樹脂パッケージ１１で封止する。このとき厚肉部
からなるアウタリード５の一部５ａをパッケージ１１の
底面及び側面に露出させるようにする。ここでアウタリ
ード５の一部５ａとはアウタリード５の裏面及びインナ
リード側に形成される段差部と反対側に位置する端面で
あり、ともに配線基板に接続される部分となる。
【００２３】このようにアウタリード５はパッケージ１
１の底面に配置されるため、パッケージ１１の厚さ方向
の中央にアウタリード５が配置する従来のリードフレー
ムのように、アウタリード５間のダムバーをパンチで個
別に打抜く必要がなく、ダムバーを繋げた状態で一括し
て打抜くことができる。このため打抜きパンチ形状を簡
単にすることができ、メンテナンス性に優れる。また、
生産性も向上するため、リードフレーム製造のコストの
低減にもつながる。
１の底面に配置されるため、パッケージ１１の厚さ方向
の中央にアウタリード５が配置する従来のリードフレー
ムのように、アウタリード５間のダムバーをパンチで個
別に打抜く必要がなく、ダムバーを繋げた状態で一括し
て打抜くことができる。このため打抜きパンチ形状を簡
単にすることができ、メンテナンス性に優れる。また、
生産性も向上するため、リードフレーム製造のコストの
低減にもつながる。
【００２４】配線基板との接続用アウタリードの一部５
ａを除いて、樹脂パッケージ１１で封止された半導体装
置の裏面から見た様子は図２のようになる。パッケージ
１１の底面は面一であり、また底面のみならず側面にも
アウタリード５の一部５ａが露出しており、その側面の
露出面積は異形条の厚肉部の端面がそのまま露出してい
るため、薄肉部に比して表面積が大きい。このため底面
のみにアウタリードが露出してるものよりも、半導体チ
ップから発生した熱の放散性に優れる。また、実装時に
おいて、パッケージの側面に露出しているアウタリード
部の半田リフローを確認することにより、パッケージと
配線基板との接続確認が容易になる。また、アウタリー
ドがパッケージの側部から底面に回り込んでいるＳＯＪ
（SmallOutline J-lead Package）パッケージと比較し
て、ワイヤボンディング部とアウタリード間の距離が短
いため電気的特性も向上する。
ａを除いて、樹脂パッケージ１１で封止された半導体装
置の裏面から見た様子は図２のようになる。パッケージ
１１の底面は面一であり、また底面のみならず側面にも
アウタリード５の一部５ａが露出しており、その側面の
露出面積は異形条の厚肉部の端面がそのまま露出してい
るため、薄肉部に比して表面積が大きい。このため底面
のみにアウタリードが露出してるものよりも、半導体チ
ップから発生した熱の放散性に優れる。また、実装時に
おいて、パッケージの側面に露出しているアウタリード
部の半田リフローを確認することにより、パッケージと
配線基板との接続確認が容易になる。また、アウタリー
ドがパッケージの側部から底面に回り込んでいるＳＯＪ
（SmallOutline J-lead Package）パッケージと比較し
て、ワイヤボンディング部とアウタリード間の距離が短
いため電気的特性も向上する。
【００２５】なお、上述した実施の形態では、半導体チ
ップ全体をパッケージに納めるようにしたが、パッケー
ジの厚さをより薄くするために、半導体チップの裏面を
パッケージの上面に露出させるようにしてもよい。
ップ全体をパッケージに納めるようにしたが、パッケー
ジの厚さをより薄くするために、半導体チップの裏面を
パッケージの上面に露出させるようにしてもよい。
【００２６】
【発明の効果】本発明のリードフレームによれば、リー
ドフレームに異形条を用いたので、ダウンセット加工を
必要とせず加工性がいい。また積み重ねてもインナリー
ドの変形が生じないので保管性がいい。
ドフレームに異形条を用いたので、ダウンセット加工を
必要とせず加工性がいい。また積み重ねてもインナリー
ドの変形が生じないので保管性がいい。
【００２７】また、本発明の半導体装置によれば、パッ
ケージからのアウタリードの露出面積を増大できるの
で、熱放散性に優れ信頼性を向上することができる。ま
たパッケージ側面におけるアウタリードの露出面積を増
大できるので、パッケージと配線基板との接続確認が容
易となり配線基板への接続作業性が向上する。
ケージからのアウタリードの露出面積を増大できるの
で、熱放散性に優れ信頼性を向上することができる。ま
たパッケージ側面におけるアウタリードの露出面積を増
大できるので、パッケージと配線基板との接続確認が容
易となり配線基板への接続作業性が向上する。
【図１】本発明の実施の形態による半導体装置の断面図
である。
である。
【図２】本発明の実施の形態による裏面を上にして見た
ときの半導体装置の斜視図である。
ときの半導体装置の斜視図である。
【図３】本発明の実施の形態によるリードフレームの図
であって、（ａ）は平面図、（ｂ）はＡ−Ａ断面図であ
る。
であって、（ａ）は平面図、（ｂ）はＡ−Ａ断面図であ
る。
【図４】本発明のリードフレームに用いる異形条の断面
図である。
図である。
【図５】従来例による半導体装置の断面図である。
４ インナリード ５ アウタリード ６ リードフレーム ７ 半導体チップ接着領域 ８ 半導体チップ接着用テープ ９ ボンディングワイヤ １０ 半導体チップ １１ 樹脂パッケージ
Claims (5)
- 【請求項１】同一断面で異なる板厚部をもつ異形条から
なり、異形条の厚肉部をアウタリードとし、薄肉部をイ
ンナリードとしたリードフレーム。 - 【請求項２】同一断面で中央の薄肉部の両側に厚肉部を
もつ２山異形条から構成され、互いに対向配列するイン
ナリードを中央の薄肉部で形成し、対向配列する各イン
ナリードと一体形成されるアウタリードを両側の厚肉部
で形成したリードフレーム。 - 【請求項３】リードフレームの半導体チップ接着領域に
半導体チップ接着用のテープを貼りつけた請求項１また
は２に記載のリードフレーム。 - 【請求項４】上記半導体チップ接着用テープに表面に熱
可塑性接着剤の層を有する絶縁テープを用いる請求項３
に記載のリードフレーム。 - 【請求項５】請求項３または４に記載のリードフレーム
を用いた半導体装置であって、上記半導体チップ接着用
テープを介してリードフレームの半導体チップ接着領域
に半導体チップを接着し、半導体チップ接着領域に接着
した半導体チップと各インナリードとをボンディングワ
イヤで電気的に接続し、上記半導体チップ、ボンディン
グワイヤ、リードフレームを樹脂パッケージで封止し、
上記厚肉部からなるアウタリードの一部を上記パッケー
ジの底面及び側面に露出させた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8204754A JPH1050921A (ja) | 1996-08-02 | 1996-08-02 | リードフレーム及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8204754A JPH1050921A (ja) | 1996-08-02 | 1996-08-02 | リードフレーム及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1050921A true JPH1050921A (ja) | 1998-02-20 |
Family
ID=16495797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8204754A Pending JPH1050921A (ja) | 1996-08-02 | 1996-08-02 | リードフレーム及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1050921A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876087B2 (en) * | 2002-08-23 | 2005-04-05 | Via Technologies, Inc. | Chip scale package with heat dissipating part |
| DE102005006730B4 (de) * | 2004-02-04 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchippackung und zugehöriges Herstellungsverfahren |
| JP2008141222A (ja) * | 2008-02-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | リードフレームとそれを用いた半導体装置及びその生産方法 |
| CN114823600A (zh) * | 2022-05-06 | 2022-07-29 | 江苏芯德半导体科技有限公司 | 一种芯片超薄封装载板及芯片封装结构和芯片封装方法 |
-
1996
- 1996-08-02 JP JP8204754A patent/JPH1050921A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876087B2 (en) * | 2002-08-23 | 2005-04-05 | Via Technologies, Inc. | Chip scale package with heat dissipating part |
| DE102005006730B4 (de) * | 2004-02-04 | 2007-02-22 | Samsung Electronics Co., Ltd., Suwon | Halbleiterchippackung und zugehöriges Herstellungsverfahren |
| US7436049B2 (en) | 2004-02-04 | 2008-10-14 | Samsung Electronics Co., Ltd. | Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package |
| JP2008141222A (ja) * | 2008-02-04 | 2008-06-19 | Matsushita Electric Ind Co Ltd | リードフレームとそれを用いた半導体装置及びその生産方法 |
| CN114823600A (zh) * | 2022-05-06 | 2022-07-29 | 江苏芯德半导体科技有限公司 | 一种芯片超薄封装载板及芯片封装结构和芯片封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6864566B2 (en) | Duel die package | |
| KR100460063B1 (ko) | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 | |
| US6744121B2 (en) | Multi-chip package | |
| JP2934357B2 (ja) | 半導体装置 | |
| US5895969A (en) | Thin type semiconductor device, module structure using the device and method of mounting the device on board | |
| US6262482B1 (en) | Semiconductor device | |
| US6075284A (en) | Stack package | |
| US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
| CN100414696C (zh) | 引线框及制造方法以及树脂密封型半导体器件及制造方法 | |
| JPH05109975A (ja) | 樹脂封止型半導体装置 | |
| US6483181B2 (en) | Multi-chip package | |
| US5550401A (en) | Lead on chip semiconductor device having bus bars and crossing leads | |
| JP3417095B2 (ja) | 半導体装置 | |
| JPH1050921A (ja) | リードフレーム及び半導体装置 | |
| US20020153600A1 (en) | Double sided chip package | |
| JP2002093993A (ja) | リードフレーム及びそれを用いた樹脂封止型半導体装置 | |
| KR20020054475A (ko) | 반도체 칩 적층 패키지 및 그 제조 방법 | |
| JP2001358285A (ja) | 樹脂封止型半導体装置 | |
| JP3203200B2 (ja) | 半導体装置 | |
| KR100340862B1 (ko) | 스택패키지및그의제조방법 | |
| KR100422608B1 (ko) | 적층칩패키지 | |
| JPH03195052A (ja) | リードフレーム及びその製造方法 | |
| JP3170519B2 (ja) | メモリカード | |
| JP3082562U (ja) | マルチーチップパッケージ | |
| JP3082561U (ja) | マルチーチップパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040323 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040817 |