JPH1050967A - 受光演算素子 - Google Patents
受光演算素子Info
- Publication number
- JPH1050967A JPH1050967A JP8198964A JP19896496A JPH1050967A JP H1050967 A JPH1050967 A JP H1050967A JP 8198964 A JP8198964 A JP 8198964A JP 19896496 A JP19896496 A JP 19896496A JP H1050967 A JPH1050967 A JP H1050967A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- light
- photodiode
- junction
- receiving operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F77/00—Constructional details of devices covered by this subclass
- H10F77/30—Coatings
- H10F77/306—Coatings for devices having potential barriers
- H10F77/331—Coatings for devices having potential barriers for filtering or shielding light, e.g. multicolour filters for photodetectors
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】
【課題】 チップ面積の小さい受光演算素子を提供す
る。 【解決手段】 Ｐ型シリコン基板１とｎ型エピタキシャ
ル層２でＰＮ接合は形成され、ＰＮ接合上部の遮光部１
３の有無でフォトダイオードと通常のダイオードに機能
がわかれる。第１電極１２はダイオード部のｎ型エピタ
キシャル層２と電気的に接続され、他端がＩ−Ｖ変換回
路１０と接続されている。
る。 【解決手段】 Ｐ型シリコン基板１とｎ型エピタキシャ
ル層２でＰＮ接合は形成され、ＰＮ接合上部の遮光部１
３の有無でフォトダイオードと通常のダイオードに機能
がわかれる。第１電極１２はダイオード部のｎ型エピタ
キシャル層２と電気的に接続され、他端がＩ−Ｖ変換回
路１０と接続されている。
Description
【０００１】
【発明の属する技術分野】本発明は受光素子に関し、特
に演算機能を有する受光演算素子に関する。
に演算機能を有する受光演算素子に関する。
【０００２】
【従来の技術】図４に従来の受光素子を用いた加算器を
示す。
示す。
【０００３】ｎ型エピタキシャル層４１３、４１４と、
Ｐ型基板４０５で形成されるフォトダイオード４０１，
４０２と、それぞれのフォトダイオード４０１，４０２
に入射された光信号４０９、４１０から得られる電流信
号を電圧信号に変換するＯＰアンプ４０８、帰還低抗４
１１、出力端子４０４を有するＩ−Ｖ変換器４００によ
り加算器は構成されている。ここで、フォトダイオード
４０１とフォトダイオード４０２はＰ型高濃度層４０７
により電気的に絶縁されており、金属配線４１２により
Ｉ−Ｖ変換器４００に接続されることにより、加算機能
を有する。
Ｐ型基板４０５で形成されるフォトダイオード４０１，
４０２と、それぞれのフォトダイオード４０１，４０２
に入射された光信号４０９、４１０から得られる電流信
号を電圧信号に変換するＯＰアンプ４０８、帰還低抗４
１１、出力端子４０４を有するＩ−Ｖ変換器４００によ
り加算器は構成されている。ここで、フォトダイオード
４０１とフォトダイオード４０２はＰ型高濃度層４０７
により電気的に絶縁されており、金属配線４１２により
Ｉ−Ｖ変換器４００に接続されることにより、加算機能
を有する。
【０００４】また、従来の受光素子の構造としては、図
５に示すようなものがある。この従来の受光素子は特開
平４−５６２７４号公報に開示されている。フォトダイ
オード部（光電変換部）は、Ｐウェル層５０２、フォト
ダイオードのＮ型不純物層５０３により形成され、素子
分離用のＰ+ 不純物層５０５により他の素子と電気的に
分離されている。この受光素子自体には、電気信号を演
算する機能はない。
５に示すようなものがある。この従来の受光素子は特開
平４−５６２７４号公報に開示されている。フォトダイ
オード部（光電変換部）は、Ｐウェル層５０２、フォト
ダイオードのＮ型不純物層５０３により形成され、素子
分離用のＰ+ 不純物層５０５により他の素子と電気的に
分離されている。この受光素子自体には、電気信号を演
算する機能はない。
【０００５】他に受光素子を用いた演算回路としては、
図６に示すものがある。この従来例は、特開昭６１−２
８００７９号公報に開示されている。４分割フォトダイ
オード６０１からの電流信号をＦＭアンプ６０４、オペ
アンプ６０８、オペアンプ６１２に所望の信号に応じて
接続することにより演算機能を実現している。ここでも
フォトダイオード自体には演算機能はない。
図６に示すものがある。この従来例は、特開昭６１−２
８００７９号公報に開示されている。４分割フォトダイ
オード６０１からの電流信号をＦＭアンプ６０４、オペ
アンプ６０８、オペアンプ６１２に所望の信号に応じて
接続することにより演算機能を実現している。ここでも
フォトダイオード自体には演算機能はない。
【０００６】さらに、受光素子を用いた応用回路例とし
ては図７に示すものがある。これは、フォトダイオード
７０１の電流信号をＩ−Ｖ変換器７０２で電圧信号に変
換し、自動利得制御回路（ＡＧＣ）７０３で電圧利得を
調整し、最適な電圧信号を出力端子８０２に出力する回
路である。
ては図７に示すものがある。これは、フォトダイオード
７０１の電流信号をＩ−Ｖ変換器７０２で電圧信号に変
換し、自動利得制御回路（ＡＧＣ）７０３で電圧利得を
調整し、最適な電圧信号を出力端子８０２に出力する回
路である。
【０００７】図８は図７中のＡＧＣ回路７０３の具体的
な回路図である。ＡＧＣ回路７０３とＮＰＮトランジス
タＱ1 ，Ｑ2 ，Ｑ3 と抵抗Ｒ1 ，Ｒ2 ，Ｒ3 と電流源Ｖ
inで構成され、ＮＰＮトランジスタＱ1 ，Ｑ2 へ流れる
コレクタ電流を、ＮＰＮトランジスタＱ1 ，Ｑ2 のベー
ス間に印加される制御電圧を制御することにより調整し
回路の利得を制御している。
な回路図である。ＡＧＣ回路７０３とＮＰＮトランジス
タＱ1 ，Ｑ2 ，Ｑ3 と抵抗Ｒ1 ，Ｒ2 ，Ｒ3 と電流源Ｖ
inで構成され、ＮＰＮトランジスタＱ1 ，Ｑ2 へ流れる
コレクタ電流を、ＮＰＮトランジスタＱ1 ，Ｑ2 のベー
ス間に印加される制御電圧を制御することにより調整し
回路の利得を制御している。
【０００８】一般に図６の４分割フォトダイオード６０
１のように、フォトダイオードが接続している場合、ク
ロストーク特性が信号を劣化させる原因となり、このク
ロストーク特性を抑えることが課題となっていた。クロ
ストーク特性とは、フォトダイオードに入射した光のう
ち隣接するフォトダイオードの近傍に入射した光によっ
て発生する信号電荷が、拡散およびドリフトにより隣接
するフォトダイオードの信号として検出されることであ
る。
１のように、フォトダイオードが接続している場合、ク
ロストーク特性が信号を劣化させる原因となり、このク
ロストーク特性を抑えることが課題となっていた。クロ
ストーク特性とは、フォトダイオードに入射した光のう
ち隣接するフォトダイオードの近傍に入射した光によっ
て発生する信号電荷が、拡散およびドリフトにより隣接
するフォトダイオードの信号として検出されることであ
る。
【０００９】クロストーク特性を低減する受光素子の構
造としては図９（特開平５−８２７６７）がある。光電
変換要素間にＰ+ 型高濃度層９１８を設けることによ
り、光電変換要素の近傍に入射した光で発生するホール
はドリップでＰ+ 型高濃度層９１８に吸収され、クロス
トークが抑えられる。
造としては図９（特開平５−８２７６７）がある。光電
変換要素間にＰ+ 型高濃度層９１８を設けることによ
り、光電変換要素の近傍に入射した光で発生するホール
はドリップでＰ+ 型高濃度層９１８に吸収され、クロス
トークが抑えられる。
【００１０】
【発明が解決しようとする課題】上述した従来の受光演
算素子は、受光部（フォトダイオード）と信号処理部
（回路）と別々の素子で構成されているため、チップ面
積が大きく、チップコストが高くなると言う問題があっ
た。
算素子は、受光部（フォトダイオード）と信号処理部
（回路）と別々の素子で構成されているため、チップ面
積が大きく、チップコストが高くなると言う問題があっ
た。
【００１１】本発明の目的は、チップ面積の小さい受光
演算素子を提供することにある。
演算素子を提供することにある。
【００１２】
【課題を解決するための手段】本発明の受光演算素子
は、光入力信号を素子内部で演算する手段を備えてい
る。
は、光入力信号を素子内部で演算する手段を備えてい
る。
【００１３】また、本発明の他の受光演算素子は、ＰＮ
接合の空乏層を制御して、光キャリアを制御する手段を
備えている。
接合の空乏層を制御して、光キャリアを制御する手段を
備えている。
【００１４】従来、外付け回路で実現していた機能を素
子内部で実現するので、チップ面積を縮小でき、さらに
低消費電力化ができる。
子内部で実現するので、チップ面積を縮小でき、さらに
低消費電力化ができる。
【００１５】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１６】図１は、本発明の一実施形態の光演算素子
の断面構造とＩ−Ｖ変換増幅器との接続を示した図であ
る。Ｐ型シリコン基板１とｎ型エピタキシャル層２でＰ
Ｎ接合は形成され、ＰＮ接合上部の遮光部１３の有無
で、フォトダイオードと通常のダイオードとに機能がわ
かれる。遮光部１３がない場合、フォトダイオードとな
り、遮光部１３がある場合ダイオードとなる。ＰＮ接合
の上部は窒化膜４でカバーされ、フォトダイオード上は
入力光の多重反射による干渉が起きないように窒化膜４
だけの単層膜となっている。
の断面構造とＩ−Ｖ変換増幅器との接続を示した図であ
る。Ｐ型シリコン基板１とｎ型エピタキシャル層２でＰ
Ｎ接合は形成され、ＰＮ接合上部の遮光部１３の有無
で、フォトダイオードと通常のダイオードとに機能がわ
かれる。遮光部１３がない場合、フォトダイオードとな
り、遮光部１３がある場合ダイオードとなる。ＰＮ接合
の上部は窒化膜４でカバーされ、フォトダイオード上は
入力光の多重反射による干渉が起きないように窒化膜４
だけの単層膜となっている。
【００１７】さらに、ダイオード上の遮光部１３は第１
の酸化膜５、第２の酸化膜６、層間窒化膜７、第２電極
８、カバー窒化膜９で形成され、第２電極８により外部
からの光がＰＮ接合に達しないように遮光している。
の酸化膜５、第２の酸化膜６、層間窒化膜７、第２電極
８、カバー窒化膜９で形成され、第２電極８により外部
からの光がＰＮ接合に達しないように遮光している。
【００１８】第１電極１２はダイオード部のｎ型エピタ
キシャル層２と電気的に接続され、他端がＩ−Ｖ変換回
路１０と接続されている。
キシャル層２と電気的に接続され、他端がＩ−Ｖ変換回
路１０と接続されている。
【００１９】また、ＰＮ接合間はＰ型高濃度層３により
電気的に絶縁されている。
電気的に絶縁されている。
【００２０】次に、本実施形態の動作について図２を用
いて詳細に説明する。
いて詳細に説明する。
【００２１】（１）加算器動作 第１の入射光Ｐ1 が、入力部１５（フォトダイオード上
の遮光部１３のない領域）から入ると、電子・正孔対が
発生し、正孔はＰ型シリコン基板１に吸収され、クロス
トーク特性により、電子はダイオード１４の空乏層に引
き寄せられ、光電流Ｉ1 となり、光電流Ｉ1 はＩ−Ｖ変
換器１０により電圧信号として出力端子１１に出力され
る。この出力は入射光Ｐ1 に比例している。
の遮光部１３のない領域）から入ると、電子・正孔対が
発生し、正孔はＰ型シリコン基板１に吸収され、クロス
トーク特性により、電子はダイオード１４の空乏層に引
き寄せられ、光電流Ｉ1 となり、光電流Ｉ1 はＩ−Ｖ変
換器１０により電圧信号として出力端子１１に出力され
る。この出力は入射光Ｐ1 に比例している。
【００２２】第２の入射光Ｐ1 が入力部１６から入った
場合も同様に光電流が得られ、出力端子１１に電圧出力
が生じる。
場合も同様に光電流が得られ、出力端子１１に電圧出力
が生じる。
【００２３】入力部１５と入力部１６は光学的には分離
されているが、クロストーク特性によりダイオード１４
を介して、電気的に接続されているため、２入力の加算
器動作が実現できる。
されているが、クロストーク特性によりダイオード１４
を介して、電気的に接続されているため、２入力の加算
器動作が実現できる。
【００２４】（２）３値回路 さらに、本実施形態は入力光に制限をつければ３値回路
として使用することもできる。入力光Ｐ1 ，Ｐ2 の入力
光量がＨレベル（光量大）とＬレベル（光量小）の２値
だけの場合、Ｐ1 ，Ｐ2 と出力電圧ＯＵＴと関係は表１
の真理値表のように、３つのレベル（Ｈレベル：出力電
圧大、Ｍレベル：出力電圧中、Ｌレベル：出力電圧小）
をとる。
として使用することもできる。入力光Ｐ1 ，Ｐ2 の入力
光量がＨレベル（光量大）とＬレベル（光量小）の２値
だけの場合、Ｐ1 ，Ｐ2 と出力電圧ＯＵＴと関係は表１
の真理値表のように、３つのレベル（Ｈレベル：出力電
圧大、Ｍレベル：出力電圧中、Ｌレベル：出力電圧小）
をとる。
【００２５】
【表１】 図３は自動利得制御回路（ＡＧＣ回路）を構成した場合
の第２の実施形態を示す。第２の実施形態の特徴はフォ
トダイオード部１７，１８に直流電圧Ｖcontを印加し、
Ｖcontの印加電圧により、フォトダイオード部１７，１
８の空乏層幅を制御していることにある。
の第２の実施形態を示す。第２の実施形態の特徴はフォ
トダイオード部１７，１８に直流電圧Ｖcontを印加し、
Ｖcontの印加電圧により、フォトダイオード部１７，１
８の空乏層幅を制御していることにある。
【００２６】図３を参照して動作について詳細に説明す
る。フォトダイオード部１７，１８の空乏層幅は直流電
圧Ｖcont＝Ｖ1 （比較的低い電圧）では狭く、直流電圧
Ｖco nt＝Ｖ2 （比較的高い電圧）では広い。
る。フォトダイオード部１７，１８の空乏層幅は直流電
圧Ｖcont＝Ｖ1 （比較的低い電圧）では狭く、直流電圧
Ｖco nt＝Ｖ2 （比較的高い電圧）では広い。
【００２７】一方、入射光Ｐ1 ，Ｐ2 によって生成され
る電子・正孔対の電子がクロストークを起こす確率はフ
ォトダイオード部１７，１８の空乏層幅が広ければ低
く、空乏層幅が狭ければ高くなる。このことからＶcont
＝Ｖ1 のときは入射光Ｐ1 ，Ｐ 2 に対する出力電圧（利
得）は小さく、Ｖcont＝Ｖ2 のときは出力電圧（利得）
は大きくなり、利得制御機能が得られる。
る電子・正孔対の電子がクロストークを起こす確率はフ
ォトダイオード部１７，１８の空乏層幅が広ければ低
く、空乏層幅が狭ければ高くなる。このことからＶcont
＝Ｖ1 のときは入射光Ｐ1 ，Ｐ 2 に対する出力電圧（利
得）は小さく、Ｖcont＝Ｖ2 のときは出力電圧（利得）
は大きくなり、利得制御機能が得られる。
【００２８】
【発明の効果】以上説明したように、本発明は、光素子
それ自体に演算機能を持たせているため、チップ面積を
縮小でき、また低消費電力にもできる効果がある。
それ自体に演算機能を持たせているため、チップ面積を
縮小でき、また低消費電力にもできる効果がある。
【図１】本発明の第１の実施形態の受光演算素子の断面
図である。
図である。
【図２】図１の受光演算素子の動作説明図である。
【図３】本発明の第２の実施形態の受光演算素子の断面
図である。
図である。
【図４】従来の受光素子の断面図である。
【図５】特開平４−５６２７４記載の光素子の断面図で
ある。
ある。
【図６】特開昭６１−２８００７９記載のクロストーク
センサの回路図である。
センサの回路図である。
【図７】従来のＡＧＣ回路のブロック図である。
【図８】従来のＡＧＣ回路の回路図である。
【図９】特開平５−８２７６７記載の光素子の断面図で
ある。
ある。
１ Ｐ型シリコン基板 ２ ｎ型エピタキシャル層 ３ Ｐ型高濃度層 ４ 窒化膜 ５ 第１の酸化膜 ６ 第２の酸化膜 ７ 層間窒化膜 ８ 第２電極 ９ カバー窒化膜 １０ Ｉ−Ｖ変換器 １１ 出力端子 １２ 電極配線 １３ 遮光部 １４ ダイオード部 １５ 第１の入力部 １６ 第２の入力部 １７，１８ フォトダイード部 １９ 制御電圧電極配線
Claims (3)
- 【請求項１】 受光演算素子において、光入力信号を素
子内部で演算する手段を備えたことを特徴とする受光演
算素子。 - 【請求項２】 Ｐ型シリコン基板とｎ型エピタキシャル
層でＰＮ接合が形成され、ＰＮ接合上部の遮光部の有無
でフォトダイオードと通常のダイオードに機能がわか
れ、第１電極はダイオード部のｎ型エピタキシャル層と
電気的に接続され、他端がＩ−Ｖ変換回路と接続され
る、請求項１記載の受光演算素子。 - 【請求項３】 受光演算素子において、ＰＮ接合の空乏
層幅を制御して光キャリアを制御する手段を有すること
を特徴とする受光演算素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198964A JP2998646B2 (ja) | 1996-07-29 | 1996-07-29 | 受光演算素子 |
| US08/901,629 US5942749A (en) | 1996-07-29 | 1997-07-28 | Photodetector having means for processing optical input signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8198964A JP2998646B2 (ja) | 1996-07-29 | 1996-07-29 | 受光演算素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050967A true JPH1050967A (ja) | 1998-02-20 |
| JP2998646B2 JP2998646B2 (ja) | 2000-01-11 |
Family
ID=16399864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8198964A Expired - Fee Related JP2998646B2 (ja) | 1996-07-29 | 1996-07-29 | 受光演算素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5942749A (ja) |
| JP (1) | JP2998646B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089873A (ja) * | 2011-10-20 | 2013-05-13 | Brainvision Inc | 受光素子 |
| CN104465686A (zh) * | 2014-11-20 | 2015-03-25 | 西安电子科技大学 | 红外探测器阵列及其制作方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731585B2 (en) * | 2000-03-03 | 2004-05-04 | Matsushita Electric Industrial Co., Ltd. | Optical pick-up head with semiconductor laser |
| KR100630679B1 (ko) * | 2003-12-17 | 2006-10-02 | 삼성전자주식회사 | 포토 다이오드 및 이의 제조 방법 |
| JP4843344B2 (ja) * | 2005-03-18 | 2011-12-21 | 株式会社リコー | 照明装置及び画像読取装置 |
| EP2612144A4 (en) * | 2010-09-05 | 2014-04-09 | Newport Corp | MICROPROCESSOR-BASED MULTI-LINK DETECTOR SYSTEM AND METHOD FOR ITS USE |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61280079A (ja) * | 1985-06-05 | 1986-12-10 | Hitachi Ltd | 光学式ビデオデイスクプレ−ヤ用クロスト−クセンサ |
| JPS634777A (ja) * | 1986-06-24 | 1988-01-09 | Nippon Denso Co Ltd | 固体撮像装置 |
| JPH0316477A (ja) * | 1989-06-14 | 1991-01-24 | Matsushita Electron Corp | 固体撮像装置 |
| JPH0327683A (ja) * | 1989-06-24 | 1991-02-06 | Nec Corp | 固体撮像素子の駆動方法 |
| JPH0456274A (ja) * | 1990-06-25 | 1992-02-24 | Matsushita Electron Corp | 固体撮像装置 |
| JPH04134982A (ja) * | 1990-09-27 | 1992-05-08 | Toshiba Corp | 固体撮像装置 |
| JPH0582767A (ja) * | 1991-09-24 | 1993-04-02 | Canon Inc | 光電変換装置及びその製造方法 |
| JP3157274B2 (ja) * | 1992-05-25 | 2001-04-16 | 三洋電機株式会社 | 光半導体装置 |
| JPH0799301A (ja) * | 1993-06-30 | 1995-04-11 | Ricoh Co Ltd | 固体素子並びにそれを用いたメモリ素子および光センサおよび集積光論理回路 |
| JPH0799298A (ja) * | 1993-09-28 | 1995-04-11 | Sony Corp | 固体撮像素子及びその製造方法 |
-
1996
- 1996-07-29 JP JP8198964A patent/JP2998646B2/ja not_active Expired - Fee Related
-
1997
- 1997-07-28 US US08/901,629 patent/US5942749A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089873A (ja) * | 2011-10-20 | 2013-05-13 | Brainvision Inc | 受光素子 |
| CN104465686A (zh) * | 2014-11-20 | 2015-03-25 | 西安电子科技大学 | 红外探测器阵列及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5942749A (en) | 1999-08-24 |
| JP2998646B2 (ja) | 2000-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101253A (en) | Photo sensor with monolithic differential amplifier | |
| US6111300A (en) | Multiple color detection elevated pin photo diode active pixel sensor | |
| US4318115A (en) | Dual junction photoelectric semiconductor device | |
| KR100723137B1 (ko) | 포토다이오드 소자 및 이를 이용한 광센서용 포토다이오드어레이 | |
| US6150704A (en) | Photoelectric conversion apparatus and image sensor | |
| US5828091A (en) | Interline charge coupled device solid state image sensor | |
| CA2116793A1 (en) | Pin-type light receiving device, manufacture of the pin-type light receiving device and optoelectronic integrated circuit | |
| JP2998646B2 (ja) | 受光演算素子 | |
| CA2225820A1 (en) | Monolithic linear optocoupler | |
| US5811842A (en) | Semiconductor photodetector including background light region | |
| JPS59178769A (ja) | 固体撮像装置 | |
| JP4459472B2 (ja) | 光検出器 | |
| JPS6222273B2 (ja) | ||
| JPH05145051A (ja) | 光半導体装置 | |
| JP3177287B2 (ja) | 受光モジュ−ル | |
| JP3516342B2 (ja) | 光リモコン用受光モジュ−ル | |
| JPH11251568A (ja) | Ｐｓｄ内蔵位置検出用ｉｃ | |
| JP2001281055A (ja) | 受光モジュ−ル | |
| JP3086514B2 (ja) | 光半導体装置 | |
| JPH02294070A (ja) | 受光素子内蔵集積回路装置 | |
| JPH0287668A (ja) | 固体撮像装置 | |
| JPS62232958A (ja) | 半導体撮像素子 | |
| JP2002359379A (ja) | 受光モジュ−ル | |
| JPS63186465A (ja) | 光検出用半導体装置 | |
| JPS58192B2 (ja) | 半導体光検波装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071105 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121105 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131105 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |