JPH1050986A - 半導体装置のｍｏｓトランジスター及びその製造方法 - Google Patents

半導体装置のｍｏｓトランジスター及びその製造方法

Info

Publication number
JPH1050986A
JPH1050986A JP9113890A JP11389097A JPH1050986A JP H1050986 A JPH1050986 A JP H1050986A JP 9113890 A JP9113890 A JP 9113890A JP 11389097 A JP11389097 A JP 11389097A JP H1050986 A JPH1050986 A JP H1050986A
Authority
JP
Japan
Prior art keywords
layer pattern
conductive layer
film
forming
deformed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9113890A
Other languages
English (en)
Other versions
JP3693081B2 (ja
Inventor
Kiki Ren
癸 熹 廉
Tokukei Ri
徳 炯 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH1050986A publication Critical patent/JPH1050986A/ja
Application granted granted Critical
Publication of JP3693081B2 publication Critical patent/JP3693081B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q1/00—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions
    • C12Q1/68—Measuring or testing processes involving enzymes, nucleic acids or microorganisms; Compositions therefor; Processes of preparing such compositions involving nucleic acids
    • C12Q1/6876—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes
    • C12Q1/6883—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material
    • C12Q1/6886—Nucleic acid products used in the analysis of nucleic acids, e.g. primers or probes for diseases caused by alterations of genetic material for cancer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01324—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T or inverted-T
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H10D64/516—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers the thicknesses being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/518—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their lengths or sectional shapes
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/136—Screening for pharmacological compounds
    • C—CHEMISTRY; METALLURGY
    • C12—BIOCHEMISTRY; BEER; SPIRITS; WINE; VINEGAR; MICROBIOLOGY; ENZYMOLOGY; MUTATION OR GENETIC ENGINEERING
    • C12Q—MEASURING OR TESTING PROCESSES INVOLVING ENZYMES, NUCLEIC ACIDS OR MICROORGANISMS; COMPOSITIONS OR TEST PAPERS THEREFOR; PROCESSES OF PREPARING SUCH COMPOSITIONS; CONDITION-RESPONSIVE CONTROL IN MICROBIOLOGICAL OR ENZYMOLOGICAL PROCESSES
    • C12Q2600/00—Oligonucleotides characterized by their use
    • C12Q2600/158—Expression markers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N2800/00—Detection or diagnosis of diseases
    • G01N2800/52—Predicting or monitoring the response to treatment, e.g. for selection of therapy based on assay results in personalised medicine; Prognosis
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region

Landscapes

  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Proteomics, Peptides & Aminoacids (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Zoology (AREA)
  • Immunology (AREA)
  • Wood Science & Technology (AREA)
  • Pathology (AREA)
  • Genetics & Genomics (AREA)
  • Analytical Chemistry (AREA)
  • Microbiology (AREA)
  • Biochemistry (AREA)
  • Biophysics (AREA)
  • Molecular Biology (AREA)
  • Physics & Mathematics (AREA)
  • Oncology (AREA)
  • Hospice & Palliative Care (AREA)
  • Biotechnology (AREA)
  • Bioinformatics & Cheminformatics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Medicines That Contain Protein Lipid Enzymes And Other Medicines (AREA)
  • Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)

Abstract

(57)【要約】 【課題】 半導体装置のＭＯＳトランジスター及びその
製造方法を提供する。 【解決手段】 ゲート電極が変形された第１導電層パタ
ーン及び前記変形された第１導電層パターンより広い幅
を有する第２導電層パターンが順次に積層された構造を
有する。このため、半導体基板上にゲート絶縁膜を形成
する。ゲート絶縁膜の所定領域上に第１導電層パター
ン、第２導電層パターン及び第１絶縁層パターンを順次
に積層する。第１導電層パターンを湿式蝕刻して第２導
電層パターンより小さい幅を有する変形された第１導電
層パターンを形成することによりゲート電極を形成す
る。ゲート電極及び前記第１絶縁層パターンの側壁にス
ペーサを形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にＭＯＳトランジスター及びその製造方法に関する。
【０００２】
【従来の技術】一般的に半導体装置の製造において動作
速度を速くするため多くの努力が行われている。特に、
半導体装置の集積度が増加することにより、ＭＯＳトラ
ンジスターのゲート電極に使用される物質に関した研究
が多く進行されている。ゲート電極は抵抗が低く、後続
熱処理工程で化学的に安定してゲート絶縁膜と反応しな
い物質を使用すべきである。
【０００３】また、ゲート絶縁膜との接着性がよくて応
力による膜の変形がなく、微細パタニングが容易になる
ように蝕刻特性に優れるべきである。これにより、相異
なる金属層を積層して前記条件を満足させるゲート電極
を形成する方法が研究されている。熱的安定性及び仕事
関数等を考えると、ゲート酸化膜上に金属窒化膜、例え
ばＴｉＮ膜及び低抵抗金属層、例えばＷ、Ｔｉ、ＴｉＳ
ｉ2 またはＣｕ等よりなる金属膜が順次に積層されたゲ
ート電極を形成するに好適である。
【０００４】チタン窒化膜は金属原子の拡散防止特性に
優れるので、その上部に形成された低抵抗金属層の金属
原子がゲート酸化膜内に拡散されて浸透することを防止
する。また、チタン窒化膜の仕事関数は真性シリコン膜
の仕事関数とほぼ同一である。従って、チタン窒化膜を
ゲート酸化膜上に形成する場合にはＮＭＯＳ及びＰＭＯ
Ｓトランジスター両方に表面チャンネルが形成されＣＭ
ＯＳ回路の特性を向上させうる。
【０００５】図１はチタン窒化膜をゲート電極で使用す
る従来のＭＯＳトランジスターを示した断面図である。
図１を参照すれば、従来のＭＯＳトランジスターは半導
体基板１００上にゲート酸化膜１０２を形成し、チタン
窒化膜１０６と低抵抗金属層１０８、例えばタングステ
ン膜が順次に積層されているゲート電極を備えている。
【０００６】しかし、前記のような構造を有する従来の
ＭＯＳトランジスターはその製造において蝕刻による問
題が伴う。即ち、チタン窒化膜をゲート電極形成用物質
で使用するためにはゲート絶縁膜、例えばシリコン酸化
膜との蝕刻選択比が高くなければならない。しかし、今
まではこのような条件を満足させるべき適切な乾式蝕刻
手段が開発されなかった。
【０００７】従って、現在開発されている乾式蝕刻工程
を用いてゲート電極形成用の物質を乾式蝕刻してゲート
電極を形成すれば、ゲート電極の縁の下部のゲート酸化
膜及びその下部の半導体基板に蝕刻損傷が加えられる問
題が発生される。このようにゲート酸化膜に蝕刻損傷が
加えられると、ゲート電極と半導体基板間にゲート漏れ
電流が流れトランジスターの特性が低下される。
【０００８】また、前記のように乾式蝕刻工程時に受け
る損傷を直すため広く使用されている熱酸化工程を適用
する場合、チタン窒化膜の体積膨張により強い応力が誘
発され、これにより接着性が低下されパターンの変形が
生じる。従って、このような熱酸化工程が適用できな
い。
【０００９】前記のような問題を克服するための１つの
方法として、湿式蝕刻を用いてトランジスターのゲート
電極を製作した例が文献（Ｊｅｏｎｇ−Ｍｏ Ｈｗａｎ
ｇａｎｄ Ｇｏｒｄｏｎ Ｐｏｌｌａｃｋ、“Ｎｏｖｅ
ｌ Ｐｏｌｙｓｉｌｉｃｏｎ／Ｔｉｎ Ｓｔａｃｋｅｄ
−Ｇａｔｅ Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｆｕｌｌｙ
−Ｄｅｐｌｅｔｅｄ ＳＯＩ／ＣＭＯＳ”、ＩＥＤＭ、
ｐｐ３４５〜３４８、１９９２）に開示されている。
【００１０】前記文献によれば、熱酸化法により成長さ
せた１５ｎｍの厚さのゲート酸化膜上にＴｉｎ薄膜層
（約４０ｎｍ）を反応性スパッタリングにより形成した
後、３００ｎｍの厚さのポリシリコン層を形成する。燐
イオンをブランケットイオン注入して前記ポリシリコン
層をドーピングする。ポリシリコンよりなるゲート電極
の形成のための蝕刻工程中に下部のＴｉｎ層は優秀な蝕
刻阻止層の役割をする。低温酸化膜よりなる１００ｎｍ
のスペーサを形成した後、Ｔｉｎを湿式蝕刻する。その
後、第２スペーサを使用して露出されたＴｉｎのエッジ
を完全に覆う。
【００１１】しかし、前記のように湿式蝕刻を用いてト
ランジスターを製造する場合には、湿式蝕刻特性、即ち
蝕刻均一度及び蝕刻率を精密に制御しにくく、等方性蝕
刻の特性のためゲート電極の大きさを一定に製作できな
い短所がある。また、チタン窒化膜により構成されるゲ
ート電極の下部（ｂｏｔｔｏｍ ｇａｔｅ）の幅が大き
くなってゲート電極に対した絶縁マージンが減少される
ため高集積化に適しない。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は表面チャンネルを形成させると共にゲート漏れ電流特
性を改善させうる半導体装置のＭＯＳトランジスターを
提供することにある。
【００１３】本発明の他の目的は前記のような半導体装
置のＭＯＳトランジスターの製造方法を提供することに
ある。
【００１４】
【課題を解決するための手段】前記目的を達成するため
本発明によるＭＯＳトランジスターは、半導体基板、前
記半導体基板の表面に相互一定間隔だけ離れるように形
成され、その間にチャンネル領域を限定するソース／ド
レイン領域、前記チャンネル領域の上部に形成されたゲ
ート絶縁膜及び前記ゲート絶縁膜上に形成されたゲート
電極を含み、前記ゲート電極は変形された第１導電層パ
ターン及び前記変形された第１導電層パターンより広い
幅を有する第２導電層パターンが順次に積層される。
【００１５】望ましくは、前記変形された第１導電層パ
ターンはチタン窒化膜で形成され、前記第２導電層パタ
ーンはタングステン膜、銅膜及びチタンシリサイド膜よ
りなる群から選択された少なくとも何れか１つで形成さ
れる。
【００１６】前記他の目的を達成するため本発明は、半
導体基板上にゲート絶縁膜を形成する。前記ゲート絶縁
膜の所定領域上に第１導電層パターン、第２導電層パタ
ーン及び第１絶縁層パターンを順次に積層する。前記第
１導電層パターンを湿式蝕刻して前記第２導電層パター
ンより小さい幅を有する変形された第１導電層パターン
を形成することにより前記変形された第１導電層パター
ン及び第２導電層パターンよりなるゲート電極を形成す
る。前記ゲート電極及び前記第１絶縁層パターンの側壁
に第２絶縁層よりなるスペーサを形成する。
【００１７】望ましくは、前記変形された第１導電層パ
ターンは前記第１導電層パターンを過酸化水素水または
過酸化水素水と硫酸が混合された蝕刻液で湿式蝕刻して
形成する。
【００１８】また望ましくは、前記蝕刻液は過酸化水素
水と硫酸が６：１の体積比として混合された混合液であ
る。
【００１９】また望ましくは、前記第１導電層パターン
はチタン窒化膜で形成し、前記第２導電層パターンはタ
ングステン膜、銅膜及びチタンシリサイド膜よりなる群
から選択された少なくとも何れか１つで形成する。
【００２０】また望ましくは、前記第１導電層パターン
はシリコン酸化膜またはシリコン窒化膜で形成し、前記
第２導電層パターンはシリコン酸化膜またはシリコン窒
化膜で形成する。
【００２１】また本発明は、半導体基板上にゲート絶縁
膜を形成する。前記ゲート絶縁膜の所定領域上に第１導
電層パターン、第２導電層パターン及び第１絶縁層パタ
ーンを順次に積層する。前記結果物の全面に前記第１絶
縁層パターンイオン注入マスクで１次イオン注入を行う
ことにより、前記半導体基板の表面に低濃度のソース／
ドレイン領域を形成する。前記第１導電層パターンを湿
式蝕刻して前記第２導電層パターンより小さい幅を有す
る変形された第１導電層パターンを形成することにより
前記変形された第１導電層パターン及び第２導電層パタ
ーンよりなるゲート電極を形成する。前記ゲート電極及
び前記第１絶縁層パターンの側壁に第２絶縁層よりなる
スペーサを形成する。前記結果物の全面に前記スペーサ
及び第１絶縁層パターンをイオン注入マスクで２次イオ
ン注入を行うことにより、高濃度のソース／ドレイン領
域を形成する。
【００２２】
【発明の実施の形態】以下、本発明の望ましい実施例に
対して添付の図面に基づき詳しく説明する。図２は本発
明によるＭＯＳトランジスターを示した断面図である。
【００２３】図２を参照すれば、本発明によるＭＯＳト
ランジスターは半導体基板２、前記半導体基板２の表面
に相互一定間隔だけ離れるように形成され、その間にチ
ャンネル領域を限定するソース／ドレイン領域３５、前
記チャンネル領域の上部に形成されたゲート絶縁膜４０
及び前記ゲート絶縁膜４０上に形成されたゲート電極７
０を含む。前記ゲート電極７０は変形された第１導電層
パターン５０及び前記変形された第１導電層パターン５
０より広い幅を有する第２導電層パターン６０が順次に
積層されている。部材番号８０及び８２は各々絶縁層及
びスペーサを示す。
【００２４】前記変形された第１導電層パターン５０は
前記第２導電層パターン６０より小さい幅を有するチタ
ン窒化膜で構成される。また、前記第２導電層パターン
６０はタングステン、銅及びチタンシリサイドよりなる
群から選択された何れか１つよりなる膜で構成されう
る。
【００２５】次いで、前記のように構成された本発明に
よる半導体装置のＭＯＳトランジスターを製造する方法
を説明する。図３乃至図６は本発明による半導体装置の
ＭＯＳトランジスターの形成方法を説明するための断面
図である。
【００２６】図３を参照すれば、半導体基板２上にゲー
ト絶縁膜４、例えばゲート酸化膜を形成する。その後、
ゲート絶縁膜４が形成された結果物上に第１導電層８、
第２導電層１０及び第１絶縁層１２を順次的に形成す
る。前記第１導電層８はチタン窒化膜で形成し、その厚
さは拡散防止効果を十分に得られる、例えば約３００Å
以上ならでき、蝕刻の難点を鑑みてあまり厚くないよう
に約１０００Å以下に形成することが望ましい。前記第
２導電層１０は前記第１導電層８を構成するチタン窒化
膜より低抵抗の物質膜、例えばタングステン膜、銅膜及
びチタンシリサイド膜で形成する。前記第１絶縁層１２
は第２導電層１０が外部に露出されて後続工程の化学作
用により損傷されることを防止するための保護層であっ
て、例えばシリコン酸化膜またはシリコン窒化膜で形成
する。
【００２７】図４はゲートパターンを形成する段階を示
す。具体的に、前記第１絶縁層１２上にフォトレジスト
膜パターン（図示せず）を形成した後、これを蝕刻マス
クとして前記第１絶縁層１２を蝕刻して第１絶縁層パタ
ーン１２ａを形成する。次いで、前記フォトレジスト膜
パターンを除去した後、第１絶縁層パターン１２ａを蝕
刻マスクとして前記第１導電層８及び第２導電層１０を
蝕刻して第１導電層パターン８ａ及び第２導電層パター
ン１０ａを形成する。これにより、第１導電層パターン
８ａ、第２導電層パターン１０ａ及び第１絶縁層パター
ン１２ａで構成されたゲートパターン１５を形成する。
この際、前記ゲート絶縁膜４の一部が過度蝕刻により損
傷され、図３に示したように段差部分Ａを含む変形され
たゲート絶縁膜４ａが形成されうる。
【００２８】その後、製造しようとする半導体装置がＬ
ＤＤ（Ｌｉｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を
採用する場合には第１絶縁層パターン１２ａをイオン注
入マスクとしてＬＤＤの形成のための不純物２０を１次
イオン注入することにより前記半導体基板２の表面に１
０16〜１０18／ｃｍ3 の不純物の濃度を有する低濃度ソ
ース／ドレイン領域２２を形成する。
【００２９】図５はゲート電極２５を形成する段階を示
す。具体的に説明すれば、前記第１導電層パターン８ａ
の側壁を湿式蝕刻により所定の幅Ｄ、望ましくは約５０
〜１００Åの幅だけ蝕刻して変形された第１導電層パタ
ーン８ｂを形成することにより変形された第１導電層パ
ターン８ｂ及び第２導電層パターン１０ａで構成された
ゲート電極２５を形成する。その結果、前記変形された
第１導電層パターン８ｂの側壁は前記変形されたゲート
絶縁膜４ａ段差部分Ａから所定の幅Ｄだけ離隔される。
従って、前記変形された第１導電層パターン８ｂは前記
段差部分Ａにおける蝕刻により損傷された部分と接しな
い。結果的に、変形された第１導電層パターン８ｂの縁
部によるストレスが前記段差部分Ａに加えられないの
で、段差部分Ａが損傷される現象を防止しうる。
【００３０】ここで、前記第１導電層パターン８ａの側
壁を湿式蝕刻するための蝕刻液として過酸化水素水また
は過酸化水素水と硫酸との混合液を使用しうる。蝕刻液
として過酸化水素水と硫酸との混合液を使用する場合に
は、過酸化水素水と硫酸が６：１の体積比として混合さ
れたものを使用することが望ましい。このような蝕刻液
を使用する場合には約１３０℃で前記第１導電層パター
ン８ａを構成するチタン窒化膜の蝕刻率が約２００Å／
ｍｉｎであるので、前記条件で約２０〜３０秒蝕刻すれ
ば５０〜１００Åだけの適当な厚さが蝕刻され所望の形
を有する変形された第１導電層パターン８ｂが形成され
る。
【００３１】一方、前記第２導電層パターン１０ａをタ
ングステン膜で形成する場合にタングステン膜の蝕刻率
はチタン窒化膜の蝕刻率より約１／３ほど小さいので、
前記のような方法による湿式蝕刻後にも前記第２導電層
パターン１０ａの線幅はほとんど狭くならない。また、
前記のように過酸化水素水または過酸化水素水と硫酸と
の混合液を用いて前記第１導電層パターン８ａ側壁を蝕
刻する際、シリコン層または酸化物層がこれら蝕刻液を
構成する化学物質により全然蝕刻されないのでゲート酸
化膜がさらに損傷されることなく、むしろ前記第１導電
層パターン８ａの側壁を蝕刻した後、残っている残留物
を除去する洗浄効果を提供する。
【００３２】図６は第１導電層パターン１２ａ及びゲー
ト電極２５の側壁にスペーサ２８を形成する段階を示
す。具体的に、前記結果物の全面に第２絶縁層を形成し
た後、これを異方性蝕刻して第１絶縁層パターン１２ａ
及びゲート電極２５の側壁にスペーサ２８を形成する。
前記第２絶縁層はシリコン酸化膜またはシリコン窒化膜
で形成する。
【００３３】その後、前記スペーサ２８及び第１絶縁層
パターン１２ａをイオン注入マスクで使用して所定の不
純物３０を２次イオン注入して前記低濃度のソース／ド
レイン領域２２より高い濃度を有する高濃度のソース／
ドレイン領域３２を形成する。これにより、半導体装置
のＭＯＳトランジスターを完成する。
【００３４】図７（ａ）及び（ｂ）は各々本発明により
製造されたＭＯＳトランジスターと、前記図１のように
第１導電層パターンの湿式蝕刻段階を略して製造した従
来の技術によるＭＯＳトランジスターに対してゲート酸
化膜のＩ−Ｖ特性を比べた結果を示したグラフである。
ここでｙ軸はゲート漏れ電流を示し、ｘ軸はゲート電極
に加えられる電圧を示す。図７（ａ）及び（ｂ）によれ
ば、従来の技術によるＭＯＳトランジスターの大半は低
電圧でゲート絶縁膜が破壊される結果を示す反面、本発
明によるＭＯＳトランジスターは全て比較的高い耐圧及
び低いゲート漏れ電流を示すことがわかる。
【００３５】
【発明の効果】前述したように本発明によれば、高集積
化ができ、ゲート漏れ電流特性を改善させると共に、ゲ
ート絶縁膜の耐圧を向上させうる。これにより優秀な信
頼性を有するＭＯＳトランジスターを具現しうる。
【００３６】本発明は前記実施例に限定されなく、多く
の変更が本発明の技術的思想内で当分野の通常の知識を
有する者により可能であることは明白である。
【図面の簡単な説明】
【図１】 従来のＭＯＳトランジスターを示した断面図
である。
【図２】 本発明によるＭＯＳトランジスターを示した
断面図である。
【図３】 本発明によるＭＯＳトランジスターの製造方
法を説明するための断面図である。
【図４】 本発明によるＭＯＳトランジスターの製造方
法を説明するための断面図である。
【図５】 本発明によるＭＯＳトランジスターの製造方
法を説明するための断面図である。
【図６】 本発明によるＭＯＳトランジスターの製造方
法を説明するための断面図である。
【図７】 （ａ）は、本発明により製造されたＭＯＳト
ランジスターのＩーＶ特性を示したグラフである。
（ｂ）は、従来の技術によるＭＯＳトランジスターのＩ
ーＶ特性を示したグラフである。
【符号の説明】
２…半導体基板、 ４…ゲート絶縁膜、 ８…第１導電層、 １０…第２導電層、 １２…第１絶縁層、 ３５…ソース／ドレイン領域、 ４０…ゲート絶縁膜、 ５０…第１導電層パターン、 ６０…第２導電層パターン、 ７０…ゲート電極、 ８０…絶縁層、 ８２…スペーサ。

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板、前記半導体基板の表面に相
    互一定間隔だけ離れるように形成され、その間にチャン
    ネル領域を限定するソース／ドレイン領域、前記チャン
    ネル領域の上部に形成されたゲート絶縁膜及び前記ゲー
    ト絶縁膜上に形成されたゲート電極を含む半導体装置の
    ＭＯＳトランジスターにおいて、前記ゲート電極は、変
    形された第１導電層パターン及び前記変形された第１導
    電層パターンより広い幅を有する第２導電層パターンが
    順次に積層されることを特徴とする半導体装置のＭＯＳ
    トランジスター。
  2. 【請求項２】 前記変形された第１導電層パターンはチ
    タン窒化膜で形成することを特徴とする請求項１に記載
    の半導体装置のＭＯＳトランジスター。
  3. 【請求項３】 前記第２導電層パターンはタングステン
    膜、銅膜及びチタンシリサイド膜よりなる群から選択さ
    れた少なくとも何れか１つで形成することを特徴とする
    請求項１に記載の半導体装置のＭＯＳトランジスター。
  4. 【請求項４】 半導体基板上にゲート絶縁膜を形成する
    段階と、 前記ゲート絶縁膜の所定領域上に順次に積層された第１
    導電層パターン、第２導電層パターン及び第１絶縁層パ
    ターンを形成する段階と、 前記第１導電層パターンを湿式蝕刻して前記第２導電層
    パターンより小さい幅を有する変形された第１導電層パ
    ターンを形成することにより前記変形された第１導電層
    パターン及び第２導電層パターンよりなるゲート電極を
    形成する段階と、 前記ゲート電極及び前記第１絶縁層パターンの側壁に第
    ２絶縁層よりなるスペーサを形成する段階とを含むこと
    を特徴とするＭＯＳトランジスターの製造方法。
  5. 【請求項５】 前記変形された第１導電層パターンは前
    記第１導電層パターンを過酸化水素水または過酸化水素
    水と硫酸が混合された蝕刻液で湿式蝕刻して形成するこ
    とを特徴とする請求項４に記載の半導体装置のＭＯＳト
    ランジスターの製造方法。
  6. 【請求項６】 前記蝕刻液は過酸化水素水と硫酸が６：
    １の体積比として混合された混合液であることを特徴と
    する請求項５に記載の半導体装置のＭＯＳトランジスタ
    ーの製造方法。
  7. 【請求項７】 前記第１導電層パターンはチタン窒化膜
    で形成することを特徴とする請求項４に記載の半導体装
    置のＭＯＳトランジスターの製造方法。
  8. 【請求項８】 前記第２導電層パターンはタングステン
    膜、銅膜及びチタンシリサイド膜よりなる群から選択さ
    れた少なくとも何れか１つで形成することを特徴とする
    請求項４に記載の半導体装置のＭＯＳトランジスターの
    製造方法。
  9. 【請求項９】 前記第１導電層パターンはシリコン酸化
    膜またはシリコン窒化膜で形成することを特徴とする請
    求項４に記載の半導体装置のＭＯＳトランジスターの製
    造方法。
  10. 【請求項１０】 前記第２導電層パターンはシリコン酸
    化膜またはシリコン窒化膜で形成することを特徴とする
    請求項４に記載の半導体装置のＭＯＳトランジスターの
    製造方法。
  11. 【請求項１１】 半導体基板上にゲート絶縁膜を形成す
    る段階と、 前記ゲート絶縁膜の所定領域上に順次に積層された第１
    導電層パターン、第２導電層パターン及び第１絶縁層パ
    ターンを形成する段階と、 前記結果物の全面に前記第１絶縁層パターンイオン注入
    マスクで１次イオン注入を行うことにより、前記半導体
    基板の表面に低濃度のソース／ドレイン領域を形成する
    段階と、 前記第１導電層パターンを湿式蝕刻して前記第２導電層
    パターンより小さい幅を有する変形された第１導電層パ
    ターンを形成することにより前記変形された第１導電層
    パターン及び第２導電層パターンよりなるゲート電極を
    形成する段階と、 前記ゲート電極及び前記第１絶縁層パターンの側壁に第
    ２絶縁層よりなるスペーサを形成する段階と、 前記結果物の全面に前記スペーサ及び第１絶縁層パター
    ンをイオン注入マスクで２次イオン注入を行うことによ
    り、高濃度のソース／ドレイン領域を形成することを特
    徴とする半導体装置のＭＯＳトランジスターの製造方
    法。
JP11389097A 1996-06-07 1997-05-01 半導体装置のｍｏｓトランジスター及びその製造方法 Expired - Fee Related JP3693081B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960020358A KR100207472B1 (ko) 1996-06-07 1996-06-07 티타늄 질화막 적층 구조의 게이트 전극을 갖춘 반도체장치 및 그 제조 방법
KR96P20358 1996-06-07

Publications (2)

Publication Number Publication Date
JPH1050986A true JPH1050986A (ja) 1998-02-20
JP3693081B2 JP3693081B2 (ja) 2005-09-07

Family

ID=19461105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11389097A Expired - Fee Related JP3693081B2 (ja) 1996-06-07 1997-05-01 半導体装置のｍｏｓトランジスター及びその製造方法

Country Status (3)

Country Link
US (3) US6091120A (ja)
JP (1) JP3693081B2 (ja)
KR (1) KR100207472B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492271B1 (en) 1999-06-30 2002-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007157739A (ja) * 2005-11-30 2007-06-21 Fujitsu Ltd Ｃｍｏｓ半導体素子とその製造方法
JP2007531268A (ja) * 2004-03-26 2007-11-01 フリースケール セミコンダクター インコーポレイテッド 切り欠き制御電極及び当該電極の構造を有する半導体素子の製造方法
JP2008124342A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置
JP2009019255A (ja) * 2007-07-13 2009-01-29 Tokyo Ohka Kogyo Co Ltd 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
JP2009060104A (ja) * 2007-08-31 2009-03-19 Samsung Electronics Co Ltd ピン電界効果トランジスタ及びその製造方法
JP2010021239A (ja) * 2008-07-09 2010-01-28 Sony Corp 半導体装置の製造方法及び半導体装置
EP1786037A3 (en) * 1999-04-12 2012-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW408433B (en) * 1997-06-30 2000-10-11 Hitachi Ltd Method for fabricating semiconductor integrated circuit
KR100345364B1 (ko) * 1998-12-28 2002-09-18 주식회사 하이닉스반도체 반도체 소자의 게이트전극 형성방법
US6737716B1 (en) * 1999-01-29 2004-05-18 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6221708B1 (en) 1999-07-23 2001-04-24 Micron Technology, Inc. Field effect transistor assemblies, integrated circuitry, and methods of forming field effect transistors and integrated circuitry
KR100548542B1 (ko) * 1999-11-04 2006-02-02 주식회사 하이닉스반도체 반도체 소자의 게이트 형성방법
US6373111B1 (en) * 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
US6548389B2 (en) * 2000-04-03 2003-04-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6730984B1 (en) 2000-11-14 2004-05-04 International Business Machines Corporation Increasing an electrical resistance of a resistor by oxidation or nitridization
US20040113211A1 (en) 2001-10-02 2004-06-17 Steven Hung Gate electrode with depletion suppression and tunable workfunction
US9269633B2 (en) 2000-12-18 2016-02-23 The Board Of Trustees Of The Leland Stanford Junior University Method for forming gate electrode with depletion suppression and tunable workfunction
US6511911B1 (en) * 2001-04-03 2003-01-28 Advanced Micro Devices, Inc. Metal gate stack with etch stop layer
DE10114778A1 (de) * 2001-03-26 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung eines MOSFETs mit sehr kleiner Kanallänge
DE10142340B4 (de) * 2001-08-30 2006-04-13 Infineon Technologies Ag Feldeffekttransistor mit einem Kontakt zu einem seiner Dotiergebiete und Verfahren zu seiner Herstellung
US6849530B2 (en) * 2002-07-31 2005-02-01 Advanced Micro Devices Method for semiconductor gate line dimension reduction
US7268066B2 (en) * 2002-07-31 2007-09-11 Advanced Micro Devices, Inc. Method for semiconductor gate line dimension reduction
US6905976B2 (en) * 2003-05-06 2005-06-14 International Business Machines Corporation Structure and method of forming a notched gate field effect transistor
US7176090B2 (en) * 2004-09-07 2007-02-13 Intel Corporation Method for making a semiconductor device that includes a metal gate electrode
KR101192746B1 (ko) * 2004-11-12 2012-10-18 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판의 제조방법
KR101066489B1 (ko) 2004-11-12 2011-09-21 엘지디스플레이 주식회사 폴리형 박막 트랜지스터 기판 및 그 제조 방법
TWI289358B (en) * 2005-05-27 2007-11-01 Au Optronics Corp Method for forming low temperature polysilicon thin film transistor within low doped drain structure
JP2007242754A (ja) * 2006-03-07 2007-09-20 Oki Electric Ind Co Ltd 半導体装置とその製造方法
KR100755410B1 (ko) * 2006-09-22 2007-09-04 삼성전자주식회사 게이트 구조물 및 이를 형성하는 방법, 비휘발성 메모리장치 및 이의 제조 방법
WO2008147710A1 (en) * 2007-05-23 2008-12-04 Nanosys, Inc. Gate electrode for a nonvolatile memory cell
KR20090068541A (ko) * 2007-12-24 2009-06-29 주식회사 동부하이텍 반도체소자 및 그 제조 방법
US20090212332A1 (en) * 2008-02-21 2009-08-27 International Business Machines Corporation Field effect transistor with reduced overlap capacitance
US8258587B2 (en) * 2008-10-06 2012-09-04 Taiwan Semiconductor Manufacturing Company, Ltd. Transistor performance with metal gate
US20130099330A1 (en) * 2011-10-25 2013-04-25 Intermolecular, Inc. Controllable Undercut Etching of Tin Metal Gate Using DSP+
CN104241343B (zh) * 2013-06-09 2017-06-13 中芯国际集成电路制造(上海)有限公司 一种高k/金属栅极结构及其制作方法
US10049939B2 (en) * 2016-06-30 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
TWI728162B (zh) * 2017-08-02 2021-05-21 聯華電子股份有限公司 半導體元件及其製作方法
US11735672B2 (en) * 2021-03-29 2023-08-22 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4440841A (en) * 1981-02-28 1984-04-03 Dai Nippon Insatsu Kabushiki Kaisha Photomask and photomask blank
US4605947A (en) * 1983-03-07 1986-08-12 Motorola Inc. Titanium nitride MOS device gate electrode and method of producing
JPH0640583B2 (ja) * 1987-07-16 1994-05-25 株式会社東芝 半導体装置の製造方法
US5089863A (en) * 1988-09-08 1992-02-18 Mitsubishi Denki Kabushiki Kaisha Field effect transistor with T-shaped gate electrode
JP2695014B2 (ja) * 1989-09-06 1997-12-24 株式会社東芝 Ｍｏｓ型半導体装置
JPH03218637A (ja) * 1989-11-01 1991-09-26 Matsushita Electric Ind Co Ltd 電界効果型半導体装置とその製造方法
JPH04280436A (ja) * 1990-09-28 1992-10-06 Motorola Inc 相補型自己整合ｈｆｅｔの製造方法
JP2702338B2 (ja) 1991-10-14 1998-01-21 三菱電機株式会社 半導体装置、及びその製造方法
US5364803A (en) * 1993-06-24 1994-11-15 United Microelectronics Corporation Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
US5610430A (en) * 1994-06-27 1997-03-11 Matsushita Electric Industrial Co., Ltd. Semiconductor device having reduced gate overlapping capacitance
JP3380086B2 (ja) * 1995-05-26 2003-02-24 三菱電機株式会社 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1786037A3 (en) * 1999-04-12 2012-05-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
EP1780589A3 (en) * 1999-04-12 2013-10-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US8866143B2 (en) 1999-04-12 2014-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US6492271B1 (en) 1999-06-30 2002-12-10 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2007531268A (ja) * 2004-03-26 2007-11-01 フリースケール セミコンダクター インコーポレイテッド 切り欠き制御電極及び当該電極の構造を有する半導体素子の製造方法
JP2007157739A (ja) * 2005-11-30 2007-06-21 Fujitsu Ltd Ｃｍｏｓ半導体素子とその製造方法
JP2008124342A (ja) * 2006-11-14 2008-05-29 Seiko Epson Corp アクチュエータ装置及び液体噴射ヘッド並びに液体噴射装置
JP2009019255A (ja) * 2007-07-13 2009-01-29 Tokyo Ohka Kogyo Co Ltd 窒化チタン剥離液、及び窒化チタン被膜の剥離方法
US8623236B2 (en) 2007-07-13 2014-01-07 Tokyo Ohka Kogyo Co., Ltd. Titanium nitride-stripping liquid, and method for stripping titanium nitride coating film
JP2009060104A (ja) * 2007-08-31 2009-03-19 Samsung Electronics Co Ltd ピン電界効果トランジスタ及びその製造方法
JP2010021239A (ja) * 2008-07-09 2010-01-28 Sony Corp 半導体装置の製造方法及び半導体装置
US8384166B2 (en) 2008-07-09 2013-02-26 Sony Corporation Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
US20050208486A1 (en) 2005-09-22
KR100207472B1 (ko) 1999-07-15
US6091120A (en) 2000-07-18
US6544873B1 (en) 2003-04-08
JP3693081B2 (ja) 2005-09-07
KR980005435A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
JP3693081B2 (ja) 半導体装置のｍｏｓトランジスター及びその製造方法
KR100190757B1 (ko) 모스 전계 효과 트랜지스터 형성방법
JP2717645B2 (ja) 半導体素子の製造方法
JP3609242B2 (ja) トランジスタ電極上にシリサイド層が形成されているｉｃ構造、ｍｏｓトランジスタおよびその製造方法
US5605854A (en) Integrated Ti-W polycide for deep submicron processing
JP2675713B2 (ja) 半導体装置及びその製造方法
US6242354B1 (en) Semiconductor device with self aligned contacts having integrated silicide stringer removal and method thereof
KR100318311B1 (ko) 반도체장치의 실리사이드층 형성방법
JPH0590293A (ja) 半導体装置およびその製造方法
KR20010051263A (ko) Ｍｏｓｆｅｔ 스페이서를 위한 다층 구조물
JP3041369B2 (ja) セルフアライン珪化物の製造方法
JP2000196016A (ja) 半導体装置及びその製造方法
US20050212040A1 (en) Semiconductor device having gate sidewall structure in silicide process and producing method of the semiconductor device
JPH10335645A (ja) シリサイドを利用したスイッチング素子及びその製造方法
KR0151066B1 (ko) 게이트 전극으로 티타늄 질화막을 사용하는 반도체 장치의 제조방법
KR100335274B1 (ko) 반도체소자의제조방법
JPH10284438A (ja) 半導体集積回路及びその製造方法
JPH07135313A (ja) 電界効果トランジスタ及びその製造方法
KR100372634B1 (ko) 반도체장치의 살리사이드구조 트랜지스터 제조방법
KR20020096393A (ko) 모스 트랜지스터의 제조방법
JPH0621089A (ja) 半導体装置とその製造方法
KR100898257B1 (ko) 반도체 소자의 제조방법
KR100278916B1 (ko) 반도체 소자 및 그 제조방법
JPH11274492A (ja) 半導体装置及びその製造方法
KR20010038087A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090701

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100701

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110701

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120701

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130701

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees