JPH1051009A - 多層活性膜を含む薄膜スイッチング素子及びその製造方法 - Google Patents
多層活性膜を含む薄膜スイッチング素子及びその製造方法Info
- Publication number
- JPH1051009A JPH1051009A JP9136768A JP13676897A JPH1051009A JP H1051009 A JPH1051009 A JP H1051009A JP 9136768 A JP9136768 A JP 9136768A JP 13676897 A JP13676897 A JP 13676897A JP H1051009 A JPH1051009 A JP H1051009A
- Authority
- JP
- Japan
- Prior art keywords
- film
- amorphous silicon
- hydrogenated amorphous
- chlorine
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6732—Bottom-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6746—Amorphous silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3204—Materials thereof being Group IVA semiconducting materials
- H10P14/3211—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 多層活性膜を含む薄膜スイッチング素子及び
その製造方法を提供する。 【解決手段】 前記薄膜スイッチング素子はａ−Ｓｉ：
Ｈ（：Ｃｌ）膜とａ−Ｓｉ：Ｈ膜とを含む多層活性膜を
具備する。従って、低い光伝導度を有し、よって漏れ電
流が減り、且つ大きい電界効果移動度及び低いスレッシ
ョルド電圧を有する。
その製造方法を提供する。 【解決手段】 前記薄膜スイッチング素子はａ−Ｓｉ：
Ｈ（：Ｃｌ）膜とａ−Ｓｉ：Ｈ膜とを含む多層活性膜を
具備する。従って、低い光伝導度を有し、よって漏れ電
流が減り、且つ大きい電界効果移動度及び低いスレッシ
ョルド電圧を有する。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング素子に
係り、特に非晶質シリコンを用いた薄膜スイッチング素
子に関する。
係り、特に非晶質シリコンを用いた薄膜スイッチング素
子に関する。
【０００２】
【従来の技術】薄膜トランジスタ（Thin Film Transist
or：以下、ＴＦＴと称する）は液晶表示装置（Liquid C
rystal Display：以下、ＬＣＤと称する）の画素電極駆
動素子として広く用いられる。ＴＦＴは通常、非晶質シ
リコン、多結晶シリコン又はＣｄＳｅからなる活性膜を
含む。このうち、水素化した非晶質シリコン（Hydrogen
ated amorphous silicon：以下、ａ−Ｓｉ：Ｈと略す）
ＴＦＴは量産性と大面積化の側面において優れた長所を
有する。
or：以下、ＴＦＴと称する）は液晶表示装置（Liquid C
rystal Display：以下、ＬＣＤと称する）の画素電極駆
動素子として広く用いられる。ＴＦＴは通常、非晶質シ
リコン、多結晶シリコン又はＣｄＳｅからなる活性膜を
含む。このうち、水素化した非晶質シリコン（Hydrogen
ated amorphous silicon：以下、ａ−Ｓｉ：Ｈと略す）
ＴＦＴは量産性と大面積化の側面において優れた長所を
有する。
【０００３】前記ａ−Ｓｉ：Ｈ ＴＦＴの主なイッシユ
は電界効果移動度を増加させ、バックライト照明下でオ
フ−電流を減少させることである。ところで、ａ−Ｓ
ｉ：Ｈは高い光伝導度を有するためバックライト照明下
でハイレベルの漏れ電流が発生する。このような漏れ電
流は高強度のバックライトを用いるプロジェクションデ
ィスプレイに深刻な問題をもたらす。従って、良質のＴ
ＦＴ−ＬＣＤを具現するためにはａ−Ｓｉ：Ｈ ＴＦＴ
で光漏れ電流を減少させることが重要である。
は電界効果移動度を増加させ、バックライト照明下でオ
フ−電流を減少させることである。ところで、ａ−Ｓ
ｉ：Ｈは高い光伝導度を有するためバックライト照明下
でハイレベルの漏れ電流が発生する。このような漏れ電
流は高強度のバックライトを用いるプロジェクションデ
ィスプレイに深刻な問題をもたらす。従って、良質のＴ
ＦＴ−ＬＣＤを具現するためにはａ−Ｓｉ：Ｈ ＴＦＴ
で光漏れ電流を減少させることが重要である。
【０００４】光漏れ電流を減らすための従来の方法とし
てＮ．Ｈｉｒａｎｏ ｅｔ ａｌ、Ａ ３３ｃｍ−Ｄｉ
ａｇｏｎａｌ Ｈｉｇｈ−Ｒｅｓｏｌｕｔｉｏｎ Ｍｕ
ｌｔｉ−ｃｏｌｏｒ ＴＦＴ−ＬＣＤ ｗｉｔｈ Ｆｕ
ｌｌｙ Ｓｅｌｆ−Ａｌｉｇｎｅｄ ａ−Ｓｉ：Ｈ Ｔ
ＦＴｓ ＩＤＲＣ ９４， ３６９， １９９４にｕｎ
ｄｏｐｅｄ ａ−Ｓｉ：Ｈ膜を薄くする方法が記載され
ている。しかしながら、上述した従来の方法によれば光
漏れ電流はある程度減るが、電界効果移動度も共に減少
する恐れがある。
てＮ．Ｈｉｒａｎｏ ｅｔ ａｌ、Ａ ３３ｃｍ−Ｄｉ
ａｇｏｎａｌ Ｈｉｇｈ−Ｒｅｓｏｌｕｔｉｏｎ Ｍｕ
ｌｔｉ−ｃｏｌｏｒ ＴＦＴ−ＬＣＤ ｗｉｔｈ Ｆｕ
ｌｌｙ Ｓｅｌｆ−Ａｌｉｇｎｅｄ ａ−Ｓｉ：Ｈ Ｔ
ＦＴｓ ＩＤＲＣ ９４， ３６９， １９９４にｕｎ
ｄｏｐｅｄ ａ−Ｓｉ：Ｈ膜を薄くする方法が記載され
ている。しかしながら、上述した従来の方法によれば光
漏れ電流はある程度減るが、電界効果移動度も共に減少
する恐れがある。
【０００５】
【発明が解決しようとする課題】本発明の目的は低い光
伝導度を有することによって光漏れ電流が減り且つ電界
効果移動度が高い非晶質シリコン薄膜スイッチング素子
を提供することにある。本発明の他の目的は前記薄膜ス
イッチング素子の製造方法を提供することにある。
伝導度を有することによって光漏れ電流が減り且つ電界
効果移動度が高い非晶質シリコン薄膜スイッチング素子
を提供することにある。本発明の他の目的は前記薄膜ス
イッチング素子の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに本発明による薄膜スイッチング素子は塩素を含む水
素化した非晶質シリコン膜〔ｃｈｌｏｒｉｎｅ−ｃｏｎ
ｔａｉｎｉｎｇ ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒ
ｐｈｏｕｓ ｓｉｌｉｃｏｎ： 以下、ａ−Ｓｉ：
Ｈ（：Ｃｌ）と略す］とａ−Ｓｉ：Ｈ膜とを積層してな
る多層活性膜を含む。さらに、本発明による薄膜スイッ
チング素子は濃度が０〜１０４ｐｐｍであるａ−Ｓｉ：
Ｈ（：Ｃｌ）膜と濃度が１〜１０５ｐｐｍであるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とを積層してなる多層活性膜を含
む。
めに本発明による薄膜スイッチング素子は塩素を含む水
素化した非晶質シリコン膜〔ｃｈｌｏｒｉｎｅ−ｃｏｎ
ｔａｉｎｉｎｇ ｈｙｄｒｏｇｅｎａｔｅｄ ａｍｏｒ
ｐｈｏｕｓ ｓｉｌｉｃｏｎ： 以下、ａ−Ｓｉ：
Ｈ（：Ｃｌ）と略す］とａ−Ｓｉ：Ｈ膜とを積層してな
る多層活性膜を含む。さらに、本発明による薄膜スイッ
チング素子は濃度が０〜１０４ｐｐｍであるａ−Ｓｉ：
Ｈ（：Ｃｌ）膜と濃度が１〜１０５ｐｐｍであるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とを積層してなる多層活性膜を含
む。
【０００７】さらに、本発明による薄膜スイッチング素
子は絶縁基板、第１導電膜パターン、絶縁膜、多層活性
膜及び第２導電膜パターンを含む。前記第１導電膜パタ
ーンは絶縁基板上に形成される。多層活性膜は第１導電
膜パターン上に形成された絶縁膜上に形成され、ａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とａ−Ｓｉ：Ｈ膜とを積層してなっ
ても良く、濃度が０〜１０４ｐｐｍであるａ−Ｓｉ：Ｈ
（：Ｃｌ）膜と濃度が１〜１０５ｐｐｍであるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とを積層してなっても良い。第２導
電膜パターンは多層活性膜上に形成され、第１導電膜パ
ターンの両側面と部分的にオーバーラップされる。特
に、多層活性膜はａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる下
部活性膜とａ−Ｓｉ：Ｈ膜よりなる上部活性膜とからな
ることが好ましい。そして、前記薄膜スイッチング素子
は液晶表示装置用の薄膜スイッチング素子であることが
好ましい。
子は絶縁基板、第１導電膜パターン、絶縁膜、多層活性
膜及び第２導電膜パターンを含む。前記第１導電膜パタ
ーンは絶縁基板上に形成される。多層活性膜は第１導電
膜パターン上に形成された絶縁膜上に形成され、ａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とａ−Ｓｉ：Ｈ膜とを積層してなっ
ても良く、濃度が０〜１０４ｐｐｍであるａ−Ｓｉ：Ｈ
（：Ｃｌ）膜と濃度が１〜１０５ｐｐｍであるａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜とを積層してなっても良い。第２導
電膜パターンは多層活性膜上に形成され、第１導電膜パ
ターンの両側面と部分的にオーバーラップされる。特
に、多層活性膜はａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる下
部活性膜とａ−Ｓｉ：Ｈ膜よりなる上部活性膜とからな
ることが好ましい。そして、前記薄膜スイッチング素子
は液晶表示装置用の薄膜スイッチング素子であることが
好ましい。
【０００８】他の目的を達成するために本発明による薄
膜スイッチング素子の多層活性膜は、塩素ソースガスと
シリコンソースガスとの混合ガスをプラズマ化学気相蒸
着方法で蒸着してａ−Ｓｉ：Ｈ（：Ｃｌ）膜を形成し、
シリコンソースガスをプラズマ化学気相蒸着方法で蒸着
してａ−Ｓｉ：Ｈ膜を形成することによってなる。
膜スイッチング素子の多層活性膜は、塩素ソースガスと
シリコンソースガスとの混合ガスをプラズマ化学気相蒸
着方法で蒸着してａ−Ｓｉ：Ｈ（：Ｃｌ）膜を形成し、
シリコンソースガスをプラズマ化学気相蒸着方法で蒸着
してａ−Ｓｉ：Ｈ膜を形成することによってなる。
【０００９】そして、前記塩素ソースガスとシリコソー
スガスとのフロー率の比は０．００１〜０．５であるこ
とが好ましい。
スガスとのフロー率の比は０．００１〜０．５であるこ
とが好ましい。
【００１０】さらに、他の目的を達成するために本発明
による薄膜スイッチング素子の多層活性膜は、塩素ソー
スガスとシリコンソースガスとのフロー率の比を０〜
０．１としてプラズマ化学気相蒸着方法で蒸着して濃度
が０〜１０４ｐｐｍであるａ−Ｓｉ：Ｈ（：Ｃｌ）膜を
形成し、塩素ソースガスとシリコンソースガスとのフロ
ー率の比が０．００１〜０．５としてプラズマ化学気相
蒸着方法で蒸着して濃度が１〜１０５ｐｐｍであるａ−
Ｓｉ：Ｈ（：Ｃｌ）膜を形成することによってなる。こ
の際、塩素ソースガスはＳｉＣｌ4 、ＳｉＨ2 Ｃｌ2 及
びＳｉＨＣｌ3 の中から選択されたいずれか一つのガス
であり、前記シリコンソースガスはＳｉＨ4、ＳｉＨ4
／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6 ／Ｈｅ及びＳｉ2 Ｈ6
／Ｈ2 の中から選択されたいずれか一つのガスであるこ
とが好ましい。
による薄膜スイッチング素子の多層活性膜は、塩素ソー
スガスとシリコンソースガスとのフロー率の比を０〜
０．１としてプラズマ化学気相蒸着方法で蒸着して濃度
が０〜１０４ｐｐｍであるａ−Ｓｉ：Ｈ（：Ｃｌ）膜を
形成し、塩素ソースガスとシリコンソースガスとのフロ
ー率の比が０．００１〜０．５としてプラズマ化学気相
蒸着方法で蒸着して濃度が１〜１０５ｐｐｍであるａ−
Ｓｉ：Ｈ（：Ｃｌ）膜を形成することによってなる。こ
の際、塩素ソースガスはＳｉＣｌ4 、ＳｉＨ2 Ｃｌ2 及
びＳｉＨＣｌ3 の中から選択されたいずれか一つのガス
であり、前記シリコンソースガスはＳｉＨ4、ＳｉＨ4
／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6 ／Ｈｅ及びＳｉ2 Ｈ6
／Ｈ2 の中から選択されたいずれか一つのガスであるこ
とが好ましい。
【００１１】
【発明の実施の形態】以下、添付した図面に基づき本発
明の好ましい実施例を詳細に説明する。しかしながら、
本発明は以下の実施例に限定されず、様々な形態で具現
される。只、本実施例は本発明を完全に開示し、当業者
に発明の範疇を完全に知らせるために提供される。添付
した図面において複数個の膜と領域の厚さは明瞭性のた
めに強調した。さらに、一枚の膜が他の膜又は基板上に
存在すると述べられた場合、一枚の膜は他の膜又は基板
の真上に存在することもあり、膜間膜が存在することも
ある。そして、以下の実施例においてスイッチング素子
はトランジスタだけでなくスイッチング機能をするいず
れの素子をも示す。図面において同一の参照符号は同一
部材を示す。
明の好ましい実施例を詳細に説明する。しかしながら、
本発明は以下の実施例に限定されず、様々な形態で具現
される。只、本実施例は本発明を完全に開示し、当業者
に発明の範疇を完全に知らせるために提供される。添付
した図面において複数個の膜と領域の厚さは明瞭性のた
めに強調した。さらに、一枚の膜が他の膜又は基板上に
存在すると述べられた場合、一枚の膜は他の膜又は基板
の真上に存在することもあり、膜間膜が存在することも
ある。そして、以下の実施例においてスイッチング素子
はトランジスタだけでなくスイッチング機能をするいず
れの素子をも示す。図面において同一の参照符号は同一
部材を示す。
【００１２】非晶質シリコン薄膜スイッチング素子 本発明による非晶質シリコン薄膜スイッチング素子の活
性膜は多層膜よりなる。図１には本発明による逆スタガ
ード型薄膜スイッチング素子を示した。図１を参照すれ
ば、絶縁基板１０上にゲート電極１１と絶縁膜１２が順
に積層されている。絶縁膜１２上には下部活性膜１３と
上部活性膜１４とからなる二重膜構造の活性膜が形成さ
れている。上部活性膜１４の所定領域上にはオミック接
触膜１５を介在してソース／ドレイン電極１６が形成さ
れている。
性膜は多層膜よりなる。図１には本発明による逆スタガ
ード型薄膜スイッチング素子を示した。図１を参照すれ
ば、絶縁基板１０上にゲート電極１１と絶縁膜１２が順
に積層されている。絶縁膜１２上には下部活性膜１３と
上部活性膜１４とからなる二重膜構造の活性膜が形成さ
れている。上部活性膜１４の所定領域上にはオミック接
触膜１５を介在してソース／ドレイン電極１６が形成さ
れている。
【００１３】本発明において、前記活性膜はａ−Ｓｉ：
Ｈ膜と塩素（Ｃｌ）を含むａ−Ｓｉ：Ｈ（：Ｃｌ）膜と
が積層されてなる二重膜より構成される。即ち、下部活
性膜１３がａ−Ｓｉ：Ｈ膜から形成されると、上部活性
膜１４はａ−Ｓｉ：Ｈ（：Ｃｌ）膜から形成され、これ
に対して下部活性膜１３がａ−Ｓｉ：Ｈ（Ｃｌ）膜より
形成されると、上部活性膜１４はａ−Ｓｉ：Ｈ膜より形
成される。
Ｈ膜と塩素（Ｃｌ）を含むａ−Ｓｉ：Ｈ（：Ｃｌ）膜と
が積層されてなる二重膜より構成される。即ち、下部活
性膜１３がａ−Ｓｉ：Ｈ膜から形成されると、上部活性
膜１４はａ−Ｓｉ：Ｈ（：Ｃｌ）膜から形成され、これ
に対して下部活性膜１３がａ−Ｓｉ：Ｈ（Ｃｌ）膜より
形成されると、上部活性膜１４はａ−Ｓｉ：Ｈ膜より形
成される。
【００１４】即ち、本発明による多層構造の活性膜は、
電界効果移動度が高いａ−Ｓｉ：Ｈ膜と低い光伝導度を
有するａーＳｉ：Ｈ（：Ｃｌ）膜とからなる。ａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜は蒸着時塩素を用いるため、塩素の
食刻作用によってＳｉ−Ｈ及び結合エネルギが比較的低
いＳｉ−Ｓｉが取り除かれる。従ってフェルミ準位がバ
ランスバンド側に移動し、よって光伝導度が低くなる。
従って、薄膜スイッチング素子の電界効果移動度は高く
なり漏れ電流の発生は減る。
電界効果移動度が高いａ−Ｓｉ：Ｈ膜と低い光伝導度を
有するａーＳｉ：Ｈ（：Ｃｌ）膜とからなる。ａ−Ｓ
ｉ：Ｈ（：Ｃｌ）膜は蒸着時塩素を用いるため、塩素の
食刻作用によってＳｉ−Ｈ及び結合エネルギが比較的低
いＳｉ−Ｓｉが取り除かれる。従ってフェルミ準位がバ
ランスバンド側に移動し、よって光伝導度が低くなる。
従って、薄膜スイッチング素子の電界効果移動度は高く
なり漏れ電流の発生は減る。
【００１５】さらに、前記二重膜構造の活性膜のうち、
下部活性膜１３は塩素の濃度が０〜１０４ｐｐｍである
ａ−Ｓｉ：Ｈ膜から、上部活性膜１４は塩素の濃度が１
〜１０５ｐｐｍであるａ−Ｓｉ：Ｈ膜からなっても良
い。
下部活性膜１３は塩素の濃度が０〜１０４ｐｐｍである
ａ−Ｓｉ：Ｈ膜から、上部活性膜１４は塩素の濃度が１
〜１０５ｐｐｍであるａ−Ｓｉ：Ｈ膜からなっても良
い。
【００１６】このように塩素の濃度を調節することによ
って塩素の濃度が高い上部活性膜では光伝導度を低くし
て低いオフ電流値を有させ、塩素濃度が低い下部活性膜
では電界効果移動度とスレッショルド電圧を向上するこ
とによって薄膜スイッチング素子の特性を向上させる。
って塩素の濃度が高い上部活性膜では光伝導度を低くし
て低いオフ電流値を有させ、塩素濃度が低い下部活性膜
では電界効果移動度とスレッショルド電圧を向上するこ
とによって薄膜スイッチング素子の特性を向上させる。
【００１７】ここでは説明の便宜上、二重膜よりなる活
性膜のみ説明したが、二重膜以上の多層膜構造であって
も良い。さらに、図２には逆スタガード型の薄膜スイッ
チング素子を示したが、その他にもスタガード型、プレ
ーナー型、逆プレーナー型などで形成し得ることは当業
者にとって明らかである。
性膜のみ説明したが、二重膜以上の多層膜構造であって
も良い。さらに、図２には逆スタガード型の薄膜スイッ
チング素子を示したが、その他にもスタガード型、プレ
ーナー型、逆プレーナー型などで形成し得ることは当業
者にとって明らかである。
【００１８】ＴＦＴの製造方法 先ず、下部活性膜がａ−Ｓｉ：Ｈ膜より形成され、上部
活性膜がａ−Ｓｉ：Ｈ（：Ｃｌ）膜より形成された薄膜
スイッチング素子の製造方法について説明する。
活性膜がａ−Ｓｉ：Ｈ（：Ｃｌ）膜より形成された薄膜
スイッチング素子の製造方法について説明する。
【００１９】図１を参照すれば、絶縁基板１０上に第１
導電膜、例えばクロム又はアルミニウム膜などを形成し
た後パタニングしてゲート電極パターン１１を形成す
る。次に、ゲート電極パターン１１の形成された結果物
上に絶縁膜１２を形成する。絶縁膜はシリコン窒化膜の
ような単一膜又はシリコン酸化膜（ＳｉＯ2 ）／シリコ
ン窒化膜（ＳｉＮX ）又はアルミニウム酸化膜（Ａｌ2
Ｏ3 ）／シリコン窒化膜（ＳｉＮX ）のような積層構造
に形成する。次いで、絶縁膜１２上にａ−Ｓｉ：Ｈ膜１
３を形成する。ａ−Ｓｉ：Ｈ膜１３は１５０〜３５０℃
でＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガスを０．１〜１０ｓｃｃｍでフローさせて１
００〜７００Åの厚さに形成する。次に、ａ−Ｓｉ：Ｈ
膜１３上にａ−Ｓｉ：Ｈ（：Ｃｌ）膜１４を形成する。
ａ−Ｓｉ：Ｈ（：Ｃｌ）膜１４はシリコンソースガス
（ＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガス）に塩素を含むガスとしてＳｉＣｌ4 、Ｓ
ｉＨ2 Ｃｌ2 及びＳｉＨＣｌ3 の中から選択されたいず
れか一つのガスを添加して５００〜２５００Åの厚さに
形成する。この際、シリコンソースガースは０．１〜１
０ｓｃｃｍで、塩素を含むガスは０．０００１〜１０ｓ
ｃｃｍでフローさせる。次いで、ａ−Ｓｉ：Ｈ（：Ｃ
ｌ）膜１４上にｎ+ 非晶質シリコン膜やｎ+微細結晶質
シリコン膜を形成してオーミック接触膜１５を形成す
る。次に、オーミック接触膜１５上に導電膜を形成した
後、ソース／ドレイン電極１６にパタニングして薄膜ス
イッチング素子を完成する。ソース／ドレイン形成のた
めの導電膜はＡｌ又はＣｒなどを用いて形成する。
導電膜、例えばクロム又はアルミニウム膜などを形成し
た後パタニングしてゲート電極パターン１１を形成す
る。次に、ゲート電極パターン１１の形成された結果物
上に絶縁膜１２を形成する。絶縁膜はシリコン窒化膜の
ような単一膜又はシリコン酸化膜（ＳｉＯ2 ）／シリコ
ン窒化膜（ＳｉＮX ）又はアルミニウム酸化膜（Ａｌ2
Ｏ3 ）／シリコン窒化膜（ＳｉＮX ）のような積層構造
に形成する。次いで、絶縁膜１２上にａ−Ｓｉ：Ｈ膜１
３を形成する。ａ−Ｓｉ：Ｈ膜１３は１５０〜３５０℃
でＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガスを０．１〜１０ｓｃｃｍでフローさせて１
００〜７００Åの厚さに形成する。次に、ａ−Ｓｉ：Ｈ
膜１３上にａ−Ｓｉ：Ｈ（：Ｃｌ）膜１４を形成する。
ａ−Ｓｉ：Ｈ（：Ｃｌ）膜１４はシリコンソースガス
（ＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガス）に塩素を含むガスとしてＳｉＣｌ4 、Ｓ
ｉＨ2 Ｃｌ2 及びＳｉＨＣｌ3 の中から選択されたいず
れか一つのガスを添加して５００〜２５００Åの厚さに
形成する。この際、シリコンソースガースは０．１〜１
０ｓｃｃｍで、塩素を含むガスは０．０００１〜１０ｓ
ｃｃｍでフローさせる。次いで、ａ−Ｓｉ：Ｈ（：Ｃ
ｌ）膜１４上にｎ+ 非晶質シリコン膜やｎ+微細結晶質
シリコン膜を形成してオーミック接触膜１５を形成す
る。次に、オーミック接触膜１５上に導電膜を形成した
後、ソース／ドレイン電極１６にパタニングして薄膜ス
イッチング素子を完成する。ソース／ドレイン形成のた
めの導電膜はＡｌ又はＣｒなどを用いて形成する。
【００２０】次いで、下部活性膜１３は塩素濃度が０〜
１０４ｐｐｍであるａ−Ｓｉ：Ｈ膜であって、上部活性
膜１４は塩素濃度が１〜１０５ｐｐｍであるａ−Ｓｉ：
Ｈ膜からなる薄膜スイッチング素子の製造方法について
説明する。
１０４ｐｐｍであるａ−Ｓｉ：Ｈ膜であって、上部活性
膜１４は塩素濃度が１〜１０５ｐｐｍであるａ−Ｓｉ：
Ｈ膜からなる薄膜スイッチング素子の製造方法について
説明する。
【００２１】絶縁基板１０上にゲート電極１１及び絶縁
膜１２を前記のように形成した後、シリコンソースガス
（ＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガス）にＳｉＣｌ4、ＳｉＨ2 Ｃｌ2 及びＳｉ
ＨＣｌ3 の中から選択されたいずれか一つのガスを添加
して塩素濃度が０〜１０４ｐｐｍである下部活性膜１３
を１００〜７００Åの厚さに形成する。この際、シリコ
ンソースガースは０．１〜１０ｓｃｃｍで、塩素を含む
ガスは０〜４ｓｃｃｍでフローさせる。次いで、塩素を
含むガスのフロー率を０．００１〜５ｓｃｃｍに変化さ
せて塩素の濃度が１〜１０５ｐｐｍである上部活性膜１
４を５００〜２５００Åの厚さに形成する。次に、上部
活性膜１４上にオミック接触膜１５及びソース／ドレイ
ン電極１６を形成する段階は前述したような方法で行
う。
膜１２を前記のように形成した後、シリコンソースガス
（ＳｉＨ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6
／Ｈｅ及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれ
か一つのガス）にＳｉＣｌ4、ＳｉＨ2 Ｃｌ2 及びＳｉ
ＨＣｌ3 の中から選択されたいずれか一つのガスを添加
して塩素濃度が０〜１０４ｐｐｍである下部活性膜１３
を１００〜７００Åの厚さに形成する。この際、シリコ
ンソースガースは０．１〜１０ｓｃｃｍで、塩素を含む
ガスは０〜４ｓｃｃｍでフローさせる。次いで、塩素を
含むガスのフロー率を０．００１〜５ｓｃｃｍに変化さ
せて塩素の濃度が１〜１０５ｐｐｍである上部活性膜１
４を５００〜２５００Åの厚さに形成する。次に、上部
活性膜１４上にオミック接触膜１５及びソース／ドレイ
ン電極１６を形成する段階は前述したような方法で行
う。
【００２２】以下、実施例を通じて本発明の特徴をさら
に詳細に説明する。
に詳細に説明する。
【００２３】
【実施例１】塩素含有量の調節 塩素を含む非晶質シリコン膜内の塩素濃度を調節する方
法を決定するためにＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロ
ー比を変化させながら絶縁基板上に非晶質シリコン膜を
形成した後、非晶質シリコン膜内の塩素含有量を二次イ
オン質量分析器（ＳＩＭＳ：Secondary Ion Mass Spect
rometry ）を用いて測定した。その結果を図２に示し
た。図２にＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比
をそれぞれ０．２、０．１及び０として形成した非晶質
シリコン膜内の塩素含有量がそれぞれ点線、一点鎖線及
び実線で示した。
法を決定するためにＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロ
ー比を変化させながら絶縁基板上に非晶質シリコン膜を
形成した後、非晶質シリコン膜内の塩素含有量を二次イ
オン質量分析器（ＳＩＭＳ：Secondary Ion Mass Spect
rometry ）を用いて測定した。その結果を図２に示し
た。図２にＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比
をそれぞれ０．２、０．１及び０として形成した非晶質
シリコン膜内の塩素含有量がそれぞれ点線、一点鎖線及
び実線で示した。
【００２４】図２において、ＳｉＨ2 Ｃｌ2 ／ＳｉＨ4
がそれぞれ０．１、０．２の時、塩素の含有量は７×１
０18ｃｍ−3 、４×１０19ｃｍ−3 であった。これによ
って、ＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比と非
晶質シリコン膜内の塩素の含有量が増加することが判
る。ＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比が０の
場合も相変わらず微量の塩素が検出された。これはチャ
ンバ壁などに染み込まれた塩素が蒸着時はみ出されたか
らである。即ち、図２から判るようにＳｉＨ2 Ｃｌ2 と
ＳｉＨ4 とのフロー率の比を調節することによって望む
程の塩素を含む非晶質シリコン膜を形成して薄膜スイッ
チング素子の活性膜として用い得る。
がそれぞれ０．１、０．２の時、塩素の含有量は７×１
０18ｃｍ−3 、４×１０19ｃｍ−3 であった。これによ
って、ＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比と非
晶質シリコン膜内の塩素の含有量が増加することが判
る。ＳｉＨ2 Ｃｌ2 とＳｉＨ4 とのフロー率の比が０の
場合も相変わらず微量の塩素が検出された。これはチャ
ンバ壁などに染み込まれた塩素が蒸着時はみ出されたか
らである。即ち、図２から判るようにＳｉＨ2 Ｃｌ2 と
ＳｉＨ4 とのフロー率の比を調節することによって望む
程の塩素を含む非晶質シリコン膜を形成して薄膜スイッ
チング素子の活性膜として用い得る。
【００２５】
【実施例２】薄膜スイッチング素子のドレイン電流−ゲート電圧特性
の測定 本発明の製造方法の中いずれか一つによって製造された
薄膜スイッチング素子で伝導度が低減することを証明す
るためにドレイン電流−ゲート電圧の特性を測定した。
の測定 本発明の製造方法の中いずれか一つによって製造された
薄膜スイッチング素子で伝導度が低減することを証明す
るためにドレイン電流−ゲート電圧の特性を測定した。
【００２６】以下の実施例において、対照群１は従来の
技術によって１５００Åの厚さのａ−Ｓｉ：Ｈ膜のみか
ら形成された活性膜のみを具備する薄膜スイッチング素
子を示し、対照群２は従来の技術によって１５００Åの
厚さのａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる活性領域のみ
を具備する薄膜スイッチング素子を示す。そして、実験
群１は本発明により５００Åの厚さのａ−Ｓｉ：Ｈ（：
Ｃｌ）膜からなる下部活性膜と１０００Å厚さのａ−Ｓ
ｉ：Ｈ膜からなる上部活性膜とを有する薄膜スイッチン
グ素子を示し、実験群２は本発明によって５００Å厚さ
ａ−Ｓｉ：Ｈ膜よりなる下部活性膜と１０００Å厚さの
ａ−Ｓｉ：Ｈ（：Ｃｌ）膜からなる上部活性膜とを有す
る薄膜スイッチング素子をそれぞれ示す。対照群１，２
及び実験群１，２のドレイン電流−ゲート電圧特性を測
定した結果を図３乃至図６に示した。
技術によって１５００Åの厚さのａ−Ｓｉ：Ｈ膜のみか
ら形成された活性膜のみを具備する薄膜スイッチング素
子を示し、対照群２は従来の技術によって１５００Åの
厚さのａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる活性領域のみ
を具備する薄膜スイッチング素子を示す。そして、実験
群１は本発明により５００Åの厚さのａ−Ｓｉ：Ｈ（：
Ｃｌ）膜からなる下部活性膜と１０００Å厚さのａ−Ｓ
ｉ：Ｈ膜からなる上部活性膜とを有する薄膜スイッチン
グ素子を示し、実験群２は本発明によって５００Å厚さ
ａ−Ｓｉ：Ｈ膜よりなる下部活性膜と１０００Å厚さの
ａ−Ｓｉ：Ｈ（：Ｃｌ）膜からなる上部活性膜とを有す
る薄膜スイッチング素子をそれぞれ示す。対照群１，２
及び実験群１，２のドレイン電流−ゲート電圧特性を測
定した結果を図３乃至図６に示した。
【００２７】図３及び図４から判るように対照群１に比
し対照群２のオフ電流が約１／１０位減少した。さら
に、図５及び図６から判るように実験群１及び２は対照
群２と同様に低いオフ電流値を有する。即ち、活性膜の
一部がａ−Ｓｉ：Ｈ（：Ｃｌ）膜から形成されても全体
活性膜がａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる薄膜スイッ
チング素子と同様に低いオフ電流値を有することが判
る。さらに、図４及び図５を参照すれば、実験群１，２
のサブスレッショルド傾斜は約０．４５Ｖ／ｄｅｃで、
ｏｎ／ｏｆｆ電流の比率は１０6 以上であることが判
る。
し対照群２のオフ電流が約１／１０位減少した。さら
に、図５及び図６から判るように実験群１及び２は対照
群２と同様に低いオフ電流値を有する。即ち、活性膜の
一部がａ−Ｓｉ：Ｈ（：Ｃｌ）膜から形成されても全体
活性膜がａ−Ｓｉ：Ｈ（：Ｃｌ）膜よりなる薄膜スイッ
チング素子と同様に低いオフ電流値を有することが判
る。さらに、図４及び図５を参照すれば、実験群１，２
のサブスレッショルド傾斜は約０．４５Ｖ／ｄｅｃで、
ｏｎ／ｏｆｆ電流の比率は１０6 以上であることが判
る。
【００２８】
【実施例３】薄膜スイッチング素子の電界効果移動度の測定 次いで、対照群１，２及び実験群１，２の電界効果移動
度を測定した結果を図７乃至図１１に示した。薄膜スイ
ッチング素子の電界効果移動度は、ＩD １／２＝〔μFE
（Ｗ／Ｌ）Ci（ＶG −ＶTH）ＶD 〕１／２の式で求め
た。図７から判るように対照群１の電界効果移動度は
０．４８ｃｍ2 ／Ｖｓであるに対して図８のように対照
群２の電界効果移動度は０．４０ｃｍ2 ／Ｖｓである。
これによって、塩素が含まれると電界効果移動度が減る
ことが判る。
度を測定した結果を図７乃至図１１に示した。薄膜スイ
ッチング素子の電界効果移動度は、ＩD １／２＝〔μFE
（Ｗ／Ｌ）Ci（ＶG −ＶTH）ＶD 〕１／２の式で求め
た。図７から判るように対照群１の電界効果移動度は
０．４８ｃｍ2 ／Ｖｓであるに対して図８のように対照
群２の電界効果移動度は０．４０ｃｍ2 ／Ｖｓである。
これによって、塩素が含まれると電界効果移動度が減る
ことが判る。
【００２９】しかしながら、図９に示したように実験群
１の電界効果移動度は０．５２ｃｍ2 ／Ｖｓであり、図
１０のように実験群２の電界効果移動度は０．４２ｃｍ
2 ／Ｖｓであった。即ち、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜で
のみ活性膜を形成した従来の薄膜スイッチング素子（対
照群２）に比し電界効果移動度が向上したことが判る。
例え実験群１，２が部分的にａ−Ｓｉ：Ｈ（：Ｃｌ）膜
を含んだとしても実験群１，２の電界効果移動度は従来
のａ−Ｓｉ：Ｈ膜のみでなる薄膜スイッチング素子（対
照群１）の電界効果移動度とほぼ同一であることが判
る。
１の電界効果移動度は０．５２ｃｍ2 ／Ｖｓであり、図
１０のように実験群２の電界効果移動度は０．４２ｃｍ
2 ／Ｖｓであった。即ち、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜で
のみ活性膜を形成した従来の薄膜スイッチング素子（対
照群２）に比し電界効果移動度が向上したことが判る。
例え実験群１，２が部分的にａ−Ｓｉ：Ｈ（：Ｃｌ）膜
を含んだとしても実験群１，２の電界効果移動度は従来
のａ−Ｓｉ：Ｈ膜のみでなる薄膜スイッチング素子（対
照群１）の電界効果移動度とほぼ同一であることが判
る。
【００３０】
【実施例４】薄膜スイッチング素子の出力特性の測定 対照群１，２及び実験群１，２の出力特性を測定した結
果を図１１乃至図１４に示した。この際、対照群１，２
及び実験群１，２の活性膜の幅（Ｗ）と長さ（Ｌ）はそ
れぞれ６０μｍと３０μｍであった。
果を図１１乃至図１４に示した。この際、対照群１，２
及び実験群１，２の活性膜の幅（Ｗ）と長さ（Ｌ）はそ
れぞれ６０μｍと３０μｍであった。
【００３１】図１１に示したように、対照群１ではゲー
ト電圧が２０Ｖならドレイン電流は１．１２×１０−6
Ａで飽和されたし、図１２のように対照群２ではゲート
電圧が２０Ｖならドレイン電流は０．７６×１０−6 Ａ
で飽和された。即ち、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜のみで
活性膜を形成する（対照群２）とドレイン飽和電流が急
激に減ることが判る。
ト電圧が２０Ｖならドレイン電流は１．１２×１０−6
Ａで飽和されたし、図１２のように対照群２ではゲート
電圧が２０Ｖならドレイン電流は０．７６×１０−6 Ａ
で飽和された。即ち、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜のみで
活性膜を形成する（対照群２）とドレイン飽和電流が急
激に減ることが判る。
【００３２】これに対して、図１３に示したように実験
群１ではゲートの電圧が２０Ｖならドレイン電流は１．
３０×１０−6 Ａで飽和されたし、図１４に示したよう
に実験群２ではドレイン飽和電流が０．９６×１０−6
Ａであった。即ち、本発明によれば、対照群２に比し出
力特性が向上し、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜を下部活性
膜として、ａ−Ｓｉ：Ｈ膜を上部活性膜として形成する
場合（実験群１）は対照群１及び対照群２に比しその出
力特性が著しく向上することが判る。
群１ではゲートの電圧が２０Ｖならドレイン電流は１．
３０×１０−6 Ａで飽和されたし、図１４に示したよう
に実験群２ではドレイン飽和電流が０．９６×１０−6
Ａであった。即ち、本発明によれば、対照群２に比し出
力特性が向上し、ａ−Ｓｉ：Ｈ（：Ｃｌ）膜を下部活性
膜として、ａ−Ｓｉ：Ｈ膜を上部活性膜として形成する
場合（実験群１）は対照群１及び対照群２に比しその出
力特性が著しく向上することが判る。
【００３３】
【実施例５】ＳｉＨ2 Ｃｌ2 ／ＳＩＨ4 ガス流量比と暗伝導度及び光
伝導度とのフロー率比測定 活性膜内に塩素の含有量と暗伝導度及び光伝導度間の相
関関係を調べるためにＳｉＨ2 Ｃｌ2 とＳＩＨ4 とのフ
ロー率の比を０乃至０．１２に変化させながら暗伝導度
及び光伝導度をそれぞれ測定した。特に、光伝導度は１
００ｍＷ／ｃｍ2 で測定した結果を図１５に示した。
伝導度とのフロー率比測定 活性膜内に塩素の含有量と暗伝導度及び光伝導度間の相
関関係を調べるためにＳｉＨ2 Ｃｌ2 とＳＩＨ4 とのフ
ロー率の比を０乃至０．１２に変化させながら暗伝導度
及び光伝導度をそれぞれ測定した。特に、光伝導度は１
００ｍＷ／ｃｍ2 で測定した結果を図１５に示した。
【００３４】図１５に示したように、ＳｉＨ2 Ｃｌ2 ／
ＳＩＨ4 の値と暗及び光伝導度の値が反比例することが
判る。これは、活性膜内の塩素の含有量が増加するほど
フェルミ準位が価伝導帯（Ｅｖ）側に移動して暗及び光
伝導度が低減するからであると思われる。
ＳＩＨ4 の値と暗及び光伝導度の値が反比例することが
判る。これは、活性膜内の塩素の含有量が増加するほど
フェルミ準位が価伝導帯（Ｅｖ）側に移動して暗及び光
伝導度が低減するからであると思われる。
【００３５】
【実施例６】薄膜スイッチング素子の暗及び光照射時のトランスファ
ーの特性比較 対照群１，２及び実験群１，２の暗及び光照射時トラン
スファー特性を比較した結果を図１６及び図１７に示し
た。この際、各薄膜スイッチング素子のチャンネル側に
１２００ルクスの光を照射した。
ーの特性比較 対照群１，２及び実験群１，２の暗及び光照射時トラン
スファー特性を比較した結果を図１６及び図１７に示し
た。この際、各薄膜スイッチング素子のチャンネル側に
１２００ルクスの光を照射した。
【００３６】図１６を参照すれば、対照群２において光
照射時のオフ電流が対照群１のオフ電流より約１／１０
０程度小さいことが判る。さらに、図１７を参照すれ
ば、実験群２（下部活性膜をａ−Ｓｉ：Ｈ膜より形成し
上部活性膜をａ−Ｓｉ：Ｈ（：Ｃｌ）膜より形成した場
合）のオフ電流値も対照群１のオフ電流より約１／１０
０程度減ったことが判る。即ち、スレッショルド電圧が
低くなることなく光漏れ電流を減らし得る。その結果、
薄膜スイッチング素子をＬＣＤに用いる際、漏れ電流の
減少により画質を向上することができ、上品のＬＣＤを
製作し得る。
照射時のオフ電流が対照群１のオフ電流より約１／１０
０程度小さいことが判る。さらに、図１７を参照すれ
ば、実験群２（下部活性膜をａ−Ｓｉ：Ｈ膜より形成し
上部活性膜をａ−Ｓｉ：Ｈ（：Ｃｌ）膜より形成した場
合）のオフ電流値も対照群１のオフ電流より約１／１０
０程度減ったことが判る。即ち、スレッショルド電圧が
低くなることなく光漏れ電流を減らし得る。その結果、
薄膜スイッチング素子をＬＣＤに用いる際、漏れ電流の
減少により画質を向上することができ、上品のＬＣＤを
製作し得る。
【００３７】
【発明の効果】以上説明したように、本発明によりａ−
Ｓｉ：Ｈ膜とａ−Ｓｉ：Ｈ（：Ｃｌ）膜とを含む多層膜
を薄膜スイッチング素子の活性膜として形成することに
よってオフ電流を既存の薄膜スイッチング素子に比べ約
１／１０程度に減少させ、電界効果移動度及びスレショ
ルド電圧を向上させ得る。特に、光照射時のオフ電流が
既存の薄膜スイッチング素子の約１／１００程度なので
バックライト照明時の漏れ電流を大幅に減らし得る。
Ｓｉ：Ｈ膜とａ−Ｓｉ：Ｈ（：Ｃｌ）膜とを含む多層膜
を薄膜スイッチング素子の活性膜として形成することに
よってオフ電流を既存の薄膜スイッチング素子に比べ約
１／１０程度に減少させ、電界効果移動度及びスレショ
ルド電圧を向上させ得る。特に、光照射時のオフ電流が
既存の薄膜スイッチング素子の約１／１００程度なので
バックライト照明時の漏れ電流を大幅に減らし得る。
【図１】 本発明による逆スタガード型薄膜トランジス
タの断面図である。
タの断面図である。
【図２】 ＳｉＨ2 Ｃｌ2 及びＳＩＨ4 ガスのフロー比
と非晶質シリコン膜内の塩素含有量との関係を示したグ
ラフである。
と非晶質シリコン膜内の塩素含有量との関係を示したグ
ラフである。
【図３】 従来の技術による薄膜トランジスタのドレイ
ン電流−ゲート電圧特性を示したグラフである。
ン電流−ゲート電圧特性を示したグラフである。
【図４】 従来の技術による薄膜トランジスタのドレイ
ン電流−ゲート電圧特性を示したグラフである。
ン電流−ゲート電圧特性を示したグラフである。
【図５】 本発明による薄膜トランジスタのドレイン電
流−ゲート電圧特性を示したグラフである。
流−ゲート電圧特性を示したグラフである。
【図６】 本発明による薄膜トランジスタのドレイン電
流−ゲート電圧特性を示したグラフである。
流−ゲート電圧特性を示したグラフである。
【図７】 従来の技術による薄膜トランジスタの電界効
果移動度を示したグラフである。
果移動度を示したグラフである。
【図８】 従来の技術による薄膜トランジスタの電界効
果移動度を示したグラフである。
果移動度を示したグラフである。
【図９】 本発明による薄膜トランジスタの電界効果移
動度を示したグラフである。
動度を示したグラフである。
【図１０】 本発明による薄膜トランジスタの電界効果
移動度を示したグラフである。
移動度を示したグラフである。
【図１１】 従来の技術による薄膜トランジスタの出力
特性を示したグラフである。
特性を示したグラフである。
【図１２】 従来の技術による薄膜トランジスタの出力
特性を示したグラフである。
特性を示したグラフである。
【図１３】 本発明による薄膜トランジスタの出力特性
を示したグラフである。
を示したグラフである。
【図１４】 本発明による薄膜トランジスタの出力特性
を示したグラフである。
を示したグラフである。
【図１５】 ＳｉＨ2 Ｃｌ2 とＳＩＨ4 ガスのフロー比
と暗伝導度及び光伝導度間の関係を示したグラフであ
る。
と暗伝導度及び光伝導度間の関係を示したグラフであ
る。
【図１６】 従来の技術による薄膜トランジスタと暗及
び光照射時のトランスファー特性を示したグラフであ
る。
び光照射時のトランスファー特性を示したグラフであ
る。
【図１７】 本発明による薄膜トランジスタの暗及び光
照射時のトランスファー特性を示したグラフである。
照射時のトランスファー特性を示したグラフである。
１０…絶縁基板、 １１…ゲート電極、 １２…絶縁膜、 １３…下部活性膜、 １４…上部活性膜、 １５…オーミック接触膜、 １６…ソース／ドレイン電極、
フロントページの続き (72)発明者 李 根 洙 大韓民国ソウル特別市道峰區道峰１洞555 番地 ガーデンアパート１棟503號 (72)発明者 崔 種 ▲げん▼ 大韓民国京畿道河南市望月洞381番地
Claims (20)
- 【請求項１】 塩素を含む水素化した非晶質シリコン膜
と水素化した非晶質シリコン膜とを含む多層活性膜を具
備することを特徴とする薄膜スイッチング素子。 - 【請求項２】 前記多層活性膜は二重膜であることを特
徴とする請求項１に記載の薄膜スイッチング素子。 - 【請求項３】 前記塩素を含む水素化した非晶質シリコ
ン膜は０．１〜１０６ｐｐｍの塩素を含むことを特徴と
する請求項２に記載の薄膜スイッチング素子。 - 【請求項４】 濃度が０〜１０４ｐｐｍである塩素を含
む水素化した非晶質シリコン膜と、濃度が１〜１０５ｐ
ｐｍである塩素を含む水素化した非晶質シリコン膜とを
含む多層活性膜を具備することを特徴とする薄膜スイッ
チング素子。 - 【請求項５】 前記多層活性膜は二重膜であることを特
徴とする薄膜スイッチング素子。 - 【請求項６】 絶縁基板と、 前記絶縁基板上に形成された第１導電膜パターンと、 前記第１導電膜パターン上に形成された絶縁膜と、 前記絶縁膜上に形成され、塩素を含む水素化した非晶質
シリコン膜と水素化した非晶質シリコン膜とを含む多層
活性膜と、 前記多層活性膜上に形成され、前記第１導電膜パターン
の両側面と部分的にオーバーラップされる第２導電膜パ
ターンとを具備することを特徴とする薄膜スイッチング
素子。 - 【請求項７】 前記多層活性膜は二重膜であることを特
徴とする請求項６に記載の薄膜スイッチング素子。 - 【請求項８】 前記二重膜は塩素を含む水素化した非晶
質シリコン膜からなる下部活性膜と、水素化した非晶質
シリコン膜からなる上部活性膜とから形成されることを
特徴とする請求項７に記載の薄膜スイッチング素子。 - 【請求項９】 前記塩素を含む水素化した非晶質シリコ
ン膜は０．１〜１０６ｐｐｍの塩素を含むことを特徴と
する請求項８に記載の薄膜スイッチング素子。 - 【請求項１０】 前記多層活性膜と前記第２導電膜パタ
ーンとの間にオーミック（ｏｈｍｉｃ）接触用膜をさら
に具備することを特徴とする請求項６に記載の薄膜スイ
ッチング素子。 - 【請求項１１】 前記薄膜スイッチング素子は液晶表示
装置用の薄膜スイッチング素子であることを特徴とする
請求項６に記載の薄膜スイッチング素子。 - 【請求項１２】 絶縁基板と、前記絶縁基板上に形成さ
れた第１導電膜パターンと、 前記第１導電膜パターン上に形成された絶縁膜と、 前記絶縁膜上に形成され、０〜１０４ｐｐｍの濃度を有
する塩素を含む水素化した非晶質シリコン膜と１〜１０
５ｐｐｍの濃度を有する塩素を含む水素化した非晶質シ
リコン膜とを含む多層活性膜と、 前記多層活性膜上に形成され、前記第１導電膜パターン
の両側面と部分的にオーバーラップされる第２導電膜パ
ターンとを具備することを特徴とする薄膜スイッチング
素子。 - 【請求項１３】 前記多層活性膜と第２導電膜パターン
との間にオミック接触用膜をさらに具備することを特徴
とする請求項１２に記載の薄膜スイッチング素子。 - 【請求項１４】 前記薄膜スイッチング素子は液晶表示
装置用のスイッチング素子であることを特徴とする請求
項１２に記載の薄膜スイッチング素子。 - 【請求項１５】 絶縁基板上に形成され、塩素を含む水
素化した非晶質シリコン膜と水素化した非晶質シリコン
膜とを含む多層活性膜を具備する薄膜スイッチング素子
を製造する方法において、 前記絶縁基板上にシリコンソースガスをプラズマ化学気
相蒸着方法でフローさせて水素化した非晶質シリコン膜
を形成する段階と、 前記絶縁基板上に塩素ガスとシリコンソースガスとの混
合ガスをプラズマ化学気相蒸着方法でフローさせて塩素
を含む水素化した非晶質シリコン膜を形成する段階とを
含むことを特徴とする薄膜スイッチング素子の製造方
法。 - 【請求項１６】 前記塩素ソースガスはＳｉＣｌ4 、Ｓ
ｉＨ2 Ｃｌ2 及びＳｉＨＣｌ3 の中から選択されたいず
れか一つのガスであることを特徴とする請求項１５に記
載の薄膜スイッチング素子の製造方法。 - 【請求項１７】 前記シリコンソースガスはＳｉＨ4 、
ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6 ／Ｈ2 の中か
ら選択されたいずれか一つのガスであることを特徴とす
る請求項１５に記載の薄膜スイッチング素子の製造方
法。 - 【請求項１８】 前記気体混合物をフローさせる段階に
おいて、塩素ソースガスとシリコンソースガスのフロー
率をそれぞれ調節して塩素ソースガスとシリコンソース
ガスとのフロー率の比が０．００１〜０．５となるよう
にすることを特徴とする請求項１５に記載の薄膜スイッ
チング素子の製造方法。 - 【請求項１９】 絶縁基板上に形成され、濃度が０〜１
０４ｐｐｍである塩素を含む水素化した非晶質シリコン
膜と、濃度が１〜１０５ｐｐｍである塩素を含む水素化
した非晶質シリコン膜とを含む多層活性膜を具備する薄
膜スイッチング素子を製造する方法において、 塩素ソースガスとシリコンソースガスとの混合気体を、
塩素ソースガスとシリコンソースガスとのフロー率の比
が０〜０．４となるよう調節しながら前記絶縁基板上に
フローさせて濃度が０〜１０４ｐｐｍである塩素を含む
水素化した非晶質シリコン膜を形成する段階と、 塩素ソースガスとシリコンソースガスとの混合気体を、
塩素ソースガスとシリコンソースガスとのフロー率の比
が０．００１〜０．５となるよう調節しながら前記絶縁
基板上にフローさせて濃度が１〜１０５ｐｐｍである塩
素を含む水素化した非晶質シリコン膜を形成する段階と
を含むことを特徴とする薄膜スイッチング素子の製造方
法。 - 【請求項２０】 前記塩素ソースガスはＳｉＣｌ4 、Ｓ
ｉＨ2 Ｃｌ2 及びＳｉＨＣｌ3 の中から選択されたいず
れか一つのガスで、前記シリコンソースガスはＳｉ
Ｈ4 、ＳｉＨ4 ／Ｈ2 、Ｓｉ2 Ｈ6 、Ｓｉ2 Ｈ6 ／Ｈｅ
及びＳｉ2 Ｈ6 ／Ｈ2 の中から選択されたいずれか一つ
のガスであることを特徴とする請求項１９に記載の薄膜
スイッチング素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960018083A KR970077745A (ko) | 1996-05-28 | 1996-05-28 | 염소가 함유된 비정질 실리콘/비정질 실리콘 다층을 활성층으로 이용한 박막 트랜지스터의 구조 및 제조 방법 |
| KR96P18083 | 1996-05-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051009A true JPH1051009A (ja) | 1998-02-20 |
Family
ID=19459858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9136768A Pending JPH1051009A (ja) | 1996-05-28 | 1997-05-27 | 多層活性膜を含む薄膜スイッチング素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5970325A (ja) |
| JP (1) | JPH1051009A (ja) |
| KR (1) | KR970077745A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
| US20140240632A1 (en) * | 2008-02-15 | 2014-08-28 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including tft having improved mobility and method of fabricating the same |
| JP2014212346A (ja) * | 2007-10-05 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9087750B2 (en) | 2009-12-23 | 2015-07-21 | Samsung Display Co., Ltd. | Touch screen substrate, method of manufacturing the same, and display panel including the touch screen substrate |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100731430B1 (ko) * | 2005-10-20 | 2007-06-21 | 삼성에스디아이 주식회사 | 이중 활성층을 갖는 박막트랜지스터 및 그 제조방법과,상기 박막트랜지스터를 사용한 평판표시장치,유기전계발광표시장치 및 액정표시장치 |
| KR101576813B1 (ko) * | 2007-08-17 | 2015-12-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| KR20130021607A (ko) * | 2011-08-23 | 2013-03-06 | 삼성디스플레이 주식회사 | 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법 |
| KR101976212B1 (ko) * | 2011-10-24 | 2019-05-07 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
| KR102797020B1 (ko) * | 2024-07-05 | 2025-04-21 | 경상국립대학교 산학협력단 | 보호막으로 커버된 전이금속 디칼코게나이드를 포함하는 전계 효과 트랜지스터 및 이의 제조방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4196438A (en) * | 1976-09-29 | 1980-04-01 | Rca Corporation | Article and device having an amorphous silicon containing a halogen and method of fabrication |
| JPH0740101B2 (ja) * | 1985-04-23 | 1995-05-01 | 旭硝子株式会社 | 薄膜トランジスタ |
| EP0323896B1 (en) * | 1988-01-07 | 1996-04-17 | Fujitsu Limited | Complementary semiconductor device |
| US5655691A (en) * | 1992-02-24 | 1997-08-12 | Homax Products, Inc. | Spray texturing device |
| JP3073327B2 (ja) * | 1992-06-30 | 2000-08-07 | キヤノン株式会社 | 堆積膜形成方法 |
-
1996
- 1996-05-28 KR KR1019960018083A patent/KR970077745A/ko not_active Withdrawn
-
1997
- 1997-05-20 US US08/858,974 patent/US5970325A/en not_active Expired - Lifetime
- 1997-05-27 JP JP9136768A patent/JPH1051009A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014212346A (ja) * | 2007-10-05 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US20140240632A1 (en) * | 2008-02-15 | 2014-08-28 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including tft having improved mobility and method of fabricating the same |
| US9391099B2 (en) * | 2008-02-15 | 2016-07-12 | Lg Display Co., Ltd. | Array substrate and liquid crystal display module including TFT having improved mobility and method of fabricating the same |
| JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
| US9087750B2 (en) | 2009-12-23 | 2015-07-21 | Samsung Display Co., Ltd. | Touch screen substrate, method of manufacturing the same, and display panel including the touch screen substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077745A (ko) | 1997-12-12 |
| US5970325A (en) | 1999-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8110453B2 (en) | Low temperature thin film transistor process, device property, and device stability improvement | |
| US8389345B2 (en) | Thin film transistor and manufacturing method of the same | |
| JPH11121761A (ja) | 薄膜トランジスタ | |
| US5834071A (en) | Method for forming a thin film transistor | |
| JPH0990405A (ja) | 薄膜トランジスタ | |
| JPH0449788B2 (ja) | ||
| JP3296975B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1051009A (ja) | 多層活性膜を含む薄膜スイッチング素子及びその製造方法 | |
| US5923050A (en) | Amorphous silicon TFT | |
| US6869834B2 (en) | Method of forming a low temperature polysilicon thin film transistor | |
| US6861298B2 (en) | Method of fabricating CMOS thin film transistor | |
| JPH05291220A (ja) | 半導体装置の製造方法 | |
| KR19980065168A (ko) | 불소가 함유된 산화막을 게이트 절연막으로 이용한 박막 트랜지스터 및 그 제조 방법 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JPH09321305A (ja) | 薄膜トランジスタ及びそれを用いた液晶表示装置 | |
| JPH07153956A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3134336B2 (ja) | 半導体装置の製造方法 | |
| Ohgata et al. | A new dopant activation technique for poly-Si TFTs with a self-aligned gate-overlapped LDD structure | |
| JPH0423834B2 (ja) | ||
| JPH04221854A (ja) | 薄膜半導体装置 | |
| CN114823912B (zh) | 薄膜晶体管、其制作方法及显示面板 | |
| JPH05206166A (ja) | 薄膜トランジスタ | |
| JPH06252405A (ja) | 薄膜半導体装置 | |
| KR970010689B1 (ko) | 액정표시소자용 박막트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060703 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080815 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080905 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100610 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100615 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100908 |