JPH10510699A - 変成器及び１次巻線を介した帰還を有する切替モード電源 - Google Patents

Abstract

(57)【要約】 切替モード電源は、１次電源電圧に接続する第１（２）及び第２（４）電源端子と、前記第１電源端子（２）に結合した第１巻線端部（１２）及び第２巻線端部（１４）を有する１次巻線（８）並びに測定信号を発生させる帰還巻線を有する変成器（１０）と、駆動信号の制御下で開閉することにより前記１次巻線（８）に流れる周期的に遮断する第１電流を発生させるために前記第２巻線端部（１４）及び第２電源端子（４）との間に接続した制御可能な切替素子（６）と、前記測定信号に応答して前記駆動信号を発生させる駆動手段（２４）とを具える。１次巻線（８）は帰還巻線でもあり、その結果、パーツを省略することができ、変成器（１０）をより簡単な構成とすることができる。測定信号を、１次巻線（８）に直接結合した時間窓発生器（３６）により時間的に選択して使用する。

Description

【発明の詳細な説明】 変成器及び１次巻線を介した帰還を有する切替モード電源 本発明は、１次電源電圧に接続する第１及び第２電源端子と、前記第１電源端 子に結合した第１巻線端部及び第２巻線端部を有する１次巻線並びに測定信号を 発生させる帰還巻線を有する変成器と、駆動信号の制御下で開閉することにより 前記１次巻線に流れる周期的に遮断する第１電流を発生させるために前記第２巻 線端部及び第２電源端子との間に接続した制御可能な切替素子と、前記測定信号 に応答して前記駆動信号を発生させる駆動手段とを具える切替モード電源に関す るものである。 このような電源は、高効率かつ小寸法であり、特にモニタ及びテレビジョンセ ット用のスタンバイ電源、ひげそり器及びボータブルオーディオ及びビデオ装置 のような電池電源装置、及び例えばコンピュータのような低コストのモジュラー 電源に好適である。 変成器を有する切替モード電源は、給電すべき負荷と幹線との間に安全のため に電気的な絶縁が要求される場合に特に用いられる。さらに、適切な巻数比にす ると、切替素子を許容できない程度に短い時間閉じる必要なく、又は切替素子に 許容できない程度の大電流を流すことなく、比較的高い幹線電圧から比較的低い 出力電圧を得ることができる。このような電源では、変成器の２次側の出力電圧 についての情報を変成器の１次側の切替素子に対する制御手段に伝達する必要が ある。所望の電力の伝達は、変成器を介して、すなわち１次側から２次側に行わ れる。出力電圧又は出力電流についての情報の伝達に当たり、２次側から１次側 への帰還経路が必要となり、この場合、同様に１次側と２次側の間に安全のため に電気的な絶縁が要求される。これら要求は、規則及び基準において規定されて いる。 このような帰還経路に対する第１の一般的に既知の解決は光結合素子である。 この光結合素子は、出力電圧を光結合素子のフォトダイオードに対する適切な電 流に変換する特別な回路が２次側において要求されるとともに光結合素子の出力 電圧を切替素子の駆動手段に適合させる特別な回路が１次側において要求される という不都合がある。 他の既知の帰還方法は、出力電圧についての情報を２次側に発生させるととも に１次側で電子制御回路に給電するのに用いることもできる特別な帰還巻線を利 用する。切替素子が開いている時間中に電力が１次巻線から２次巻線に送られ、 追加の帰還巻線の両端間の電圧が出力電圧の目安となって２次側に現れる。この 技術は、Linear Technology から市販されているOff-Line Switching Regulator LT 1103/1105 で特に用いられる。 しかしながら、帰還巻線により変成器の設計がより高価かつ複雑なものとなる 。この理由は、帰還巻線は二つの相反する要求、すなわち２次巻線との十分な磁 気結合及び２次巻線からの十分な絶縁を満足する必要があるからである。これら 要求は、変成器を小型化する場合には適合させるのが更に困難になる。 本発明の目的は、より簡単な帰還方法を用いる切替モード電源を提供すること である。このために、本発明によれば、冒頭で規定したタイプの切替モード電源 は、前記帰還巻線を１次巻線としたことを特徴とするものである。したがって、 １次巻線それ自体を帰還巻線として用いる。変成器の１次巻線の出力電圧を測定 する利点により、変成器をより簡単かつ廉価にし、コスト価格が低減され、１次 側の全ての電子素子を一つの回路に集積する場合には部品点数がより少なくなる 。 １次巻線の両端間の測定信号は、２次巻線が電流を発生させる場合には出力電 圧のみを表す。この観点から、本発明による切替モード電源の一例は、前記切替 モード電源は、前記切替素子の開放状態で時間的に選択して前記測定信号を伝達 するために時間窓信号を発生させる時間窓手段を具えることを特徴とするもので ある。したがって、１次巻線の測定信号は所定の時間周期中のみ用いられる。測 定信号を更に処理するために、切替モード電源の一例は、前記切替モード電源は 、積分した測定信号を発生させる積分器と、前記時間窓信号の制御下で前記測定 信号を伝達する制御可能なスイッチとを更に具えることを特徴とするものである 。このようにして、駆動手段に対する制御信号を、一つの積分器及び一つのスイ ッチのみによって発生させることができる。これにより、設計が簡単になるとと もに切替モード電源の制御回路の伝達関数の極の数を減少させる。切替モード電 源 の特定の例は、電流制御モードに基づいて作動する。すなわち、切替素子を流れ るピーク電流が測定及び制御され、その結果、手段電圧が変動するおそれを十分 回避することができる。本発明によれば、この特定の例は、前記切替モード電源 は、前記切替素子を流れる電流の目安となる第１信号を発生させる手段と、前記 積分した測定信号の目安となる第２信号を前記第１信号と比較する手段と、前記 第１信号と前記第２信号との比較に応答して前記駆動信号を発生させる手段とを 更に具えることを特徴とするものである。 この制御の結果、第１測定信号の振幅は第２測定信号のピーク値にほぼ等しく なり、その結果、積分した測定信号と切替素子を流れるピーク電流との間に一定 関係が存在するようになる。これにより、積分した測定信号は変動する負荷に対 して補償できるようになる。負荷が増大することにより、電源回路の２次回路の 電圧降下が大きくなる。この電圧降下は２次ピーク電流に比例し、この２次ピー ク電流は１次ピーク電流に比例する。本発明によれば、負荷補償は、前記切替モ ード電源は、前記積分した測定信号を補償信号に変換する手段と、この補償信号 に前記測定信号を加算する手段とを更に具えることを特徴とするものである。積 分された測定信号はピーク電流の目安となる。積分した測定信号から補償信号を 得るとともにそれをまだ積分していない測定信号に結合することによって補償を 行い、次いで、制御可能なスイッチにより結合した信号を時間窓のみに通過させ ることができる。補償信号は、測定信号と同一の時間窓を通過し、したがって同 一の係数で減衰される。この補償を、追加の測定巻線を有する切替モード電源で 用いることもできる。 切替モード電源が不連続導通モードで作動する、すなわち切替素子が再び閉じ られる前に２次電流がが零まで減少すると、切替素子を開く際に１次巻線の両端 間の電圧の符号反転時で時間窓が終了する場合、積分した測定信号中に他のエラ ーが生じるおそれがある。このエラーは切替周波数に比例して現れる。これに対 する訂正を、前記切替モード電源は、訂正信号によって前記積分した信号を低減 させるために前記積分器に結合した素子を更に具えることによって達成する。訂 正信号の一定値は、切替モード電源の切替周波数が固定され又は狭い範囲内で変 動する場合には十分である。特に、可変の切替周波数を有する切替モード電源に 対して、前記訂正信号は前記切替素子の開閉の頻度に比例するようにした例によ ってより正確な訂正を行うことができる。この目的に適切な素子としては、クロ ック信号のリズム中に脈動電流を発生させるとともにクロック信号の各周期中に 十分に規定された量の電荷を発生させるクロックされた電荷ポンプを開示した欧 州特許出願公開明細書第0574982 号を参照すればよい。 時間窓それ自体が状態の変動に自動的に適合する切替モード電源の一例は、前 記時間窓手段は、前記切替素子を開いた後前記第１電流の零交差を検出する第１ 手段と、前記切替素子を開いた後前記１次巻線の両端間にある第１電圧の零交差 を検出する第２手段と、前記第１手段から生じたセット信号を受信するセット入 力部、前記第２手段から生じたリセット信号を受信するリセット入力部、及び前 記時間窓信号を発生させる出力部を有する論理ユニットとを具えることを特徴と するものである。第１手段は整流の終了を検出し、第２手段は、２次電流が不連 続導通モードで零まで減少する、すなわち２次電流が零まで減少しない間連続導 通モードで符号を変化させる瞬時を検出する。記憶素子により不正確な時間窓を 回避する。所望の場合には、連続導通モードにおいて、時間窓の終了は切替素子 が閉じる瞬時に一致する。 変成器の漏れインダクタンスの結果、磁化電流は１次側から２次側に瞬時に整 流されない。整流時間中、電流は１次回路及び２次回路に流れる。１次巻線の両 端間の電圧はより大きな値まで急速に上昇する。この高電圧を、緩衝器と称され る回路によって制限することができる。この緩衝器は、前記第１手段は、前記１ 次巻線の両端間に接続するとともに前記切替素子の閉鎖状態で非導通状態の緩衝 回路と、この緩衝回路を流れる信号電流を前記セット信号に変換するインタフェ ース回路とを具えることを特徴とする、本発明による切替モード電源の一例にお いて用いられる。緩衝器を流れる電流が零になることは、整流の終了及び時間窓 の開始を表す。しかしながら、所望の場合には、時間窓を開始を、整流が開始さ れる瞬時、すなわち切替素子が開かれる瞬時までシフトすることもできる。 緩衝器のない切替モード電源において、１次電流は、切替素子が開いていると きに寄生キャパシタンスを通過し、減衰される。この場合、１次電流を直接測定 することができ、一例は、前記第１手段は、前記１次巻線を流れる信号電流を前 記セット信号に変換するインタフェース回路を具えることを特徴とするものであ る。この場合、１次巻線を流れる電流が零になることは、時間窓の開始を表す。 緩衝器の電流の測定を行う例は、前記インタフェース回路は、前記緩衝回路を 前記第１電源端子に結合するために前記緩衝回路に直列に配置した第１抵抗と、 この第１抵抗及び前記緩衝回路に結合した第１主電極、前記第１抵抗の両端間の 信号電圧に応答して電流を発生させる第２主電極、及び第１バイアス電源に結合 した制御電極を有する第１トランジスタとを具えることを特徴とするものである 。 この例は、非常に簡単であるだけでなく、高電圧バイポーラトランジスタ又は ユニポーラ（ＭＯＳ）トランジスタを有する集積回路に用いるのにも好適である 。この場合、第１電源端子を整流された高い幹線電圧に直接接続することができ る。 緩衝回路を有しない切替モード電源において、緩衝電流を測定することができ ない。この場合、一例は、前記第１電源端子と前記第１巻線端部との間に接続し た第１抵抗と、前記第１抵抗及び第１巻線端部に結合した第１主電極、前記第１ 抵抗の両端間の信号電圧に応答して電流を発生させる第２主電極、及び第１バイ アス電源に結合した制御電極を有する第１トランジスタとを具えることを特徴と するものである。 時間窓の終了を決定するために、本発明の一例は、前記第２手段は、前記１次 巻線の両端間に接続するとともに前記切替素子の閉鎖状態で導通する一方向性素 子と、この一方向性素子を前記第２巻線端部に結合するために前記一方向性素子 に直列に配置した第２抵抗と、前記第２抵抗及び前記一方向性素子に結合した第 １主電極、前記第２抵抗を流れる信号電流に応答して電流を発生させる第２主電 極、及び第２バイアス電源に結合した制御電極を有する第３トランジスタとを具 えることを特徴とするものである。この例も非常に簡単であり、高電圧トランジ スタを用いた積分に適切である。第２抵抗は、２次巻線端部の電圧を第３トラン ジスタに流れる電流に変換する。一方向性素子は、第２トランジスタの第１主電 極の電圧が電源電圧を超えるのを防止するクランプとして作用する。第２抵抗を 流れる電流は１次巻線の両端間の電圧の目安となり、一方では時間窓の開始の表 示として作用するとともに他方では測定信号として作用する。 第１トランジスタの制御電極はバイアス電源からバイアス電圧を受信し、これ は、前記第１バイアス電源は、前記第１電源端子に結合した第１主電極、第１バ イアス電流源に結合した第２主電極、及び前記第３抵抗の第２主電極及び前記第 １トランジスタの制御電極に結合した制御電極を有する第２トランジスタを具え ることを特徴とすることもできる。第３トランジスタを高電圧トランジスタとす ることもできる。 第１トランジスタは、インタフェース回路で更に処理される信号電流を発生さ せ、このために、前記インタフェース回路は、前記バイアス電流源を介して前記 第１トランジスタの第２主電極に結合した入力枝路及び前記セット信号を発生さ せるために前記第１トランジスタの第２主電極に結合した出力枝路を有する第１ 電流ミラーを更に具えることを特徴とすることができる。したがって、バイアス 電流源は、第１トランジスタの信号電流と比較すべき基準としても作用する。 第３トランジスタは、このために、前記第２手段は、前記第２抵抗の第２主電 極に結合した入力枝路及びリセット信号を発生させるために基準電流源に結合し た少なくとも一つの出力枝路を有する第２電流ミラーを更に具えることを特徴と する本例で更に処理する信号電流も発生させる。したがって、第２トランジスタ の信号電流は、リセット信号を発生させる基準電流と比較される。 第３トランジスタの制御電極はバイアス電源からバイアス電圧を受信し、これ は、前記第２バイアス電源は、前記第１電源端子に結合した第１主電極、第２バ イアス電流源及び前記第２電流ミラーの他の出力枝路に結合した第２主電極、及 びこの第２主電極及び前記第２トランジスタの制御電極に結合した制御電極を有 する第４トランジスタを具えることを特徴とすることができる。第２バイアス電 流源は、始動電流源として作用し、第３トランジスタを流れる電流に対して比較 的小さい電流を発生させることができる。第２電流ミラーの他の出力枝路は、第 ３トランジスタを流れる電流にほぼ等しい電流が第４トランジスタに流れるよう にさせ、これにより、第３及び第４トランジスタのセット間の整合を正確にする 。 時間窓中、第３トランジスタの信号電流は第２巻線の両端間の電圧の目安とな る。この信号電流から駆動手段用の制御信号を取り出すために、切替モード電源 は、前記第２電流ミラーは、差電流を発生させるために他の基準電流源に結合し た他の出力枝路を更に具え、前記切替モード電源は、ホールドキャパシタと、前 記時間窓信号の制御下で前記差電流を前記ホールドキャパシタに転送する制御可 能なスイッチを更に具えることを特徴とするものである。したがって、ホールド キャパシタに対する一つの接続点のみが必要とされ、制御信号の発生に対して一 つのスイッチのみが存在する。切替モード電源が電流制御モードで作動する場合 、本発明による切替モード電源は、前記切替素子を流れる電流の目安となる第１ 信号を発生させる手段と、前記ホールドキャパシタの両端間の電圧の目安となる 第２信号を前記第１信号と比較する手段と、前記第１信号と前記第２信号との比 較に応答して前記駆動信号を発生させる手段とを更に具えることを特徴とするこ とができる。この制御の結果、第１測定信号の振幅は第２測定信号のピーク値に ほぼ等しく、したがって、ホールドキャパシタの両端間の電圧と切替素子を流れ るピーク電流との間に一定関係がある。これにより、ホールドキャパシタの両端 間の電圧を負荷の変動に対して補償することができる。本発明によれば、負荷補 償を、前記切替モード電源は、前記ホールドキャパシタの両端間の電圧を補償電 流に変換する手段と、前記補償電流に前記差電流を加える手段とを更に具えるこ とによって行うことができる。ホールドキャパシタの電圧はピーク電流の目安と なる。この場合、補償を、この電圧から補償信号を得るとともにそれをまだ積分 されていない測定信号に結合することによって行い、次いで、制御可能なスイッ チにより、結合された信号を時間窓のみに通過させることができる。補償信号は 、測定信号と同一の時間窓を通過し、したがって同一の係数で減衰される。この 補償方法を、追加の測定巻線を有する切替モード電源で用いることもできる。 切替モード電源が不連続導通モードで作動すると、切替素子を開いた後１次巻 線の両端間の電圧の符号反転の際に時間窓が終了する場合、積分された測定信号 に他のエラーが生じる。その後、このエラーは切替周波数に比例して現れる。本 発明によれば、このために、前記切替モード電源は、前記ホールドキャパシタか ら訂正電流を放出するために前記ホールドキャパシタに結合した電流搬送素子を 更に具えることによって訂正を行う。整流時間が時間窓に含まれる場合、整流に よって測定信号に生じた信号の寄与の結果、この素子により測定信号の静的エラ ーを訂正することができる。 他の例は、前記切替モード電源は、前記ホールドキャパシタの両端間の電圧に 依存する出力信号を有する電圧制御された発振器と、前記切替素子を流れる電流 の目安となる信号を基準値と比較する手段と、前記発振器の出力信号及び前記比 較する手段の出力信号に応答して前記駆動信号を発生させる双安定素子とを更に 具えることを特徴とするものである。本例において、切替素子を流れるピーク電 流は固定され、切替モード電源の周波数は変動する。この場合、測定信号の振幅 変動に対して一定の訂正を行うので十分であり、この訂正を基準電流源にの値に 対して行うことができる。 本発明のこれら及び他の態様を、添付図面を参照して説明する。図面中、 図１は、本発明による切替モード電源のブロック図を示し、 図２は、本発明による切替モード電源の信号のダイヤグラムであり、 図３は、本発明による切替モード電源の実施の形態を示し、 図４は、本発明による切替モード電源に現れる信号のダイヤグラムであり、 図５は、本発明による切替モード電源の実施の形態を示し、 図６は、本発明による切替モード電源の変形を示し、 図７は、本発明による切替モード電源の他の変形を示し、 図８は、本発明による切替モード電源の更に別の変形を示す。 図面中、同一の機能又は目的を有する素子又は部分に同一の参照符号を付すも のとする。 図１は、本発明による切替モード電源の実施の形態のブロック図を示す。この 電源は、第１電源端子２及び第２電源端子４で１次電圧Ｕ_iを受信する。この１ 次電圧を、直流電圧又は整流された交流電圧、例えば幹線電圧とすることができ る。一例として、第１端子２の電圧を、接地されたと考慮される第２電源端子４ の電圧に対して正とする。制御可能な切替素子６及び変成器１０の１次巻線８を 、第１電源端子２と第２電源端子４との間に直列に接続し、第１巻線端部１２を 第１電源端子２に接続するとともに、第２巻線端部１４を制御可能な切替素子６ に接続する。制御可能な切替素子６は、例えばバイポーラトランジスタ又はＭＯ Ｓトランジスタを具えることができる。変成器１０は、ダイオード１８を介して 平滑キャパシタ２０及び負荷２２に接続した２次巻線１６も具える。この場合、 負荷２２を抵抗として示すが、モータ、充電可能な電池、又は給電すべき電気装 置 のような他の任意の負荷も可能てある。変成器１０の巻線付近の点は巻線方向を 示す。制御可能な切替素子６を、駆動手段２４から供給される駆動信号Ｕ_dによ って周期的に開閉する。この駆動手段２４は、制御信号Ｕ_cに依存して駆動信号 Ｕ_dのパルス幅を変動させる。ダイオード２６、チェナーダイオード２８及び抵 抗３０を具える緩衝回路を、１次巻線８に並列に接続する。抵抗３０の両端間の 電圧は、抵抗３０の両端間の電圧を緩衝信号Ｉ_snに変換する第１インタフェース 回路３２によって測定される。第２巻線端部１４の電圧Ｕ_swは、第２インタフェ ース回路３４によって測定され、測定信号Ｉ_mに変換される。緩衝信号Ｉ_sn及び 測定信号Ｉ_m は論理ユニット３６に供給され、この論理ユニット３６はこれら信 号から窓信号ＷＳを発生させる。測定信号Ｉ_mは制御可能なスイッチ３８にも供 給され、このスイッチ３８は、窓信号ＷＳの制御下で測定信号Ｉ_mを伝達する。 このようにして時間的に選択された測定信号Ｉ_mは積分器４０で積分され、この 積分器４０は、駆動手段２４に対する制御信号Ｕ_cを発生させる。 切替モード電源の動作はそれ自体既知である。制御可能な切替素子６が閉じら れると、ダイオード１８が遮断されるので、１次電流Ｉ_pは線形的に増大する。 制御可能な切替スイッチ６が開かれた後、蓄えられた磁気エネルギーが２次巻線 １６に運ばれる。漏れインダクタンスの結果、磁化電流は２次側に対して瞬時に 整流されず、整流時間ｔ_c中、１次巻線８と２次巻線１６の両方に電流が流れる 。その後、この１次電流Ｉ_pは急速に減少し、１次巻線８の両端間に非常に大き な正の電圧ピークを発生させる。この電圧ピークは、緩衝回路のチェナーダイオ ード２８によって制限される。図２は２次巻線の端部１４の電圧Ｕ_swを示す。こ の電圧Ｕ_swは、電源電圧Ｕ_iと１次巻線の電圧との和である。整流の結果、巻線 電圧は符号を変え、２次回路のダイオード１８はターンオンされ、蓄えられたエ ネルギーは負荷２２に運ばれる。その後、２次電流Ｉ_sは、切替素子６が再びタ ーンオンされるまで減少する。２次電流Ｉ_sが零まで減少すると、電源は不連続 導通モード（ＤＣＭ）で作動する。図２はこのモードに関するものである。しか しながら、電源を、２次電流Ｉ_sが零まで減少する前に既に切替素子６をターン オンさせる連続導通モード（ＣＣＭ）で作動させることができる。この場合、時 間窓の終了点は、切替素子６のターンオン瞬時に一致することができる。図２に お いて、ｔ_sを、整流時間ｔ_c後に２次電流Ｉ_sが所定の最大値から零まで減少する フライバック時間とする。フライバック時間ｔ_c中、１次巻線８の両端間の電圧 Ｕ_sは、２次巻線１６の両端間の電圧に比例する。この２次電圧Ｕ_sは、負荷２２ の両端間の電圧、ダイオード１８の両端間の電圧、及び２次巻線１６の実質的な 内部抵抗の両端間の電圧の和となる。２次電流Ｉ_sが減少するので、２次電圧は 減少成分Ｉ_s＊Ｒ_pも具える。ここで、Ｒ_pを、ダイオード１８及び２次巻線１６ の全体に亘る抵抗とする。 １次巻線８の両端間の電圧は２次電圧を表し、これを、切替素子６を開いた瞬 時からの、例えば整流時間ｔ_cの後の、すなわち１次電流Ｉ_pが零であるときの測 定電圧として用いることができる。したがって、切替素子６を開いた後に１次電 圧の適切な部分を選択できるように時間窓が必要となる。整流時間ｔ_cの終了を 時間窓の開始として選択することができる。この瞬時は、抵抗３０を流れる緩衝 電流を測定することによって決定される。緩衝電流が零になる瞬時は、時間窓ｔ_w の開始を規定する。緩衝電流が零になる瞬時において、１次巻線の電圧は、瞬 時的に逆変換した２次電圧に等しくならない。これは、漏れインダクタンス及び 寄生キャパシタンスが１次側でＬＣ回路を形成して減衰振動を発生させることに よって生じる。この振動は、図２に示すように、線形的に減少する測定信号に重 ね合わされる。概して、この振動は、積分された測定信号Ｕ_cの大小にほとんど 又は全く影響を及ぼさない。時間窓は、２次電流Ｉ_sが零になる瞬時に、少なく ともＤＣＭ内にほぼ終了する。この場合、１次電圧が再び減衰するが、低周波数 となり、これは、著しく小さい漏れインダクタンスの代わりに１次インダクタン スによって決定される。このように減衰する１次電圧の最初の零交差を用いて、 時間窓ｔ_wの終了点を決定する。ＣＣＭにおいて、この終了点は、制御可能な切 替素子６のターンオン瞬時によって決定される。 したがって、制御可能な切替素子６が開かれると、緩衝電流が零となるときを 測定するとともに１次巻線８の両端間の電圧の零交差を測定することにより、２ 次電圧を表すとともに帰還信号として用いることができる測定信号として１次電 圧を用いることができる範囲内で時間窓を規定することができる。このために、 測定信号を、時間窓中に制御可能なスイッチ３８により時間的に選択して伝達す るとともに、積分器４０で平均化する。負荷２２の両端間の電圧が減少すること により、測定信号Ｉ_m及び制御電圧Ｕ_cが減少する。駆動手段２４によって駆動信 号Ｕ_dのデューティサイクルが増大し、その結果、切替素子６は長時間導通した 状態となり、より多くのエネルギーが変成器１０中に集められる。したがって、 ２次電圧が増大し、負荷の両端間の電圧の最初の減少は除去される。 緩衝器は、常に必要ではなく、所望のものである。この場合、ダイオード２６ 及びチェナーダイオード２８は省略され、抵抗３０を、図１に破線で示したよう に第１電源端子２と第１巻線端部１２との間に接続する。したがって、１次巻線 ８を流れる電流を、第１インタフェース回路３２によって再び測定することかで きる。この代案を、図３〜５を参照して説明すべき実施の形態に対して同様に示 す。 整流時間ｔ_cを、切替素子６がターンオフされる瞬時に開始する時間窓に含め ることもできる。このタイミング関係は、駆動手段２４と論理ユニット３６との 間の接続線として図１に示され、ＣＣＭのタイミング関係を表す。この場合、窓 時間の終了は切替素子６のターンオンと一致する。整流時間ｔ_cを含むことによ り、整流により測定信号に生じた信号分布が原因で測定信号に静的な測定エラー が誘導される。このエラーを、後に詳細に説明する方法で訂正することかできる 。 図３は、図１に図示した電源回路の電圧−電流コンバータ３０及び３２並びに 論理ユニットを更に詳細に示す。第１電圧−電流コンバータ３２は、第１電源端 子２に接続した非反転入力部及び抵抗３０に接続した反転入力部を有する差動増 幅器４２を具える。差動増幅器４２の出力は、ソースを第１電源端子２に接続し たＰＭＯＳトランジスタ４４のゲートを制御する。ＰＭＯＳトランジスタ４４の ドレインは、抵抗３０を流れる緩衝電流の目安となる電流Ｉ_snを発生させる。第 ２電圧−電流コンバータ３４は、差動増幅器４６、ＰＭＯＳトランジスタ４８、 ダイオード５０及び抵抗５２を具える。差動増幅器４６は、第１電源端子２に接 続した非反転入力部、ＰＭＯＳトランジスタ４８のソースに接続した反転入力部 、及びＰＭＯＳトランジスタ４８のゲートに接続した出力部とを有する。さらに 、ＰＭＯＳトランジスタ４８は、抵抗５２を介して第２巻線端部１４に接続する とともにダイオード５０を介して第１電源端子２に接続したソースを有する。ダ イ オード５０は、巻線の端部１４の電圧Ｕ_swが入力電圧Ｕ_iより高くなると遮断し 、その結果、測定電流Ｉ_mはＰＭＯＳトランジスタ４８を流れる。電流Ｉ_snは第 １電流ミラー５６の入力枝路５４に流れる。電流Ｉmは、第２電流ミラー６０の 入力枝路５８に流れる。第１電流ミラー５６の出力枝路６２を、第３電流ミラー ６６の出力枝路６４に接続し、第３電流ミラー６６の入力枝路６８を基準電流源 ７０に接続する。したがって、基準電流源７０からの基準電流と電流Ｉ_snとの間 の差が測定される。この差を増幅して、バッファ７２のセット信号ＳＴを形成す る。同様に、出力枝路７４を第３電流ミラー６６の出力枝路７６に接続して、電 流Ｉ_mを基準電流と比較する。電流差は、バッファ７８でリセット信号ＲＴに変 換される。図４は、セット信号ＳＴと、リセット信号ＲＴと、第２巻線端部１４ の電圧Ｕ_swとを示す。整流中、電流は緩衝抵抗３０を流れ、セット信号ＳＴはハ イになる。電圧Ｕ_swが電圧Ｕ_iより高いときリセット信号はハイになる。電圧Ｕ_{s w} が減衰すると不所望なリセット信号が生じ、これを、記憶素子によって防止す ることができる。 論理ユニット３６を種々の方法で実現することができる。セット信号ＳＴの立 上がり縁及びリセット信号ＲＴの立下がり縁を用いて、時間窓信号ＷＳを発生さ せる記憶素子をセットし及びリセットすることができる。時間窓を記憶素子８０ によって発生させることもでき、この記憶素子８０は、これら縁を用いず、セッ トのためにセット信号ＳＴを用いるとともにリセットのために反転リセット信号 ＲＴを用いる。切替モード電源が連続導通モードで作動すると、時間窓の縁は、 切替素子６のターンオン瞬時によって決定される。この場合、駆動手段２４は論 理ユニット３６に適切な信号Ｉ_dを供給し、この信号からリセット信号を得る。 図５は、図１の切替モード電源のより更に詳細な他の実施の形態を示す。この 場合、第１の電圧−電流コンバータ３２は、抵抗８４を介してチェナーダイオー ド２８と抵抗３０との間のノードに接続したソースを有するＰＭＯＳトランジス タ８２を具える。第２の電圧−電流コンバータ３４はＰＭＯＳトランジスタ８６ を具え、このＰＭＯＳトランジスタ８６のソースを、図３と同様に、ダイオード ５０、この場合チェナーダイオード及び抵抗５２に接続する。ＰＭＯＳトランジ スタ８２は、ダイオード接続したＰＭＯＳトランジスタ８８のゲートに相互接続 したゲートを有し、このＰＭＯＳトランジスタ８８は、相互接続したゲート及び ドレインと、第１電源端子２に接続したソースとを有する。ＰＭＯＳトランジス タ８８を流れるバイアス電流Ｉ_Bをバイアス電流源９０から発生させ、このバイ アス電流源９０を、ＰＭＯＳトランジスタ８８のドレインと第１電流ミラー５６ の入力枝路５４との間に接続する。ＰＭＯＳトランジスタ８６は、ダイオード接 続したＰＭＯＳトランジスタ８７のゲートに相互接続したゲートを有し、このＰ ＭＯＳトランジスタ８７は、相互接続したゲート及びドレインと、第１電源端子 ２に接続したソースとを有する。ＰＭＯＳトランジスタ８７を流れる小始動電流 を電流源８９から発生させ、この電流源８９を、ＰＭＯＳトランジスタ８７のド レインとグランドとの間に接続する。さらに、ＰＭＯＳトランジスタ８６を流れ る電流に等しい電流がＰＭＯＳトランジスタ８７を流れる。その理由は、第２電 流ミラー６０の出力枝路７５をＰＭＯＳトランジスタ８７のドレインに結合して いるからである。その結果、ほぼ等しい電流がＰＭＯＳトランジスタ８６及び８ ７を流れ、これらトランジスタのゲートーソース電圧は互いに等しくなる。本実 施の形態のように回路を簡単にすることは、集積に非常に好適である。このよう に高電圧のＰＭＯＳトランジスタを用いると、高電圧Ｕ_iと電気信号回路との間 を絶縁させることができる。 所望の場合には、他のタイミング信号を発生させるために測定信号Ｉ_mを複数 の基準と比較して、フライバック時間中に適切な時間窓を形成することができる 。このために、第２電流ミラー６０は、第３電流ミラー６６の各出力枝路及び各 バッファに結合した他の出力枝路を具える。種々の基準を、例えば、入力枝路６ ８以外の電流利得を第３電流ミラー６６の各出力枝路に与えることによって得る 。 第２電流ミラー６０は、基準電流源９４に結合した出力枝路９２も有する。ミ ラー電流Ｉ_mと基準電流源９４からの基準電流Ｉ_refとの間の差電流は、制御可能 なスイッチ３８を介してホールドキャパシタ９６に流れ、このキャパシタは、論 理ユニット３６の時間窓信号ＷＳの制御下で時間窓中に差電流を積分する。ホー ルドキャパシタ９６の両端間の制御電圧Ｕ_cは駆動信号Ｕ_dのデューティサイクル を決定し、駆動手段２４は、この駆動信号Ｕ_dを用いて制御可能な切替素子６、 この場合にはＮＭＯＳトランジスタを駆動させる。負荷２２の両端間の出力 電圧を、基準電流源９４の基準電流Ｉ_refによって調整することができる。 頻繁に用いられる切替モード電源の変形例は、制御可能な切替素子６を流れる ピーク電流をモニタする電流モード制御に応じて動作する。図６は、電流モード 制御で動作する実施の形態の詳細を示す。制御可能な切替素子６に直列な抵抗９ ８を含み、制御可能な切替素子６を閉じると、抵抗９８に１次電流Ｉ_pが流れる 。フリップ−フロップ１０４のリセット入力部１０２を駆動させるコンパレータ １００により、抵抗９８の両端間の電圧を、ホールドキャパシタ９６の両端間の 制御電圧Ｕ_cと比較する。フリップ−フロップ１０４のセット入力部１０６は、 クロックパルス発振器１０８から再帰パルスを受信する。フリップ−フロップ１ ０４は、制御信号Ｕ_dを制御可能な切替素子６に供給する。このようにして、１ 次電流Ｉ_pのピーク値は、制御電圧Ｕ_c と一定関係を有し、入力電圧Ｕ_iの変動に よって影響が及ぼされない。さらに、制御切替素子６を流れる電流は安全な値に 制限される。 図７は図６と同様な回路を示し、この場合、抵抗９８の両端間の電圧及びホー ルドキャパシタ９６の両端間の制御電圧Ｕ_c は、図３の第２の電圧−電流コンバ ータ３４に対応するタイプの電圧−電流コンバータ１１８及び１１６によって、 電流Ｉ_sw及びＩ_cにそれぞれ変換される。制御電流Ｉ_cは、電流ミラー１１０によ って反映され、電流Ｉ_swと比較され、この電流差は、バッファ１１２を介してフ リップ−フロップ１０４のリセット入力部１０２を駆動する。電流モード制御形 態によれば、図２に図示した測定信号Ｉ_mの減少成分Ｉ_s＊Ｒ_pを訂正することが できる。その理由は、第１電流Ｉ_pのピーク値は電流のピーク値に比例するから である。このために、制御電流Ｉ_cを、補償電流Ｉ_cmn として、個別の出力枝路 を有する電流ミラー１１０を介して、基準電流源９４からの基準電流Ｉ_ref及び 測定電流Ｉ_mを受信するポイントに帰還させる。補償電流Ｉ_cmpの大きさは、測定 信号の三角形構成要素の区域に比例し、その結果、あり得る負荷変動に従って変 動する。負荷が高くなるに従って、より大きな２次ピーク電流、その結果より大 きな１次ピーク電流が生じる。制御電圧Ｕcと１次電流のピーク値との間の一定 関係により、制御電圧Ｕ_c又は制御電流Ｉ_cは、２次ピーク電流、したがって測定 信号の三角形構成要素の区域の目安となる。補償電流Ｉ_cmnを、測定信号 と同一の時間窓に通過させる必要がある。 図２において、２次電流が零になる瞬時と１次電圧が最初に零を通過する瞬時 との間に時間差ｔ_fが存在する。その結果、時間窓は幾分長くなる。これを、例 えば電流源１１４により、ホールドキャパシタ９６から電流Ｉ_crrを取り除くこ とによって訂正することができる。時間差ｔ_f中、寄生キャパシタンスに結合し た１次インダクタンスによって生じた減衰により測定電流Ｉ_mはまだ零ではなく 、エラー電流はホールドキャパシタ９６を流れる。時間ｔ_fは所定の出力電圧に 対して一定であり、その結果、切替周期Ｔごとに電荷の残余を受け取る。これを 電流ソース１１４によって訂正することができる。整流時間ｔ_cを窓時間中に具 える場合、同様な静的エラーが生じる。これも、電流源１１４によって訂正する ことができる。電源の切替周波数が変動する場合、電流源１１４の電流Ｉ_crrも 周波数に依存するようにするのが好適である。これに適切な電流源として、クロ ック信号のリズム中の脈動電流を発生させるとともにクロック信号の各周期中に 良好に規定された電荷の量を発生させるクロック電荷ポンプを開示する上記欧州 特許出願公開明細書第0574982 号を参照すればよい。この既知の電荷ポンプを、 例えば、駆動信号Ｕ_dから得られる信号によってクロックすることができる。 図８は、電圧に依存するのこぎり波発振器１２０を有する他の実施の形態を示 す。こののこぎり波発振器１２０は、切替素子６を駆動するフリップ−フロップ １０４のセット入力部１０６をトリガする。切替素子６を流れる電流は、抵抗９ ８によって再び感知される。コンパレータ１２２は抵抗９８の両端間の電圧を基 準電圧Ｖ_refと比較する。コンパレータ１２２はフリップ−フロップ１０４のリ セット入力部１０２を駆動させる。これにより、１次巻線を流れるピーク電流を 固定する。この場合、測定信号の三角形成分の区域を固定し、これは、基準電流 Ｉ_ref及び電流源１２４によって表されるＩ_corr2の一定の訂正に適用するのに十 分である。発振器１２０は、時間窓信号ＷＳが供給される禁止入力部１２６も有 する。発振器１２０は、ホールドキャパシタの電圧によって指示されるような（ オフタイム変調）時間窓信号ＷＳの終端又はそれより後にセット信号を発生させ る。 明らかに、既に説明したような測定信号の三角形成分に対する補償及び時間差 ｔ_f及び／又はｔ_cに対する訂正を、変成器の１次巻線を帰還巻線として用いずに 変成器がこの目的のために個別の２次巻線を有する切替モード電源又は光結合素 子を用いる切替モード電源に用いることもできる。 上記実施の形態は、主に信号電流、電流コンパレータ及び電流ミラーを用いる 。明らかに、信号電圧、基準電圧及び電圧コンパレータ等を用いることもできる 。図示したトランジスタを任意の所望のタイプ、例えばバイポーラトランジスタ 又はＭＯＳトランジスタとすることができる。第１主電極、第２主電極及び制御 電極は、バイポーラトランジスタに対してはエミッタ、コレクタ及びベースにそ れぞれ対応し、ＭＯＳトランジスタに対してはソース、ドレイン及びゲートにそ れぞれ対応する。 図１に図示した駆動手段は、切替素子６の駆動信号Ｕ_dのパルス幅変調（ＰＷ Ｍ）に基づくものである。しかしながら、これは本発明に必須ではない。制御信 号Ｕ_cは、例えば、駆動信号Ｕ_dの周波数を変動させて、負荷の両端間の出力電圧 を安定させることができる。

【手続補正書】 【提出日】１９９７年６月４日 【補正内容】 １．請求の範囲を次の通り訂正する。 「 請求の範囲 １．１次電源電圧に接続する第１（２）及び第２（４）電源端子と、前記１次電 源電源端子（２）に結合した第１巻線端部（１２）及び第２巻線端部（１４）を 有する１次巻線（８）並びに測定信号を発生させる帰還巻線を有する変成器（１ ０）と、駆動信号の制御下で開閉することにより前記１次巻線（８）に流れる周 期的に遮断する第１電流を発生させるために前記第２巻線端部（１４）及び第２ 電源端子（４）との間に接続した制御可能な切替素子（６）と、前記測定信号に 応答して前記駆動信号を発生させる駆動手段（２４）とを具え、前記帰還巻線を １次巻線（８）とした切替モード電源において、前記切替モード電源は、前記切 替素子（６）の開放状態で時間的に選択して前記測定信号（Ｉ_m）を伝達するた めに時間窓信号（ＷＳ）を発生させる時間窓手段（３２，３４，３６）を具え、 前記時間窓手段は、前記切替素子（６）を開いた後前記第１電流の零交差を検出 する第１手段（２６，２８，３０，３２，５６，７２）と、前記切替素子（６） を開いた後前記１次巻線（８）の両端間にある第１電圧の零交差を検出する第２ 手段（３４，１４，６０，７８）と、前記第１手段から生じたセット信号（ＳＴ ）を受信するセット入力部、前記第２手段から生じたリセット信号（ＲＴ）を受 信するリセット入力部、及び前記時間窓信号（ＷＳ）を発生させる出力部を有す る論理ユニット（３６，８０）とを具えることを特徴とする切替モード電源。 ２．前記第１手段は、前記１次巻線（８）の両端間に接続するとともに前記切替 素子（６）の閉鎖状態で非導通状態の緩衝回路（２６，２８）と、この緩衝回路 （２６，２８）を流れる信号電流を前記セット信号に変換するインタフェース回 路（３０，３２）とを具えることを特徴とする請求の範囲１記載の切替モード電 源。 ３．前記インタフェース回路は、前記緩衝回路を前記第１電源端子（２）に結合 するために前記緩衝回路（２６，２８）に直列に配置した第１抵抗（３０）と、 この第１抵抗（３０）及び前記緩衝回路（２６，２８）に結合した第１主電極、 前記第１抵抗（３０）の両端間の信号電圧に応答して電流（Ｉ_sn）を発生させる 第２主電極、及び第１バイアス電源（８８）に結合した制御電極を有する第１ト ランジスタ（８２）とを具えることを特徴とする請求の範囲２記載の切替モード 電源。 ４．前記第１手段は、前記１次巻線（８）を流れる信号電流を前記セット信号に 変換するインタフェース回路（３０，３２）を具えることを特徴とする請求の範 囲１記載の切替モード電源。 ５．前記インタフェース回路は、前記第１電源端子（２）と前記第１巻線端部（ １２）との間に接続した第１抵抗（３０）と、前記第１抵抗及び第１巻線端部（ ２１）に結合した第１主電極、前記第１抵抗（３０）の両端間の信号電圧に応答 して電流（Ｉ_sn）を発生させる第２主電極、及び第１バイアス電源（８８）に結 合した制御電極を有する第１トランジスタ（８２）とを具えることを特徴とする 請求の範囲４記載の切替モード電源。 ６．前記第１バイアス電源は、前記第１電源端子（２）に結合した第１主電極、 第１バイアス電流源（９０）に結合した第２主電極、及び前記第３抵抗（８８） の第２主電極及び前記第１トランジスタ（８２）の制御電極に結合した制御電極 を有する第２トランジスタ（８８）を具えることを特徴とする請求の範囲３又は ５記載の切替モード電源。 ７．前記インタフェース回路は、前記バイアス電流源（９０）を介して前記第１ トランジスタ（８２）の第２主電極に結合した入力枝路（５４）及び前記セット 信号（ＳＴ）を発生させるために前記第１トランジスタ（８２）の第２主電極に 結合した出力枝路（６２）を有する第１電流ミラー（５６）を更に具えることを 特徴とする請求の範囲６記載の切替モード電源。 ８．前記第２手段は、前記１次巻線（８）の両端間に接続するとともに前記切替 素子（６）の閉鎖状態で導通する一方向性素子（５０）と、この一方向性素子（ ５０）を前記第２巻線端部（１４）に結合するために前記一方向性素子（５０） に直列に配置した第２抵抗（５２）と、前記第２抵抗（５２）及び前記一方向性 素子（５０）に結合した第１主電極、前記第２抵抗（５２）を流れる信号電流に 応答して電流（Ｉ_m）を発生させる第２主電極、及び第２バイアス電 源（８７）に結合した制御電極を有する第３トランジスタ（８６）とを具えるこ とを特徴とする請求の範囲１記載の切替モード電源。 ９．前記第２手段は、前記第２抵抗（８６）の第２主電極に結合した入力枝路及 びリセット信号（ＲＴ）を発生させるために基準電流源（７０）に結合した少な くとも一つの出力枝路（７４）を有する第２電流ミラー（６０）を更に具えるこ とを特徴とする請求の範囲８記載の切替モード電源。 10．前記第２バイアス電源は、前記第１電源端子（２）に結合した第１主電極、 第２バイアス電流源（８９）及び前記第２電流ミラー（６０）の他の出力枝路（ ７５）に結合した第２主電極、及びこの第２主電極及び前記第２トランジスタ（ ８６）の制御電極に結合した制御電極を有する第４トランジスタ（８７）を具え ることを特徴とする請求の範囲９記載の切替モード電源。 11．前記第２電流ミラー（６０）は、差電流を発生させるために他の基準電流源 （９４）に結合した他の出力枝路（９２）を更に具え、前記切替モード電源は、 ホールドキャパシタ（９６）と、前記時間窓信号（ＳＷ）の制御下で前記差電流 を前記ホールドキャパシタ（９６）に転送する制御可能なスイッチ（３８）を更 に具えることを特徴とする請求の範囲９記載の切替モード電源。 12．前記切替モード電源は、前記切替素子（６）を流れる電流の目安となる第１ 信号（Ｉ_sw）を発生させる手段（９８，１１８）と、前記ホールドキャパシタ（ ９６）の両端間の電圧（Ｕ_c）の目安となる第２信号（Ｉ_c）を前記第１信号（Ｉ_sw ）と比較する手段（１１０，１１２）と、前記第１信号（I_sw）と前記第２信 号（Ｉ_c）との比較に応答して前記駆動信号（Ｕ_d）を発生させる手段（１０４， １０８）とを更に具えることを特徴とする請求の範囲１１記載の切替モード電源 。 13．前記切替モード電源は、前記ホールドキャパシタ（９６）の両端間の電圧を 補償電流（Ｉ_cmp）に変換する手段（１１６，１１０）と、前記補償電流に前記 差電流を加える手段とを更に具えることを特徴とする請求の範囲１２記載の切替 モード電源。 14．前記切替モード電源は、前記ホールドキャパシタ（９６）から訂正電流（Ｉ_crr ）を放出するために前記ホールドキャパシタ（９６）に結合した電流搬送 素子（１１４）を更に具えることを特徴とする請求の範囲１１記載の切替モード 電源。 15．前記訂正電流（Ｉ_crr）は前記切替素子（６）の開閉の頻度に比例するよう にしたことを特徴とする請求の範囲１４記載の切替モード電源。」 ２．明細書第１頁第８〜１０行の「具える----電源は、」を次の通り訂正する。 「具え、前記帰還巻線を前記１次巻線とした切替モード電源に関するものであ る。 このような電源は、米国特許出願明細書第4425611 号及び米国特許出願明細 書第5138543 号から既知のように、」 ３．同第２頁第１２行の「困難になる。」の後に次の文を加入する。 「既知の切替モード電源において、帰還巻線を１次巻線としている。したがっ て、１次巻線それ自体は帰還巻線として用いられている。変成器の１次巻線で出 力電圧を測定する利点は、変成器が簡単かつ廉価となり、コスト価格が低下し、 １次側の全ての電子素子を一つの回路に集積する場合には構成要素が少なくなる という利点がある。 １次巻線の両端間の測定信号は、２次巻線が電流を発生する場合には出力 電圧を表す。これに関しては、米国特許出願明細書第5448469 号からそれ自体既 知のように、切替モード電源に、切替素子の開放状態で測定信号を時間的に選択 して伝達する時間窓信号を発生させる時間窓手段を設けることができる。したが って、１次巻線の測定信号は、所定の時間周期中にのみ用いられる。 本発明の目的は、時間窓それ自体が状態の変動に自動的に適合する切替モ ード電源を提供することである。本発明によれば、冒頭で規定したような切替モ ード電源は、」 ４．同頁第１３行〜第４頁第６行の「本発明の目的は、----電源の一例は、」を 削除する。 ５．同第４頁第１２行の「第１手段は----」を行改し、 同頁第２０〜２３行の「前記第１手段は、----特徴とする、」を「請求の範 囲２の塀怠によって特徴づけられる、」に訂正する。 ６．同第５頁第３〜８行の「前記インターフェース----この例は、」を「請求の 範囲３の形態によって更に特徴づけることができる。この例は、」に訂正し、 同頁第１２〜１６行の「前記第１----ものである。」を「請求の範囲４の形 態によって更に特徴づけることができる。この場合、第１抵抗を１次巻線に直 列に配置する。」に訂正し、 同頁第１７〜２３行の「前記第２----ものである。」を「請求の範囲８の形 態によって特徴づけられる。」に訂正する。 ７．同第６頁第１〜４行の「前記第１----もできる。」を「請求の範囲６の形態 によって特徴づけられる。」に訂正し、 同頁第７〜１０行の「前記インタフェース----ことができる。」を「請求の 範囲７の形態によって特徴づけることができる。」に訂正し、 同頁第１２〜１５行の「前記第２----特徴とする。」を「請求の範囲９の形 態によって更に特徴づけることができる。」に訂正し、 同頁第１８〜２１行の「前記第２----ができる。」を「請求の範囲１０の形 態によって特徴づけることができる。」に訂正し、 同頁第２８行〜第７頁第２行の「前記第２----ものである。」を「請求の範 囲１１の形態によって更に特徴づけられる。」に訂正する。 ８．同第７頁第５〜９行の「前記切替----ができる。」を「請求の範囲１２の形 態によって特徴づけられる。」に訂正し、 同頁第１２〜１５行の「負荷補償----ができる。」を「請求の範囲１３の特 徴によって行うことができる。」に訂正し、 同頁第２８行の「訂正することができる。」の後に次の文を加入する。 「 切替モード電源の切替周波数が固定され又は狭い範囲内で変動する場合、 固定された訂正電流の値で十分である。変動しうる切替周波数を有する切替モー ド電源に対して特に、切替素子の開閉の頻度に比例する訂正電流によってより正 確な訂正電流とする。この目的に適切な素子としては、クロック信号のリズム中 に脈動電流を発生させるとともにクロック信号の各周期中に十分に規定された量 の電荷を発生させるクロックされた電荷ポンプを開示した欧州特許出願公開明細 書第0574982 号を参照すればよい。 整流時間が時間窓に含まれる場合、整流によって測定信号に生じた信号の 寄与の結果、この素子により測定信号の静的エラーを訂正することができる。」 ９．同第７頁末行〜第８頁第７行間を削除する。

Claims (1)

1. 【特許請求の範囲】 １．１次電源電圧に接続する第１（２）及び第２（４）電源端子と、前記１次電 源電源端子（２）に結合した第１巻線端部（１２）及び第２巻線端部（１４）を 有する１次巻線（８）並びに測定信号を発生させる帰還巻線を有する変成器（１ ０）と、駆動信号の制御下で開閉することにより前記１次巻線（８）に流れる周 期的に遮断する第１電流を発生させるために前記第２巻線端部（１４）及び第２ 電源端子（４）との間に接続した制御可能な切替素子（６）と、前記測定信号に 応答して前記駆動信号を発生させる駆動手段（２４）とを具える切替モード電源 において、前記帰還巻線を１次巻線（８）としたことを特徴とする切替モード電 源。 ２．前記切替モード電源は、前記切替素子（６）の開放状態で時間的に選択して 前記測定信号（Ｉ_m）を伝達するために時間窓信号（ＷＳ）を発生させる時間窓 手段（３２，３４，３６）を具えることを特徴とする請求の範囲１記載の切替モ ード電源。 ３．前記切替モード電源は、積分した測定信号（Ｕ_c）を発生させる積分器（４ ０）と、前記時間窓信号（ＷＳ）の制御下で前記測定信号（Ｉ_m）を伝達する制 御可能なスイッチ（３８）とを更に具えることを特徴とする請求の範囲２記載の 切替モード電源。 ４．前記切替モード電源は、前記切替素子（６）を流れる電流の目安となる第１ 信号（Ｉ_sw）を発生させる手段（９８）と、前記積分した測定信号（Ｕ_c）の目 安となる第２信号（Ｉ_c）を前記第１信号（Ｉ_sw）と比較する手段（１１２）と 、前記第１信号（Ｉ_sw）と前記第２信号（Ｉ_c）との比較に応答して前記駆動信 号（Ｕ_d）を発生させる手段（１０４，１０８）とを更に具えることを特徴とす る請求の範囲３記載の切替モード電源。 ５．前記切替モード電源は、前記積分した測定信号を補償信号（Ｉ_cmp）に変換 する手段（１１０）と、この補償信号（Ｉ_cmp）に前記測定信号（Ｉ_m）を加算す る手段とを更に具えることを特徴とする請求の範囲４記載の切替モード電源。 ６．前記切替モード電源は、訂正信号（Ｉ_crr）によって前記積分した信号（Ｕ_c ）を低減させるために前記積分器（９６）に結合した素子（１１４）を更に具え ることを特徴とする請求の範囲３，４又は５記載の切替モード電源。 ７．前記訂正信号（Ｉ_crr）は前記切替素子（６）の開閉の頻度に比例するよう にしたことを特徴とする請求の範囲６記載の切替モード電源。 ８．前記時間窓手段は、前記切替素子（６）を開いた後前記第１電流の零交差を 検出する第１手段（２６，２８，３０，３２，５６，７２）と、前記切替素子（ ６）を開いた後前記１次巻線（８）の両端間にある第１電圧の零交差を検出する 第２手段（３４，１４，６０，７８）と、前記第１手段から生じたセット信号（ ＳＴ）を受信するセット入力部、前記第２手段から生じたリセット信号（ＲＴ） を受信するリセット入力部、及び前記時間窓信号（ＷＳ）を発生させる出力部を 有する論理ユニット（３６，８０）とを具えることを特徴とする請求の範囲２記 載の切替モード電源。 ９．前記第１手段は、前記１次巻線（８）の両端間に接続するとともに前記切替 素子（６）の閉鎖状態で非導通状態の緩衝回路（２６，２８）と、この緩衝回路 （２６，２８）を流れる信号電流を前記セット信号に変換するインタフェース回 路（３０，３２）とを具えることを特徴とする請求の範囲８記載の切替モード電 源。 10．前記インタフェース回路は、前記緩衝回路を前記第１電源端子（２）に結合 するために前記緩衝回路（２６，２８）に直列に配置した第１抵抗（３０）と、 この第１抵抗（３０）及び前記緩衝回路（２６，２８）に結合した第１主電極、 前記第１抵抗（３０）の両端間の信号電圧に応答して電流（Ｉ_sn）を発生させる 第２主電極、及び第１バイアス電源（８８）に結合した制御電極を有する第１ト ランジスタ（８２）とを具えることを特徴とする請求の範囲９記載の切替モード 電源。 11．前記第１手段は、前記１次巻線（８）を流れる信号電流を前記セット信号に 変換するインタフェース回路（３０，３２）を具えることを特徴とする請求の範 囲８記載の切替モード電源。 12．前記インタフェース回路は、前記第１電源端子（２）と前記第１巻線端部（ １２）との間に接続した第１抵抗（３０）と、前記第１抵抗及び第１巻線端部（ ２１）に結合した第１主電極、前記第１抵抗（３０）の両端間の信号電圧に応答 して電流（Ｉ_sn）を発生させる第２主電極、及び第１バイアス電源（８８）に結 合した制御電極を有する第１トランジスタ（８２）とを具えることを特徴とする 請求の範囲１１記載の切替モード電源。 13．前記第１バイアス電源は、前記第１電源端子（２）に結合した第１主電極、 第１バイアス電流源（９０）に結合した第２主電極、及び前記第３抵抗（８８） の第２主電極及び前記第１トランジスタ（８２）の制御電極に結合した制御電極 を有する第２トランジスタ（８８）を具えることを特徴とする請求の範囲１０又 は１２記載の切替モード電源。 14．前記インタフェース回路は、前記バイアス電流源（９０）を介して前記第１ トランジスタ（８２）の第２主電極に結合した入力枝路（５４）及び前記セット 信号（ＳＴ）を発生させるために前記第１トランジスタ（８２）の第２主電極に 結合した出力枝路（６２）を有する第１電流ミラー（５６）を更に具えることを 特徴とする請求の範囲１３記載の切替モード電源。 15．前記第２手段は、前記１次巻線（８）の両端間に接続するとともに前記切替 素子（６）の閉鎖状態で導通する一方向性素子（５０）と、この一方向性素子（ ５０）を前記第２巻線端部（１４）に結合するために前記一方向性素子（５０） に直列に配置した第２抵抗（５２）と、前記第２抵抗（５２）及び前記一方向性 素子（５０）に結合した第１主電極、前記第２抵抗（５２）を流れる信号電流に 応答して電流（Ｉ_m）を発生させる第２主電極、及び第２バイアス電源（８７） に結合した制御電極を有する第３トランジスタ（８６）とを具えることを特徴と する請求の範囲８，９，１０，１１，１２，１３又は１４記載の切替モード電源 。 16．前記第２手段は、前記第２抵抗（８６）の第２主電極に結合した入力枝路及 びリセット信号（ＲＴ）を発生させるために基準電流源（７０）に結合した少な くとも一つの出力枝路（７４）を有する第２電流ミラー（６０）を更に具えるこ とを特徴とする請求の範囲１５記載の切替モード電源。 17．前記第２バイアス電源は、前記第１電源端子（２）に結合した第１主電極、 第２バイアス電流源（８９）及び前記第２電流ミラー（６０）の他の出力枝路（ ７５）に結合した第２主電極、及びこの第２主電極及び前記第２トランジスタ（ ８６）の制御電極に結合した制御電極を有する第４トランジスタ（８７）を具え ることを特徴とする請求の範囲１６記載の切替モード電源。 18．前記第２電流ミラー（６０）は、差電流を発生させるために他の基準電流源 （９４）に結合した他の出力枝路（９２）を更に具え、前記切替モード電源は、 ホールドキャパシタ（９６）と、前記時間窓信号（ＳＷ）の制御下で前記差電流 を前記ホールドキャパシタ（９６）に転送する制御可能なスイッチ（３８）を更 に具えることを特徴とする請求の範囲１６又は１７記載の切替モード電源。 19．前記切替モード電源は、前記切替素子（６）を流れる電流の目安となる第１ 信号（Ｉ_sw）を発生させる手段（９８，１１８）と、前記ホールドキャパシタ（ ９６）の両端間の電圧（Ｕ_c）の目安となる第２信号（Ｉ_c）を前記第１信号（Ｉ_sw ）と比較する手段（１１０，１１２）と、前記第１信号（Ｉ_sw）と前記第２信 号（Ｉ_c）との比較に応答して前記駆動信号（Ｕ_d）を発生させる手段（１０４， １０８）とを更に具えることを特徴とする請求の範囲１８記載の切替モード電源 。 20．前記切替モード電源は、前記ホールドキャパシタ（９６）の両端間の電圧を 補償電流（Ｉ_cmp）に変換する手段（１１６，１１０）と、前記補償電流に前記 差電流を加える手段とを更に具えることを特徴とする請求の範囲１９記載の切替 モード電源。 21．前記切替モード電源は、前記ホールドキャパシタ（９６）から訂正電流（Ｉ_crr ）を放出するために前記ホールドキャパシタ（９６）に結合した電流搬送素 子（１１４）を更に具えることを特徴とする請求の範囲１８，１９又は２０記載 の切替モード電源。 22．前記訂正電流（Ｉ_crr）は前記切替素子（６）の開閉の頻度に比例するよう にしたことを特徴とする請求の範囲２１記載の切替モード電源。 23．前記切替モード電源は、前記ホールドキャパシタ（９６）の両端間の電圧に 依存する出力信号を有する電圧制御された発振器（１２０）と、前記切替素子（ ６）を流れる電流の目安となる信号を基準値（Ｖ_ref）と比較する手段（９ ８，１２２）と、前記発振器（１２０）の出力信号及び前記比較する手段（９８ ，１２２）の出力信号に応答して前記駆動信号（Ｕ_d）を発生させる双安定素子 （１０４）とを更に具えることを特徴とする請求の範囲１８記載の切替モード電 源。