JPH10511533A - 差動切替キャパシタのフィルタ処理 - Google Patents

Abstract

(57)【要約】 差動切替キャパシタのフィルタ区分は、差動増幅器（ＯＴＡ）と、差動増幅器（ＯＴＡ）の非反転出力部（＋）と反転入力部（−）との間に結合された第１組の切替キャパシタ（Ｃ１１，Ｃ１２）と、差動増幅器（ＯＴＡ）の反転出力部（−）と非反転入力部（＋）との間に結合された第２組の切替キャパシタ（Ｃ２１，Ｃ２２）とを具える。組の切替キャパシタ（Ｃ１１，Ｃ１２；Ｃ２１，Ｃ２２）で、キャパシタの第１端子を、第１スイッチ（Ｓ１．１１，Ｓ１．１２；Ｓ１．２１，Ｓ１．２２）を介して差動増幅器（ＯＴＡ）の出力部（＋；−）の対応するものに結合するとともに、第２スイッチ（Ｓ２．１１，Ｓ２．１２；Ｓ２．２１，Ｓ２．２２）を介して前記フィルタ区分の差動入力部記出力部（Ｖin+，Ｖin-）のうちの一つに結合する。キャパシタの第２端子を、第３スイッチ（Ｓ３．１１，Ｓ３．１２；Ｓ３．２１，Ｓ３．２２）を介して前記差動増幅器（ＯＴＡ）の前記入力部（−；＋）の対応するものに結合するとともに、第４スイッチ（Ｓ４．１１，Ｓ４．１２；Ｓ４．２１，Ｓ４．２２）を介して基準端子に結合する。各組内で、対応するスイッチは、互いに相違する切替位相（φ１；φ２）で作動する。

Description

【発明の詳細な説明】 差動切替キャパシタのフィルタ処理 本発明は、差動切替キャパシタのフィルタ区分と、このようなフィルタ区分を 含むＳＥＣＡＭを具えるテレビジョン信号受信機に関するものである。 １９８４年８月２日に刊行されたElectronics Letters のvol.20,No.16の663 〜664 頁のK.Nagaraj による論文“Switched-capacitor delay circuit that is insensitive to capacitor mismatch and stray capacitance”は、単一の増幅 器を用いるとともにキャパシタの不整合及び漂遊容量に感知しない切替キャパシ タの遅延回路を開示している。第１クロック位相にて、第１キャパシタは（以前 の段からの出力である）入力をサンプルするのに対して、第２キャパシタは、増 幅器の両端間に接続される。したがって、増幅器の出力は、第２キャパシタ全体 に亘る電圧に等しい。第２クロック位相にて、キャパシタは、回りのスイッチの 適切な動作によって交換される。したがって、出力電圧は、以前のクロックサイ クル中に入力部分に存在する電圧に等しい新たな値を仮定する。同時に、入力は 第２キャパシタによってサンプルされる。次のクロックサイクル中、キャパシタ は再び交換される。このプロセスは継続し、回路は、１クロック間隔に等しい遅 延を有する遅延線として作用する。キャパシタ間に電荷の移動がないので、回路 の動作がキャパシタ間の比に依存しないことは明らかである。また、キャパシタ ノードがグランドと仮想的なグランドとの間、又は電源間で切り替えられるので 、回路は寄生キャパシタンスに感知しない。 しかしながら、スイッチオフの瞬時のスイッチのチャネル電荷注入が原因でＤ Ｃオフセット及び信号歪みが発生する。非線形キャパシタ及びスイッチの抵抗上 の信号依存により歪みが更に生じる。大きな混成信号回路の歪みの他の主な原因 は、関連のないクロック源、電源ノイズ、クロックノイズ、クロックフィードス ルー及びオフセットによるものである。 本発明の目的は、これら不都合を回避しながら従来の回路の利点を維持するこ とである。このために、本発明の第１態様は、請求の範囲１に規定した差動切替 キャパシタのフィルタ区分を提供する。本発明の第２態様は、請求の範囲５に規 定したテレビジョン信号受像機を提供する。好適例を従属の請求の範囲に規定す る。 本発明の主な態様は、差動増幅器と、差動増幅器の非反転出力部と反転入力部 との間に結合された第１組の切替キャパシタと、差動増幅器の反転出力部と非反 転入力部との間に結合された第２組の切替キャパシタとを具える差動切替キャパ シタのフィルタ区分を提供する。組の切替キャパシタで、キャパシタの第１端子 を、第１スイッチを介して差動増幅器の出力部の対応するものに結合するととも に、第２スイッチを介して前記フィルタ区分の差動入力部記出力部のうちの一つ に結合する。キャパシタの第２端子を、第３スイッチを介して前記差動増幅器の 入力部の対応するものに結合するとともに、第４スイッチを介して基準端子に結 合する。各組内で、対応するスイッチは、互いに相違する切替位相で作動する。 本発明のこれら及び他の態様を、後に説明する実施の形態を参照して明らかに する。 図面中、 図１は、本発明の第１の実施の形態による差動非反転１サンプリング周期遅延 回路を示す。 図２は、本発明の第２の実施の形態による差動反転１サンプリング周期遅延回 路を示す。 図３は、本発明の第３の実施の形態による差動１サンプリング周期遅延及び加 算回路を示す。 図４は、本発明の第４の実施の形態による差動１サンプリング周期遅延及び減 算回路を示す。 図５は、本発明の第５の実施の形態による再帰差動切替キャパシタのフィルタ 回路である。 図１の差動非反転遅延回路は差動増幅器ＯＴＡを具え、この差動増幅器ＯＴＡ は、反転入力部及び非反転入力部と、遅延回路の差動出力部Ｖout+及びＶout-に 結合した反転出力部及び非反転出力部とを有する。また、遅延回路は、差動増幅 器ＯＴＡの非反転出力部と反転入力部との間に結合した第１組のキャパシタＣ１ １，Ｃ１２と、差動増幅器ＯＴＡの反転出力部と非反転入力部との間に結合した 第２組のキャパシタＣ２１，Ｃ２２とを具える。キャパシタＣ１１，Ｃ１２及び Ｃ２１，Ｃ２２の組において、キャパシタの第１端子を、第１スイッチＳ１．１ １，Ｓ１．１２及びＳ１．２１，Ｓ１．２２を介して差動増幅器ＯＴＡのうちの 対応するものに結合し、この場合、各組内で、対応するスイッチ（例えば、キャ パシタＣ１１，Ｃ１２を用いて形成された組の両方の第１スイッチＳ１．１１， Ｓ１．１２）は、互いに相違する切替位相Φ１，Φ２及びΦ１，Φ２でそれぞれ 作動する。キャパシタＣ１１，Ｃ１２及びＣ２１，Ｃ２２の第１端子を、第２ス イッチＳ２．１１，Ｓ２．１２及びＳ２．２１，Ｓ．２．２２を介して図１の遅 延回路の差動入力部Ｖin+ 及びＶin- のうちの一つにも結合し、この場合、各組 内で、第２スイッチは、互いに相違する切替位相Φ２，Φ１及びΦ２，Φ１でそ れぞれ作動する。キャパシタＣ１１，Ｃ１２及びＣ２１，Ｃ２２の第２端子を、 第２スイッチＳ３．１１，Ｓ３．１２及びＳ３．２１，Ｓ．３．２２を介して差 動増幅器ＯＴＡの入力部のうちの対応するものに結合し、この場合、各組内で、 第３スイッチは、互いに相違する切替位相Φ１，Φ２及びΦ１，Φ２でそれぞれ 作動する。キャパシタＣ１１，Ｃ１２及びＣ２１，Ｃ２２の第２端子を、第４ス イッチＳ４．１１，Ｓ４．１２及びＳ４．２１，Ｓ．４．２２を介して接地し、 この場合、各組内で、第４スイッチは、互いに相違する切替位相Φ２，Φ１及び Φ２，Φ１でそれぞれ作動する。四つのキャパシタＣＣ１１，Ｃ１２，Ｃ２１， Ｃ２２は同一の公称値を有する間、キャパシタ整合は重要でない。 図２の差動反転遅延回路は図１の差動非反転遅延回路に対応する。単なる相違 は、入力部入力部Ｖin+ 及びＶin- を交換していることである。 図３は、二つの相違する差動信号（Ｖin1+，Ｖin1-）及び（Ｖin2+，Ｖin2-） をサンプリング周期に亘って加算し及び遅延させている加算遅延区分を示す。こ のために、この回路は、二つの差動入力信号対（Ｖin1+，Ｖin1-）及び（Ｖin2+ ，Ｖin2-）を受信する２対の差動入力部を具える。この回路は、図１の回路に似 ているが、第１組のキャパシタ−スイッチ配置（Ｃ１１；Ｓ１．１１，Ｓ２．１ １，Ｓ３．１１，Ｓ４．１１）、（Ｃ１２；Ｓ１．１２，Ｓ２．１２，Ｓ３．１ ２，Ｓ４．１２）、（Ｃ２１；Ｓ１．２１，Ｓ２．２１，Ｓ３．２１，Ｓ４．２ １）及び（Ｃ２２；Ｓ１．２２，Ｓ２．２２，Ｓ３．２２，Ｓ４．２２）を更に 具える。図３において、全てに追加のラベルａを付加してＣ１１ａ，Ｃ１２ａ， Ｃ２１Ａａ及びＣ２２ａ等を形成する。この第１組のキャパシタ−スイッチ配置 を、第１の差動入力対（Ｖin1+，Ｖin1-）を受信し及び処理するように結合し、 全く同様な第２組の（Ｃ１１ｂ；Ｓ１．１１ｂ，Ｓ２．１１ｂ，Ｓ３．１１ｂ， Ｓ４．１１ｂ）、（Ｃ１２ｂ；Ｓ１．１２ｂ，Ｓ２．１２ｂ，Ｓ３．１２ｂ，Ｓ ４．１２ｂ）、（Ｃ２１ｂ；Ｓ１．２１ｂ，Ｓ２．２１ｂ，Ｓ３．２１ｂ，Ｓ４ ．２１ｂ）及び（Ｃ２２ｂ；Ｓ１．２２ｂ，Ｓ２．２２ｂ，Ｓ３．２２ｂ，Ｓ４ ．２２ｂ）を、第２の差動入力対（Ｖin2+，Ｖin2-）を受信し及び処理するよう に結合する。 図３の回路に対して以下の式が適用される。 Ｖout(nT)=［Ｃ１．Ｖin1((n-1)T)＋Ｃ２．Ｖin2((n-1)T)］／（Ｃ１＋Ｃ２） この場合、Ｃ１１ａ＝Ｃ１２ａ＝Ｃ２１ａ＝Ｃ２２ａ＝Ｃ１、及びＣ１１ｂ＝Ｃ １２ｂ＝Ｃ２１ｂ＝Ｃ２２ｂ＝Ｃ２。 図４は、サンプリング周期に亘って二つの差動信号（Ｖin1+，Ｖin1-）及び（ Ｖin2+，Ｖin2-）を減算し及び遅延させる減算遅延区分を示す。図４の回路は、 図３の回路と同様であり、単なる相違は入力部入力部Ｖin+2及びＶin-2を交換し ていることである。 図４の回路に対して以下の式が適用される。 Ｖout(nT)=［Ｃ１．Ｖin1((n-1)T)−Ｃ２．Ｖin2((n-1)T)］／（Ｃ１＋Ｃ２） この場合、Ｃ１１ａ＝Ｃ１２ａ＝Ｃ２１ａ＝Ｃ２２ａ＝Ｃ１、及びＣ１１ｂ＝Ｃ １２ｂ＝Ｃ２１ｂ＝Ｃ２２ｂ＝Ｃ２。 図５は、本発明による再帰フィルタ区分、より詳しくは差動電荷再分布切替キ ャパシタＳＥＣＡＭのチョークフィルタの実施の形態を示す。切替キャパシタの 各組が二つのキャパシタを具えるとともに、そのスイッチを各組内で二つの互い に相違する切替位相で差動させている以前の図１〜４に対して、図５において、 切替キャパシタの各組は四つのキャパシタを具えるとともに、そのスイッチを各 組内で四つの相違する切替位相で差動させる。したがって、差動増幅器ＯＴＡの 非反転出力部（＋）に、第１スイッチＳ１．１１，Ｓ１．１２，Ｓ１．１３及び Ｓ１．１４をそれぞれ介してキャパシタＣ１１，Ｃ１２，Ｃ１３及びＣ１４を設 ける。差動入力信号Ｖin+ を、第２スイッチＳ２．１１，Ｓ２．１２，Ｓ２．１ ３及びＳ２．１４をそれぞれ介してキャパシタＣ１１，Ｃ１２，Ｃ１３及びＣ１ ４に供給する。第３スイッチＳ３．１１，Ｓ３．１２，Ｓ３．１３及びＳ３．１ ４は、キャパシタＣ１１，Ｃ１２，Ｃ１３及びＣ１４を差動増幅器ＯＴＡの反転 入力部（−）にそれぞれ接続する。第４スイッチＳ４．１１，Ｓ４．１２，Ｓ４ ．１３及びＳ４．１４は、キャパシタＣ１１，Ｃ１２，Ｃ１３及びＣ１４を接地 する。同様に、差動増幅器ＯＴＡの反転出力部（−）に、第１スイッチＳ１．２ １，Ｓ１．２２，Ｓ１．２３及びＳ１．２４をそれぞれ介してキャパシタＣ２１ ，Ｃ２２，Ｃ２３及びＣ２４を設ける。差動入力信号Ｖin- を、第２スイッチＳ ２．２１，Ｓ２．２２，Ｓ２．２３及びＳ２．２４をそれぞれ介してキャパシタ Ｃ２１，Ｃ２２，Ｃ２３及びＣ２４に供給する。第３スイッチＳ３．２１，Ｓ３ ．２２，Ｓ３．２３及びＳ３．２４は、キャパシタＣ２１，Ｃ２２，Ｃ２３及び Ｃ２４を差動増幅器ＯＴＡの非反転入力部（＋）にそれぞれ接続する。第４スイ ッチＳ４．２１，Ｓ４．２２，Ｓ４．２３及びＳ４．２４は、キャパシタＣ２１ ，Ｃ２２，Ｃ２３及びＣ２４を接地する。 それに加えて、図５の再帰フィルタ区分は、同様な数の帰還経路を具える。よ り詳しくは、フィルタの非反転入力Ｖin- と差動増幅器ＯＴＡの反転入力部（− ）との間の直列切替キャパシタ配置（キャパシタ及び対応するスイッチ）に加え て、帰還切替キャパシタ配置が差動増幅器ＯＴＡの反転出力部（−）と反転入力 部（−）との間に存在する。また、フィルタの反転入力Ｖinと差動増幅器ＯＴＡ の非反転入力部（＋）との間の直列切替キャパシタ配置の各々に加えて、帰還切 替キャパシタ配置は、差動増幅器ＯＴＡの非反転出力部（＋）と非反転入力部（ ＋）との間に存在する。これら帰還切替キャパシタ配置のスイッチは、直列切替 キャパシタ配置の対応するスイッチとして同一切替位相で作動する。したがって 、図５において、直列切替キャパシタ配置及び帰還切替キャパシタ配置に対して 同一符号を用い、これにより帰還素子に追加の“ｆ”を付す。 図５の実施の形態において、帰還キャパシタの各々のキャパシタンスは直列キ ャパシタンスの各々の９倍のキャパシタンスである。 本発明による差動切替キャパシタのフィルタ区分を、非差動入力信号を処理し て（例えば、遅延させて）、差動遅延出力信号を発生させるのに用いることもで きる。このような実施の形態において、図１のものと同様に、第１組の切替キャ パシタＣ１１，Ｃ１２において、非反転入力信号を、（第２スイッチＳ２．１１ ，Ｓ２．１２が接続された）フィルタ回路の対応する入力部Ｖin+ に供給し、（ 第４スイッチＳ．４．１１，Ｓ４．１２が接続された）基準端子を接地する。第 ２組の切替キャパシタＣ２１，Ｃ２２において、非差動入力信号を、（第４スイ ッチＳ４．２１，Ｓ４．２２が接続された）基準端子に供給し、（第２スイッチ Ｓ２．２１，Ｓ２．２２が接続された）フィルタ回路の対応する入力部Ｖin- を 接地する。この回路は完全に対称であり、サンプル及びホールド並びに単一−差 動変換を実行する。本発明によるフィルタ区分を、任意の追加の段及び追加のク ロックサイクルを要求することなく、差動入力信号及び非差動入力信号を加算又 は減算するのに用いることもでき、これは、例えばビットごとのクロックサイク ルが重要であるアルゴリズム的なＡ／Ｄコンバータに特に有利である。このよう な差動信号及び非差動信号の結合は、図３，４の実施の形態において差動入力信 号が図３，４に図示したような端子Ｖin+，Ｖin- に供給される場合に行われ、 その間、非差動入力信号は、端子Ｖin2+及びスイッチＳ４．２１ｂ及びＳ４．２ ２ｂが接続された基準端子に供給され、端子Ｖin2-を接地する。 要約すれば、本発明は、単一差動増幅器（ＯＴＡ）の高速電荷再分布技術に基 づく多機能広帯域差動切替キャパシタ回路に関するものである。Ｎ本の経路のフ ィルタ及びサンプルデータ乗算器に要求されるような複数の信号の遅延、乗算、 加算及び減算が可能である。例えば、図３，４の加算回路及び減算回路をＮ本の 経路で実現して、対称及び非対称ＦＩＲフィルタ及びＩＲＲフィルタを形成する ことができる。高速であり、正確であり、かつ、雑音から逃れることに関して、 提案された解決は非常に好適であることがわかった。この回路により、ビデオ周 波数に対して寄生ワイヤリング容量を用いることができる。このビデオ周波数は 、他の状況では理想的な電力レベルにおいて不可能である。本発明は、キャパシ タ間の仮想的なアース点を介した電荷の移動がなく、かつ、グランドと仮想的な グランドとの間又は電源間でキャパシタノードが切り替えられるので、従来技術 の利点を維持し、その結果、この回路は寄生キャパシタンスに応答しない。しか しながら、本発明によって規定された第２組の切替キャパシタを設けるために、 従来技術の不都合が軽減される。 上記実施の形態は本発明を限定するものではなく、当業者は、添付した請求の 範囲を逸脱することなく多数の他の実施の形態を設計することができる。二つ及 び四つの互いに相違する位相でそれぞれ切り替えた２及び４個のキャパシタの組 を示したが、他の数も可能である。請求の範囲において、括弧内の任意の参照符 号は請求の範囲を制限するものとして解釈すべきでない。

───────────────────────────────────────────────────── 【要約の続き】 内で、対応するスイッチは、互いに相違する切替位相 （φ１；φ２）で作動する。

Claims (1)

1. 【特許請求の範囲】 １．少なくとも一対の差動入力部（Ｖin+，Ｖin-）及び少なくとも一対の差動出 力部（Ｖout+，Ｖout）を有する差動切替キャパシタのフィルタ区分であって、 このフィルタ区分は、 差動増幅器（ＯＴＡ）と、 この差動増幅器（ＯＴＡ）の非反転出力部（＋）と反転入力部（−）との間 に結合された第１組の切替キャパシタ（Ｃ１１，Ｃ１２）と、 前記差動増幅器（ＯＴＡ）の反転出力部（−）と非反転入力部（＋）との間 に結合された第２組の切替キャパシタ（Ｃ２１，Ｃ２２）とを具え、前記差動増 幅器（ＯＴＡ）の反転出力部（−）及び非反転出力部（＋）を、前記フィルタ区 分の少なくとも一つの対の差動出力部（Ｖout+，Ｖout）に結合し、 前記組の切替キャパシタ（Ｃ１１，Ｃ１２；Ｃ２１，Ｃ２２）で、キャパシ タの第１端子を、各組内で互いに相違する切替位相（Φ１，Φ２；Φ１，Φ２） で作動する第１スイッチ（Ｓ１．１１，Ｓ１．１２；Ｓ１．２１，Ｓ１．２２） を介して前記差動増幅器（ＯＴＡ）の前記出力部（＋；−）の対応するものに結 合するとともに、各組内で互いに相違する切替位相（Φ２，Φ１；Φ２，Φ１） で作動する第２スイッチ（Ｓ２．１１，Ｓ２．１２；Ｓ２．２１，Ｓ２．２２） を介して前記フィルタ区分の差動入力部記出力部（Ｖin+，Ｖin-）のうちの一つ に結合し、キャパシタの第２端子を、各組内で互いに相違する切替位相（Φ１， Φ２；Φ１，Φ２）で作動する第３スイッチ（Ｓ３．１１，Ｓ３．１２；Ｓ３． ２１，Ｓ３．２２）を介して前記差動増幅器（ＯＴＡ）の前記入力部（−；＋） の対応するものに結合するとともに、各組内で互いに相違する切替位相（Φ２， Φ１；Φ２，Φ１）で作動する第４スイッチ（Ｓ４．１１，Ｓ４．１２；Ｓ４． ２１，Ｓ４．２２）を介して基準端子に結合することを特徴とする差動切替キャ パシタのフィルタ区分。 ２．少なくとも二つの差動入力信号対（Ｖin1+，Ｖin1-，Ｖin2+，Ｖin2-）を加 算又は減算するために配置され、前記フィルタ区分は、前記少なくとも二つの差 動入力信号対（Ｖin1+，Ｖin1-，Ｖin2+，Ｖin2-）をそれぞれ受信するため に結合した少なくとも二つの差動入力対を具え、前記差動入力部の各々（Ｖin1+ ，Ｖin1-，Ｖin2+，Ｖin2-）を、各組の切替キャパシタ（Ｃ１１ａ，Ｃ１２ａ， Ｃ１１ｂ，Ｃ１２ｂ；Ｃ２１ａ，Ｃ２２ａ，Ｃ２１ｂ，Ｃ２２ｂ）に結合し、前 記組の切替キャパシタの各々のキャパシタの第１端子を、前記フィルタ区分の前 記差動入力部（Ｖin1+，Ｖin1-，Ｖin2+，Ｖin2-）のうちの一つ及び前記差動増 幅器（ＯＴＡ）の前記出力部（＋，−）の一つに結合し、前記組の切替キャパシ タ（Ｃ１１ａ，Ｃ１２ａ，Ｃ１１ｂ，Ｃ１２ｂ；Ｃ２１ａ，Ｃ２２ａ，Ｃ２１ｂ ，Ｃ２２ｂ）の各々のキャパシタの第２端子を、前記差動増幅器（ＯＴＡ）の前 記入力部（−，＋）に結合することを特徴とする請求の範囲１記載の差動切替キ ャパシタのフィルタ区分。 ３．前記フィルタ区分の差動入力部の前記少なくとも一対に供給される再帰的な フィルタ信号用に配置され、前記フィルタ区分は、 前記差動増幅器の反転出力部（−）及び非反転入力部（＋）との間に結合し た第１の帰還組の切替キャパシタ（Ｃ１１ｆ，Ｃ１２ｆ，Ｃ１３ｆ，Ｃ１４ｆ） と、 前記差動増幅器（ＯＴＡ）の非反転出力部（＋）と反転入力部（−）との間 に結合した第２の帰還組の切替キャパシタ（Ｃ２１ｆ，Ｃ２２ｆ，Ｃ２３ｆ，Ｃ ２４ｆ）とを更に具え、 前記帰還組の切替キャパシタで、前記キャパシタの第１端子を、各組内で互 いに相違する切替位相（Φ４，Φ１，Φ２，Φ３；Φ４，Φ１，Φ２，Φ３）で 作動する第１スイッチ（Ｓ１．１１ｆ，Ｓ１．１２ｆ，Ｓ１．１３ｆ，Ｓ１．１ ４ｆ；Ｓ１．２１ｆ，Ｓ１．２２ｆ，Ｓ１．２３ｆ，Ｓ１．２４ｆ）を介して前 記差動増幅器の前記出力部のうちの一方に結合するとともに、各組内で互いに相 違する切替位相（Φ１，Φ２，Φ３，Φ４；Φ１，Φ２，Φ３，Φ４）で作動す る第２スイッチ（Ｓ２．１１ｆ，Ｓ２．１２ｆ，Ｓ２．１３ｆ，Ｓ２．１４ｆ； Ｓ２．２１ｆ，Ｓ２．２２ｆ，Ｓ２．２３ｆ，Ｓ２．２４ｆ）を介して前記差動 増幅器の前記出力部のうちの他方に結合し、前記キャパシタの第２端子を、各組 内で互いに相違する切替位相（Φ４，Φ１，Φ２，Φ３；Φ４，Φ１，Φ２，Φ ３）で作動する第３スイッチ（Ｓ３．１１ｆ，Ｓ３．１２ ｆ，Ｓ３．１３ｆ，Ｓ３．１４ｆ；Ｓ３．２１ｆ，Ｓ３．２２ｆ，Ｓ３．２３ｆ ，Ｓ３．２４ｆ）を介して前記差動増幅器の前記入力部のうちの対応するものに 結合するとともに、各組内で互いに相違する切替位相（Φ１，Φ２，Φ３，Φ４ ；Φ１，Φ２，Φ３，Φ４）で作動する第４スイッチ（Ｓ４．１１ｆ，Ｓ４．１ ２ｆ，Ｓ４．１３ｆ，Ｓ４．１４ｆ；Ｓ４．２１ｆ，Ｓ４．２２ｆ，Ｓ４．２３ ｆ，Ｓ４．２４ｆ）を介して基準端子に結合することを特徴とする請求の範囲１ 記載の差動切替キャパシタのフィルタ区分。 ４．非反転入力信号を処理するために配置され、前記第１組の切替キャパシタ（ Ｃ１１，Ｃ１２）で、非反転入力信号を前記フィルタ回路の対応する入力部（Ｖ in+）に供給し、前記基準端子を接地し、前記第２組の切替キャパシタ（Ｃ２１ ，Ｃ２２）で、非反転入力信号を前記基準端子に供給し、前記フィルタ回路の対 応する入力部（Ｖin-）を接地したことを特徴とする請求の範囲１記載の差動切 替キャパシタのフィルタ区分。 ５．ＳＥＣＯＭテレビジョン信号を復号化する手段を具えるテレビジョン信号受 信機において、前記ＳＥＣＯＭ復号化手段は、請求の範囲１に規定した差動切替 キャパシタのフィルタ区分を含むことを特徴とするテレビジョン信号受信機。