JPH10511820A - 大容量ａｔｍスイッチ - Google Patents

Abstract

(57)【要約】 高速リンク（３４）を経由して、入力バッファ・モジュール（１２）と出力バッファ・モジュール（１４）とを接続する空間スイッチ・コア部（１６）を含む大容量ＡＴＭスイッチ（１０）である。この空間スイッチ・コア部は、入力バッファ・モジュールから要求があると、所望の出力モジュールへの接続を確立する。データは、任意の数のＡＴＭセル列からなるバースト形式で送信される。このデータが、１つ以上のＡＴＭセル列で送信されるので、コア部の接続制御部（３２）を非常に遅い速度で動作させることができる。空間スイッチ・コア部（図８）の電気−光構成が、実施の形態として記述されている。

Description

【発明の詳細な説明】発明の名称 大容量ＡＴＭスイッチ発明の分野 本発明は、一般的には大容量のＡＴＭスイッチに関連するものであり、特に、 高速リンクが入出力バッファと空間スイッチ・コア部とを接続し、入出力バッフ ァ間でセル列が伝送される度に、この空間スイッチ・コア部を介した接続が確立 されるＡＴＭスイッチに関するものである。発明の背景 すでに大容量のファイバ伝送が、ノード間において、合理的なコストで大量の データを移動させる技術的な手段を提供している。広帯域アクセス・システムは 、家庭へのファイバ敷設（ファイバ・ツ・ザ・ホーム）、道路縁へのファイバ敷 設（ファイバ・ツ・ザ・カーブ）、同軸ケーブル、あるいは無線のようなシステ ムに基盤を置き、ローカル・アクセス・ノードに加入者を接続する。広帯域の非 同期転送モード（ＡＴＭ）の加入者数が増加し、全ネットワーク・トラヒック量 が増えるに従い、効率的なアクセスができる中継ネットワークの構成には、総容 量が１秒当たり何百、何千ギガビット（Ｇｂｉｔ／ｓ）の大規模なＡＴＭスイッ チが必要となる。 ネットワーク・アーキテクチャの革新によって、多数の小規模ノードが広く分 散したネットワークに到達するかもしれないが、都市部やコミュニティにおける 地理的なトラヒックの集中、リング、ツリー、あるいはスター・アクセス・ネッ トワークを介して大きな帯域幅を集中させるためのコストの削減、また、少数の 大規模サイトの運用上の経済性によって、１０，０００〜１００，０００の加入 者を収容する交換機にトラヒックが集中するようになる。同様に、数は少なくて も、大規模なタンデムスイッチの方が、より経済的である。５，０００から８０ ， ０００アーランの音声トラヒックを交換できるローカルおよびタンデム交換機は 、今日では、既に一般的になっている。この既存の電話網の容量を拡張し、トラ ヒックのパターンや関係するコミュニティが実質的に変わらないとした場合、単 純に推定したスイッチ規模は、６４ｋｂｉｔ／ｓで０．４から５Ｇｂｉｔ／ｓと なる。 広帯域網におけるトラヒック要求と端末の平均ビット速度は、予測しにくい。 平均ピーク時需要は、提供されるサービスに依存するが、加入者あたり、数１０ ０ｋｂｉｔ／ｓから１０Ｍｂｉｔ／ｓあるいはそれ以上の範囲にある。例えば、 ＭＰＥＧ２を用いたディジタル・ビデオ・オン・デマンドは、１世帯あたり、い とも簡単に５あるいは１０Ｍｂｉｔ／ｓのネットワーク需要を発生させる（この 場合、障害となるのは、ビデオ・サーバの容量のようである）。 １００，０００の加入者用ヘッド・エンドスイッチの総需要に対処するには、 総計１テラビット／ｓの交換処理能力が必要となる。同様に、何百万もの既存の ホームコンピュータが、１０Ｍｂｉｔ／ｓを優に越える最大速度で、広帯域網を 介してデータを伝送できることになる。このようなネットワークが経済的に提供 されると仮定した場合のことであるが。 今日、データ、および発展しつつあるマルチメディア市場の両方に向けたＡＴ Ｍスイッチが提供されている。これらのスイッチは、６００Ｍｂｉｔ／ｓ未満の ものから、数１０Ｇｂｉｔ／ｓに及ぶ容量を有する。ポイント・ツー・マルチポ イント、あるいはポイント・ツー・ポイントの大量のトラヒックを効率的に交換 処理することは、将来的には解決されなければならないであろう。 １９９２年６月３０日に発行された米国特許第５，１２６，９９９号（Ｍｕｎ ｔｅｒ他）には、バッファ充填／経年処理を結合したアルゴリズムを有するクロ スポイント選択回路によって、出力分離型入力バッファがリアルタイムに作動す るＡＴＭスイッチが説明されている。 １９９３年８月３１日に発行された米国特許第５，２４１，５３６号（Ｇｒｉ ｍｂｌｅ他）は、ＡＴＭスイッチにタイムスロット利用手段を備えることで、入 力ポートと出力ポート間において最も早く接続ができるようスケジューリングを 行うものである。 １９９２年７月１４日に発行された米国特許第５，１３０，９７５号（Ａｋａ ｔａ）では、ＡＴＭスイッチの中のタイムスロット・スケジューリング・ユニッ トが、空間分割スイッチ・ユニットにおいてパケットの衝突を防止している。各 ポートの各パケット・バッファ・ユニットは、順次、パケットの書き込みを行う が、タイムスロット・スケジューリング・ユニットによって割り当てられたタイ ムスロットにおける読み出しをランダムに行う。これにより、空間分割スイッチ ・ユニットのスループットが改善される。 １９９２年１０月２０日に発行された米国特許第５，１５７，６５４（Ｃｉｓ ｎｅｒｏｓ）には、大型ＡＴＭスイッチのために競合を解決する技術が記載され ている。その技術は、自己経路設定を行うクロスポイントの並行平面と関連させ たセル・アドレスの先読み、千鳥型時間位相による競合解決、および共用メモリ を基礎とする入出力モジュールを利用するものである。 １９９０年９月１１日に発行された米国特許第４，９５６，８３９号（Ｔｏｒ ｉｉ他）のＡＴＭスイッチは、ＡＴＭ線路終端ユニットと自己経路設定を行う空 間スイッチを含む。 本発明に係るスイッチのアーキテクチャ全体は、厳密ではないが、空間スイッ チ・クロスポイント、入出力バッファ、および、これらを接続する実質的に高速 なリンクに基づくものである。上記のいずれの特許も、１あるいはそれ以上のＡ ＴＭセル列を、空間クロスポイントを介して１つのバーストで、高速リンク経由 で伝送するパケットスイッチに関連するものではない。発明の目的 本発明の目的は、大容量ＡＴＭスイッチを提供することである。 本発明の他の目的は、入出力バッファ・モジュールと空間スイッチ・コア部を 含む大容量ＡＴＭスイッチを提供することである。 本発明のさらなる目的は、交換接続のバースト・モードを使用する大容量ＡＴ Ｍスイッチを提供することである。発明の概要 簡潔に述べると、本発明は、入力ポートと出力ポートとの間でディジタル・セ ルの可変長列の形式でデータを交換し、各入出力ポートは、１あるいはそれ以上 のチャネルを扱い、各セルは、チャネル指示を含む固定数のバイトからなる大容 量ＡＴＭスイッチに係るものである。本スイッチは、出力ポートへ送られるディ ジタル・セル列を入力バッファで別々に格納し、制御リンクを通して、スイッチ ・コア手段へ接続要求を送信する入力バッファを有する。このスイッチ・コア手 段は、１あるいはそれ以上の入力バッファからの接続要求に応じて、所望の時間 に入力ポートと出力ポートとの間で高速データ・リンク接続の開閉を行い、また 、制御リンクを経由して、各入力バッファに対して、そのバッファに格納された ディジタル・セル列をいつ送信するかの指示を出す。本スイッチは、各出力ポー トにおける出力バッファを含み、それは、スイッチ・コア手段より受信し、各セ ルのチャネル指示に応じて、そのチャネルに送るセルのバイトを別々に格納する 。 他の態様によれば、本発明は、入力ポートと出力ポートとの間において可変長 のディジタル・セル列形式でＡＴＭモードでデータを交換する方法に係り、各入 出力ポートは、１あるいはそれ以上のチャネルを扱い、各セルは、チャネル指示 を含む固定数のバイトからなる。本方法は、各入力ポートの入力バッファが、出 力ポートへ送られるディジタル・セル列を別々に格納し、また、制御リンクを通 して、スイッチ・コア部へ接続要求を送信するステップを備える。本方法は、さ らに、スイッチ・コア手段が、１あるいはそれ以上の入力バッファからの接続要 求に応じて、所望の時間に入力ポートと出力ポートとの間で高速データ・リンク 接続の開閉を行い、制御リンクを経由して各入力バッファに対して、そのバッフ ァに格納されたディジタル・セル列をいつ送信するかの指示を出すステップを備 える。本方法はまた、各出力ポートにおける出力バッファが、スイッチ・コア手 段より受信し、各セルのチャネル指示に応じて、そのチャネルに送られるセルの バイトを別々に格納するステップを備える。図面の簡単な説明 本発明は、添付図面を参照して以下の説明より、さらに理解できる。これらの 添付図面において、 図１は、既知の展開構成に係る回路を示す図であり、 図２は、本発明に係る新規の展開構成を使用するＡＴＭスイッチの回路を示す 図であり、 図３は、本発明に係るＡＴＭスイッチの基本的な構成要素を示しており、 図４〜図７は、本発明の実施の形態に係るＡＴＭスイッチの様々な部分を、よ り詳細に示す図であり、 図８は、本発明の空間スイッチ・コア部のハードウェア構成を示し、 図９は、本発明の実施の一形態に係る光シャフルを概略的に示す図であり、 図１０は、実施の一形態に係る光データ・セレクタの回路を示す図であり、 図１１は、共通コア・制御機構のブロック図であり、 図１２は、分散形のコア・制御部の回路構成を示しており、 図１３は、単一の光ファイバを通した、データおよび制御ストリームの送信の ためにＷＤＭ（波長分割多重化）技術を使用した本発明のさらなる実施の形態を 示しており、 図１４および図１５は、それぞれ、遅れ分布とバースト長分布を示すグラフで ある。実施の形態 最も簡単な形態としてのＡＴＭスイッチは、スイッチ・コア部、伝送インタフ ェースを有する周辺部、そして、組込み形および／または外部ＣＰＵ上で動作す るソフトウェア制御構成からなる。本発明によれば、低速アクセス周辺部のグル ープとスイッチ・コア部との間に、独立した、バッファ付きサテライト・スイッ チを挿入し、このアーキテクチャを拡張することによって、大容量のＡＴＭスイ ッチを創り出すことができる。図１は、大容量スイッチ用として広く利用されて いる３段階の展開構成を示す。例えば、１Ｇｂｉｔ／ｓのリンクによって、３段 階になった３０個の１０Ｇｂｉｔ／ｓスイッチを互いに接続することによって、 容量が１００Ｇｂｉｔ／ｓのスイッチを構成できる。総計２００のリンクが必要 となる。図２は、新規の展開構成の概略を説明するための図であり、この構成が 、本発明に係る大容量ＡＴＭスイッチに使用される。各バッファ付きスイッチは 、独立型のスイッチと見ることができ、非常に高速（例えば、１０Ｇｂｉｔ／ｓ ）のトランクを使用した小スイッチ群を結束することによって、大型スイッチを 構成できる。この構成において、３段階の展開構成の中間の段階が、バッファ機 能なしの空間スイッチ・コア部によって置き換えられている。この空間スイッチ ・コア部は、接続設定を行うが、図１に示す構成のように同時に１つのＡＴＭセ ルを処理する代わりに、外側に位置する段階スイッチ各々が、空間スイッチ・コ ア部を介して、同時に１つ以上のＡＴＭセルの列を送信する。この空間スイッチ ・コア部の制御部は、低速で動作できる。図１に示すスイッチと同じ容量のスイ ッチを構成するには、２０個の小スイッチと２０のリンクが要る。この拡張アー キテクチャは、多数の小スイッチを中継させて高速スイッチにし、大形ネットワ ークを構築するという、既知の構成に似ているが、このスイッチには、主たる違 いが１つある。その違いとは、そのスイッチ・アーキテクチャにおいて、サテラ イト・スイッチがスイッチ・コア部の制御を共有しているということである。こ の新規なスイッチ・アーキテクチャは、高速の電気−光学技術の利用を可能にす るものであり、電気的なもののみで解決しようとする場合に比べて、スイッチの 複雑さを徹底的に軽減することができる。このため、高消費電力を伴うような、 １０Ｇｂｉｔ／ｓを越える動作をする電子装置は不要となる。この技術は、他の アプリケーション用に開発された小容量ＡＴＭスイッチを基礎とする周辺バッフ ァを使用する。 図３は、本発明に係るＮポートのＡＴＭスイッチ（例えば、Ｎ＝１６）の基本 構成要素を概略的に示す図である。スイッチ１０は、展開された構成で示されて おり、Ｎ入力バッファ・モジュール１２、Ｎ出力バッファ・モジュール１４、そ して、Ｎポート空間スイッチ・コア部１６を含んでいる。各入力バッファ・モジ ュールは、セル・ＲＡＭ１８、マルチプレクサ２０、Ｓ／Ｐ（シリアル・パラレ ル）コンバータ、マルチプレクサ２２によって構成されている。同図には、バッ ファ制御部２４も示されている。同様に各出力バッファ・モジュールには、セル ・ＲＡＭ２６、マルチプレクサ２８、Ｐ／Ｓ（パラレル・シリアル）コンバータ 、マルチプレクサ３０がある。空間スイッチ・コア部１６には、コア制御部３２ の制御下にある入出力モジュールが接続されている。なお、通常は、入力バッフ ァ・モジュールと出力バッファ・モジュールはポートに位置しており、各バッフ ァ・モジュールのセル・ＲＡＭは、両方の機能を提供する、時分割されたバッフ ァ制御回路を有する単一のメモリで構成されている。 このスイッチは、入力バッファ・モジュールから適当な出力バッファ・モジュ ールへ、データリンク３４を介して、空間スイッチ・コア部を通してＡＴＭセル をトランスペアレントに搬送する。入力バッファ・モジュールは、ＡＴＭセル内 の着信トラヒックを受信し、それらを、ポートの宛先に従ってＦＩＦＯ（ページ ）に論理的に分割する。そして、上記のデータリンクを介して、選択されたＦＩ ＦＯ（ページ）から空間スイッチへセル列を配信する。セルにはまた、必要なら ば、異なるサービスに対して優先順位を付けることができる。ＡＴＭヘッダのＶ ＣＩ／ＶＰＩフィールドに固有のセル経路指定情報は、入力バッファ・モジュー ルの中で、スイッチ特有のポートアドレス情報に翻訳され、標準の５３バイト構 成のセルになる。空間スイッチ・コア部の中にセル・バッファはないので、個々 のバッファ・モジュールから空間スイッチ・コア部への伝送は、セルが空間スイ ッチ・コア部の出力部で衝突しないよう調整される。これは、入力バッファ・モ ジュールからステータス情報（例えば、接続要求）を受信する共通のハードウェ ア制御回路（コア制御部）３２を使用することによって達成できる。入力バッ ファ・モジュールから要求があると、コア制御部は、空間スイッチ・コア部内で クロスポイント接続を行い、制御情報（例えば、接続許可）を入力バッファ・モ ジュールに送り返して、そこからのセル伝送のスケジューリングを行う。この制 御情報は、機能的にも物理的にも、データリンクから分離した制御リンク３６を 介して渡される。制御リンクとデータリンク間の同期によって、セル列の通過時 に空間スイッチ・コア部内の接続を設定し保持する。 以下の図面に示すのは、本発明の好適な実施の一形態であり、そこでは、電気 −光学構成を使った、１０Ｇｂｉｔ／ｓの速度を有するリンクとノン・ブロッキ ングの空間スイッチ・クロスポイントを使用している。言うまでもなく、この発 明の概念は、全ての光学的クロスポイント・スイッチに適用することができる。 図４は、入力ポートＡの入力バッファ・モジュールを示す。ポートは双方向で あり、以下、ポートＡ〜ポートＰと呼ぶ。図において、アクセス周辺部（チャネ ル１〜ｎ）５０からの、低速データリンクにおけるデータは、コンバータ５２で シリアルからパラレルのＡＴＭセルに変換され、次にマルチプレクサ５４で、単 一のパラレル・セル・バス５６に多重化される。添付されたスイッチ経路指定タ グが読まれると、セルは、このスイッチ経路指定タグによって識別された着信ポ ートに従って、バッファ制御回路６０の制御の下、セル・ＲＡＭ５８に格納され る。格納されたＡＴＭセルは、マルチプレクサ６６によって、データリンク６４ を通ってスイッチ・コア部（図５に詳細を示す）へシリアルに送信される。 このスイッチ経路指定タグは、出力バッファ・モジュールを識別するフィール ドを含む。バッファ制御回路６０は、この情報を使って、着信先に割り当てられ たＲＡＭのセクションにそのセルを配置し、制御リンク６２を介して、空間スイ ッチ・コア部に接続メッセージ要求を送る。 この入力バッフア・モジュールは、セル幅のデータバス（複数のバス）を有す る、単一あるいはデュアル構成のＲＡＭからなる。バッファ制御回路は、フリー ・ロケーションのリスト（ＦＩＦＯ）によって、着信セルに使用できるＲＡＭ・ セル・ロケーションを割り当てる。バッファ制御回路６０のＦＩＦＯ管理部６８ は、受信し、セル・ＲＡＭに格納した非アイドル・セルの各々に対して、ＡＴＭ ヘッダより生成した経路指定タグより、目的とした空間スイッチ・ポートの宛先 を決定する。Ｎ＝１６となる宛先があり得るので、バッファ制御回路は、ロケー ション識別子のＮ個のリスト（ＦＩＦＯ）を維持しており、その中に、到着する セルのロケーションを格納する。これにより、ＲＡＭをＮ個の論理的なセル・Ｆ ＩＦＯに組織化でき、そのＲＡＭの動的な大きさのページに対して格納が行われ る。セル・ＲＡＭについては他に多くの構成が可能であり、各着信先ポートに対 して別々のＦＩＦＯをあてたり、全てのポートに共通のメモリを用意するように してもよい。また、セルに優先順位をつけることも、実際的には好ましいことで ある。このため、セルをその優先順位に従って格納するよう、セル・ＲＡＭを構 成することができる。 空間スイッチ・コア部へ送信されるセルを検索するときには、特定の着信ポー トに対するロケーションＦＩＦＯがＲＡＭ・ロケーションの順番を提供し、その ロケーションからセル列が送信される。優先度を扱うことができるため、優先順 位の高いセルは、優先順位の低いセルよりも前に読み込まれる。セルが空間スイ ッチ・コア部へ送信されると、それらが以前有していたロケーションが再び利用 可能となり、ＦＩＦＯのフリー・リストに付け加えられる。出力バスが、ポート あたり１タイムスロットのＸ個の低速従属タイムスロットに分割され、これらの タイムスロットが厳密なラウンドロビン順序（出力ポートあたり１セル）に従う 共有メモリ・スイッチとは違って、図４に示すバッファ制御回路のスケジューラ ７０は、同じ着信ポートへのセル列の選択を行う。入力バッファ・モジュールの 入力側は、一般的なメモリ・スイッチのように、トランスポート周辺装置からの 多数の低速従属リンク上に時分割（転換）されている。 ＦＩＦＯ管理部６８は、一般的なメモリ・スイッチのＦＩＦＯ管理部に酷似し た方法で、各セル・サイクルにおいて受信されるセルの経路指定タグ（これは、 ＡＴＭセル・ヘッダより次々に得られる）に直接応答する。ただ違うのは、ここ では、Ｎ個のページあるいはＦＩＦＯへの分割が、着信ポート、すなわち空間ス イッチの出力上のポートに従ってなされることである。 実施の一形態によれば、図５において、空間スイッチ・コア部７２は、光シャ フル７４、１６個の１：１６光分波器７６、１６個の光電データ・セレクタ７８ を含む。この光シャフルは、１つの入力ポートから１６個の出力ポート全てにデ ータセルを分配し、出力ポートにある光電データ・ヤレクタは、コア制御部８０ の制御を受けて、所望の１つの入力を選択する。コア制御部は、制御リンク６２ 上の全ての要求メッセージを受信し、それらの調整を行い、適切な接続が確立す ると、許可メッセージを返す。好適な実施の形態に係るスイッチ・コア部につい ては、以下に詳細に述べる。 入力バッファ制御部６０（図４）は、要求の送信を行った後、しばらくして、 それに対応する許可を受信する。その間、さらに、同一ポートへ着信するＡＴＭ セルが到着したかもしれないので、許可メッセージが到着したときには、現在の 接続を介して、いくつかの、一列構成のＡＴＭセルが送信できることになる。従 って、十分大きなセル・ＲＡＭを用意することで、コア制御部は、任意に低速で 要求を処理したり、ＡＴＭセル列の伝送のための接続許可をすることができる。 これによりバーストが長くなり、待ち時間も長くなるだけである。言うまでもな く、本アルゴリズムは、交換処理されたトラヒックに対して許容される遅延を越 えることがないように、十分な速さで動作する。また、セル・ＲＡＭ中のバッフ ァ空間を適切な大きさにすることで、オーバフローなしに待ちセルを保持できる 。 上述のように、制御リンクとデータリンクは別々になっており、以下の場合、 これらのリンク間の同期によって、交換処理のバースト・モードの使用が可能と なる。すなわち、 （ａ）１セル期間より十分長い間、接続が行われること。 （ｂ）セル列間で、１あるいは２セル期間程度のガード時間が許容されること 。 （ｃ）ファイバ（ケーブル）長の整合、ＷＤＭ（波長分割多重）、あるいは、 他の適当な手段を用いて、各制御リンクとそれに関連するデータリンクとの間の 時間ゆがみに、予測可能な制限を設けること。 ＡＴＭセルのバーストが、空間スイッチ・コア部を通して、出力バッファ・モ ジュールにシリアルに送信される。図６および図７は、出力ポートＡにおける、 このようなモジュールを示している。図６において、ポートＡ宛てのシリアル・ セル列が、このデータリンクを通して受信される。これらのセルは、パラレル・ ＡＴＭセルに戻され、ＡＴＭセル・ヘッダが示す着信チャネルに従って、デマル チプレクサ８２で分離されて、各着信チャネルごとに、セル・ＲＡＭ８６に個別 に格納される。必要ならば、パラレル／シリアル・コンバータ８８がデータ変換 を行い、そのデータを適当な速度で周辺機器へ送信する。 以下、バッファ制御ロジックによって監視されるプロトコルの一例を説明する 。 Ｎのバッファ・ページ［ｉ］に格納される各セルに対して、制御リンクを介し て、コア制御部へ［i］の値が送信される。コア制御部は、その情報を蓄積する 。その結果、最終的には［ｉ］に対する空間スイッチの接続がなされ、同時に、 そのバッファにコマンドが送られて、対応するセルのバッチが解放される。接続 の確立ができるときには、着信先［ｉ］に対して、おそらくＭ個のセルが通知さ れ、蓄積されている。セル・ＲＡＭ中のセルは、簡単なカウンタによって計数で き、コア制御回路へは、簡単なカウンタ値Ｍを送ることができる。バッファ出力 スケジューラが、「バッファ［ｉ］からＭ個のセルを送れ」というコマンドを受 信した場合、スケジューラは、［ｉ］から高速リンク上に、空間スイッチ・コア 部へ向けてセルの送信を開始し、Ｍ個のセルが送られるまで、あるいはＦＩＦＯ が空になるまで、送信を行う。そして、空間スイッチ・コア部から新たなコマン ドを受信するまで、アイドル・セルを送信する。 図８は、単一架の中の空間スイッチ・コア部を詳細に示すものであり、１６枚 のポート・カード９０と、コア共通装置９２を含む。接続は、丸で囲まれた番号 で区別している。１６枚のポート・カードの組は、その各々が１：１６光分波器 ９４と１６：１電気−光セレクタ９６を有しており、１６×１６のクロスポイン トを効果的に提供している。コア共通装置は、受動的な２５６×２５６の光シャ フル相互接続部９８と、共通制御回路１００とを含む。例えば、光ファイバの束 等、多くの光学的な構成を使用して、複数の光出力間に対して、複数の光入力を 入れ替えることができる。なお、図９は、光シャフルの他の構成を示す。このポ ート・カードと共通制御回路との間の制御バスが、制御バス１０２となっている 。 図９は、光分波器に接続された光シャフルに係る実施の一形態を示す。１６個 の水平平板（スラブ）１１０の各々は、平らな１：１６の分波器を形成しており 、それは、１つのポートの単一ファイバ入力を１６本のファイバのパラレル・リ ボン１１２各々に変換する。各リボンは、各ポート・カードの光セレクタへ接続 されている。この構成では、データリンク上への光データ入力は、各々が１６方 向へ分けられ（光学的に折り返しており）、光シャフルに接続されている。各セ レクタは、１６個の光入力を有しており、全てのポート・カードから全てのデー タ入力を受ける。 １：１６分波器の固有光減衰量は、１２デシベルである。幾何学的配置が理想 的でなかったり、製造上の欠陥によって、２デシベルあるいはそれ以上の超過損 失が起こりうる。分波器損失は、光学的な見積り全体に関わるものである。 この光学的な構成は、スイッチ帯域幅全体について必要なシャフルおよびクロ スオーバを、効率的で簡潔、かつ低コストな方法で提供し、信号経路数を低く保 つための光信号の高速性と、相互干渉なしで高密度な光経路の経路指定を行う能 力の両方を可能にする。 図１０において電気−光セレクタは、シリコン基板上におけるハイブリッド・ アセンブリであり、１６個の光入力１２０、一つの光出力１２２、４ビットの電 子制御入力１２４を有する。光ファイバは、このシリコンに蝕刻された溝に物理 的に取り付けられており、ＰＩＮダイオード・アレイ１２６に正確に位置合わせ されている。このＰＩＮダイオードは、標準的な高速ダイオードであり、２５０ μｍの間隔でアレイ状に組むことで、ファイバの間隔と整合するようになってい る。このダイオードは、増幅器１２８と選択回路１３０を含むＧａＡｓデバイス に対して横切るように接合されており、クロック同期した、あるいはクロック同 期していない４ビットの制御入力によって駆動される。スイッチ制御信号は、１ ６個の光入力の一つに対応する電気信号を選択して、それをレーザ駆動回路１３ ２に送る。このレーザ駆動回路は、その信号をさらに増幅し、個別に実装された レーザ１３４を駆動する。出力ファイバ１２２は、このレーザ１３４に結合され ている。必要ならば、選択されたデータ信号は、ＧａＡｓデバイスを離れる前に 、データ再クロック部１３６で再度、クロック同期がとられる。再クロック同期 は、エッジ・ノイズを減らすのに必要であるが、それがなくても、本回路は、よ り広範囲なビット速度を扱うことができる。 図１１は、空間コア制御部を概略的に示すものである。簡単に言えば、このコ ア制御部は、入力バッファからのバッファ・レポート受信し、それに従って、空 間コア接続の構成を確立するためにある。コア制御部はまた、これと同じ情報を 入力バッファに戻し、接続の確立と整合するＡＴＭバーストの解放を起動（許可 ）する。この作業は、制御バス１５２を通して、共通コア制御チップ（ＣＣＣＣ ）１５０内のステート・マシーンを用いて行われる。このＣＣＣＣは、セル期間 につき最大１６個の接続要求、すなわち、各入力バッファから１つの要求を吸収 でき、セル期間につき、少なくとも１つの接続確立と１つの許可を発行すること ができる。コア制御部によって処理されなければならない未加工の情報は、２５ ＭＨｚで１６×５＝８０ビット幅であり、結果として、同じく２５ＭＨｚの制御 出力の数ビットとなる。ＣＣＣＣは、単一のＶＬＳＩ中に作り込むことができる が、ピンアウトとバス速度は、１００ＭＨｚまでは、コストを最適化するために トレードオフ可能である。 各ポートには、ポートごとの制御インタフェース・チップ（ＰＩＣ）１５４が あり、それが制御バス１５２を介してＣＣＣＣと通信を行う。入力バッファとの 制御情報の交換は、ＲＬＩＣ（受信ライン・インタフェース・チップ）とＴＬＩ Ｃ（送信ライン・インタフェース・チップ）を介して行われる。データは、ＰＩ Ｃの制御の下でデータ・セレクタを通過する。このＰＩＣは、ＣＣＣＣから制御 リンクを分離して、バッファ・レポート情報にフィルタをかけ、要求メッセージ ・ストリームから冗長な情報を取り除く。ＰＩＣは、ＣＣＣＣの中で要求が待ち 行列をなしたかどうかを絶えず監視し、入力バッファ中のＡＴＭ列各々について 、現在のバッファ充填を更新し続ける。制御バス・インタフェースとして、ＰＩ Ｃは、狭いバスでもＣＣＣＣ出力信号、すなわち、現在の接続を確立しているＸ Ｙアドレスの分配ができるようにする。このＰＩＣは、制御バス上のこの情報を 読み込み、それに関連するデータバス・セレクタを駆動する。各入力バッファで は、その要求を受け入れるための接続が確立するまで、各種類の最初の要求だけ がＣＣＣＣに伝えられる。同じ着信先へのその後の要求は、ＰＩＣの中で計数さ れ、後に、入力バッファで容認されるバースト・サイズに対する決定がなされる 。 ここで、コア制御部の動作について詳細に述べる。ＰＩＣは、着信ポート識別 子（上位の４ビット）からなるバッファ要求と、現在のバッファ充填（８ビット あるいはそれ以上）を受信する。そして、空の要求は無視し、１６ビットのレジ スタ・ファイルに現在のバッファ充填を格納する。さらに、ＣＣＣＣへの未処理 の要求があるかどうかを格納するための１６×１ビットのフラグ・レジスタがあ る。バッファ要求を受信すると、未処理の要求がなければ、その要求（識別子の み）が、制御バスを介してＣＣＣＣに送信される（これは、機能的には、矢印１ ５６によって示されている）。そして、ＣＣＣＣが接続を指定すると、ＰＩＣは 、制御バスを介してこの指示を受け、要求フラグをクリアし、ＴＬＩＣを通して 、バッファ認可メッセージを入力バッファに送り返す。このメッセージは、ＰＩ Ｃレジスタ・ファイルに格納されているものと同じように、着信ポート識別子と 、現在のバッファ充填の写しを含む。 ＣＣＣＣは、セル・チック（一般的なチップ処理サイクル）につき、最大１６ 個の新規のバッファ要求を受信するが、サイクルごとに１あるいはｎ個を許可す るだけなので、サイクルごとに、１あるいはｎ個を受けるという平衡状態に達す る。ＣＣＣＣでは、新規の要求の各々が、内部の要求待ち行列の終わりに置かれ る。この内部行列は、その先頭部分に最も古い要求を持つ、全ての未処理要求が 順番に並んだリストである。最大２５６の接続が可能であるため、行列の最大の 大きさは２５６である。この行列が、実行可能な限り速く、すなわち、セル・チ ックにつき１あるいはｎ個、処理されることで、接続要求が満たされる。要求を 満たすために、各セル・チックでは、発信および着信の両方を解放する要求が見 つかるまで、行列が先頭から逆方向に走査される。行列のＣＡＭ（内容アドレス 可能メモリ）の実行は、非同期かつ高速でこの走査を行う。接続が行われるとき には、逆に着信カード上のＰＩＣに対して、対応する要求の許可が与えられる。 このカードには、ＰＩＣが、蓄積されたカウント値とともに現在のバッファ充填 をカウンタに、そして、最終的には要求バッファに複写することで、特定の大き さのバーストが使用可能となる。発信および着信両方の話中状態の記録（フラグ ・レジスタ）は、更新される。また、着信カード上では、ＰＩＣがデータ・セレ クタをセットする。発信カード上のカウンタは、各セル・チックごとに１デクリ メントされる。そのカウンタが０に達すると、セルの一致する番号が送信された ことになるので、接続が遮断される。すなわち、ＣＣＣＣ中の関連する発信およ び着信ポートの話中フラグがクリアされる。この事象は、全てのＰＩＣで同時に 起こり得るものであり、制御バスあるいは専用線（ＰＩＣにつき１つ）を介して 、ＣＣＣＣに報告される。カウンタはＣＣＣＣに位置するようにしてもよく、こ の場合、接続が確立されると、バッファ充填の値がＰＩＣからＣＣＣＣへ報告さ れる必要がある。 図１２は、本発明の実施の一形態に係るコア制御機構を示す。これまで述べて きた共通コア制御部とは違い、ここでの制御は全てのポートに及び、２組のバス （許可バスおよび要求バス）を通してやり取りが行われる。本図は、一組のポー ト制御回路１６０，１６２を示しており、それらは、要求バス１６４および許可 バス１６６を通して、制御の交換を行う。上述のように、バッファ制御部は、各 着信ポートに対する入力ＦＩＦＯの状態を追跡し、各着信先に対してステータス 情報を生成する。この情報は、制御リンクを介してポート制御回路１６０に送信 される。ポートごとの実際のセル・カウント値を格納するレジスタ・ファイル（ 不図示）のみならず、ポートにつき１ビットが、未処理の要求を有する着信先各 々に対して設定される。このビットは、図中、ＦＩＦＯ非空白ビット１６８とし て示されており、これは、ＦＩＦＯが、それらが指定した着信先へ送信するデー タを有することを示している。マルチプレクサ１７０は、ＦＩＦＯ非空白ビット を走査し、発信元話中ブロック１７２によって、要求バス・セグメントの接続が 話中ではないことが示されれば、マルチプレクサ１７０は、それが指定した要求 バス・セグメントに接続要求を送信する。１つのポートが指定されたバス・セグ メントを１つだけ駆動するが、全てのポートが、マルチプレクサ１７４で走査す ることによって、全てのセグメントを監視している。着信先話中ブロック１７６ で、着信先が話中ではないことが確認されると、着信ポートは、アドレス・ラッ チ１７８でアドレスをラッチし、空間スイッチ・セレクタヘ４ビットの制御信号 を送信する。そして、許可バスの指定されたセグメントを通して、要求ポートに 接続許可を返す。要求ポートは、マルチプレクサ１８０で走査することによって 、バス・セグメント上の許可を受信し、どのポートから許可を受信したかを認識 する。要求ポートが他のポートとの関係において話中ではない場合、アドレスラ ッチ１８２で宛先アドレスをラッチし、それが、データ伝送のためにバッファ制 御部へ送られる。これに続くデータ転送の間、発信元の制御回路１６０は、バス １６４上にさらに要求を出すことはせず、また、着信先の制御回路１６２は、カ ウンタ１８４での監視によって、セルについての所定のカウント値が転送される まで、いかなる要求にも応答しない。発信元の制御回路１６０上の発信元話中ブ ロック１７２からの発信元ステータスは、解放バス（図示されていない）上に送 信される。着信先１６２は、このバスを走査し、セルについての所定カウント値 が送信された時点を決定する。なお、これが、本発明の概念を示す簡略化した説 明である。効率を高める（接続と接続との間のアイドル時間を短くする）ために は、制御情報が時間的にきっかり到着するように事前計算（パイプライン化） することによって、リンク上での伝送遅れをなくす必要がある。このような制御 システムの態様は、当業者によって容易に扱われることになる。なお、処理上の 遅れは、スループットに対して無視しうる程度の影響にしかならない。それは、 本システムが、リンク遅れの大きさと同様なタイム・スパンでセル列を処理して いるからである。 図１３は、本発明に係る他の実施の形態を示すもので、単一の光ファイバを通 して、制御およびデータ・ストリームを伝送するためにＷＤＭ（波長分割多重） を使用しており、それによって、ストリーム間の時間的な非対称といった問題を 回避している。１９９４年５月２６日に出願された「切り換えによる光学的相互 接続」と題する英国特許出願第９４１０５４４．２号は、共同発明者としての本 発明者によるものであり、ＡＴＭスイッチの容量を向上させるためにＷＤＭを実 行する一方法について詳述している。 他の実施方法には、接続解放時に、同一ポートが、同じ着信先に対する次の接 続要求の送信許可が出る前に、強制的に所定のセル期間待つようにする、という 方法がある。この強制的に待つ方法により、１つのポートがリンクを独占するの を防ぐことができる。 図１４，図１５の度数分布図は、ある簡単な場合に対する最初のアルゴリズム のシミュレーション動作を示すものであり、それは、全リンクの７０％が占有さ れた不規則な（ポアソン）トラヒックで、各バーストの後に２つのアイドル・セ ルが強制的に挿入された場合である。 図１４の遅れ分布は、特徴のある正方形を示しており、これはバースト接続モ デルの結果である。すなわち、この接続では、接続バースト中の最後のセルの待 ち時間が最短であり、バースト中のセルの待ち時間は、平均して、最短時時間（ ほとんど０）と、要求待ち行列の最長サービス時間（ここでは、約２６．０マイ クロ秒）との間に一様に分布している。本アルゴリズムは、この平均ではなく、 トラヒックが多いときの最大セル遅れを最小化するようになっている。 図１５では、同一シミュレーションにおいて、各接続の持続時間（バースト長 ）が、０．７７秒の平均値のまわりに分布している。０近辺にわずかな異常があ ることに注意されたい。これは、ポートＡ，Ｂ間の接続期間に、ポートＡがポー トＢへもう一つ要求を登録してしまうことが、わずかな確率で起こる、という事 実に起因している。このとき、高負荷の下では、接続Ａ−Ｂが、直ちに利用でき る唯一の解放された接続であることが、平均より高い確率で起こる。これにより 、単一のセル、すなわち、非常にわずかな数のセルによる接続バーストができる 。上述の強制的な待ちを設ける構成により、このわずかな異常をなくすことがで きる。

【手続補正書】特許法第１８４条の８ 【提出日】１９９７年１月３１日 【補正内容】 明細書 １０Ｍｂｉｔ／ｓのネットワーク需要を発生させる（この場合、障害となるのは 、ビデオ・サーバの容量のようである）。 １００，０００の加入者用ヘッド・エンドスイッチの総需要に対処するには、 総計１テラビット／ｓの交換処理能力が必要となる。同様に、何百万もの既存の ホームコンピュータが、１０Ｍｂｉｔ／ｓを優に越える最大速度で、広帯域網を 介してデータを伝送できることになる。このようなネットワークが経済的に提供 されると仮定した場合のことであるが。 今日、データ、および発展しつつあるマルチメディア市場の両方に向けたＡＴ Ｍスイッチが提供されている。これらのスイッチは、６００Ｍｂｉｔ／ｓ未満の ものから、数１０Ｇｂｉｔ／ｓに及ぶ容量を有する。ポイント・ツー・マルチポ イント、あるいはポイント・ツー・ポイントの大量のトラヒックを効率的に交換 処理することは、将来的には解決されなければならないであろう。 １９９２年６月３０日に発行された米国特許第５，１２６，９９９号（Ｍｕｎ ｔｅｒ他）には、バッファ充填／経年処理を結合したアルゴリズムを有するクロ スポイント選択回路によって、出力分離型入力バッファがリアルタイムに作動す るＡＴＭスイッチが説明されている。 １９９３年８月３１日に発行された米国特許第５，２４１，５３６号（Ｇｒｉ ｍｂｌｅ他）は、ＡＴＭスイッチにタイムスロット利用手段を備えることで、入 力ポートと出力ポート間において最も早く接続ができるようスケジューリングを 行うものである。 １９９２年７月１４日に発行された米国特許第５，１３０，９７５号（Ａｋａ ｔａ）では、ＡＴＭスイッチの中のタイムスロット・スケジューリング・ユニッ トが、空間分割スイッチ・ユニットにおいてパケットの衝突を防止している。各 ポートの各パケット・バッファ・ユニットは、順次、パケットの書き込みを行う が、タイムスロット・スケジューリング・ユニットによって割り当てられたタイ ムスロットにおける読み出しをランダムに行う。これにより、空間分割スイッチ ・ユニットのスループットが改善される。 １９９２年１０月２０日に発行された米国特許第５，１５７，６５４（Ｃｉｓ ｎｅｒｏｓ）には、大型ＡＴＭスイッチのために競合を解決する技術が記載され ている。その技術は、自己経路設定を行うクロスポイントの並行平面と関連させ たセル・アドレスの先読み、千鳥型時間位相による競合解決、および共用メモリ を基礎とする入出力モジュールを利用するものである。 １９９０年９月１１日に発行された米国特許第４，９５６，８３９号（Ｔｏｒ ｉｉ他）のＡＴＭスイッチは、ＡＴＭ線路終端ユニットと自己経路設定を行う空 間スイッチを含む。 Ｍ．Ｄｅｃｉｎａ他による「広帯域データ通信用データグラム交換網」（ＩＥ ＥＥ グローバル電気通信会議 ′９２，１９９２年１２月）の１０４〜１１０ 頁には、入力バッファ・スイッチの記載がある。このスイッチでは、各入力ポー トが、出力ポート各々から分離したサブ待ち行列を有している。（時間単位Ｔ継 続する）スロットと呼ばれる期間、接続の入れ替えが行われるという点において 、同期したスイッチング動作をしている。パケット伝送時間の総計がＴよりも短 いか、あるいは等しければ、可変長パケットの交換が可能である。 本発明に係るスイッチのアーキテクチャ全体は、厳密ではないが、空間スイッ チ・クロスポイント、入出力バッファ、および、これらを接続する実質的に高速 なリンクに基づくものである。上記のいずれの特許も、１あるいはそれ以上のＡ ＴＭセル列を、空間クロスポイントを介して１つのバーストで、高速リンク経由 で伝送するパケットスイッチに関連するものではない。発明の目的 本発明の目的は、大容量ＡＴＭスイッチを提供することである。 本発明の他の目的は、入出力バッファ・モジュールと空間スイッチ・コア部を 含む大容量ＡＴＭスイッチを提供することである。 本発明のさらなる目的は、交換接続のバースト・モードを使用する大容量ＡＴ Ｍスイッチを提供することである。発明の概要 簡潔に述べると、本発明は、入力ポートと出力ポートとの間で、スイッチ・コ ア手段を経由して、可変数のディジタル・セルについて可変長列の形式で データ を交換し、各入出力ポートは、１あるいはそれ以上のチャネルを扱い、各セルは固定数のバイトからなり、このセルはチャネル指示を有するセル・ヘッダを含む 。また、各入力ポートは、各セル・ヘッダに応じて出力ポートへ送られるディジ タル・セル列を別々に格納する入力バッファを有し、各出力ポートは、スイッチ ・コア手段より受信したディジタル・セルを、各ディジタル・セルのセル・ヘッ ダ内のチャネル指示によって示されるいずれかのチャネルヘ配信する 。本ＡＴＭ スイッチはさらに、入力バッファの充填状態を監視し、また、入力バッファに格 納された列の１つに含まれるセルの数を示す接続要求を、 制御リンク（６２）を 通して、スイッチ・コア手段（７２）へ送信する入力バッファ制御部（６０）を 備え 、スイッチ・コア手段は、１あるいはそれ以上の入力バッファからの接続要 求に応じて、所望の時間に入力ポートと出力ポートとの間で高速データ・リンク 接続の開閉を行い、また制御リンクを経由して、各入力バッファに対して、その バッファに格納されたディジタル・セル列をいつ送信するかの指示を出す。 他の態様によれば、本発明は、大容量ＡＴＭスイッチの入力ポートと出力ポー トとの間で、ディジタル・セル形式のデータをＡＴＭモードで交換し、各入出力 ポートが、１あるいはそれ以上のチャネルを扱い、各ディジタル・セルは、チャ ネル指示を有するセル・ヘッダを含む固定数のバイトからなる。本方法は、各入 力ポートの入力バッファが、出力ポートへ送られる可変長のディジタル・セル列 を別々に格納し、また、制御リンクを通して、スイッチ・コア部へ接続要求を送 信し、各出力ポートは、スイッチ・コア手段より受信したディジタル・セルのバ イトを、各セルのヘッダ内のチャネル指示によって示されるチャネルに配信するステップを備える 。本方法は、さらに、入力バッファの充填状態を監視し、また 、入力バッファに格納された列の１つに含まれるセルの数を示す接続要求を、制 御リンクを通して、スイッチ・コア・デバイスへ送信するステップと、 スイッチ ・コア手段において、１あるいはそれ以上の入力バッファからの接続要求に応じ て、所望の時間に入力ポートと出力ポートとの間で高速データ・リンク接続の開 閉を行い、また、制御リンクを経由して各入力バッファに対して、そのバッフア に格納されたディジタル・セル列をいつ送信するかの指示を出すステップとを備 える。図面の簡単な説明 本発明は、添付図面を参照しての以下の説明より、さらに理解できる。これら の添付図面において、 図１は、既知の展開構成に係る回路を示す図であり、 図２は、本発明に係る新規の展開構成を使用するＡＴＭスイッチの回路を示す 図であり、 図３は、本発明に係るＡＴＭスイッチの基本的な構成要素を示しており、 図４〜図７は、本発明の実施の形態に係るＡＴＭスイッチの様々な部分を、よ り詳細に示す図であり、 図８は、本発明の空間スイッチ・コア部のハードウェア構成を示し、 図９は、本発明の実施の一形態に係る光シャフルを概略的に示す図であり、 図１０は、実施の一形態に係る光データ・セレクタの回路を示す図であり、 図１１は、共通コア・制御機構のブロック図であり、 図１２は、分散形のコア・制御部の回路構成を示しており、 図１３は、単一の光ファイバを通した、データおよび制御ストリームの送信の ためにＷＤＭ（波長分割多重）技術を使用した本発明のさらなる実施の形態を示 しており、 図１４および図１５は、それぞれ、遅れ分布とバースト長分布を示すグラフで ある。 請求の範囲 １． 入力ポートと出力ポートとの間で、スイッチ・コア手段を経由して、可変 数のディジタル・セルについて可変長列の形式で データを交換し、各入出力ポー トは、１あるいはそれ以上のチャネルを扱い、各セルは固定数のバイトからなり 、このセルはチャネル指示を有するセル・ヘッダを含み、また、各入力ポートは 、各セル・ヘッダに応じて出力ポートへ送られるディジタル・セル列を別々に格 納する入力バッファ（５８）を有し、各出力ポートは、前記スイッチ・コア手段 より受信したディジタル・セルを、各ディジタル・セルのセル・ヘッダ内の前記 チャネル指示によって示されるいずれかのチャネルへ配信する 大容量ＡＴＭスイ ッチにおいて、さらに、 前記入力バッファの充填状態を監視し、また、前記入力バッファに格納された 前記列の１つに含まれるセルの数を示す接続要求を、 制御リンク（６２）を通し て、スイッチ・コア手段（７２）へ送信する入力バッファ制御部（６０）を備え 、 前記スイッチ・コア手段は、１あるいはそれ以上の入力バッフアからの接続要 求に応じて、所望の時間に入力ポートと出力ポートとの間で高速データ・リンク 接続の開閉を行い、また、前記制御リンクを経由して、各入力バッファに対して 、そのバッファに格納されたディジタル・セル列をいつ送信するかの指示を出す ことを特徴とする大容量ＡＴＭスイッチ。 ２． 各入力ポートは、さらに、チャネル指示を含む全てのセル・ヘッダを読み 、前記セルがどの出力ポートに送信されるべきかを示す経路指定タグを生成する ヘッダ読取り部を含み、このタグは、そのポートへ送られた列形式のセルの数を 含むことを特徴とする請求項１記載の大容量ＡＴＭスイッチ。 ３． 各出力ポートは、さらに、出力バッファと、チャネル指示を含む全てのセ ル・ヘッダを読むヘッダ読取り部を含み、それによりセルが、各セルの前記チャ ネル指示に従って前記出力バッファに別々に格納されることを特徴とする請求項 ２記載の大容量ＡＴＭスイッチ。 ４． 前記制御リンクは、要求バス（１６４）と許可バス（１６６）からなり、 前記入出力ポートの両方は、これらのバス双方を走査するマルチプレクサを含む ことを特徴とする請求項３記載の大容量ＡＴＭスイッチ。 ５． 前記スイッチ・コア手段は交差接続しており、この接続は、物理的に、入 力ポートと出力ポートとの間で高速データ・リンク接続を確立することを特徴と する請求項３記載の大容量ＡＴＭスイッチ。 ６． 前記高速データ・リンク接続は光リンクであり、５Ｇｂｉｔ／ｓあるいは それ以上の容量を有することを特徴とする請求項５記載の大容量ＡＴＭスイッチ 。 ７． 各入力ポートは、各チャネル内のシリアル入力をパラレル・ディジタル・ セルに変換する シリアル／パラレル・コンバータ（５２）と、前記入力バッファ に格納されるようになっている、１あるいはそれ以上のチャネルからの前記パラ レル・セルを多重化する マルプレサ（５４）を含み、各出力ポートは、前記出力 バッファに格納されたパラレル・ディジタル・セルをシリアル出力に変換する パ ラレル／シリアル・コンバータ（８８）と、前記シリアル出力を１あるいはそれ 以上のチャネルに分離化処理をする デマルチプレクサ（８２）を含むことを特徴 とする請求項６記載の大容量ＡＴＭスイッチ。 ８． 前記スイッチは、Ｎ×Ｎスイッチ（Ｎは正の整数）であり、前記交差接続 は、１からＮ個の光分波器（９４）、Ｎ×Ｎ光シャフル（９８）、光セレクタ（ ９６）からなることを特徴とする請求項７記載の大容量ＡＴＭスイッチ。 ９． 前記光シャフルは、光ファイバの束（１１２）からなり、入出力ポート間 において可能な接続の各々に対して１つの光ファイバ経路があることを特徴とす る請求項８記載の大容量ＡＴＭスイッチ。 １０．前記光セレクタは、前記光シャフルに光学的に接続されたＮ個のフォトダ イオード（１２６）と、動作の１サイクルの間における、前記入力バッファから の接続要求に応じて、前記Ｎ個のフォトダイオードの１つからの信号を選択する 電気的な制御手段（１３０）とからなることを特徴とする請求項８記載の大容量 ＡＴＭスイッチ。 １１．前記交差接続は、光学的なクロスポイントであることを特徴とする請求項 ６記載の大容量ＡＴＭスイッチ。 １２．前記高速データ・リンク接続は、制御リンクに波長分割多重された光リン クであり、この制御リンクは、要求バスと許可バスからなり、前記入出力ポート の双方が、バスの両方を走査するマルチプレクサを含むことを特徴とする請求項 ５記載の大容量ＡＴＭスイッチ。 １３．大容量ＡＴＭスイッチの入力ポート（１２）と出力ポート（１４）との間 で、ディジタル・セル形式のデータをＡＴＭモードで交換し、各入出力ポートが 、１あるいはそれ以上のチャネルを扱い、各ディジタル・セルは、チャネル指示を有するセル・ヘッダ を含む固定数のバイトからなり、各入力ポートの入力バッ ファ（１８）が、出力ポートへ送られる可変長のディジタル・セル列を別々に格 納し、また、制御リンク（３６）を通して、スイッチ・コア部（１６）へ接続要 求を送信し、各出力ポート（１４）は、スイッチ・コア手段より受信したディジ タル・ セルのバイトを、前記各セルのヘッダ内のチャネル指示によって示される チャネルに配信するステップを備える方法において、さらに、 前記入力バッファの充填状態を監視し、また、前記入力バッファに格納された 前記列の１つに含まれるセルの数を示す接続要求を、制御リンクを通して、スイ ッチ・コア・デバイスへ送信するステップと、 前記スイッチ・コア手段において、１あるいはそれ以上の入力バッファからの 接続要求に応じて、所望の時間に入力ポートと出力ポートとの間で高速データ・ リンク接続の開閉を行い、また、制御リンクを経由して各入力バッファに対して 、そのバッファに格納されたディジタル・セル列をいつ送信するかの指示を出す ステップとを備える ことを特徴とする入出力ポート間においてＡＴＭモードでデ ータ交換する方法。 １４．さらに、各入力ポートで、チャネル指示を含む全てのセル・ヘッダを読み 、前記セルがどの出力ポートに送信されるべきかを示す経路指定タグを生成する ステップを備え、このタグは、そのポートへ送られた列形式のセルの数を含むこ とを特徴とする請求項１３記載の可変長のディジタル・セル列形式で入出力ポー ト間においてＡＴＭモードでデータ交換する方法。 １５．さらに、各出力ポートで、チャネル指示を含む全てのセル・ヘッダを読み 、各セルの前記チャネル指示に従って、前記スイッチ・コア手段より受信した前 記セルを別々に格納する（２６）ステップを備えることを特徴とする請求項１４ 記載の可変長のディジタル・セル列形式で入出力ポート間においてＡＴＭモード でデータ交換する方法。 １６．さらに、各入力ポートが、光学的な信号形式でディジタル・セル列を送信 し、前記スイッチ・コア手段が、前記光学的な信号に対して高速データリンクの 開閉を行うステップを備えることを特徴とする請求項１５記載の可変長のディジ タル・セル列形式で入出力ポート間においてＡＴＭモードでデータ交換する方法 。 １７．さらに、各入力ポートが、ディジタル・セル列と、波長分割多重した光学 的な信号形式の接続要求とを送信するステップを含むことを特徴とする請求項１ ６記載の可変長のディジタル・セル列形式で入出力ポート間においてＡＴＭモー ドでデータ交換する方法。

Claims (1)

1. 【特許請求の範囲】 １． 入力ポートと出力ポートとの間でディジタル・セル形式のデータを交換し 、各入出力ポートは、１あるいはそれ以上のチャネルを扱い、各セルは固定数の バイトからなり、その中にチャネル指示を含む大容量ＡＴＭスイッチにおいて、 前記データは、セルの可変長列の形式で交換され、 前記ＡＴＭスイッチは、 出力ポートへ送られるディジタル・セル列を別々に格納する入力バッファ（５ ８）を有し、さらに、制御リンク（６２）を通して、スイッチ・コア手段（７２ ）へ接続要求を送信する入力バッファ制御部（６０）を有する各入力ポート（図 ４のポートＡ）と、 １あるいはそれ以上の入力バッファからの接続要求に応じて、所望の時間に入 力ポートと出力ポートとの間で高速データ・リンク接続の開閉を行い、また、前 記制御リンクを経由して、各入力バッファに対して、そのバッファに格納された ディジタル・セル列をいつ送信するかの指示を出す前記スイッチ・コア手段と、 前記スイッチ・コア手段より受信したセルのバイトを、各セルのチャネル指示 に応じて、そのチャネルに配送する各出力ポート（図７のポートＡ）とを備える ことを特徴とする大容量ＡＴＭスイッチ。 ２． 各入力ポートは、さらに、チャネル指示を含む全てのセル・ヘッダを読み 、前記セルがどの出力ポートに送信されるべきかを示す経路指定タグを生成する ヘッダ読取り部を含み、このタグは、そのポートへ送られた列形式のセルの数を 含むことを特徴とする請求項１記載の大容量ＡＴＭスイッチ。 ３． 各出力ポートは、さらに、チャネル指示を含む全てのセル・ヘッダを読む ヘッダ読取り部を含み、それによりセルが、各セルの前記チャネル指示に従って 前記出力バッファに別々に格納されることを特徴とする請求項２記載の大容量Ａ ＴＭスイッチ。 ４． 前記制御リンクは、要求バス（１６４）と許可バス（１６６）からなり、 前記入出力ポートの両方は、これらのバス双方を走査するマルチプレクサを含む ことを特徴とする請求項３記載の大容量ＡＴＭスイッチ。 ５． 前記スイッチ・コア手段は交差接続しており、この接続は、物理的に、入 力ポートと出力ポートとの間で高速データ・リンク接続を確立することを特徴と する請求項３記載の大容量ＡＴＭスイッチ。 ６． 前記高速データ・リンク接続は光リンクであり、５Ｇｂｉｔ／ｓあるいは それ以上の容量を有することを特徴とする請求項５記載の大容量ＡＴＭスイッチ 。 ７． 各入力ポートは、シリアル／パラレル・コンバータ（５２）とマルプレサ （５４）を含み、各出力ポートは、パラレル／シリアル・コンバータ（８８）と デマルチプレクサ（８２）を含むことを特徴とする請求項６記載の大容量ＡＴＭ スイッチ。 ８． 前記スイッチは、Ｎ×Ｎスイッチ（Ｎは正の整数）であり、前記交差接続 は、１からＮ個の光分波器（９４）、ＮＸＮ光シャフル（９８）、光セレクタ（ ９６）からなることを特徴とする請求項７記載の大容量ＡＴＭスイッチ。 ９． 前記光シャフルは、光ファイバの束（１１２）からなり、入出力ポート間 において可能な接続の各々に対して１つの光ファイバ経路があることを特徴とす る請求項８記載の大容量ＡＴＭスイッチ。 １０．前記光セレクタは、前記光シャフルに光学的に接続されたＮ個のフォトダ イオード（１２６）と、動作の１サイクルの間における、前記入力バッファから の接続要求に応じて、前記Ｎ個のフォトダイオードの１つからの信号を選択する 電気的な制御手段（１３０）とからなることを特徴とする請求項８記載の大容量 ＡＴＭスイッチ。 １１．前記交差接続は、光学的なクロスポイントであることを特徴とする請求項 ６記載の大容量ＡＴＭスイッチ。 １２．前記高速データ・リンク接続は、制御リンクに波長分割多重された光リン クであり、この制御リンクは、要求バスと許可バスからなり、前記入出力ポート の双方が、バスの両方を走査するマルチプレクサを含むことを特徴とする請求項 ５記載の大容量ＡＴＭスイッチ。 １３．入力ポート（１２）と出力ポート（１４）との間でディジタル・セル形式 のデータを交換する大容量ＡＴＭスイッチにおいて、各入出力ポートが、１ある いはそれ以上のチャネルを扱い、各セルは固定数のバイトからなり、その中にチ ャネル指示を含み、入出力ポート間でＡＴＭモードでデータ交換を行う方法にお いて、 各入力ポートの入力バッファ（１８）が、出力ポートへ送られる可変長のディ ジタル・セル列を別々に格納し、また、制御リンク（３６）を通して、スイッチ ・コア部（１６）へ接続要求を送信し、 前記スイッチ・コア手段において、１あるいはそれ以上の入力バッファからの 接続要求に応じて、所望の時間に入力ポートと出力ポートとの間で高速データ・ リンク接続の開閉を行い、また、制御リンクを経由して各入力バッファに対して 、そのバッファに格納されたディジタル・セル列をいつ送信するかの指示を出し 、 各出力ポート（１４）は、スイッチ・コア手段より受信したセルのバイトを 、各セルのチャネル指示に応じて、そのチャネルに配信することを特徴とする入 出力ポート間においてＡＴＭモードでデータ交換する方法。 １４．さらに、各入力ポートで、チャネル指示を含む全てのセル・ヘッダを読み 、前記セルがどの出力ポートに送信されるべきかを示す経路指定タグを生成する ステップを備え、このタグは、そのポートへ送られた列形式のセルの数を含むこ とを特徴とする請求項１３記載の可変長のディジタル・セル列形式で入出力ポー ト 間においてＡＴＭモードでデータ交換する方法。 １５．さらに、各出力ポートで、チャネル指示を含む全てのセル・ヘッダを読み 、各セルの前記チャネル指示に従って、前記スイッチ・コア手段より受信した前 記セルを別々に格納する（２６）ステップを備えることを特徴とする請求項１４ 記載の可変長のディジタル・セル列形式で入出力ポート間においてＡＴＭモード でデータ交換する方法。 １６．さらに、各入力ポートが、光学的な信号形式でディジタル・セル列を送信 し、前記スイッチ・コア手段が、前記光学的な信号に対して高速データリンクの 開閉を行うステップを備えることを特徴とする請求項１５記載の可変長のディジ タル・セル列形式で入出力ポート間においてＡＴＭモードでデータ交換する方法 。 １７．さらに、各入力ポートが、ディジタル・セル列と、波長分割多重した光学 的な信号形式の接続要求とを送信するステップを含むことを特徴とする請求項１ ６記載の可変長のディジタル・セル列形式で入出力ポート間においてＡＴＭモー ドでデータ交換する方法。