JPH10512729A

JPH10512729A - トランシーバーにおいて被変調信号を生成するための方法及び回路

Info

Publication number: JPH10512729A
Application number: JP8522646A
Authority: JP
Inventors: ラペリユハ
Original assignee: Nokia Mobile Phones Ltd
Current assignee: Nokia Oyj
Priority date: 1995-01-24
Filing date: 1996-01-05
Publication date: 1998-12-02
Also published as: WO1996023366A1; FI950295A7; AU4392596A; FI98420B; EP0806089A1; FI98420C; FI950295A0; US5991605A

Abstract

(57)【要約】変調された信号を作るための方法及び回路において、位相固定周波数シンセサイザの位相比較器（５０９）の１入力信号はオフセット周波数（ｆ₂）であり、この信号は調整可能な発振器（５１１）の出力周波数（ｆ_Tx）をミクサ周波数（ｆ₁）と混合し、得られた結果を低域フィルター（５０８）で濾波することによって前記出力周波数（ｆ_Tx）から作られる。他の入力信号は一定の基準周波数（ｆ_r）である。前記調整可能な発振器（５１１）は、前記入力信号（ｆ_r，ｆ₂）の位相差から生じる成分を含む制御信号（Ｖ_CMOD）で制御される。前記入力信号（ｆ_r，ｆ₂）のうちの少なくとも一方又はその派生物の周波数又は位相をパルス遅延技術で有利に変化させることによって前記ループの出力周波数（ｆ_Tx）が変調される。

Description

【発明の詳細な説明】トランシーバーにおいて被変調信号を生成するための方法及び回路技術分野本発明は、フェーズ・ロックド・ループに基づいて周波数シンセサイザで被変調信号を生成するための方法及び回路に関する。背景技術一定周波数の基準信号と、該周波数シンセサイザの出力信号から逓降変換により生成された信号とが該ループの位相比較器に入力される。被変調送信周波数を生成する公知の方法が図１に示されている。加算回路１１０で加え合わされる該ループの内部制御信号Ｖ_Cと外来変調信号ＭＯＤとから形成される制御電圧Ｖ_CMODで電圧制御発振器１０９（ＶＣＯ）を制御することによって送信周波数ｆ_TXが閉じたフェーズ・ロックド・ループで生成される。フェーズ・ロックド・ループに特有の構成に従って、制御電圧ＶＣは、フェーズ・ロックド回路即ち位相固定回路１０７（ＰＬＬ）の一部分である位相比較器と、ループフィルター１０８（ＬＰＦ）とによって、ＶＣＯ１０９の出力信号と回路１０７のために予めプログラムされている基準信号との位相差に比例する信号を作り、次にその信号をループフィルター１０８（ＬＰＦ）で濾波することによって形成される。変調信号ＭＯＤにより引き起こされる、該ループの整定時間より速い位相又は周波数の変化だけがＶＣＯの出力信号ｆＴＸにおいて検出されることができ、このことは該ループが変調信号ＭＯＤに対して高域通過型の周波数応答を有することを意味する。図１はまた在来のヘテロダイン受信装置を示しており、この装置では受信信号ｆ_RXはミクサ３で局部発振周波数ｆ₁と混合され、通過帯域フィルター４で濾波されて中間周波数ｆ_IFとなる。局部発振周波数ｆ₁は発振器５で生成され、これは例えば位相固定周波数シンセサイザ又は水晶発振器であってよい。明確にするために、トランシーバーのアンテナ１、複式フィルター２及び送信装置の電力増幅器１０６も図示されている。移動電話に使われる電圧制御発振器の周波数調整範囲は約３０ＭＨｚであり（例えば、搬送周波数が８９０−９１５ＭＨｚであるとき）、制御電圧範囲は５Ｖ未満であり、この場合、ＶＣＯの出力周波数の１キロヘルツの変動は制御電圧の２００μＶの変動に対応するので、変調信号ＭＯＤのノイズは出力信号ｆ_TXの誤りを簡単に引き起こす。更に、ＶＣＯ１０９の周波数変化と制御電圧Ｖ_CMODの対応する変化との比として定義される変調係数は一定ではなくて、ＶＣＯの出力周波数ｆ_TXの変化に従って変化する。その結果として、変調係数は装置毎に、また周波数や温度に比例して容易に変化することになる。図１に示されている解決策は、ＶＣＯ１０９の出力電力が送信信号ｆ_TXに殆ど直接に加えられるので、送信装置のエネルギー効率の見地からは有利である。この解決策は、簡単ではあるけれども、周波数応答が高域通過特性を持っていてノイズの影響を受けやすいので、ＤＣ変調やデジタル位相変調には適さない。図１に示されている解決策の問題は図２に示されている解決策で部分的に解消することができ、図２の解決策では、送信周波数ｆ_TXは、トランシーバー・ユニットの共通局部発振周波数ｆ₁と、発振器２０９で生成された変調オフセット周波数ｆ_OFFとを混合することによって形成される。変調係数は実用上の要件に従って実現されることができ、その場合、例えば約１ＫＨｚの周波数変化を変調信号ＭＯＤの約１ボルトの変化で生じさせることができる。ミクサ２０８の出力の周波数ｆ₁＋ｆ_OFF又はｆ₁−ｆ_OFFが通過帯域フィルター２０７で送信周波数ｆ_TX として選択される。信号はミクサ２０８及びフィルター２０７において約１０ｄＢ減衰されるので、この回路の全体としての効率は図１の解決策と比べると低下している。発振器２０９が例えば水晶発振器であれば、この構造を使ってＤＣ変調を行うことができる。変調され得る水晶発振器の周波数は通常は５０ＭＨｚより低いので、図２に示されている解決策の適用範囲が制限されることになる。この解決策は、位相変調を行うのに充分なほどに正確ではないので、更に問題がある。図３に示されているＩ／Ｑ変調器３１０は、位相変調を制御して行うのに適している。無変調、一定振幅の送信周波数信号ｆ_Cと、この信号ｆ_Cと比べて振幅が同じで位相が９０ずれている信号ｆＣ_Cp/2とに乗算器３０８及び３０９で変調信号成分Ｉ及びＱがそれぞれ乗じられる。その結果として得られた信号は加算回路３０７で加え合わされ、その出力は、変調された送信周波数ｆ_TXである。この回路に伴う問題は、乗算器３０８及び３０９に良好な直線性を持たせなければならないので、特に高周波数で、Ｉ／Ｑ変調器３１０を実現するのが困難であることである。乗算器３０８、３０９、及び加算器３０７は普通は例えば周知のギルバートセル乗算器などの能動回路として実現され、その電流消費量は数十ミリアンペアとなることがある。この回路に伴うもう一つの問題は、送信周波数の無変調信号ｆ_Cが乗算器から漏れて送信されるのを防止するのが難しいということである。これらの理由から、送信周波数でのＩ／Ｑ変調の代わりに、図４に示されているように、オフセット発振器周波数ｆ_TでのＩ／Ｑ変調がしばしば行われる。変調済みオフセット発振器周波数ｆ_OFFは局部周波数ｆ₁で送信周波数ｆ_TXへ逓昇変換される。この回路では変調回路４１０は送信周波数より遥かに低い例えば９０ＭＨｚで動作し、送信周波数ｆ_TXは約９００ＭＨｚである。送信周波数ｆ_TX は、周波数ｆ₁及びｆ_OFFから混合されたミクサ４１１の出力周波数ｆ₁＋ｆ_OFF又はｆ₁−ｆ_OFFからフィルター４１２で選択される。このフィルターは、また、周波数ｆ₁及びｆ_OFFの送信装置への漏れを減衰させる。図３及び４に示されている構造の電流消費量は、主としてＩ／Ｑ変調器３１０、４１０の乗算器及び加算回路と、図４のフィルター４１２での信号エネルギーのロスとに起因して、大きい。発明の開示本発明の目的は、上記の変調解決策に伴う問題を解消することである。本発明を用いて、効率が良く、構造が簡単で、デジタル位相変調に適するトランシーバーを構成することができる。本発明は、無線周波数（ＲＦ）で動作する通過帯域フィルターを不要にする。また、本発明を用いて、送信周波数への直接デジタル位相変調を実施することができる。本発明は、請求の範囲第１項ないし第９項の特徴部に記載されている事項を特徴とする。本発明では、制御を受ける発振器の出力周波数をミクサ信号で逓降変換し、その逓降変換された信号をループに入力し、該ミクサ信号は好ましくは受信装置の局部発振周波数であり、所望の混合結果を濾波により選択することにより、前記の被制御発振器の出力周波数からオフセット周波数が形成される。この様にして得られたオフセット周波数はループの位相比較器に入力される。該発振器は、該オフセット周波数と基準周波数との位相差に比例する制御信号により制御され、この制御信号は変調情報を含んでいる。該位相比較器の少なくとも１つの入力信号又はその派生物に周波数又は位相の変化を加えることによって公知の方法で変調を実施することができる。前記の変調を加えられる信号は、例えば、該オフセット周波数、該基準周波数、又はこれらに対して除算又は乗算を行うことによって作られる派生物である。次に、添付図面を参照して本発明を詳しく説明する。図面の簡単な説明図１−４は、従来技術のトランシーバー装置の原理を示す。図５は、本発明のトランシーバー装置の原理を示す。図６は、パルス遅延技術を用いて変調を実施する本発明の実施例を示す。図７は、Ｉ／Ｑ変調器で変調を実施する本発明の実施例を示す。図８は、本発明のトランシーバーにおけるループフィルター装置の例を示す。発明を実施するための最良の形態図１−４の構造については、この特許出願の概論の部で説明した。無線トランシーバーに適用される本発明の原理は図５に示されている。図５の例では、無線電話システムの受信周波数ｆ_RXは９３５ＭＨｚであり、送信周波数ｆ_TXは８９０ＭＨｚであり（例えばＮＭＴ周波数）、受信装置の第１中間周波数ｆ_IFは４５ＭＨｚであると仮定されている。この混合結果を得るために、受信部の局部発振周波数は、例えばＶＣＯ及びＰＬＬコンポーネントにより形成される発振器５で生成されるｆ_RX±４５ＭＨｚに等しくなければならない。８９０ＭＨｚ送信周波数ｆ_TXは、被制御発振器５１１（例えば、ＶＣＯ）で作られる。発振器５１１の送信周波数出力信号ｆ_TXはミクサ５０７にも入力され、ここでそれに受信部の局部発振周波数ｆ₁が乗じられるが、それは図５の例では９８０ＭＨｚである。この混合の結果は、周波数８９０±９８０ＭＨｚ即ち差周波数９０ＭＨｚ及び和周波数１８７０ＭＨｚと、ミクサ５０７が理想的でないことの結果である、比較的に振幅の小さい漏洩周波数８９０及び９８０ＭＨｚとである。９０ＭＨｚの差周波数（後にオフセット周波数ｆ₂と称する）は低域フィルター５０８で選択されて変調位相固定回路５０９（Ｍ−ＰＬＬ）に入力され、ここで例えば本出願人の特許されたパルス遅延技術で変調を実施することができる。この位相固定回路の入力信号ｆ₂は基準信号ｆ_rと比較され、それらの位相差に比例する該位相固定回路の出力は更にループフィルター５１０（ＬＰＦ）で積分され濾波される。ループフィルター５１０の出力信号Ｖ_CMODは発振器５１１を制御する。該フェーズ・ロックド・ループで９０ＭＨｚオフセット周波数ｆ₂に生じた変調は、発振器５１１での周波数変化により補償され、その結果として発振器出力信号ｆ_TXに変調を生じさせる。この動作を下記の数値例で説明する。始めに、周波数はｆ₁＝９８０ＭＨｚ、ｆ_TX＝８９０ＭＨｚ、及びそれらの差周波数ｆ₂＝９０ＭＨｚに固定される。前記構造の変調ＰＬＬ５０９において差周波数入力信号ｆ₂に周波数変動ステップＤｆが作られるとき、フィルター５０８から回路５０９の内部比較器に到着するパルスは周波数９０ＭＨｚ＋Ｄｆを有する。該フェーズ・ロックド・ループは、ミクサ５０７からＰＬＬ５０９の位相比較器に到着するパルスの周波数が９０ＭＨｚに戻ることとなるように発振器５１１の出力信号ｆ_Txの周波数を調整し、それは発振器５１１の周波数がＤｆに等しい量だけ減少したときに起こる。オフセット周波数ｆ₂に加えられる周波数変調は、この様にして発振器５１１の出力周波数の変化を生じさせる。位相変化がＰＬＬでｆ₂に加えられても同じことが起こることを証明することができる。変調は、周波数ゼロからフェーズ・ロックド・ループで技術的に可能な最高の周波数まで可能である。この解決策の利点は、従来技術で実現される解決策と比べたとき、上の記述から明かである。ＶＣＯ５１１は、送信周波数ｆ_Txを直接変調するために使われていて、全体としてのエネルギー効率を向上させる。変調情報は比較的に低いオフセット周波数に加えられるので、それは変調の精度を向上させるのに役立つ。エネルギー効率及び製造コストの見地からは、図２の２０７等の通過帯域フィルターを使用せずに１つの簡単な低域フィルター５０８で混合結果を濾波できることが非常に重要である。また、オフセット周波数ｆ₂は図２に示されている従来技術の場合のように送信信号経路にはないので、変調されるオフセット周波数ｆ₂の実際の周波数は無線電話システムの送信周波数及び受信周波数により束縛されない。更に、変調は閉じた制御ループ内で起こるので、変調係数は基準周波数ｆ_rのみに依存しており、例えば送信周波数ｆ_Txや、温度や、個々の装置の差違などには依存しない。図５に示されている構造において受信装置の中間周波数ｆ_IFを４５ＭＨｚの代わりに例えば５７．１５ＭＨｚとすれば、他の周波数を次のように選択することができる（送信周波数ｆ_Tx及び受信周波数ｆ_Rxは図５の通り）：局部周波数f₁＝８７７．８５ＭＨｚオフセット周波数ｆ₂＝１２．１５ＭＨｚ１２．１５ＭＨｚオフセット周波数ｆ₂の濾波及び処理は実施しやすい。この場合、フィルター５０８はシリコン上に集積された簡単なＲＣ低域フィルターであってよい。図５の構造を実現させるには、広い周波数範囲（例えば、８９０ＭＨｚ−９１５ＭＨｚ）の中で発振器５１１をロックすることができて且つ非常に狭い周波数範囲の中で該発振器を変調できなければならない。また、発振器５１１が所望の周波数ｆ_Tx＝ｆ₁−ｆ₂にではなくて像周波数ｆ₁＋ｆ₂にロックされるのを防止しなければならない。オフセット周波数ｆ₂が発振器５１１の周波数制御範囲の二分の一未満であれば、この可能性が存在する。図６、７及び８は、図５の送信及び変調機能の詳細を示し、且つ補うものである。図６はパルス遅延技術に基づく変調解決策を示し、図７はＩ／Ｑ変調器に基づく代わりの変調解決策と正しい周波数にロックするための原理とを示す。パルス遅延技術に基づく変調は米国特許公報第５，０７９，５２０号及び第５，３２５，０７５号に詳しく開示されている。図８は、ループフィルターの例とその実施の詳細とを示す。図６は、図５に示されている、送信されるべき変調済み信号を作る本発明の局部発振器及びフェーズ・ロックド・ループの詳細を示す。この場合、図５の局部発振器５は、周波数シンセサイザ６０５（破線が該ブロックを囲んでいる）で実現されている。局部発振器６０５は局部発振周波数ｆ₁を作る。本発明のフェーズ・ロックド・ループでは、ミクサ６０７はミクサ５０７に対応し、フィルター６０８は低域フィルター５０８に対応し、発振器６１１は調整可能な発振器５１１に対応し、ブロック６１０はループフィルター５１０に対応する。変調を行う位相固定回路５０９Ｍ−ＰＬＬの内部構造がブロック６０９で表されている。局部発振器６０５は制御可能な発振器６１２と、ループフィルター６１３と、破線で囲まれている位相固定回路６１４とから成っている。局部周波数ｆ₁を次のように表すことができる：ここでＭ_Rは基準周波数f_r分周器６０１の除数であり、Ｎ_Rは分周器６０２の除数であり、Ｐ_Rはデュアルモジュラス・プレスケーラ６０３の除数であり、Ａ_Rはプレスケーラ６０３のモジュラス・コントローラ６０４の制御数である。シンセサイザ６０５の出力信号ｆ₁は、本発明に従って、ミクサ６０７において、ＶＣＯ６１１により生成された送信周波数出力信号ｆ_Txと混合され、低域フィルター６０８で濾波される。この混合の結果であるオフセット周波数ｆ₂は、ブロック６１５により示されている、位相固定回路６０５の分周回路に入力される。この回路において、パルス周波数ｆ₂は（Ｎ_TＰ_T＋Ａ_T）で分周される。信号ｆ₂の周波数に依存して、分周回路６１５をこの図に示されている分周器構造に基づかせてもよく、或いはパルスカウンタに直接基づかせてもよい。基準周波数ｆ_rは分周器６１６においてＭ_Tで分周される。変調は、遅延回路６１７で入力信号ｆ₂を分周することにより得られた信号のパルスのエッジを遅延させるとともに第２の遅延回路６１８で基準周波数ｆ_rを分周することにより得られた信号のエッジを遅延させることによって実行される。遅延回路６１７及び６１８の単位遅延は式（２）及び（３）から得られる。ここでＬ及びΔＬは整数である。下記の記述においてはΔＬ＝１と仮定されている。単位遅延ΔＴ₁及びΔＴ₂は異なる長さを有する。遅延回路に入力されるパルスのための係数ｋ₁及びｋ₂を選択するとともに必要に応じて基準周波数ｆ_rパルス全部を加えるか又は引くことにより、位相比較器６１９に入力されるパルスの長さを、オフセット周波数ｆ₂及び基準周波数ｆ_rとの所望の周波数差又は位相差が実現されることとなるように、修正することができる。入力信号ｆ₂の周波数がｆ₁−ｆ_Txであるとき、それをｋ₁単位遅延ΔＴ₁で除し遅延させると次のようにサイクル時間Ｔ₁を有する比較器６１９への入力信号が得られる：また、基準周波数ｆ_rを除し遅延させることにより、次のようにサイクル時間Ｔ₂を有する信号が得られる：該フェーズ・ロックド・ループがロック状態であるときには、即ちＴ₁＝Ｔ₂であるときには、ＶＣＯの出力周波数ｆ_Txは次の通りである：基準周波数ｆ_rとして１４．８５ＭＨｚが選択され、除数Ｍ_Tとして２２７が選択されたならば、５０ｋＨｚパルス周波数が比較器６１９に入力されることになる。更に、Ｐ_T＝６４、Ｎ_T＝２８、Ａ_T＝８、及びｋ₁＝ｋ₂＝０であるならば、送信周波数はとなる。Ｌ＝６３ならば、式（５）に従ってＫ個の位相比較パルス毎に係数ｋ₁ 及びｋ₂を１だけ大きくするときに最小の周波数変化が生じる、即ち、次の通りである：Ｍ_T＞＞ｋ₂／（Ｌ＋１）であり且つＭ_T＞＞ｋ₁／Ｌであるとき、式（７）に非常に近い近似式は次の通りとなる：これはオフセット周波数ｆ₂を積Ｋ・Ｍ_T×Ｌ（Ｌ＋１）で割ったものであり、その数値はΔｆ_min＝７５／ＫＨｚである。式（８）から、前もって決められるオフセット周波数ｆ₂が小さく、且つ基準周波数ｆ_rを分周するために使われる基準分周器の値Ｍ_Tが大きいほど、最小周波数ステップΔｆ_minが小さくなることが分かる。上記の様にオフセット周波数ｆ₂として１２.１５ＭＨｚを、基準周波数ｆ_rとして１９．２ＭＨｚを、そして該フェーズ・ロックド・ループの位相比較周波数として５０ｋＨｚ（Ｍ＝３８４）を選択すれば、最小周波数ステップは８／ＫＨｚとなり、これはＫ＝１のときに既に無線電話において音声の高品質変調を実施するのに充分なほどに小さい。このことは、位相比較器にパルスが入力される毎にｋ₁及びｋ₂の値を変えることを意味する。このことは変調信号を周波数５０ｋＨｚで標本化することに相当する。より低いオフセット周波数ｆ₂を用いるか又はＫに１より大きな値を与えることにより係数ｋ₁及びｋ₂の変更の頻度を低下させることによって周波数ステップを減少させることができる。しかし、係数ｋ₁ 及びｋ₂を更新することは変調信号ＭＯＤの標本化に対応するので、該係数は該変調信号の周波数との関係で充分に高速に変化しなければならない。アナログ変調信号ＭＯＤは、該信号を変換器６２１でデジタル形に変換し、更に変調論理回路６２０により所要の遅延係数値ｋ₁及びｋ₂並びに加算又は減算されるべきパルスの数に変換することによって遅延制御に変換される。図７は、パルス遅延技術を用いて変調を行う手法に代わる手法と、本発明のシンセサイザが正しい周波数にロックすることを保証するための方法とを示す。発振器７１１は図５の調整可能な発振器５１１に対応し、ミクサ７０７はミクサ５０７に対応し、フィルター７０８はフィルター５０８に対応し、ブロック７１０はループフィルター５１０に対応する。破線で囲まれているブロック７０９は、変調を行う位相固定回路５０９に対応する。ブロック７０９は、少なくとも、Ｉ／Ｑ変調器７０４（点線で囲まれている）と、プレスケーラ７０６（点線で囲まれている）と、位相比較器７１４と分周器７１２とを含んでいる。７０７での逓降変換から得られたオフセット信号ｆ₂は、Ｉ／Ｑ変調器７０４において９０の位相差を有する２つのＩ及びＱ成分に分割され、これらに乗算器７０１及び７０２で変調信号Ｍｏｄ（Ｉ）及びＭｏｄ（Ｑ）が乗じられる。その結果が加算回路７０３で加え合わされる。その結果として得られた変調済みオフセット周波数は、分周回路７０６に、次に位相比較器７１４に入力される。基準信号ｆ_rは分周器７１２で分周される。比較器７１４から出力される変調を含む位相差信号は、前述したループフィルター７１０に入力され、その出力信号は、被制御発振器７１１を制御する。以上のようにする代わりに、変調を基準周波数ｆｒに加えることもできる。この場合には、Ｉ／Ｑ変調器７０４は、基準周波数ｆ_rが変調器の入力Ａに入力され、変調器の出力の信号Ｂが分周器７１２に入力されることとなるように分周器７１２の前に置かれる。図６及び７の変調方法は、デジタル変調に必要とされる精密な周波数又は位相のステップを作ることができる。しかし、ここに開示した変調方法を実用に供するときには、パラメータに依存して、ｆ_Txが像周波数ｆ₁−ｆ₂にロックしないこと、並びに、チャネルが変更されるような状況のときにｆ_Txを変化させるのにＰＬＬの時定数が適していること、並びに、整定したｆ_Txに対して所望の変調を実行するのにＰＬＬの時定数が適していること、が保証されなければならない。この機能を実行可能にするために、ミクサ７０７と、この例では変調器７０４もバイパスするフィルター７０８のためのバイパス回路とが図７の回路に加えられている。バイパスは制御可能なスイッチ７１６で実現される。モード制御信号によりシンセサイザに２つの異なる機能状態、即ち周波数ロッキング状態及び変調状態を画定することができる。周波数ロッキング状態ではスイッチ７１６は位置Ｉにあり、このときＶＣＯ７１１の出力信号ｆ_Txは分周回路７０６に直接入力される。分周された周波数は該閉ループのシステム応答にも影響を及ぼすので、位相比較器の出力バッファー７１３及びループフィルター７１０の特性は所望の整定時間を得るために制御され、分周ユニット７１５の除数Ｎ_T 、Ｐ_T、Ａ_T及びＭ_Tは所望の周波数に対応するように設定される。変調状態へ移行するとき、除数と出力バッファーのループフィルターの特性とは発振器７１１の変調のために必要な値に設定され、スイッチ７１６は位置IIにセットされ、このとき分周回路７０６への入力信号は変調器７０４の出力Ｂから得られるようになる。電流消費量及び運転コストの見地から、スイッチ７１６を“デュアルモジュラス”プレスケーラ７１８と分周器７１７との間のポイントＥに置くことによって、図７に示されている回路の有利な変化形が得られる。この場合、該ループが変調状態であるときには、変調済みオフセット周波数ｆ₂は変調器７０４の出力のポイントＢから分周器７１７へ直接入力される。周波数ロッキング状態では、送信周波数ｆ_Txは、プレスケーラ７１８を含む分周回路７０６によって分周される。この様にして、変調状態の間は、電流を消費する“デュアルモジュラス”プレスケーラ７１８とモジュラス・カウンタ７１９とを動作電圧から切り離しておくことができる。この状態は計数値Ａ_T＝０及びＰ_T＝１に対応し、分周回路７０６の除数はＰ_TＡ_T＋Ｎ_T＝Ｎ_Tとなる。図８の原理に従う制御を受ける発振器を使って例えば５０ＭＨｚなどの広い制御範囲を実現することができ、わずか数ヘルツの偏差エラー及びノイズで例えば４ｋＨｚなどの小さな周波数偏差を達成することができる。図８の発振器８１１は図５の発振器５１１に対応し、ミクサ８０７はミクサ５０７に対応し、フィルター８０８はフィルター５０８に対応し、ブロック８１０はループフィルター５１０に対応する。スイッチ８１２は図７のスイッチ７１６に対応する。図８に示されている解決策では、発振器８１１は２つの入力を有する。周波数ロッキング状態では、スイッチ８１２が位置Ｉにあるとき、スイッチ８０１を使ってループフィルター８０２の出力信号をＶＣＯ８１１の周波数制御入力Ｃのための制御信号として選択し、これが周波数ｆ_Txを所望の値にセットする。発振器８１１の周波数の、例えば５０ＭＨｚの範囲内での粗調整を行うために入力Ｃを使用することができる。変調入力ＤはＶＣＯ８１１の周波数の、狭い範囲内での微調整のために使用され、それは調整範囲全体のうちの小さな一部分に過ぎず、例えば数百キロヘルツである。周波数ロッキング状態では、スイッチ８０４を使って、変調入力Ｄの制御信号を制御Ｖ_CENTERで調整の範囲の中心と一致するようにセットする。該ループが所望の周波数にロックしたならば、入力Ｃはその時点で該入力が持っている値にロックされる。これは、制御ユニット８０５を使ってメモリーユニット８１３の出力信号を周波数ロッキング状態におけるループフィルター８０２の出力の値にセットすることにより達成される。変調状態へ移行するとき、スイッチ８０１は位置IIにセットされ、これでメモリーユニット８１３の出力が入力Ｃに入力されるようになる。メモリーユニット８１３は、例えばＤ／Ａ変換器で実現されることができる。変調状態では、発振器８１１はループフィルター８０３により制御され、その出力信号はスイッチ８０４が位置IIにあるときに変調入力Ｄに入力される。変調状態における発振器８１１の出力周波数ｆ_Txの、変調入力Ｄを調整することによっては消去することのできない、例えば温度に関連する変化を消去するために該回路を使用することもできる。これは、ユニット８１４においてループフィルター８０３の出力信号の平均値を測定し、ユニット８０６により、測定された時間平均値が所定範囲内にあるか否か監視することにより実行される。もしループフィルター８０３の出力信号の測定された時間平均値が所定範囲の外にあるならば、制御信号ＣＮＴＬがそれを可能にするならば、制御ユニット８０５及びメモリーユニット８１３により入力Ｃの値を調整することによって発振器８１１の周波数範囲が変更される。本発明において記載されたトランシーバーにおいては、変調を受ける送信周波数信号が、制御を受ける発振器で作られ、それは閉じたフェーズ・ロックド・ループにおいてオフセット周波数ｆ₂により変調され、それは該発振器の送信周波数信号ｆ_Txから逓降変換される。この解決策は、送信装置の良好なエネルギー効率と、周波数ゼロから始まる良好な変調周波数応答をもたらし、デジタル位相変調を実施することを可能にするものである。本発明は誤動作を無くする方法も提供する。本発明は、広い範囲にわたって且つ制御を受ける狭い帯域周波数にわたって急速に周波数を変化させることできなければならず又は位相変調ができなければならないトランシーバーに特に適している。本発明の原理は、上の例で説明した構成以外の構成にも適する。ＶＣＯ以外の方法を用いて、例えば共振器の機械的長さを変化させることによって調整される発振器などの、被制御発振器を実現することもできる。また、本発明についての説明から、無線システムに使われる変調の周波数範囲や変調方法、及びトランシーバー装置のために選択される内部周波数及び或る程度までは送信電力などの、トランシーバーに課される要件を堅持しながら実現することのできる多くの方法で本発明を既存の装置と結合させ得ることは明かである。従って、本発明の実施例及び使用法は添付のクレームに記載されている特徴のみにより限定される。

【手続補正書】特許法第１８４条の８第１項【提出日】１９９７年１月２７日【補正内容】 (1) 明細書（翻訳文）の３頁を差し換える。 (2) 請求の範囲（翻訳文）を全文差し換える。している。無変調、一定振幅の送信周波数信号ｆ_cと、この信号ｆ_cと比べて振幅が同じで位相が９０ずれている信号ｆＣ_Cp/2とに乗算器３０８及び３０９で変調信号成分Ｉ及びＱがそれぞれ乗じられる。その結果として得られた信号は加算回路３０７で加え合わされ、その出力は、変調された送信周波数ｆ_Txである。この回路に伴う問題は、乗算器３０８及び３０９に良好な直線性を持たせなければならないので、特に高周波数で、Ｉ／Ｑ変調器３１０を実現するのが困難であることである。乗算器３０８、３０９、及び加算器３０７は普通は例えば周知のギルバートセル乗算器などの能動回路として実現され、その電流消費量は数十ミリアンペアとなることがある。この回路に伴うもう一つの問題は、送信周波数の無変調信号ｆ_cが乗算器から漏れて送信されるのを防止するのが難しいということである。これらの理由から、送信周波数でのＩ／Ｑ変調の代わりに、図４に示されているように、オフセット発振器周波数ｆ_TでのＩ／Ｑ変調がしばしば行われる。変調済みオフセット発振器周波数ｆ_OFFは局部周波数ｆ₁で送信周波数ｆ_Txへ逓昇変換される。この回路では変調回路４１０は送信周波数より遥かに低い例えば９０ＭＨｚで動作し、送信周波数ｆ_Txは約９００ＭＨｚである。送信周波数ｆ_Tx は、周波数ｆ₁及びｆ_OFFから混合されたミクサ４１１の出力周波数ｆ₁＋ｆ_OFF又はｆ₁−ｆ_OFFからフィルター４１２で選択される。このフィルターは、また、周波数ｆ₁及びｆ_OFFの送信装置への漏れを減衰させる。図３及び４に示されている構造の電流消費量は、主としてＩ／Ｑ変調器３１０、４１０の乗算器及び加算回路と、図４のフィルター４１２での信号エネルギーのロスとに起因して、大きい。発明の開示本発明の目的は、上記の変調解決策に伴う問題を解消することである。本発明を用いて、効率が良く、構造が簡単で、デジタル位相変調に適するトランシーバーを構成することができる。本発明は、無線周波数（ＲＦ）で動作する通過帯域フィルターを不要にする。また、本発明を用いて、送信周波数への直接デジタル位相変調を実施することができる。本発明は、請求の範囲第１項ないし第７項の特徴部に記載されている事項を特徴とする。請求の範囲１．トランシーバーにおいて変調された送信信号を作る方法において：前記送信信号（ｆ_Tx）は、調整可能な発振器と位相比較器とを含む、フェーズ・ロックド・ループに基づく周波数シンセサイザにおいて前記調整可能な発振器の出力として作られ、前記調整可能な発振器の出力信号（ｆ_Tx）を逓降変換することによりオフセット周波数（ｆ₂）が前記出力信号から作られ、前記オフセット周波数（ｆ₂）と一定の基準周波数（ｆ_r）とが前記フェーズ・ロックド・ループの前記位相比較器に入力され、前記調整可能な発振器は、前記入力周波数（ｆ_r，ｆ₂）の位相差から生じる成分を含む制御信号（Ｖ_CM0D）により制御され、局部周波数（ｆ₁）が受信装置で作られ、前記送信信号（ｆ_Tx）に変調を加えるために、前記出力信号（ｆ_Tx）を前記受信装置の局部発振周波数（ｆ₁）と混合し、この混合の結果からその差周波数信号を濾波することにより前記オフセット周波数（ｆ₂）を作り、前記入力信号（ｆ_r，ｆ₂）のうちの少なくとも一方またはその派生物の位相又は周波数を変化させることにより変調（ＭＯＤ）を加えることを特徴とする方法。２．前記オフセット周波数（ｆ₂）は、前記出力信号（ｆ_Tx）及び前記ミクサ信号（ｆ₁）の周波数より低いことを特徴とする請求の範囲第１項に記載の方法。３．パルス遅延技術により前記オフセット周波数（ｆ₂）又は前記基準周波数（ｆ_r）に変調（ＭＯＤ）が加えられることを特徴とする請求の範囲第１項に記載の方法。４．前記オフセット周波数（ｆ₂）をＩ成分及びＱ成分に分割し、前記成分にＩ及びＱ変調係数（Ｉ（ｍｏｄ），Ｑ（ｍｏｄ））を乗じ、その結果を加え合わせることにより変調を加えることを特徴とする請求の範囲第１項に記載の方法。５．前記基準周波数（ｆ_r）をＩ成分及びＱ成分に分割し、前記成分にＩ及びＱ変調係数を乗じ、その結果を加え合わせることにより変調を加えることを特徴とする請求の範囲第１項に記載の方法。６．前記差信号より大きな周波数を消去するために、混合の結果を低域通過濾波することを特徴とする請求の範囲第２項に記載の方法。７．トランシーバーにおいて変調された信号を作るための回路において、この回路は：調整可能な発振器（５１１）及び位相比較器（５０９）を含んでいて、送信信号（ｆ_Tx）を前記調整可能な発振器の出力として供給する、フェーズ・ロックド・ループに基づく周波数シンセサイザと、前記調整可能な発振器（５１１）の出力信号（ｆ_Tx）の周波数を逓降変換することにより前記出力信号からオフセット周波数（ｆ₂）を作るための手段とを含んでおり、前記オフセット周波数（ｆ₂）及び一定の基準周波数（ｆ_r）が前記フェーズ・ロックド・ループの位相比較器（５０９）に入力され、前記調整可能な発振器（５１１）は、前記入力周波数（ｆ_r，ｆ₂）の位相差から生じる成分を含んでいる制御信号（Ｖ_CM0D）により制御され、前記回路は、更に、前記トランシーバーの受信部において局部発振周波数（ｆ₁）を作るための手段（５）を含んでおり、前記送信信号（ｆ_Tx）に変調を加えるために、前記回路は：前記出力信号（ｆ_Tx）及び前記局部発振周波数（ｆ₁）を受信するミクサ（５０７）と、前記ミクサ（５０７）と前記位相比較器（５０９）との間に接続されて、混合結果からの差周波数信号をオフセット周波数（ｆ₂）として前記比較器（５０９）へ通すための濾波手段（５０８）と、前記入力信号（ｆ_r，ｆ₂）のうちの少なくとも一方又はその派生物の位相又は周波数を変化させることによって変調（ＭＯＤ）を加えるための手段とを有することを特徴とする回路。８．変調を加えるための前記手段は、前記位相比較器（６０９）の比較器（６１９）のオフセット周波数入力（ｆ₂）に接続された第１分周器（６１５）及び第１遅延ユニット（６１７）と、前記基準周波数入力（ｆ_r）に接続された第２分周器（６１６）及び第２遅延ユニット（６１８）と、前記分周器（６１５，６１６）及び前記遅延ユニット（６１７，６１８）を制御する変調論理（６２０）とを含んでおり、この論理は変調信号（ＭＯＤ）により制御され、この信号はＡ／Ｄ変換器（６２１）でデジタルフォーマットに変換されることを特徴とする請求の範囲第７項に記載の回路。９．変調を加えるための前記手段はＩ／Ｑ変調器（７０４）を含んでおり、前記Ｉ／Ｑ変調器は前記位相比較器（７０９）の比較器（７１４）のオフセット周波数部（ｆ₂）に接続されていることを特徴とする請求の範囲第７項に記載の回路。１０．前記ループは、前記ミクサ及びフィルターをバイパスするための手段を含むことを特徴とする請求の範囲第７項に記載の回路。１１．前記ミクサ（７０７）及び前記フィルター（７０８）をバイパスするための前記手段はスイッチ（７１６）を含んでおり、このスイッチは、制御を受けると、前記ミクサ及び前記フィルターを前記ループに接続すること（ＩＩ）により前記ループを変調状態とするとともに前記ミクサ及びフィルターを前記ループから切り離すこと（Ｉ）により前記ループを周波数ロッキング状態とし、前記発振器の出力信号（ｆ_Tx）は前記位相比較器（７０９）の入力のうちの一方であることを特徴とする請求の範囲第１０項に記載の回路。１２．前記ミクサ及びフィルターをバイパスするための前記手段はループ分周器を含むことを特徴とする請求の範囲第１０項又は第１１項に記載の回路。１３．前記ループ分周器は“デュアルモジュラス”プレスケーラ（７１８）とモジュラスカウンタ（７１９）とから成っており、これらは、周波数ロッキング状態においては位相分周器（７０９）の入力信号の分周回路（７０６）の少なくとも一部分を形成し、前記変調状態においては前記分周回路（７０６）から切り離されることを特徴とする請求の範囲第１２項に記載の回路。１４．調整可能な発振器（８１１）は２つの制御入力を有し、そのうちの第１の入力（Ｃ）には、前記周波数ロッキング状態において前記出力周波数（ｆ_Tx）を正しい範囲にセットする第１制御信号が入力され、第２の入力（Ｄ）には、前記変調状態において前記出力周波数（ｆ_Tx）を加えられた変調（ＭＯＤ）に従って変化させる第２制御信号が入力されることを特徴とする請求の範囲第１１項に記載の回路。１５．前記第１及び第２の制御信号は、前記入力信号（ｆ_r，ｆ₂）の位相差に比例する信号からループフィルター（８１０）において形成されることを特徴とする請求の範囲第１４項に記載の回路。１６．前記濾波手段は低域フィルター（５０８，６０８，７０８，８０８）を含むことを特徴とする請求の範囲第７項に記載の回路。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＺ，ＢＹ，ＫＺ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．トランシーバーにおいてフェーズ・ロックド・ループに基づく周波数シンセサイザで変調された信号を作る方法であって、 −その位相比較器の入力信号は一定の基準周波数（ｆ_r）とオフセット周波数（ｆ₂）とであり、それは調整可能な発振器の出力信号（ｆ_TX）から、その周波数を逓降変換することによって作られ、 −その調整可能な発振器は、前記入力周波数（ｆ_r，ｆ₂）の位相差から生じる成分を含む制御信号（Ｖ_CMOD）により制御される方法において、 −前記ループに入力される前記オフセット周波数（ｆ₂）は、前記調整可能な発振器の出力信号（ｆ_TX）をミクサ信号（ｆ₁）と混合し、それらの差周波数信号をその混合の結果から濾波し除去することによって作られ、 −前記入力信号（ｆ_r，ｆ₂）の少なくとも一方又はその派生物に位相又は周波数の変化を生じさせることによって変調（ＭＯＤ）が加えられることを特徴とする方法。２．前記オフセット周波数（ｆ₂）は、前記出力信号（ｆ_TX）及び前記ミクサ信号（ｆ₁）の周波数より低いことを特徴とする請求の範囲第１項に記載の方法。３．前記出力信号（ｆ_TX）の周波数は送信周波数に等しいことを特徴とする請求の範囲第１項に記載の方法。４．前記ミクサ信号（ｆ₁）はレシーバーの局部発振器（５，６０５）から得られることを特徴とする請求の範囲第１項、第２項又は第３項に記載の方法。５．変調（ＭＯＤ）はパルス遅延技術によって前記オフセット周波数（ｆ₂）又は前記基準周波数（ｆ_r）に加えられることを特徴とする請求の範囲第１項に記載の方法。６．前記オフセット周波数（ｆ₂）をＩ成分及びＱ成分に分割し、前記成分にＩ変調係数及びＱ変調係数（Ｉ（ｍｏｄ）），Ｑ（ｍｏｄ））を乗じ、その結果を加え合わせることによって変調が加えられることを特徴とする請求の範囲第１項に記載の方法。７．前記基準周波数（ｆ_r）をＩ成分及びＱ成分に分割し、前記成分にＩ変調係数及びＱ変調係数を乗じ、その結果を加え合わせることによって変調が加えられることを特徴とする請求の範囲第１項に記載の方法。８．前記混合の結果は、前記差信号より大きな周波数を無くするために低域通過濾波されることを特徴とする請求の範囲第２項に記載の方法。９．請求の範囲第１項に記載の方法に従って被変調信号を作る回路において、 −位相比較器（５０９，６０９，７０９）の入力信号は一定の基準周波数（ｆ_r ）とオフセット周波数（ｆ₂）とであり、それは、調整可能な発振器（５１１，６１１，７１１，８１１）の出力信号（ｆ_TX）をミクサ信号（ｆ₁）と混合し、それらの差周波数をその混合の結果から濾波し除去することによって前記の調整可能な発振器の出力信号（ｆ_TX）から作られ、 −前記調整可能な発振器は制御信号（Ｖ_CMOD）により制御され、この制御信号は、前記入力周波数（ｆ_r，ｆ₂）の位相差から生じる成分を含んでいて、前記入力信号（ｆ_r，ｆ₂）の少なくとも一方又はその派生物に位相又は周波数の変化を生じさせることによって前記制御信号に変調（ＭＯＤ）が加えられるようになっており、前記ループは、ミクサ（５０７，６０７，７０７，８０７）と、前記オフセット周波数（ｆ₂）を作るためのフィルター（５０８，６０８，７０８，８０８）と、変調（ＭＯＤ）を加えるための手段とを含むことを特徴とする回路。１０．変調を加えるための前記手段は、少なくとも、前記位相比較器（６０９）の比較器（６１９）のオフセット周波数入力（ｆ₂）に接続された第１分周器（６１５）及び第１遅延ユニット（６１７）と、前記基準周波数入力（ｆ_r）に接続された第２分周器（６１６）及び第２遅延ユニット（６１８）と、前記分周器（６１５，６１６）及び前記遅延ユニット（６１７，６１８）を制御する変調論理（６２０）とを含んでおり、この論理は変調信号（ＭＯＤ）により制御され、この信号はＡ／Ｄ変換器（６２１）でデジタルフォーマットに変換されることを特徴とする請求の範囲第９項に記載の回路。１１．変調を加えるための前記手段はＩ／Ｑ変調器（７０４）から成っており、前記Ｉ／Ｑ変調器は前記位相比較器（７０９）の比較器（７１４）のオフセット周波数部（ｆ₂）に接続されていることを特徴とする請求の範囲第９項に記載の回路。１２．前記ループは前記ミクサ及びフィルターをバイパスするための手段を含むことを特徴とする請求の範囲第９項に記載の回路。１３．前記ミクサ（７０７）及び前記フィルター（７０８）をバイパスするための前記手段はスイッチ（７１６）を含んでおり、このスイッチは、制御を受けると、前記ミクサ及び前記フィルターを前記ループに接続すること（II）により前記ループを変調状態とするとともに前記ミクサ及びフィルターを前記ループから切り離すこと（Ｉ）により前記ループを周波数ロッキング状態とし、前記発振器の出力信号（ｆ_TX）は前記位相比較器（７０９）の入力信号のうちの一方であることを特徴とする請求の範囲第１２項に記載の回路。１４．前記ミクサ及びフィルターをバイパスするための前記手段はループ分周器を含むことを特徴とする請求の範囲第１２項又は第１３項に記載の回路。１５．前記ループ分周器は“デュアルモジュラス”プレスケーラ（７１８）とモジュラスカウンタ（７１９）とから成っており、これらは、周波数ロッキング状態においては位相分周器（７０９）の入力信号の分周回路（７０６）の少なくとも一部分を形成し、前記変調状態においては前記分周回路（７０６）から切り離されることを特徴とする請求の範囲第１４項に記載の回路。１６．調整可能な発振器（８１１）は２つの制御入力を有し、 −そのうちの第１の入力（Ｃ）には、前記周波数ロッキング状態において前記出力周波数（ｆ_TX）を正しい範囲にセットする第１制御信号が入力され、 −第２の入力（Ｄ）には、前記変調状態において前記出力周波数（ｆ_TX）を加えられた変調（ＭＯＤ）に従って変化させる第２制御信号が入力されることを特徴とする請求の範囲第１３項に記載の回路。１７．前記第１及び第２の制御信号は、前記入力信号（ｆ_r，ｆ₂）の位相差に比例する信号からループフィルター（８１０）において形成されることをを特徴とする請求の範囲第１６項に記載の回路。１８．前記フィルターは低域フィルター（５０８，６０８，７０８，８０８）であることを特徴とする請求の範囲第９項に記載の回路。