JPH10513300A - 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器 - Google Patents

磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器

Info

Publication number
JPH10513300A
JPH10513300A JP9519540A JP51954097A JPH10513300A JP H10513300 A JPH10513300 A JP H10513300A JP 9519540 A JP9519540 A JP 9519540A JP 51954097 A JP51954097 A JP 51954097A JP H10513300 A JPH10513300 A JP H10513300A
Authority
JP
Japan
Prior art keywords
current
transistor
terminal
main electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9519540A
Other languages
English (en)
Other versions
JP3683277B2 (ja
JPH10513300A5 (ja
Inventor
ヨアオ ヌノ ヴィラ ロボス ラマロ
エリク ベルナール マリフランソワ デボネ
Original Assignee
フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フィリップス エレクトロニクス ネムローゼ フェンノートシャップ filed Critical フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Publication of JPH10513300A publication Critical patent/JPH10513300A/ja
Publication of JPH10513300A5 publication Critical patent/JPH10513300A5/ja
Application granted granted Critical
Publication of JP3683277B2 publication Critical patent/JP3683277B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/14—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of neutralising means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Magnetic Recording (AREA)

Abstract

(57)【要約】 ４つのカレントミラー(14,22,30,38)を具える書込増幅器(4)であって、これらのカレントミラーをそれらの入力端子間に接続された２つのスイッチング浮動電流源(46,48)により一時に２つづつターンオンして、書込ヘッド(2)を流れる交互の極性の書込電流を発生させる。書込ヘッド(2)の寄生キャパシタンス及び／又は書込増幅器(4)の書込端子(6,8)における寄生キャパシタンス(Cp1,Cp2)をフィードフォワードキャパシタ(170,172,174,176)により補償する。書込ヘッド(2)の両端の高インピーダンスのために、書込ヘッド両端間のコモンモード電圧をコモンモード回路により任意の所望値に固定することができる。

Description

【発明の詳細な説明】 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅 器 本発明は、情報を磁気記録担体に記録する書込ヘッドと、書込増幅器とを具え 、該増幅器が、 情報信号を表す互いに反対極性の信号を受信する第１信号端子及び第２信号端 子と、 書込ヘッドに結合され、書込ヘッドを情報信号に応答して駆動する第１書込端 子及び第２書込端子と、 書込増幅器用電源電圧を接続するための第１電源端子及び第２電源端子と、 第１電流入力端子、第１書込端子に結合された第１電流出力端子及び第１電源 端子に接続された第１共通電流端子を有する第１カレントミラーと、 第２電流入力端子、第２書込端子に結合された第２電流出力端子及び第１電源 端子に接続された第２共通電流端子を有する第２カレントミラーと、 情報信号の第１の値に対し第１電流出力端子と第２電源端子との間の第１書込 端子及び第２書込端子を経る第１電流路を経て電流を流し、情報信号の第２の値 に対し第２電流出力端子と第２電源端子との間の第２書込端子及び第１書込端子 を経る第２電流路を経て電流を流しうる電流スイッチング手段と、 を具えた、情報信号を磁気記録担体に記録する装置に関するものである。 本発明は、このような装置用の書込増幅器にも関するものである。 このような装置及び書込増幅器は米国特許第５，２８２，０９４号の図１から 既知である。誘導性書込ヘッドを有する書込増幅器は特にディジタル情報信号記 憶用のハードディスクドライブに使用され、書込ヘッドを流れる書込電流の極性 が情報信号のビットパターンに応答して逆転される。ハードディスクドライブの 記憶容量は常にこれを増大する傾向にある。また、増大するデータを記憶するの に必要とされる時間を最小にするために、常にビットレートを増大させてデータ 転送を高速化する傾向にある。これは、書込電流のますます高速の極性逆転を必 要とする。この場合に生ずる問題は、書込電流が書込ヘッドだけでなく第１及び 第２書込端子に存在する寄生キャパシタンスも経て流れる点にある。これらの寄 生キャパシタンスは書込増幅器の内部キャパシタンス、書込ヘッド自体の寄生キ ャパシタンス及び書込ヘッドを書込増幅器の第１及び第２書込端子に接続するワ イヤの配線キャパシタンスにより生ずる。書込ヘッドを流れる書込電流が高いビ ットレートで歪み、その結果として記録担体への記録が不正確になる。 本発明の目的は高ビットレートにおける情報記憶の精度を向上させることにあ る。この目的のために、本発明は、頭書に記載したタイプの装置において、書込 増幅器が、更に、 情報信号に応答して第１電流路を流れる電流の向きに対応する向きを有する容 量性電流を第１電流入力端子に付加する第１補償手段、及び 情報信号に応答して第２電流路を流れる電流の向きに対応する向きを有する容 量性電流を第２電流入力端子に付加する第２補償手段、 のうちの少なくとも一つを具えることを特徴とする。 信号遷移中に、第１及び第２補償手段が容量性電荷をカレントミラーを介して 書込端子に供給する。これらの追加の容量性電流は寄生キャパシタンスを経て流 れる容量性電流を補償し、従って書込ヘッドのスルーレートを向上する。この補 償はフィードフォワードに基づくため、過補償はオーバシュートを生ずるのみで 、不安定状態にならない。 本発明の一実施例では、フィードフォワード補償を達成するために、第１補償 手段が第１電流入力端子と第２信号端子との間に挿入された第１フィードフォワ ードキャパシタを具え、第２補償手段が第２電流入力端子と第１信号端子との間 に挿入された第２フィードフォワードキャパシタを具えることを特徴とする。最 適な効果を得るために、これらのキャパシタは２個１組で使用し、即ち第１キャ パシタを第２キャパシタとともに使用して装置（回路）の対称性を妨げないよう にするのが好ましい。 既知の装置では、書込ヘッドを流れる電流の極性反転は、書込端子の一方と第 ２電源端子との間に低インピーダンス接続を設定する電流スイッチング手段によ り実行されている。このとき、他方の書込端子は第１又は第２カレントミラーの 高インピーダンス電流出力端子に接続される。その結果として、書込ヘッドの両 端間のコモンモード電圧が固定値にならず、情報信号の先行ビットパターンの１ の数又は０の数に依存する。従って、次のビット変化がその直前のコモンモード 電圧により影響され、ビットパターンに依存する信号歪みを発生しうる。更に、 変動するコモンモード電圧は他の感知回路へのクロストークを発生しうる。これ らの問題は記録すべき情報信号のビットレートを制限する。高ビットレート用に 好適な構造の書込増幅器を有する本発明の実施例では、電圧スイッチング手段が 、 第３電流入力端子、第１書込端子に結合された第３電流出力端子及び第２電源 端子に接続された第３共通電流端子を有する第３カレントミラーと、 第４電流入力端子、第２書込端子に結合された第４電流出力端子及び第２電源 端子に接続された第４共通電流端子を有する第４カレントミラーと、 第１電流入力端子と第４電流入力端子との間に接続され、情報信号の第１の値 に対し第１電流を供給する第１スイッチング電流源と、 第２電流入力端子と第３電流入力端子との間に接続され、情報信号の第２の値 に対し第２電流を供給する第２スイッチング電流源と、 を具えることを特徴とする。 この場合には書込ヘッドは４つのカレントミラーの高インピーダンス出力端子 間に接続され、これらのカレントミラーがスイッチング電流源により一時に２つ づつターンオンされる。第１スイッチング電流源が導通すると、電流が第１電源 端子から書込ヘッドを経て第２電源端子へ、第１及び第４カレントミラーを介し て流れる。第２スイッチング電流源が導通すると、反対方向電流が第１電源端子 から書込ヘッドを経て第２電源端子へ、第２及び第３カレントミラーを介して流 れる。書込ヘッドは４つのカレントミラーの高インピーダンス電流出力端子間に 接続されるため、コモンモード電圧を追加の手段により所要の如く固定すること ができ、好ましくは電源電圧の半分の値に固定することができ、且つビットパタ ーンと無関係にすることができる。この場合、カレントミラーは書込ヘッド電圧 のピーク中に飽和するだけであり、書込増幅器の出力トランジスタの過飽和を阻 止するためにクランプ回路を必要としない。 必要に応じ、第３及び第４カレントミラーも寄生キャパシタのフィードフォワ ード補償に使用することができ、この目的のために、本発明の装置においては、 書込増幅器が、更に、第３電流入力端子と第２信号端子との間に挿入された第３ フィードフォワードキャパシタと、第４電流入力端子と第１信号端子との間に挿 入された第４フィードフォワードキャパシタとを具えることを特徴とする。 ４つのフィードフォワードキャパシタは第１及び第２信号端子における情報信 号により駆動される必要がある。情報信号源の容量性負荷を低減するために、本 発明装置の実施例では、書込増幅器が、更に、 各々制御電極、第１主電極及び第２主電極を有する第１導電型の第１、第２、 第３及び第４駆動トランジスタを具え、第１及び第２トランジスタの制御電極を 第１信号端子に結合するとともに、第３及び第４トランジスタの制御電極が第２ 信号端子に結合し、 各々制御電極、第１主電極及び第２主電極を有する第２導電型の第５、第６、 第７及び第８トランジスタを具え、 第１及び第２バイアス電流源を具え、第５及び第６トランジスタの制御電極及 び第５トランジスタの第２主電極を第１バイアス電流源を経て第２電源端子に結 合するとともに、第７及び第８トランジスタの制御電極及び第８トランジスタの 第２主電極を第２バイアス電流源を経て第２電源端子に結合し、 第１トランジスタの第１主電極を第５トランジスタの第１主電極に、第２トラ ンジスタの第１主電極を第６トランジスタの第１主電極に、第３トランジスタの 第１主電極を第７トランジスタの第１主電極に、第４トランジスタの第１主電極 を第８トランジスタの第１主電極にそれぞれ結合する第１、第２、第３及び第４ 結合抵抗を具え、 第２トランジスタの第１主電極を第７トランジスタの第１主電極に結合する第 １キャパシタ及び第３トランジスタの第１主電極を第６トランジスタの第１主電 極に結合する第２キャパシタを具え、 第１及び第４トランジスタの第２主電極を第１電源端子に結合し、第２、第３ 、第６及び第７トランジスタの第２主電極を第１電流入力端子、第２電流入力端 子、第３電流入力端子及び第４電流入力端子にそれぞれ結合したことを特徴とす る。 この装置は情報信号をバッファし、完全に平衡であり、且つ４つのフィードフ ォワードキャパシタの代わりに２つのフィードフォワードキャパシタを使用する のみである。 ４つのカレントミラーは任意の適当なタイプのものとすることができる。書込 増幅器の最大スイングを得るために、本発明装置の好適実施例では、第３カレン トミラー及び第４カレントミラーが、それぞれ、制御電極、第３及び第４電流入 力端子にそれぞれ接続された第２主電極及び第２電源端子に結合された第１主電 極を有する第１導電型のダイオード接続入力トランジスタと、関連する入力トラ ンジスタの制御電極に接続された制御電極、第２電源端子に結合された第１主電 極及び第３及び第４電流出力端子にそれぞれ接続された第２主電極を有する第１ 導電型の出力トランジスタとを具え、且つ 第１カレントミラー及び第２カレントミラーが、それぞれ、制御電極、第１及 び第２電流入力端子にそれぞれ接続された第２主電極及び第１電源端子に結合さ れた第１主電極を有する第２導電型のダイオード接続入力トランジスタと、関連 する入力トランジスタの制御電極に接続された制御電極、第１電源端子に結合さ れた第１主電極及び第１及び第２電流出力端子にそれぞれ接続された第２主電極 を有する第２導電型の出力トランジスタとを具えることを特徴とする。 このように構成されたカレントミラーは最小の電圧損失を生じ、出力スイング をほぼ電源電圧まで増大しうる。更に、これらのカレントミラーは電流伝達機能 が基本的に単極性であるため、波形の追加のリンギングを発生することはない。 リンギングはシンボル間妨害を導きうる。 これらのトランジスタはバイポーラトランジスタ又はユニポーラＭＯＳトラン ジスタとすることができる。前記の制御電極、第１主電極及び第２主電極はバイ ポーラトランジスタに対してはベース、エミッタ及びコレクタにそれぞれ対応し 、ユニポーラトランジスタに対してはゲート、ソース及びドレインにそれぞれ対 応する。 この実施例では、更に、第１及び第２カレントミラーの入力トランジスタ及び 出力トランジスタの第１主電極を抵抗を経て第１電源端子に接続し、且つ第３及 び第４カレントミラーの入力トランジスタ及び出力トランジスタの第１主電極を 抵抗を経て第２電源端子に接続する。 これらの抵抗はカレントミラートランジスタ間の良好なマッチングを与え、温 度安定性を改善する。 コモンモード制御回路を具える本発明装置の第１の実施例では、書込増幅器が 、更に、 第１書込端子と第１ノードとの間に接続された第１抵抗、第１ノードと第２書 込端子との間に接続された第２抵抗、第１電源端子と第１ノードとの間に接続さ れた第３抵抗、及び第２電源端子と第１ノードとの間に接続された第４抵抗を具 えることを特徴とする。 第１及び第２抵抗は書込ヘッドの両端間に直列に配置され、書込ヘッドに対す る減衰抵抗も構成する。書込ヘッド両端間のコモンモード電圧は第１及び第２抵 抗の中心タップを構成する第１ノードの電圧に等しく、電源の両端間に配置され た第３及び第４抵抗を具える簡単な分圧器により固定される。分圧器のインピー ダンスが低いほどコモンモード電圧の固定が向上する。しかし、分圧器の電力消 費が増大するため、インピーダンスを低くしすぎてはならない。 電力消費を低減するために、コモンモード制御回路を具える本発明装置の第２ の実施例では、書込増幅器が、更に、第１書込端子と第１ノードとの間に接続さ れた第１抵抗と、第１ノードと第２書込端子との間に接続された第２抵抗と、制 御電極、第１ノードに接続された第１主電極及び第１電流入力端子に結合された 第２主電極を有する第１導電型の第１トランジスタと、第１トランジスタの制御 電極に接続された制御電極、第１主電極及び当該制御電極に接続された第２主電 極を有する第１導電型の第２トランジスタと、第１電源端子と第２トランジスタ の第２主電極との間に接続された第３抵抗と、制御電極、第１ノードに接続され た第１主電極及び第２電流入力端子に結合された第２主電極を有する第２導電型 の第３トランジスタと、第３トランジスタの制御電極に接続された制御電極、第 ２トランジスタの第１主電極に接続された第１主電極及び当該制御電極に接続さ れた第２主電極を有する第２導電型の第４トランジスタと、第２電源端子と第４ トランジスタの第２主電極との間に接続された第４抵抗とを具えることを特徴と する。 第１及び第２トランジスタはＡ／Ｂ級で動作し、第１ノードに低インピーダン スを発生し、この低インピーダンスは比較的大きな第３及び第４抵抗で実現する ことができる。 ４つのカレントミラーのうちの２つのみが同時に動作する。カレントミラーの ターンオンは、零入力電流が４つのカレントミラーを経て流れるようにすること により高速化することができる。この場合には、カレントミラー内の漂遊容量を 充放電する必要がない。コモンモード制御回路を具えた本発明装置の第３の実施 例では、書込増幅器が、更に、第１書込端子と第１ノードとの間に接続された第 １抵抗と、第１ノードと第２書込端子との間に接続された第２抵抗と、第１書込 端子と第２ノードとの間に接続された第３抵抗と、第２ノードと第２書込端子と の間に接続された第４抵抗と、制御電極、第１ノードに接続された第１主電極及 び第１電源端子に結合された第２主電極を有する第１導電型の第１トランジスタ と、第１トランジスタの制御電極に接続された制御電極、第１主電極及び当該制 御電極に接続された第２主電極を有する第１導電型の第２トランジスタと、第１ 電源端子と第２トランジスタの第２主電極との間に接続された第５抵抗と、第１ トランジスタの制御電極に接続された制御電極、第１ノードに接続された第１主 電極及び第２電源端子に結合された第２主電極を有する第１導電型の第３トラン ジスタと、制御電極、第１ノードに接続された第１主電極及び第３電流入力端子 及び第４電流入力端子の一方に結合された第２主電極を有する第２導電型の第４ トランジスタと、第４トランジスタの制御電極に接続された制御電極、第２トラ ンジスタの第１主電極に接続された第１主電極及び当該制御電極に接続された第 ２主電極を有する第２導電型の第５トランジスタと、第２電源端子と第５トラン ジスタの第２主電極との間に接続された第６抵抗と、第４トランジスタの制御電 極に接続された制御電極、第２ノードに接続された第１主電極及び第３電流入力 端子及び第４電流入力端子の他方に結合された第２主電極を有する第２導電型の 第６トランジスタとを具えることを特徴とする。 この実施例はコモンモード制御回路と４つのカレントミラーの零入力電流設定 回路とを有利に組み合わせたものである。この場合には、第１及び第２ノードに 接続された４つのトランジスタを流れるバイアス電流が電源端子に排出されない で４つのカレントミラーのそれぞれの電流に流入し、これらのカレントミラーの 零入力電流として作用する。減衰抵抗が第１及び第２ノードに中心タップを有す る２つの抵抗の２つの直列接続からなる。これらのカレントミラーはコモンモー ド信号に対しては減衰抵抗の見かけの抵抗値をカレントミラーの電流利得により 決まる係数だけ低減する。個々の直列接続が、第１ノードにエミッタが接続され た第１及び第４トランジスタ及び第２ノードにエミッタが接続された第３及び第 ６トランジスタに対しエミッタ減退抵抗として作用する。これにより、第１及び 第４トランジスタ間及び第３及び第６トランジスタ間の存在しうるミスマッチの 影響が低減される。他の実施例では、第２ノードを第１ノードに接続する。 上述の第１及び第２スイッチング電流源は、書込ヘッドに電流をどの方向にど のくらい流すか決定する。この点に関し、本発明装置の実施例では、第１及び第 ２スイッチング電流源が、第３ノードに接続された制御電極、第１主電極及び第 １電流入力端子に結合された第２主電極を有する第１導電型の第７トランジスタ と、第７トランジスタの制御電極に接続された制御電極、第１主電極及び第１電 源端子に結合された第２主電極を有する第１導電型の第８トランジスタと、第４ ノードに接続された制御電極、第７トランジスタの第１主電極に接続された第１ 主電極及び第４電流入力端子に結合された第２主電極を有する第２導電型の第９ トランジスタと、第８トランジスタの第１主電極に接続された第１主電極及び第 ４ノードに接続された制御電極及び第２主電極を有する第２導電型のダイオード 接続の第１０トランジスタと、第４ノードに結合され該ノードにバイアス電流を 供給するバイアス電流源と、第５ノードに接続された制御電極、第１主電極及び 第２電流入力端子に結合された第２主電極を有する第１導電型の第１１トランジ スタと、第１１トランジスタの制御電極に接続された制御電極、第１主電極及び 第１電源端子に結合された第２主電極を有する第１導電型の第１２トランジスタ と、第４ノードに接続された制御電極、第１１トランジスタの第１主電極に接続 された第１主電極及び第３電流入力端子に結合された第２主電極を有する第２導 電型の第１３トランジスタとを具えることを特徴とする。 バイアス電流源は書込ヘッドを流れる書込電流の大きさを決定する。バイアス 電流は情報信号の値に依存して第８トランジスタ又は第１２トランジスタを経て 電源へ流出する。第７、第９及び第１０トランジスタが第８トランジスタととも にトランスリニアループを構成し、第１１、第１３及び第１０トランジスタが第 １２トランジスタとともにトランスリニアループを構成する。この場合、第８ト ランジスタ又は第１２トランジスタが導通すると、第１電流入力端子から第７及 び第９トランジスタを経て第３電流入力端子へ流れる、又は第２電流入力端子か ら第４電流入力端子へ流れる増幅電流が生ずる。必要に応じ適当なバイアスを介 して供給される第３及び第５ノードの情報信号の直流レベルは電流入力端子の直 流レベルから完全に絶縁される。従って、上述のスイッチング電流源は浮動スイ ッチング電流源を構成し、そのスイッチング信号の直流レベルを自由に選択する ことができる。 情報信号用のバッファはエミッタホロワ又はソースホロワとすることができる 。これらのホロワのための零入力電流供給はスイッチング電流源のための電流供 給と有利に組み合わせることができる。この目的のために、本発明装置の実施例 では、第１及び第２スイッチング電流源が、更に、情報信号を受信する制御電極 、第３ノードに接続された第１主電極及び第１電源端子に結合された第２主電極 を有する第１導電型の第１４トランジスタと、情報信号を受信する制御電極、第 ５ノードに接続された第１主電極及び第１電源端子に結合された第２主電極を有 する第１導電型の第１５トランジスタと、第８トランジスタの制御電極に接続さ れた制御電極、第８トランジスタの第１主電極に接続された第１主電極及び第５ ノードに結合された第２主電極を有する第１導電型の第１６トランジスタと、第 １２トランジスタの制御電極に接続された制御電極、第１２トランジスタの第１ 主電極に接続された第１主電極及び第３ノードに結合された第２主電極を有する 第１導電型の第１７トランジスタとを具え、第８トランジスタの第２主電極を第 ３ノードに接続し、第１２トランジスタの第２主電極を第５ノードに接続したこ とを特徴とする。 第１４及び第１５トランジスタは信号ホロワとして動作し、情報信号をバッフ ァする。これらのトランジスタを流れる電流はそれぞれ第８及び第１２トランジ スタを経て第４ノードへと流れる。第１６及び第１７トランジスタは、バイアス 電流源からのバイアス電流の一方の半分を一方の信号ホロワに流し、他方の半分 を他方の信号ホロワに流すように作用する。 電流スイッチング手段は他の態様、例えば前述の米国特許第５，２８２，０９ ４号の図１から既知の態様に構成することもできる。この目的のために、本発明 装置の実施例では、電流スイッチング手段が、 第１導電型の第１及び第２差動対トランジスタを具え、それらの第１主電極が バイアス電流源からの電流を受信するよう結合され、それらの制御電極が情報信 号を受信するよう接続され、それらの第２主電極がそれぞれ第１電流入力端子及 び第２電流入力端子に結合された差動対と、 第２電源端子と第２カレントミラーの他の第２電流出力端子との間に接続され た第１電流感知抵抗、及び第２電源端子と第１カレントミラーの他の第１電流出 力端子との間に接続された第２電流感知抵抗と、 第１電流感知抵抗の両端に接続された制御電極及び第１主電極及び第１電流出 力端子に結合された第２主電極を有する第１導電型の第１プルダウントランジス タ、及び第２電流感知抵抗の両端に接続された制御電極及び第１主電極及び第２ 電流出力端子に結合された第２主電極を有する第１導電型の第２プルダウントラ ンジスタとを具えることを特徴とする。 ２つのカレントミラーの一つの駆動が２つの電流感知抵抗の一つを流れる電流 により検出される。関連する電流感知抵抗の両端間の電圧が関連するプルダウン トランジスタをターンオンして書込端子の一つを負電源端子に接続する。 ２つのカレントミラーは任意の適当なタイプのものとすることができる。書込 増幅器の最大出力スイングを得るために、本発明装置の好適実施例では、第１カ レントミラー及び第２カレントミラーが、それぞれ、制御電極、第１及び第２電 流入力端子にそれぞれ接続された第２主電極及び第１電源端子に結合された第１ 主電極を有する第２導電型のダイオード接続入力トランジスタと、関連する入力 トランジスタの制御電極に接続された制御電極、第１電源端子に結合された第１ 主電極及び第１及び第２電流出力端子にそれぞれ接続された第２主電極を有する 第２導電型の出力トランジスタと、関連する入力トランジスタの制御電極に接続 された制御電極、第１電源端子に結合された第１主電極及び他の第１及び第２電 流出力端子にそれぞれ接続された第２主電極を有する第２導電型の他の出力トラ ンジスタとを具えることを特徴とする。 このように実現されたカレントミラーは最小の電圧損失を生じ、出力スイング をほぼ電源電圧まで増大させることができる。 容量性フィードフォワード電流補償技術に加えて、寄生キャパシタンスの悪影 響を補償するために帰還中和補償を用いることもできる。この目的のために、本 発明装置の実施例では、書込増幅器が、第１電流入力端子と第２電流出力端子と の間に接続された第１キャパシタ及び第２電流入力端子と第１電流出力端子との 間に接続された第２キャパシタのうちの少なくとも一つを具えることを特徴とす る。 第１及び第２キャパシタは第１及び第２カレントミラーを介して第１及び第２ 書込端子に反対極性の容量性接続を注入して寄生キャパシタンスを中和する。最 適な効果を得るには、これらのキャパシタを２個１組で使用し、即ち第１キャパ シタを第２キャパシタとともに使用して装置（回路）の対称性を妨げないように するのが好ましい。 必要に応じ、第３及び第４カレントミラーを寄生キャパシタの中和のために使 用することもできる。この目的のために、本発明装置では、更に、書込増幅器が 、第３電流入力端子と第４電流出力端子との間に接続された第３キャパシタ及び 第４電流入力端子と第３電流出力端子との間に接続された第４キャパシタのうち の少なくとも一つを具えることを特徴とする。 本発明のこれらの特徴及び他の特徴は図面を参照して以下に詳細に説明する。 図面において、 図１は情報信号を磁気記録担体に記録する本発明装置の一実施例のブロック図 を示し、 図２は情報信号を磁気記録担体に記録する本発明装置の一実施例の回路図を示 し、 図３は情報信号を磁気記録担体に記録する本発明装置の一実施例の回路図を示 し、 図４は本発明装置に使用するコモンモード回路の第１の例を示し、 図５は本発明装置に使用するコモンモード回路の第２の例を示し、 図６は第３の例のコモンモード回路を含む、情報信号を磁気記録担体に記録す る本発明装置の一実施例の回路図を示し、 図７は本発明装置に使用するコモンモード回路の他の例を示し、 図８は本発明装置に使用するスイッチング電流源の第１実施例を示し、 図９は本発明装置に使用するスイッチング電流源の第２実施例を示し、 図１０は情報信号を磁気記録担体に記録する本発明装置の一実施例の回路図を 示し、 図１１は図１０に示す装置に使用するカレントミラーを示し、 図１２は本発明装置に使用する平衡容量性フィードフォワード回路を示し、 図１３は情報信号を磁気記録担体に記録する本発明装置の他の実施例のブロッ ク図を示す。 これらの図において、同一の素子は同一の符号で示されている。 図１は情報信号を磁気記録担体に記録する本発明装置の基本構造を示す。この 装置は、情報を記録担体（図示せず）に記録する書込ヘッド２と、書込ヘッド２ を第１信号端子１及び第２信号端子３に存在する情報信号に応答して駆動する書 込増幅器４とを具える。書込増幅器は、第１書込端子６及び第２書込端子８を有 し、これらの端子は書込ヘッド２に結合され、書込電流を供給する。第１電源端 子１０及び第２電源端子１２が書込増幅器用の電源電圧を接続する。本例では、 第２電源端子１２を信号接地する。増幅器４は、第１電流入力端子１６、第１書 込端子６に結合された第１電流出力端子１８及び第１電源端子１０に接続された 第１共通電流端子２０を有する第１カレントミラー１４と、第２電流入力端子２ ４、第２書込端子８に結合された第２電流出力端子２６及び第１電源端子１０に 接続された第２共通電流端子２８を有する第２カレントミラー２２と、第３電流 入力端子３２、第１書込端子６に結合された第３電流出力端子３４及び第２電源 端子１２に接続された第３共通電流端子３６を有する第３カレントミラー３０と 、第４電流入力端子４０、第２書込端子８に結合された第４電流出力端子４２及 び第２電源端子１２に接続された第４共通電流端子４４を有する第４カレントミ ラー３８とを具える。第１スイッチング電流源４６を第１電流入力端子１６と第 ４電流入力端子４０との間に接続する。この第１スイッチング電流源は信号端子 １における情報信号Ｕi の第１の値に対し第１電流を供給し、情報信号Ｕi の第 ２ の値に対し零電流を供給する。情報信号Ｕi は、例えばディスクドライブ又は他 の磁気記憶媒体用の２進データ信号とすることができる。第２スイッチング電流 源４８を第２電流入力端子２４と第３電流入力端子３２との間に接続する。第２ スイッチング電流源４８は第２信号端子３の逆極性情報信号ＮＵi を受信し、第 １電流が零である場合に第２電流を供給し、第１電流が零でないとき零になる。 第１スイッチング電流源４６がターンオンすると、第１電源端子１０から、カ レントミラー１４の第１電流入力端子１６及び第４カレントミラー３８の第４電 流入力端子４０を経て第２電源端子１２へ電流が流れる。このとき、そのＭ倍の 電流が第１カレントミラー１４の第１電流出力端子１８から同一方向に、第１書 込端子６、書込ヘッド２及び第２書込端子８を経て第４カレントミラー３８の第 ４電流出力端子４２へ流れる。ここで、Ｍはカレントミラー１４、２２、３０、 ３８の電流比である。第２スイッチング電流源４８はターンオフするため、第２ カレントミラー２２及び第３カレントミラー３０は不作動である。この場合には 、書込電流が第１端子６から書込ヘッド２を経て第２書込端子８へ流れる。 第１スイッチング電流源４６がターンオフし、第２スイッチング電流源４８が ターンオンすると、第２カレントミラー２２及び第３カレントミラー３０が動作 し、他の２つのカレントミラー１４及び３８が不作動になる。この場合には、書 込電流は上記の場合と逆方向に、第２書込端子８から書込ヘッド２を経て書込端 子６へ流れる。第１スイッチング電流源４６の第１電流及び第２スイッチング電 流源４８の第２電流は、これらのカレントミラーの電流比が等しい場合に両方向 に等しい書込電流が得られるように、互いに等しくする必要があること明らかで ある。 図２は、第１カレントミラー１４及び第２カレントミラー２２がバイポーラＰ ＮＰトランジスタからなり、第３カレントミラー３０及び第４カレントミラー３ ８がバイポーラＮＰＮトランジスタからなる実施例を示す。しかし、上述の、及 び後述の装置においてはバイポーラトランジスタを全部又は部分的にユニポーラ ＭＯＳトランジスタと置き換えることができる。制御電極、第１主電極及び第２ 主電極は、バイポーラトランジスタに対してはバイポーラ、エミッタ及びコレク タにそれぞれ対応し、ユニポーラトランジスタに対してはゲート、ソース及びド レインにそれぞれ対応する。第１カレントミラー１４は、そのエミッタが図３に 示すようにオプションエミッタ抵抗Ｒip1を経て第１共通電流端子２０に接続さ れ、そのコレクタが第１電流入力端子１６に接続されたダイオード接続ＰＮＰ入 力トランジスタＴip1と、そのベースが入力トランジスタＴip1のベースに接続さ れ、そのエミッタが図３に示すようにオプションエミッタ抵抗Ｒop1を経て第１ 共通電流端子２０に接続され、そのコレクタが第１電流出力端子１８に接続され たＰＮＰ出力トランジスタＴop1を具える。オプションエミッタ抵抗はカレント ミラーのトランジスタの整合を改善し、熱安定性を増大する。第２カレントミラ ー２２も同様に２つのＮＰＮトランジスタ及びオプションエミッタ抵抗を具え、 それぞれのトランジスタの電極がカレントミラーの対応する端子に接続されてい る。 図２にはいくつかの寄生キャパシタンス、即ちＰＮＰ出力トランジスタＴop1 及びＴop2のコレクタとウエルとの間の値Ｃcwpを有するキャパシタンス、ＮＰＮ 出力トランジスタＴon3及びＴon4のコレクタと基板との間の値Ｃcsnを有するキ ャパシタンス、ＰＮＰ出力トランジスタＴop1及びＴop2のコレクタとベースとの 間の値Ｃcbpを有するキャパシタンス、ＮＰＮ出力トランジスタＴon3及びＴon4 のコレクタとベースとの間の値Ｃcbnを有するキャパシタンスも示す。寄生キャ パシタンスＣp1が第１書込端子６に存在するとともに、寄生キャパシタンスＣp2 が第２書込端子８に存在する。これらの全ての寄生キャパシタンスが書込端子６ 及び８を流れる書込電流に影響を及ぼす。即ち、高周波数において書込電流が書 込ヘッドの代わりに寄生キャパシタンスを経て流れる。この影響は書込電流のビ ットレートを制限する。寄生キャパシタンスのこの悪影響を低減又は除去するた めに、第１容量性フィードフォワードキャパシタ１７０を第２信号端子３と第１ 電流入力端子１６との間に挿入し、第２容量性フィードフォワードキャパシタ１ ７２を第２電流入力端子２４と第１信号端子１との間に挿入し、第３容量性フィ ードフォワードキャパシタ１７４を第３電流入力端子と第２信号端子との間に挿 入し、第４容量性フィードフォワードキャパシタ１７６を第４電流入力端子と第 １信号端子との間に挿入する。情報信号の遷移中に、容量性電荷が信号端子１及 び３から電流入力端子１６、２４、３２及び４０に順方向に供給され、 増倍され、書込端子６及び８を流れる全電流に加算される。この追加の容量性電 流が寄生キャパシタンスを流れる容量性電流を補償し、書込ヘッド２を流れる電 流のスルーレートを向上させる。この補償はフィードフォワードシステムに基づ くものであり、このシステムは過補償の場合にも無条件に安定である。この補償 は、過補償の場合に発振を起こし易いフィードバック補償システムと異なり、オ ーバシュートが大きくなるが不安定になることはない。 第１信号端子１の情報信号が高電位になると、第１スイッチング電流源４６が 電流を第１電流入力端子１６から第４電流入力端子４０へ流す。そのＭ倍の電流 が第１書込端子６から書込ヘッド２を経て第２書込端子８へ流れる。第２信号端 子３における逆信号遷移が第１フィードフォワードキャパシタ１７０を経る容量 性電流を電流入力端子１６に発生し、この容量性電流は第１スイッチング電流源 ４６により発生される電流と同一の方向を有する。同様の効果が他の３つの電流 入力端子２４、３２及び４０において発生する。従って、これらの補償容量性電 流は、例えば第１及び第２書込端子６及び８における寄生キャパシタＣcp1及び Ｃcp2を流れる容量性電流と同一の方向を有する。 補償効果は一つのフィードフォワードキャパシタで既に得られること明らかで ある。しかし、回路の対称性を維持するとともにコモンモード制御回路の不必要 な負荷を避けるために、２対のフィードフォワードキャパシタを使用するのが好 ましい。 更に、図では、一例として、スイッチング電流源４６は信号端子１の信号Ｕi が比較的高電位のときスイッチオンし、信号Ｕiが比較的低電位のときスイッチ オフするが、この目的のために逆極性の入力信号を必要とするスイッチング電流 源を使用することもできる。同じことが第２スイッチング電流源４８にも言える 。この場合には、第１及び第３フィードフォワードキャパシタンス１７０及び１ ７４を第１信号端子１に接続し、第２及び第４フィードフォワードキャパシタン ス１７２及び１７６を第２信号端子３に接続する必要がある。 書込ヘッド２のコモンモード電圧は完全に不確定であり、且つ記録すべき情報 信号のデータパターンに従って変動しうる。これは望ましくない。コモンモード 電圧は好ましくは使用可能出力スイング間の中間に位置させるべきであり、且つ 記録すべき信号の信号内容に無関係にすべきである。書込ヘッド２はもっぱらカ レントミラーの高インピーダンス出力端子間に配置されるため、コモンモード電 圧はコモンモード回路で固定することができる。 図４は簡単なコモンモード回路を示す。第１書込端子６と第１ノード５２との 間に接続された第１抵抗５０、第１ノード５２と第２書込端子８との間に接続さ れた第２抵抗５４、第１電源端子１０と第１ノード５２との間に接続された第３ 抵抗５６、及び第２電源端子１２と第１ノード５２との間に接続されたぢ４抵抗 ５８の直列接続を書込ヘッドと並列に配置する。抵抗５０及び５４は書込ヘッド の減衰抵抗としても機能する。第１ノード５２におけるインピーダンスは抵抗５ ６及び５８により決まる。コモンモード電圧の正しい固定のためには最小インピ ーダンスが望ましい。しかし、抵抗５６及び５８の抵抗値はこれらの抵抗を流れ る電流の増大のために任意に小さく選択することはできない。 図５はこの問題を緩和したコモンモード回路を示す。この回路も第１書込端子 ６と第１ノード６２との間に接続された第１抵抗６４と、第１ノード６２と第２ 書込端子８との間に接続された第２抵抗６４を具え、更に、そのエミッタが第１ ノード６２に接続され、そのコレクタが第１電源端子１０に結合された第１ＮＰ Ｎトランジスタ６６と、そのベースが第１ＮＰＮトランジスタ６６のベースに接 続されたダイオード接続の第２ＮＰＮトランジスタ６８と、第１電源端子１０と 第２ＮＰＮトランジスタ６８のコレクタとの間に接続された第３抵抗７０と、そ のエミッタが第１ノード６２に接続され、そのコレクタが第２電源端子１２に結 合された第１ＰＮＰトランジスタ７２と、そのベースが第１ＰＮＰトランジスタ ７２のベースに接続されたダイオード接続の第２ＰＮＰトランジスタ７４と、第 ２電源端子１２と第２ＰＮＰトランジスタ７４のコレクタとの間に接続された第 ４抵抗７６とを具える。 この回路はＡ／Ｂ級で動作する。第１ノード６２において見ると、インピーダ ンスは低く、コモンモード電圧の正しい固定を提供する。Ａ／Ｂ級動作により小 さい零入力電流を得ることができるとともに、第１ＮＰＮトランジスタ６６又は 第１ＰＮＰトランジスタ７２により大きい最大電流を供給することができる。実 効コモンモード抵抗はＲｄ／４であり、両抵抗６０及び抵抗６４の抵抗値はＲｄ ／２である。従って、書込ヘッド２の両端間の総合減衰抵抗値はＲｄになる。 図１及び図２に示す回路配置内のカレントミラーのスイッチング速度を向上さ せるためには、カレントミラーに零入力電流を設定するのが望ましい。この零入 力電流設定回路とコモンモード回路は有利に組み合わせることができる。書込増 幅器４はここでも４つのカレントミラー１３、２２、２０及び３８と、書込ヘッ ド２と、第１スイッチング電流源４６及び第２スイッチング電流源４８とを具え る。コモンモード回路は第１書込端子６と第１ノード８０との間に接続された第 １抵抗７８と、第２ノード８４と第２書込端子８との間に接続された第２抵抗８ ２と、そのエミッタが第１ノード８０に接続され、そのコレクタが第１電流入力 端子１６に結合されたＮＰＮ型の第１トランジスタ８６と、そのベースが第１ト ランジスタ８６のベースに接続されたＮＰＮ型のダイオード接続の第２トランジ スタ８８と、第１電源端子１０と第２トランジスタ８８のコレクタとの間に接続 された第３抵抗９０と、そのベースが第１トランジスタ８６のベースに接続され 、そのエミッタが第２ノード８４に接続され、そのコレクタが第２電流入力端子 ２４に結合されたＮＰＮ型の第３トランジスタ９２とを具える。コモンモード回 路は、更に、そのエミッタが第１ノード８０に接続され、そのコレクタが第３電 流入力端子３２に結合されたＰＮＰ型の第４トランジスタ９４と、そのベースが 第４トランジスタ９４のベースに接続され、そのエミッタが第２トランジスタ８ ８のエミッタに接続されたＰＮＰ型のダイオード接続の第５トランジスタ９６と 、第２電源端子１２と第５トランジスタ９６のコレクタとの間に接続された第４ 抵抗９８と、そのベースが第４トランジスタ９４のベースに接続され、そのエミ ッタが第２ノード８４に接続され、そのコレクタが第４電流入力端子４０に結合 されたＰＮＰ型の第６トランジスタ１００とを具える。第１ノード８０と第２ノ ード８４は相互接続する。この場合、トランジスタ８６及び９４を流れる零入力 電流は第１カレントミラー１４の第１電流入力端子１６にも流れるとともに第３ 電流入力端子３２にも流れる。第２カレントミラー２２及び第４カレントミラー ３８に対する零入力電流設定はトランジスタ９２及び１００により同様にして得 られる。実効コモンモード抵抗はＲｄ／（４（Ｍ＋１））に等しく、ここでＲｄ ／２は第１抵抗７８及び第２抵抗８２の抵抗値であり、Ｍはカレントミラー１４ の 電流比である。書込端子６における電圧変化は第１抵抗７８に電流を生起し、こ の電流がこの書込端子６にＭ倍の大きさで現れる。従って、第１抵抗７８の見か けの抵抗値Ｒｄ／２は係数（Ｍ＋１）だけ減少する。同じことが第２抵抗８２に ついて言える。トランジスタ９４のコレクタを第３電流入力端子３２の代わりに 第４電流入力端子４０に結合し、トランジスタ１００のコレクタを第４電流入力 端子４０の代わりに第３電流入力端子３２に結合することもできる。この場合に も、トランジスタ９４及び１００の電流は同一であるため、零入力電流設定に何 の差異も生じない。 図７は他の解決方法を示し、本例では図６に示す第１ノード８０と第２ノード ８４との間の接続を切り離す。その代わりに、本例では第５抵抗１０２を書込端 子６と第２ノード８４との間に接続し、第６抵抗１０４を第１ノード８０と書込 端子８との間に接続する。この解決方法は、本例ではトランジスタ８６及び９２ も、トランジスタ９４及び１００もそれぞれそれらのエミッタと直列に別個の減 退抵抗（負帰還抵抗）を見るため、一層精密に実現することができる。これは、 トランジスタ８６と９２との間及びトランジスタ９４と１００との間に起こりう るミスマッチの影響を緩和する。本例でも、トランジスタ９４のコレクタを第３ 電流入力端子３２の代わりに第４電流入力端子４０に結合し、トランジスタ１０ ０のコレクタを第４電流入力端子４０の代わりに第３電流入力端子３２に結合す ることができる。 図８は図１、図２及び図５に示す回路配置の第１スイッチング電流源４６及び 第２スイッチング電流源４８の実施例の回路図を示す。２つのスイッチング電流 源は一つの回路に一体化されている。この回路は次の素子、即ち、そのベースが 第３ノード１０８に接続され、そのコレクタが第１電流入力端子１６に結合され たＮＰＮトランジスタ１０６、そのベースがトランジスタ１０６のベースに接続 され、そのコレクタが第１電源端子１０に結合されたＮＰＮトランジスタ１１０ 、そのベースが第４ノード１１４に接続され、そのエミッタがトランジスタ１０ ６のエミッタに、そのコレクタが第４電流入力端子４０に結合されたＰＮＰトラ ンジスタ１１２、そのエミッタがトランジスタ１１０のエミッタに接続され、そ のベース及びそのコレクタが第４ノード１１４に接続されたダイオード接続トラ ン ジスタ１１０、第４ノード１１４に結合されバイアス電流Ｉcを供給するバイア ス電流源１１８を具える。この回路は、更に、そのベースが第５ノード１２２に 接続され、そのコレクタが第２電流入力端子２４に結合されたＮＰＮトランジス タ１２０、そのベースがトランジスタ１２０のベースに接続され、そのコレクタ が第１電源端子１０に結合されたＮＰＮトランジスタ１２４、及びそのベースが 第４ノード１１４に接続され、そのエミッタがトランジスタ１２０のエミッタに 、そのコレクタが第３電流入力端子３２に結合されたＰＮＰトランジスタ１２６ を具える。 ノード１０８及び１２２はバッファ１２８及び１３０を経て情報信号Ｕi及び 逆極性情報信号ＮＵiにより反対位相で駆動される。ノード１０８の電圧が高く 、ノード１２２の電圧が低いとき、トランジスタ１１０が導通し、トランジスタ １２４が遮断する。バイアス電流源１１８のバイアス電流Ｉcが全部トランジス タ１１０及びトランジスタ１１６を経て流れる。トランジスタ１０６、１１０、 １１６及び１１２のベース−エミッタ接合がトランスリニアループを構成し、ト ランジスタ１０６及び１１２のベース−エミッタ電圧の和がトランジスタ１１０ 及び１１６のベース−エミッタ電圧の和に等しい。この場合、トランジスタのコ レクタ電流とベース−エミッタ電圧との関係についての既知の式を用いて、トラ ンジスタ１０６及び１１２を流れる電流Ｉは Ｉ＝ＳＱＲＴ（Ｍ＊Ｎ）＊Ｉc に等しいものと導くことができ、ここでＳＱＲＴはルート関数であり、Ｍはトラ ンジスタ１０６及び１１０のエミッタ面積の比、及びＮはトランジスタ１１２及 び１１６のエミッタ面積の比である。この結果として、端子１６及び４０間に電 流Ｉｃに比例する電流Ｉが流れ、その比例係数はトランジスタ１０６、１１０、 １１２及び１１６の幾何寸法により決まる。 同様に、ノード１２２の電圧が高く、ノード１０８の電圧が低い場合には、第 ２電流入力端子２４と第３電流入力端子３２との間に電流が流れる。この目的の ために、バイアス電流源１１８は可調整電流源又はプログラマブル電流源、例え ばＩＤＡＣ（電流出力を有するディジタル−アナログ変換器）とすることができ る。電流入力端子１６、２４、３２及び４０はすべてコレクタに結合されるため 、 情報信号Ｕi及びＮＵiの直流レベルが書込増幅器のカレントミラーの電流入力端 子の直流レベルから絶縁分離される。従って、スイッチング電流源４６及び４８ は第１電源端子１０及び第２電源端子１２の電源電圧に対し浮動している バッファ１２８及び１３０はエミッタ電流源を有するエミッタホロワを具える ものとすることができる。しかし、トランジスタ１１０及び１２４を流れる電流 を利用して電流の節約を達成することができる。図９はこれをどのように実現す ることができるかを示す。本例ではバッファ１２８はＮＰＮエミッタホロワ１３ ２であり、そのベースに増幅情報信号を受信し、そのエミッタを第３ノード１０ ８に接続し、そのコレクタを第１電源端子１０に結合する。トランジスタ１１０ のコレクタをエミッタホロワ１３２のエミッタに接続する。バッファ１３０も同 様に、ベースに増幅逆位相情報信号を受信し、そのエミッタが第５ノード１２２ に接続され、そのコレクタが第１電源端子１０に結合されたＮＰＮエミッタホロ ワ１３４を具える。トランジスタ１２４のコレクタをエミッタホロワ１３４のエ ミッタに接続する。従って、トランジスタ１１０及び１２４のコレクタ電流がエ ミッタホロワ１３２及び１３４も経て流れる。更に、そのベースがトランジスタ １１０のベースに、そのエミッタがトランジスタ１１０のエミッタに接続され、 そのコレクタが第５ノード１２２に結合されたＮＰＮトランジスタ１３６、及び そのベースがトランジスタ１２４のベースに、そのエミッタがトランジスタ１２ ４のエミッタに接続され、そのコレクタが第３ノード１０８に結合されたＮＰＮ トランジスタ１３８を設ける。これらのトランジスタ１３６及び１３８は、トラ ンジスタ１１０及び１２４の一方が遮断するとき、エミッタホロワ１３２及び１ ３４を流れる電流を零になり得なくする。従って、トランジスタ１１０、１３６ 、１３８及び１２４の幾何寸法を等しく選択すれば、エミッタホロワの各々が常 にバイアス電流Ｉcの半分を流す。 エミッタホロワ１３２及び１３４のベースは、例えばデータフリップフロップ により供給される相補情報信号Ｕi及びＮＵiをベースに受信する作動対１４０の トランジスタにより駆動する。 図１０は寄生キャパシタンスを前述した実施例と同様の方法で中和する本発明 の他の実施例を示す。本例回路は情報を記録担体（図示せず）に記録する書込ヘ ッド２と、書込ヘッド２を情報信号に応答して駆動する書込増幅器４を具える。 書込増幅器４は、書込ヘッド２に結合され、書込電流を供給する第１書込端子６ 及び第２書込端子８を有する。第１電源端子１０及び第２電源端子１２が書込増 幅器用の電源電圧を受信する。ここでは第２電源端子１２が信号接地されている 。増幅器４は、第１電流入力端子１６、第１書込端子６に結合された第１電流出 力端子１８及び第１電源端子１０に接続された第１共通電流端子２０を有する第 １カレントミラー１４と、第２電流入力端子２４、第２書込端子８に結合された 第２電流出力端子２６及び第１電源端子１０に接続された第２共通電流端子２８ を有する第２カレントミラー２２を具える。図１と同様に、フィードフォワード キャパシタ１７０を第１電流入力端子１６と第２信号端子３との間に接続し、第 ２フィードフォワードキャパシタ１７２を第２電流入力端子２４と第１信号端子 １との間に接続する。第１カレントミラー１４及び第２カレントミラー２２の機 能及び動作、及び第１フィードフォワードキャパシタ１７０及び第２フィードフ ォワードキャパシタ１７２の機能及び動作は図１及び図２に示す回路と同様であ る。この回路は、更に、第１ＮＰＮ作動対トランジスタ１５０及び第２ＮＰＮ作 動対トランジスタ１５２を有する作動対を具える。これらのトランジスタのエミ ッタは相互接続し、バイアス電流源１５４からバイアス電流を受信する。それら のベースは情報信号Ｕi及びＮＵiを受信し、それらのコレクタは第１電流入力端 子１６及び第２電流入力端子２４にそれぞれ結合する。第１電流感知抵抗１５６ を第２電源端子１２と第２カレントミラー２２の他の第２電流出力端子１５８と の間に接続し、第２電流感知抵抗１６０を第２電源端子１２と第１カレントミラ ー１４の他の第２電流出力端子１６２との間に接続する。更に、第１ＮＰＮプル ダウントランジスタ１６４のベース及びエミッタを第１電流感知抵抗１５６の両 端間に接続するとともに、そのコレクタを第１電流出力端子１８に結合し、第２ ＮＰＮプルダウントランジスタ１６６のベース及びエミッタを第２電流感知抵抗 １６０の両端間に接続するとともに、そのコレクタを第２電流出力端子２６に結 合する。 作動対はバイアス電流源１５４のバイアス電流を第１電流入力端子１６又は第 ２電流入力端子２４に転送する。第１カレントミラー１４が電流を受信する場合 、 第２プルダウントランジスタ１６６がターンオンし、その結果として書込端子８ が第２電源端子１２に相互接続され、電流が第１電流出力端子１８から書込ヘッ ド２を経て第２電源端子１２へ流れ得る。第２カレントミラー２２が電流を受信 する場合には、書込ヘッド２を反対方向に流れる電流が発生する。 図１１は図１０に示す回路に使用するカレントミラーを示す。第１カレントミ ラー１４及び第２カレントミラー２２は、そのベース及びコレクタが第１及び第 ２電流入力端子１６及び２４にそれぞれ接続され、そのコレクタが第１電源端子 １０に結合されたダイオード接続のＰＮＰ入力トランジスタＴipと、そのベース がそれぞれの入力端子トランジスタＴipのベースに接続され、そのエミッタが第 １電源端子１０に結合され、そのコレクタが第１及び第２電流出力端子１８及び ２６にそれぞれ接続されたＰＮＰ出力トランジスタＴopと、そのベースが関連す る入力端子トランジスタＴipのベースに接続され、そのエミッタが第１電源端子 １０に結合され、そのコレクタが他の第１及び第２電流出力端子１６２及び１５ ８にそれぞれ接続された他のＰＮＰ出力トランジスタＴ'Opとを具える。 必要に応じ、図示の実施例のバイポーラトランジスタはユニポーラトランジス タ、例えばＭＯＳトランジスタと置き換えることができる。この場合にはベース 、エミッタ及びコレクタはゲート、ソース及びドレインと読み変える必要がある 。 図１２は４つのカレントミラーを用いる実施例に使用しうるフィードフォワー ド技術のバイポーラ回路実現例を示す。２つのＮＰＮトランジスタ１８２及び１ ８４のベースを第１信号端子１に結合し、情報信号Ｕiを受信させる。他の２つ のＮＰＮトランジスタ１８６及び１８８のベースを第２信号端子３に結合し、逆 極性情報信号ＮＵiを受信させる。２つのＰＮＰトランジスタ１９８及び２００ のベースとＰＮＰトランジスタ１９８のコレクタとを相互接続するとともに、第 １バイアス電流源２０６を経て負電源端子１２に結合する。同様に、２つのＰＮ Ｐトランジスタ２０２及び２０４のベースとＰＮＰトランジスタ２０４のコレク タとを相互接続するとともに、第１バイアス電流源２０６のバイアス電流にほぼ 等しいバイアス電流を供給する第２バイアス電流源２０８を経て負電源端子１２ に結合する。トランジスタ１８２／１９８、１８４／２００、１８６／２０２及 び１８８／２０４のエミッタをそれぞれ抵抗１９０、１９２、１９４及び１９６ を経て相互接続する。第１フィードフォワードキャパシタ１７８をトランジスタ １８４のエミッタとトランジスタ２０２のエミッタとの間に接続する。同様に、 第２フィードフォワードキャパシタ１８０をトランジスタ１８６のエミッタとト ランジスタ２００のエミッタとの間に接続する。トランジスタ１８２及び１８８ のコレクタを正電源端子１０に結合する。トランジスタ１８４、１８６、２００ 及び２０２のコレクタを第１電流入力端子１６、第２電流入力端子２４、第３電 流入力端子３２及び第４電流入力端子４０にそれぞれ結合し、容量性補償電流を ４つのカレントミラーに供給する。 図１２の回路は対称であり、２つのフィードフォワードキャパシタを必要とす るのみであり、浮動回路であり、且つ信号端子１及び３の有効バッファであって 、図９の回路と有利に組み合わせることができる。情報信号Ｕi及びＮＵiはフィ ードフォワードキャパシタ１７８及び１８０の両端間に電圧差２Ｕiを生起し、 第１電流入力端子１６から第４電流入力端子４０へ、又は第２電流入力端子２４ から第３電流入力端子３２へ容量性電流を導く。抵抗１９０、１９２、１９４及 び１９６は信号電流がこれらのトランジスタのエミッタで２つの部分に分割され るのを阻止する。 必要に応じ、これらのバイポーラトランジスタはユニポーラトランジスタ、例 えばＭＯＳトランジスタと置き換えることができる。この場合には、ベース、エ ミッタ及びコレクタをゲート、ソース及びドレインと読み変える必要がある。 容量性フィードフォワード電流補償技術に加えて、寄生キャパシタの悪影響を 補償するために帰還中和補償を用いることができる。これを図１と基本的に同一 の図１３に示す。しかし、図２及び図３を同様に変更することもできる。以下の 説明において使用するキャパシタンス値は図２に示されている。４つの追加の中 和キャパシタ１４２、１４４、１４６及び１４８を設け、それらのキャパシタ値 はそれぞれＣnp，Ｃnp，Ｃnn及びＣnnである。キャパシタ１４２は第１電流入力 端子１６と第２電流出力端子２６との間に接続し、第２キャパシタ１４４は第２ 電流入力端子２４と第１電流出力端子１８との間に接続し、第３キャパシタ１４ ６は第３電流入力端子３２と第４電流出力端子４２との間に接続し、第４キャパ シタ１４８は第４電流入力端子４０と第３電流出力端子３４との間に接続する。 ４つのカレントミラー１４、２２、３０及び３８の電流比をＭとすると、書込 端子６と書込端子８との間に見られるキャパシタンス値Ｃhは： Ｃh ＝（Ｃcwp＋Ｃcsn＋（１＋Ｍ）（Ｃcbp＋Ｃcbn） ＋（１−Ｍ）（Ｃnp＋Ｃnn）／２ に等しい。これは、例えば第３電流出力端子３４に、この端子に接続されたキャ パシタの結果として流入する電流を決定することにより次のように説明すること ができる。第３電流出力端子３４の電圧がＶであるものと仮定すると、第４電圧 出力端子４２の電圧は−Ｖである。この場合、第３電圧出力端子３４に流入する 電流ｉは： ｉ＝Ｐ＊Ｖ＊Ｃcsn＋ｐ＊Ｖ＊Ｃcbn＋ｐ＊Ｖ＊Ｃnn＋Ｍ｛ｐ＊Ｖ＊Ｃcbn−ｐ ＊Ｖ＊Ｃnn｝＝ｐ＊Ｖ＊｛Ｃcsn＋（Ｍ＋１）Ｃcbn−（Ｍ−１）Ｃnn｝ である。キャパシタ１４６を流れる電流は反対符号を有し、電流比Ｍ倍に増大さ れる。同様の計算が他の電流出力端子に適用される。 Ｍ＝５，Ｃcwp＋Ｃcsn＝６ｐＦ及びＣcbp＋Ｃcbn＝４ｐＦの場合、Ｃnp＋Ｃnn ＝５ｐＦであるものとすると、Ｃhは中和が無い場合１５ｐＦ、中和がある場合 ５ｐＦになる。これは３倍の改善をもたらす。 従って、カレントミラー及び中和キャパシタは電源電圧にほぼ等しい極めて大 きな出力スイングを有する広帯域書込増幅器を提供する。更に、書込増幅器の寄 生キャパシタンスを中和するのみならず、中和キャパシタを十分に大きくするこ とにより寄生キャパシタンスＣp1及びＣp2及び書込ヘッド自体のキャパシタンス も中和することができる。この場合には、書込増幅器４は書込ヘッド２が遮断さ れると発振する。この場合、書込増幅器の発振を検出する検出回路器により書込 増幅器と書込ヘッドとの接触不良を検出することができる。 中和効果は一つの中和キャパシタにより既に得られること明らかである。しか し、回路の対称性を維持し、コモンモード制御回路の不必要な負荷を避けるため に、２対の中和キャパシタを使用するのが好ましい。 中和キャパシタは帰還原理に従って動作し、寄生キャパシタが過補償されると きリンギング又は不安定動作を発生しうる。総合寄生キャパシタンスは製造公差 、温度変化、負荷キャパシタンス等のために多くの場合容易に予測することはで き ない。過度のリンギング及び不安定動作を阻止するために、中和技術により寄生 キャパシタンスを大きく不足補償する必要がある。中和キャパシタのプログラミ ングによりこの問題を軽減することができるが、かなりのマージュを維持する必 要がある。上述のフィードフォワード補償を、必要に応じ、帰還技術と組み合わ せて使用して不安定動作を生ずる恐れなくマージュを満足させることができる。

Claims (1)

  1. 【特許請求の範囲】 １．情報を磁気記録担体に記録する書込ヘッド(2)と、書込増幅器(4)とを具え、 該増幅器(4)が、 情報信号を表す互いに反対極性の信号を受信する第１信号端子(1)及び第２ 信号端子(3)と、 書込ヘッド(2)に結合され、書込ヘッド(2)を情報信号に応答して駆動する第 １書込端子(6)及び第２書込端子(8)と、 書込増幅器用電源電圧を接続するための第１電源端子(10)及び第２電源端子 (12)と、 第１電流入力端子(16)、第１書込端子(6)に結合された第１電流出力端子(18 )及び第１電源端子(10)に接続された第１共通電流端子(20)を有する第１カレン トミラー(14)と、 第２電流入力端子(24)、第２書込端子(8)に結合された第２電流出力端子(26 )及び第１電源端子(10)に接続された第２共通電流端子(28)を有する第２カレン トミラー(22)と、 情報信号の第１の値に対し第１電流出力端子(18)と第２電源端子(12)との間 の第１書込端子(6)及び第２書込端子(8)を経る第１電流路を経て電流を流し、情 報信号の第２の値に対し第２電流出力端子(26)と第２電源端子(12)との間の第２ 書込端子(8)及び第１書込端子(6)を経る第２電流路を経て電流を流しうる電流ス イッチング手段(46,48,30,38;150,152,164,166)と、 を具えた、情報信号を磁気記録担体に記録する装置において、 書込増幅器(4)が、更に、 情報信号に応答して第１電流路を流れる電流の向きに対応する向きを有する 容量性電流を第１電流入力端子(16)に付加する第１補償手段(170)及び情報信号 に応答して第２電流路を流れる電流の向きに対応する向きを有する容量性電流を 第２電流入力端子(24)に付加する第２補償手段(172)のうちの少なくとも一つを 具えることを特徴とする記録装置。 ２．第１補償手段が第１電流入力端子(16)と第２信号端子(3)との間に挿入され た第１フィードフォワードキャパシタ(170)を具え、第２補償手段が第２電流入 力端子(24)と第１信号端子(1)との間に挿入された第２フィードフォワードキャ パシタ(172)を具えることを特徴とする請求項１記載の装置。 ３．電圧スイッチング手段が、 第３電流入力端子(32)、第１書込端子(6)に結合された第３電流出力端子(34 )及び第２電源端子(12)に接続された第３共通電流端子(36)を有する第３カレン トミラー(30)と、 第４電流入力端子(40)、第２書込端子(8)に結合された第４電流出力端子(42 )及び第２電源端子(12)に接続された第４共通電流端子(44)を有する第４カレン トミラー(38)と、 第１電流入力端子(16)と第４電流入力端子(40)との間に接続され、情報信号 の第１の値に対し第１電流を供給する第１スイッチング電流源(46)と、 第２電流入力端子(24)と第３電流入力端子(32)との間に接続され、情報信号 の第２の値に対し第２電流を供給する第２スイッチング電流源(48)と、 を具えることを特徴とする請求項１又は２記載の装置。 ４．書込増幅器(4)が、更に、 第３電流入力端子(32)と第２信号端子(3)との間に挿入された第３フィード フォワードキャパシタ(174)及び第４電流入力端子(40)と第１信号端子(1)との間 に挿入された第４フィードフォワードキャパシタ(176)の少なくとも一つを具え ることを特徴とする請求項３記載の装置。 ５．第３カレントミラー(30)及び第４カレントミラー(38)が、それぞれ、制御電 極、第３及び第４電流入力端子(32,40)にそれぞれ接続された第２主電極及び第 ２電源端子(12)に結合された第１主電極を有する第１導電型のダイオード接続入 力トランジスタ(Tin)と、関連する入力トランジスタの制御電極に接続された制 御電極、第２電源端子(12)に結合された第１主電極及び第３及び第４電流出力端 子(34,42)にそれぞれ接続された第２主電極を有する第１導電型の出力トランジ スタ(Ton)とを具え、且つ 第１カレントミラー(14)及び第２カレントミラー(22)が、それぞれ、制御電 極、第１及び第２電流入力端子(16,24)にそれぞれ接続された第２主電極及び 第１電源端子(10)に結合された第１主電極を有する第２導電型のダイオード接続 入力トランジスタ(Tip)と、関連する入力トランジスタの制御電極に接続された 制御電極、第１電源端子(10)に結合された第１主電極及び第１及び第２電流出力 端子(18,26)にそれぞれ接続された第２主電極を有する第２導電型の出力トラン ジスタ(Top)とを具えることを特徴とする請求項３又は４記載の装置。 ６．第１及び第２カレントミラー(14,22)の入力トランジスタ(Tip)及び出力トラ ンジスタ(Top)の第１主電極を抵抗(Rip,Rop)を経て第１電源端子(10)に接続し、 且つ第３及び第４カレントミラー(30,38)の入力トランジスタ(Tin)及び出力トラ ンジスタ(Ton)の第１主電極を抵抗(Rin,Ron)を経て第２電源端子(12)に接続した ことを特徴とする請求項５記載の装置。 ７．書込増幅器が、更に、 第１書込端子(6)と第１ノード(52)との間に接続された第１抵抗(50)、第１ ノード(52)と第２書込端子(8)との間に接続された第２抵抗(54)、第１電源端子( 10)と第１ノード(52)との間に接続された第３抵抗(56)、及び第２電源端子(12) と第１ノード(52)との間に接続された第４抵抗(58)を具えることを特徴とするこ とを特徴とする請求項３、４、５又は６記載の装置。 ８．書込増幅器が、更に、 第１書込端子(6)と第１ノード(62)との間に接続された第１抵抗(60)と、第 １ノード(62)と第２書込端子(8)との間に接続された第２抵抗(64)と、制御電極 、第１ノード(62)に接続された第１主電極及び第１電源端子(10)に結合された第 ２主電極を有する第１導電型の第１トランジスタ(66)と、第１トランジスタ(66) の制御電極に接続された制御電極、第１主電極及び当該制御電極に接続された第 ２主電極を有する第１導電型の第２トランジスタ(68)と、第１電源端子(10)と第 ２トランジスタ(68)の第２主電極との間に接続された第３抵抗(70)と、制御電極 、第１ノード(62)に接続された第１主電極及び第２電源端子(12)に結合された第 ２主電極を有する第２導電型の第３トランジスタ(72)と、第３トランジスタ(72) の制御電極に接続された制御電極、第２トランジスタ(68)の第１主電極に接続さ れた第１主電極及び当該制御電極に接続された第２主電極を有する第２導電型の 第４トランジスタ(74)と、第２電源端子(12)と第４トラ ンジスタ(74)の第２主電極との間に接続された第４抵抗(76)とを具えることを特 徴とする請求項３、４、５又は６記載の装置。 ９．書込増幅器が、更に、 第１書込端子(6)と第１ノード(80)との間に接続された第１抵抗(78)、第１ ノード(80)と第２書込端子(8)との間に接続された第２抵抗(104)、第１書込端子 (6)と第２ノード(84)との間に接続された第３抵抗(102)及び第２ノード(84)と第 ２書込端子(8)との間に接続された第４抵抗(82)と、 制御電極、第１ノード(80)に接続された第１主電極及び第１電流入力端子(1 6)に結合された第２主電極を有する第１導電型の第１トランジスタ(86)、第１ト ランジスタ(86)の制御電極に接続された制御電極、第１主電極及び当該制御電極 に接続された第２主電極を有する第１導電型の第２トランジスタ(88)、第１電源 端子(10)と第２トランジスタ(88)の第２主電極との間に接続された第５抵抗(90) 及び第１トランジスタ(86)の制御電極に接続された制御電極、第１ノード(80)に 接続された第１主電極及び第２電流入力端子(24)に結合された第２主電極を有す る第１導電型の第３トランジスタ(92)と、 制御電極、第１ノード(80)に接続された第１主電極及び第３電流入力端子(3 2)及び第４電流入力端子(40)の一方に結合された第２主電極を有する第２導電型 の第４トランジスタ(94)、第４トランジスタ(94)の制御電極に接続された制御電 極、第２トランジスタ(88)の第１主電極に接続された第１主電極及び当該制御電 極に接続された第２主電極を有する第２導電型の第５トランジスタ(96)、第２電 源端子(12)と第５トランジスタ(96)の第２主電極との間に接続された第６抵抗(9 8)及び第４トランジスタ(94)の制御電極に接続された制御電極、第２ノード(84) に接続された第１主電極及び第３電流入力端子(32)及び第４電流入力端子(40)の 他方に結合された第２主電極を有する第２導電型の第６トランジスタ(100)とを 具えることを特徴とする請求項３、４、５又は６記載の装置。 10．第２ノード(84)が第１ノード(80)に接続されていることを特徴とする請求項 ９記載の装置。 11．第１及び第２スイッチング電流源(46,48)が、 第３ノード(108)に接続された制御電極、第１主電極及び第１電流入力端子 (16)に結合された第２主電極を有する第１導電型の第７トランジスタ(106)と、 第７トランジスタ(106)の制御電極に接続された制御電極、第１主電極及び第１ 電源端子(10)に結合された第２主電極を有する第１導電型の第８トランジスタ(1 10)と、第４ノード(114)に接続された制御電極、第７トランジスタ(106)の第１ 主電極に接続された第１主電極及び第４電流入力端子(40)に結合された第２主電 極を有する第２導電型の第９トランジスタ(112)と、第８トランジスタ(110)の第 １主電極に接続された第１主電極及び第４ノード(114)に接続された制御電極及 び第２主電極を有する第２導電型のダイオード接続の第１０トランジスタ(116) と、第４ノード(114)に結合され該ノードにバイアス電流を供給するバイアス電 流源(118)と、第５ノード(122)に接続された制御電極、第１主電極及び第２電流 入力端子(24)に結合された第２主電極を有する第１導電型の第１１トランジスタ (120)と、第１１トランジスタ(120)の制御電極に接続された制御電極、第１主電 極及び第１電源端子(10)に結合された第２主電極を有する第１導電型の第１２ト ランジスタ(124)と、第４ノード(114)に接続された制御電極、第１１トランジス タ(120)の第１主電極に接続された第１主電極及び第３電流入力端子(32)に結合 された第２主電極を有する第２導電型の第１３トランジスタ(126)とを具えるこ とを特徴とする請求項３〜１０の何れかに記載の装置。 12．第１及び第２スイッチング電流源(46,48)が、更に、 情報信号を受信する制御電極、第３ノード(108)に接続された第１主電極及 び第１電源端子(10)に結合された第２主電極を有する第１導電型の第１４トラン ジスタ(132)と、情報信号を受信する制御電極、第５ノード(122)に接続された第 １主電極及び第１電源端子(10)に結合された第２主電極を有する第１導電型の第 １５トランジスタ(134)と、第８トランジスタ(110)の制御電極に接続された制御 電極、第８トランジスタ(110)の第１主電極に接続された第１主電極及び第５ノ ード(122)に結合された第２主電極を有する第１導電型の第１６トランジスタ(13 6)と、第１２トランジスタ(124)の制御電極に接続された制御電極、第１２トラ ンジスタ(124)の第１主電極に接続された第１主電極及び第３ノード(108)に結合 された第２主電極を有する第１導電型の第１７トラ ンジスタ(138)とを具え、第８トランジスタ(110)の第２主電極を第３ノード(108 )に接続し、第１２トランジスタ(124)の第２主電極を第５ノード(122)に接続し たことを特徴とする請求項１１記載の装置。 13．電流スイッチング手段が、 第１導電型の第１及び第２差動対トランジスタ(150,152)を具え、それらの 第１主電極がバイアス電流源(154)からの電流を受信するよう結合され、それら の制御電極が情報信号を受信するよう接続され、それらの第２主電極がそれぞれ 第１電流入力端子(16)及び第２電流入力端子(24)に結合された差動対と、 第２電源端子(12)と第２カレントミラー(22)の他の第２電流出力端子(158) との間に接続された第１電流感知抵抗(156)及び第２電源端子(12)と第１カレン トミラー(14)の他の第１電流出力端子(162)との間に接続された第２電流感知抵 抗(160)と、 第１電流感知抵抗(156)の両端に接続された制御電極及び第１主電極及び第 １電流出力端子(18)に結合された第２主電極を有する第１導電型の第１プルダウ ントランジスタ(164)及び第２電流感知抵抗(160)の両端に接続された制御電極及 び第１主電極及び第２電流出力端子(26)に結合された第２主電極を有する第１導 電型の第２プルダウントランジスタ(166)とを具えることを特徴とする請求項１ 又は２記載の装置。 14．第１カレントミラー及び第２カレントミラー(14,22)が、それぞれ、制御電 極、第１及び第２電流入力端子(16,24)にそれぞれ接続された第２主電極及び第 １電源端子(10)に結合された第１主電極を有する第２導電型のダイオード接続入 力トランジスタ(Tip)と、関連する入力トランジスタ(Tip)の制御電極に接続され た制御電極、第１電源端子(10)に結合された第１主電極及び第１及び第２電流出 力端子(18,26)にそれぞれ接続された第２主電極を有する第２導電型の出力トラ ンジスタ(Top)と、関連する入力トランジスタ(Tip)の制御電極に接続された制御 電極、第１電源端子(10)に結合された第１主電極及び他の第１及び第２電流出力 端子(162,158)にそれぞれ接続された第２主電極を有する第２導電型の他の出力 トランジスタ(Top’)とを具えることを特徴とする請求項１３記載の装置。 15．書込増幅器(4)が、更に、 各々制御電極、第１主電極及び第２主電極を有する第１導電型の第１、第２ 、第３及び第４駆動トランジスタ(182,184,186,188)を具え、第１及び第２トラ ンジスタ(182,184)の制御電極を第１信号端子(1)に結合するとともに、第３及び 第４トランジスタ(186,188)の制御電極が第２信号端子(3)に結合し、 各々制御電極、第１主電極及び第２主電極を有する第２導電型の第５、第６ 、第７及び第８トランジスタ(198,200,202,204)を具え、 第１及び第２バイアス電流源(206,208)を具え、第５及び第６トランジスタ( 198,200)の制御電極及び第５トランジスタ(200)の第２主電極を第１バイアス電 流源(206)を経て第２電源端子(12)に結合するとともに、第７及び第８トランジ スタ(202,204)の制御電極及び第８トランジスタ(204)の第２主電極を第２バイア ス電流源(208)を経て第２電源端子(12)に結合し、 第１トランジスタ(182)の第１主電極を第５トランジスタ(198)の第１主電極 に、第２トランジスタ(184)の第１主電極を第６トランジスタ(200)の第１主電極 に、第３トランジスタ(186)の第１主電極を第７トランジスタ(202)の第１主電極 に、第４トランジスタ(188)の第１主電極を第８トランジスタ(204)の第１主電極 にそれぞれ結合する第１、第２、第３及び第４結合抵抗(190,192,194,196)を具 え、 第２トランジスタ(184)の第１主電極を第７トランジスタ(202)の第１主電極 に結合する第１キャパシタ(178)及び第３トランジスタ(186)の第１主電極を第６ トランジスタ(200)の第１主電極に結合する第２キャパシタ(180)を具え、 第１及び第４トランジスタ(182,188)の第２主電極を第１電源端子(10)に結 合し、第２、第３、第６及び第７トランジスタ(184,186,200,202)の第２主電極 を第１電流入力端子(16)、第２電流入力端子(24)、第３電流入力端子(32)及び第 ４電極入力端子(40)にそれぞれ結合したことを特徴とする請求項３記載の装置。 16．書込増幅器が、第１電流入力端子(16)と第２電流出力端子(26)との間に接続 され第１キャパシタ(142)及び第２電流入力端子(24)と第１電流出力端子(18) との間に接続された第２キャパシタ(144)のうちの少なくとも一つを具えること を特徴とする請求項１〜１５の何れかに記載の装置。 17．書込増幅器が、更に、第３電流入力端子(32)と第４電流出力端子(42)との間 に接続された第３キャパシタ(146)及び第４電流入力端子(40)と第３電流出力端 子(34)との間に接続された第４キャパシタ(148)のうちの少なくとも一つを具え ることを特徴とする請求項３〜１５の何れかに記載の装置。 18．請求項１〜１７の何れかに記載された情報信号を磁気記録担体に記録する装 置用の書込増幅器(4)。
JP51954097A 1995-11-21 1996-11-12 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器 Expired - Lifetime JP3683277B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL95203187.0 1995-11-21
EP95203187 1995-11-21
PCT/IB1996/001211 WO1997019445A1 (en) 1995-11-21 1996-11-12 Arrangement comprising a magnetic write head, and write amplifier with capacitive feed-forward compensation

Publications (3)

Publication Number Publication Date
JPH10513300A true JPH10513300A (ja) 1998-12-15
JPH10513300A5 JPH10513300A5 (ja) 2004-10-21
JP3683277B2 JP3683277B2 (ja) 2005-08-17

Family

ID=8220847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51954097A Expired - Lifetime JP3683277B2 (ja) 1995-11-21 1996-11-12 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器

Country Status (8)

Country Link
US (1) US5841603A (ja)
EP (1) EP0804789B1 (ja)
JP (1) JP3683277B2 (ja)
KR (1) KR100449934B1 (ja)
CN (1) CN1148723C (ja)
DE (1) DE69629549T2 (ja)
TW (1) TW325559B (ja)
WO (1) WO1997019445A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012065146A (ja) * 2010-09-16 2012-03-29 Fuji Electric Co Ltd 乗算器要素回路および乗算器

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166869A (en) * 1997-06-30 2000-12-26 Stmicroelectronics, Inc. Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like
US6124751A (en) * 1997-06-30 2000-09-26 Stmicroelectronics, Inc. Boost capacitor for an H-bridge integrated circuit motor controller having matching characteristics with that of the low-side switching devices of the bridge
US6052017A (en) * 1997-06-30 2000-04-18 Stmicroelectronics, Inc. Method and circuit for enabling rapid flux reversal in the coil of a write head associated with a computer disk drive, or the like
US6219195B1 (en) * 1998-01-29 2001-04-17 Marvell Technology Group Ltd. Low-noise magneto-resistive amplifier using CMOS technology
US6301068B1 (en) 1998-07-02 2001-10-09 Seagate Technology Llc Programmable write current waveform for high frequency magnetic recording
US6246533B1 (en) * 1998-07-13 2001-06-12 Agilent Technologies, Inc. Programmable write driver circuit for writing information to a magnetic storage media
US6222695B1 (en) * 1998-08-10 2001-04-24 Siemens Microelectronics, Inc. System and method for a preamplifier write circuit with reduced rise/fall time
US6683740B1 (en) * 1999-10-21 2004-01-27 Sony Corporation Architecture for a hard disk drive write amplifier circuit with damping control
US6631045B1 (en) 1999-10-29 2003-10-07 Stmicroelectronics, Inc. Method and apparatus for ramp loading in a hard disk drive using pulse width modulation
US6275092B1 (en) * 1999-11-16 2001-08-14 Texas Instruments Incorporated Active damping circuit
US6671118B2 (en) * 2000-04-18 2003-12-30 Seagate Technology Llc Common mode termination method and apparatus for a write head
US6580326B2 (en) * 2001-05-25 2003-06-17 Infineon Technologies North America Corp. High-bandwidth low-voltage gain cell and voltage follower having an enhanced transconductance
US6646481B2 (en) * 2001-09-28 2003-11-11 Winbond Electronics Corporation Current steering circuit for amplifier
US7006313B2 (en) * 2002-06-25 2006-02-28 Texas Instruments Incorporated Circuit and method to match common mode flex impedance and to achieve symmetrical switching voltage outputs of write driver
US7209307B2 (en) * 2003-03-27 2007-04-24 Sony Corporation Variable read output impedance control circuit for a magnetic media storage system
US7133234B2 (en) * 2003-07-08 2006-11-07 Texas Instruments Incorporated Hard disk drive preamplifier write driver
US7362530B2 (en) * 2004-03-02 2008-04-22 Texas Instruments Incorporated Amplifier apparatus for use with a sensor
US7375909B2 (en) * 2004-04-14 2008-05-20 Stmicroelectronics, Inc. Write driver with power optimization and interconnect impedance matching
US7365928B2 (en) * 2004-04-14 2008-04-29 Stmicroelectronics, Inc. Write driver with improved boosting circuit and interconnect impedance matching
JP4406030B2 (ja) * 2004-06-15 2010-01-27 アナログ デバイセス インコーポレーテッド 高精度のチョッパ安定化電流ミラー
ES2280880T3 (es) * 2004-11-05 2007-09-16 Skidata Ag Dispositivo para escribir en una capa magnetica.
US20060132198A1 (en) * 2004-12-22 2006-06-22 Reza Sharifi Above rail writer driver
US7463094B2 (en) * 2007-03-30 2008-12-09 Don Roy Sauer Linearized class AB biased differential input stage
US7772926B2 (en) * 2008-08-25 2010-08-10 Analog Devices, Inc. Setting the DC operating current of a rail-to-rail output stage of an op-amp
US7999619B2 (en) * 2009-02-09 2011-08-16 Infineon Technologies Ag Class AB output stage
US8649199B2 (en) 2011-10-29 2014-02-11 Ixys Corporation Low forward voltage rectifier
US9042143B2 (en) 2011-10-29 2015-05-26 Ixys Corporation Low forward voltage rectifier using capacitive current splitting
US8804261B2 (en) * 2012-07-27 2014-08-12 Lsi Corporation Over-the-rail write driver for magnetic storage systems

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278912A (en) * 1991-06-28 1994-01-11 Resound Corporation Multiband programmable compression system
JP3109889B2 (ja) * 1992-01-30 2000-11-20 株式会社日立製作所 磁気ヘッド用回路
US5287231A (en) * 1992-10-06 1994-02-15 Vtc Inc. Write circuit having current mirrors between predriver and write driver circuits for maximum head voltage swing
US5315231A (en) * 1992-11-16 1994-05-24 Hughes Aircraft Company Symmetrical bipolar bias current source with high power supply rejection ratio (PSRR)
JP3514460B2 (ja) * 1993-10-06 2004-03-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 記録担体上のトラックから情報を読み出す装置
WO1995035564A2 (en) * 1994-06-10 1995-12-28 Philips Electronics N.V. Arrangement for recording an information signal on a magnetic record carrier
EP0764320B1 (en) * 1994-06-10 2000-12-27 Koninklijke Philips Electronics N.V. Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation
JPH10501665A (ja) * 1994-06-15 1998-02-10 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 低電源電圧に関して同相除去をする差動増幅器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012065146A (ja) * 2010-09-16 2012-03-29 Fuji Electric Co Ltd 乗算器要素回路および乗算器

Also Published As

Publication number Publication date
JP3683277B2 (ja) 2005-08-17
CN1169200A (zh) 1997-12-31
CN1148723C (zh) 2004-05-05
KR19980701539A (ko) 1998-05-15
DE69629549T2 (de) 2004-06-17
KR100449934B1 (ko) 2004-12-14
EP0804789B1 (en) 2003-08-20
EP0804789A1 (en) 1997-11-05
DE69629549D1 (de) 2003-09-25
WO1997019445A1 (en) 1997-05-29
US5841603A (en) 1998-11-24
TW325559B (en) 1998-01-21

Similar Documents

Publication Publication Date Title
JPH10513300A (ja) 磁気書込ヘッドを具える装置、及び容量性フィードフォワード補償付き書込増幅器
US6731135B2 (en) Low voltage differential signaling circuit with mid-point bias
US6384684B1 (en) Amplifier
US4333058A (en) Operational amplifier employing complementary field-effect transistors
JP3723317B2 (ja) 信号伝送に用いる駆動回路、バイアス発生回路
JP3623963B2 (ja) 情報信号記録装置
EP0764320B1 (en) Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation
JPS6038907A (ja) 大スイングｃｍｏｓ電力増幅器
US6104244A (en) Amplifier having a rail-to-rail output stage
TW200818695A (en) High-impedance level-shifting amplifier capable of handling input signals with a voltage magnitude that exceeds a supply voltage
JPH08504290A (ja) 記録担体上のトラックから情報を読み出す装置
JPH02892B2 (ja)
EP3909129A1 (en) Electrical amplifier and electro-optical device comprising an electrical amplifier
US4859880A (en) High speed CMOS differential driver
JP2001308653A (ja) 増幅器
US20050168275A1 (en) Common mode feedback in high speed differential output circuits
JP3830535B2 (ja) 適応出力インピーダンスを有するラインドライバ
HK1013164B (en) Arrangement comprising a magnetic write head, and write amplifier with capacitive current compensation
JP2581388B2 (ja) データ反転回路
HK1013166B (en) Arrangement for recording an information signal on a magnetic record carrier
JPS62502372A (ja) 広帯域信号増幅器
JP2779432B2 (ja) リード／ライト用集積回路
JPS59116878A (ja) 絶対値回路
JPH03113610A (ja) 極性切換え電源装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050525

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S801 Written request for registration of abandonment of right

Free format text: JAPANESE INTERMEDIATE CODE: R311801

ABAN Cancellation due to abandonment
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080603

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350