JPH1051432A - Transmission delay absorption control method and device - Google Patents
Transmission delay absorption control method and deviceInfo
- Publication number
- JPH1051432A JPH1051432A JP8200061A JP20006196A JPH1051432A JP H1051432 A JPH1051432 A JP H1051432A JP 8200061 A JP8200061 A JP 8200061A JP 20006196 A JP20006196 A JP 20006196A JP H1051432 A JPH1051432 A JP H1051432A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission delay
- stations
- station
- frame synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【課題】 N個の複数局からフレーム信号を含むデータ
をセンタ局に送信し、センタ局において伝送路の距離差
により生ずる伝送遅延を吸収し前記複数局のデータのフ
レーム信号を一致させてデータを出力するシステムにお
いて、不特定の局のデータのフレーム位相を基準にして
伝送遅延吸収制御ができる伝送遅延吸収制御方法と装置
を提供することにある。
【解決手段】 センタ局に、前記各局のデータのフレー
ム同期をとるN個のフレーム同期回路と、N個の局の中
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の2倍の時間分のデータを保持できる容量を持つ各局か
らのデータを記憶するN個のバッファメモリ回路と、前
記N個のフレーム同期回路からのN本のフレーム同期情
報信号により前記N個のバッファメモリ回路に記憶され
たデータの読み出しを制御する遅延制御回路から構成さ
れる。
Abstract: PROBLEM TO BE SOLVED: To transmit data including a frame signal from a plurality of N stations to a center station, to absorb a transmission delay caused by a difference in transmission path distance in the center station, and to transmit a frame signal of the data of the plurality of stations. It is an object of the present invention to provide a transmission delay absorption control method and apparatus capable of performing transmission delay absorption control on the basis of the frame phase of data of an unspecified station in a system for outputting data by making the same. SOLUTION: A center station has N frame synchronization circuits for performing frame synchronization of data of the respective stations, and a transmission delay time difference between stations having a maximum transmission delay time difference among the N stations is twice as large. N buffer memory circuits for storing data from each station having a capacity capable of holding the data for the time of N, and the N buffer memory circuits based on N frame synchronization information signals from the N frame synchronization circuits. And a delay control circuit for controlling reading of data stored in the memory.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、複数の異なる地点
から送信されたフレーム付きデータを一つの局で受信し
各局のデータのフレーム位相を一致させてデータを出力
する必要のあるシステムにおける伝送遅延吸収制御方法
とその装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission delay in a system in which it is necessary to receive framed data transmitted from a plurality of different points at one station and output the data with the frame phase of the data of each station being matched. The present invention relates to an absorption control method and its device.
【0002】[0002]
【従来の技術】従来、この種の伝送遅延吸収制御方法
は、複数の局から予め基準となる局を決めておき、その
基準局から受信されたデータ中のフレーム位相を基準に
他の局のデータをバッファリングしてフレーム位相を一
致させる方式を用いていた。例えば、複数の局の内で一
番伝送遅延時間が長い(センタ局から一番離れている)
局を基準にする場合は、基準局以外の局のデータは、フ
レームの先頭からバッファメモリにデータを記憶してお
き、一番伝送遅延時間が長い基準局のデータのフレーム
が受信されたタイミングで一斉にバッファメモリからデ
ータを読み出すことによりすべての局のデータのフレー
ム位相を一致させてデータを出力させていた。2. Description of the Related Art Conventionally, in this type of transmission delay absorption control method, a reference station is determined in advance from a plurality of stations, and a data of another station is determined based on a frame phase in data received from the reference station. Was used to match the frame phase by buffering the data. For example, the transmission delay time is the longest among a plurality of stations (farthest from the center station)
When the station is used as a reference, data of stations other than the reference station is stored in the buffer memory from the beginning of the frame, and the data of the reference station having the longest transmission delay time is received at the same time. By reading the data from the buffer memory, the data was output with the frame phases of the data of all the stations matched.
【0003】[0003]
【発明が解決しようとする課題】上述の従来の伝送遅延
吸収制御方法では、あらかじめ基準とする局を決めてお
くため、基準となる局のデータが何らかの異常によりセ
ンタ局に届かなかったり、データ誤りによりフレーム同
期がとれない場合に、他の局は正常にデータが届いてい
るにもかかわらずデータのフレーム位相を一致させてデ
ータを出力できないという問題があった。In the above-described conventional transmission delay absorption control method, since the reference station is determined in advance, the data of the reference station does not reach the center station due to some abnormality or the data error occurs. Therefore, when frame synchronization cannot be achieved, there is a problem that other stations cannot output data by matching the frame phase of the data even though the data has arrived normally.
【0004】本発明の目的は、基準局の支障によって他
の各局から送出されたデータのフレーム位相を一致させ
た送出ができないことのない伝送遅延吸収制御方法とそ
の装置を提供することである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a transmission delay absorption control method and a transmission delay absorption control method in which data transmitted from other stations cannot be transmitted in the same frame phase due to a failure of a reference station.
【0005】[0005]
【問題を解決するための手段】本発明の目的は、任意の
局のデータのフレーム位相を基準にして伝送遅延吸収し
データのフレーム位相を一致させることができる伝送遅
延吸収制御方式を提供することにある。このため本発明
の伝送遅延吸収制御方式では、複数のN局のデータのフ
レーム同期をとるN個のフレーム同期回路とN局のなか
で伝送遅延時間の差が最大となる局間の伝送遅延時間差
の2倍の時間分のデータを保持できる容量を持つN局の
データを記録するN個のバッファメモリと前記N個のフ
レーム同期回路からのN本のフレーム同期情報信号によ
り前記N個のバファメモリに記憶されたデータの読み出
しを制御する遅延制御回路を設けて上記の目的を達成し
ている。SUMMARY OF THE INVENTION It is an object of the present invention to provide a transmission delay absorption control system capable of absorbing a transmission delay on the basis of a frame phase of data of an arbitrary station and matching the frame phase of the data. It is in. For this reason, in the transmission delay absorption control method of the present invention, the transmission delay time difference between the N frame synchronization circuits for synchronizing the frames of the data of a plurality of N stations and the transmission delay time difference between the stations having the largest transmission delay time among the N stations. N buffer memories for recording data of N stations having a capacity capable of holding data for twice the time of N, and N frame synchronization information signals from the N frame synchronization circuits to the N buffer memories. The above object is achieved by providing a delay control circuit for controlling reading of stored data.
【0006】[0006]
【発明の実施の形態】本発明の実施の形態について図面
を参照して説明する。Embodiments of the present invention will be described with reference to the drawings.
【0007】図1は、本発明の伝送遅延吸収制御方法が
適用されたセンタ局に設けられている伝送遅延吸収制御
装置の一実施例の回路構成図である。FIG. 1 is a circuit diagram of an embodiment of a transmission delay absorption control device provided in a center station to which the transmission delay absorption control method of the present invention is applied.
【0008】この伝送遅延吸収制御装置は各局別に接続
されているフレーム同期回路11〜1Nとバッファメモリ
21〜2Nと、それ等を制御する遅延吸収制御回路3から
なる。[0008] The transmission delay absorption controller and frame sync circuit 1 1 to 1 N and buffer memory 2 1 to 2 N, which is connected by each station, consisting of delayed absorption control circuit 3 for controlling the like.
【0009】各局からの入力端子Din1〜DinNより
入力されたN個の複数局からのデータは、それぞれ、局
別に接続されているフレーム同期回路11〜1Nにより受
信され、それぞれデータのフレーム同期がとられる。フ
レーム同期回路11〜1Nは、受信したデータのフレーム
同期がとれると、バッファメモリ21〜2Nと遅延制御回
路3へフレーム同期がとれたことを示す信号を送出す
る。バッファメモリ回路21〜2Nはフレーム同期回路1
1〜1Nからフレーム同期がとれた信号を受信すると、バ
ッファメモリの先頭アドレスに受信データをフレームの
先頭から書き込み始める。遅延制御回路3は、フレーム
同期回路11〜1Nよりフレーム同期がとれた信号を受信
すると、N個の局のうちで最初にフレーム同期がとれた
局を基準として、t時間経過したらフレーム同期がとれ
ている局のバッファメモリ回路21〜2Nに読み出し開始
信号を出力し、バッファメモリ回路21〜2Nに書き込ま
れているデータを先頭アドレスより読み出し始める。フ
レーム同期がとれている局はバッファメモリ回路の先頭
番地にフレームの先頭から書きこまれているので読み出
されたデータはフレーム位相が一致している。ここでt
時間は、N個の局の中で伝送遅延時間の差が最大となる
局間の伝送遅延時間差であり、この時間は、伝送遅延時
間が一番短い局の伝送遅延時間をTmin、一番長い局
の伝送遅延時間をTmaxとするとt=Tmax−Tm
inで与えられる。最初にフレーム同期がとれた局は、
伝送遅延が一番短い局とは限らず、他の局のフレームの
位置は、最初にフレーム同期がとれた局のフレームの位
置から±t時間以内にフレームが存在することになる。
基準となった局(この局の伝送遅延時間Tb)より伝送
遅延時間が短い局(この局の伝送遅延時間Ts≦Tb)
は、t+Tb−Ts時間分のデータがバッファメモリ回
路21〜2Nに蓄えられてから読み出される。基準となっ
た局より伝送遅延時間が長い局(この局の伝送遅延時間
T1≧Tb)は、t+Tb−Tl 時間分のデータがバ
ッファメモリ回路に蓄えられてから読み出される。ここ
で t≦t+Tb−Ts≦2t、0≦t+Tb−T1≦
tであり、バッファメモリ回路21〜2Nは、2t時間分
のデータを記憶できる容量を持つため、オーバーフロー
およびアンダーフローをおこさずに読み出しができる。[0009] Data from the N plurality of stations input from the input terminals Din 1 to Din N from each station are received by the frame synchronization circuits 11 to 1 N connected to the respective stations, and the data of Frame synchronization is achieved. Frame synchronization circuit 1 1 to 1 N, when the frame synchronization of the received data can be taken, and sends a signal indicating that frame synchronization to the buffer memory 2 1 to 2 N and the delay control circuit 3 has been established. Buffer memory circuit 2 1 to 2 N is the frame sync circuit 1
When receiving a signal frame synchronization is established from 1 to 1 N, start writing from the beginning of the frame the received data to the start address of the buffer memory. Delay control circuit 3 receives a frame synchronized signal from the frame synchronization circuit 1 1 to 1 N, the first frame based on the synchronized Stations among the N stations, the frame synchronization after the lapse time t outputs the read start signal to the buffer memory circuit 2 1 to 2 N of stations are taken, starts reading from the top address of data written to the buffer memory circuit 2 1 to 2 N. Since the station with frame synchronization is written from the beginning of the frame to the start address of the buffer memory circuit, the read data has the same frame phase. Where t
The time is the transmission delay time difference between the stations having the largest transmission delay time difference among the N stations. This time is the transmission delay time of the station having the shortest transmission delay time being Tmin and the longest being the transmission delay time. Assuming that the transmission delay time of the station is Tmax, t = Tmax−Tm
given in. The first station with frame synchronization is
The transmission delay is not limited to the shortest station, and the frame position of the other station exists within ± t time from the frame position of the first station with which the frame synchronization is established.
A station whose transmission delay time is shorter than the reference station (transmission delay time Tb of this station) (transmission delay time Ts ≦ Tb of this station)
Is, t + Tb-Ts time of the data is read out from the stored in the buffer memory circuit 2 1 to 2 N. A station whose transmission delay time is longer than that of the reference station (transmission delay time of this station T1 ≧ Tb) is read out after data for the time of t + Tb−T1 is stored in the buffer memory circuit. Where t ≦ t + Tb−Ts ≦ 2t, 0 ≦ t + Tb−T1 ≦
a t, a buffer memory circuit 2 1 to 2 N, in order to have a capacity capable of storing 2t time of the data can be read without causing an overflow or underflow.
【0010】本方法では、全ての局の同期がとれなくて
も、同期がとれた局から上述の制御によりデータを読み
出していくため全ての局が同期がとれている必要はな
い。また、後から同期がとれた局は同期がとれた時点で
基準となった局にタイミングをあわせて出力できるよう
に遅延制御回路3より読み出し開始信号を出力する。In this method, even if all the stations cannot be synchronized, data is read out from the synchronized station by the above-described control, so that all the stations do not need to be synchronized. Further, a station that has been synchronized later outputs a read start signal from the delay control circuit 3 so that the station can be output in synchronization with the reference station when synchronization is established.
【0011】基準とした局が同期外れになった場合で
も、遅延制御回路3は、同期外れとなる前のタイミング
を記憶しておき、そのタイミングで動作させるため基準
となった局が同期外れとなっても、その他の局に影響を
与えることはない。Even when the reference station goes out of synchronization, the delay control circuit 3 stores the timing before the out-of-synchronization, and operates at that timing. It does not affect other stations.
【0012】全ての局が同期はずれになった時に、遅延
制御回路3は、読み出しタイミングをリセットし、最初
にフレーム同期がとれた局を基準として、上述した動作
を繰り返す。When all the stations are out of synchronization, the delay control circuit 3 resets the readout timing and repeats the above-described operation with reference to the station with which the first frame synchronization is established.
【0013】[0013]
【発明の効果】以上説明したように本発明による伝送遅
延吸収制御方法は、N個の局の内の任意の2局以上がフ
レーム同期がとれていれば、同期がとれている局のデー
タのフレーム位相を一致させてデータを出力することが
できるので従来の方式のように予め決められた基準局の
状態に左右されることなく伝送遅延吸収制御ができる効
果がある。As described above, according to the transmission delay absorption control method of the present invention, if any two or more of the N stations are in frame synchronization, the data of the synchronized stations can be transmitted. Since data can be output with the same frame phase, transmission delay absorption control can be performed without being affected by a predetermined state of the reference station as in the conventional method.
【図1】本発明の伝送遅延吸収制御方法が適用された伝
送遅延吸収制御装置の一実施例を示す回路構成図であ
る。FIG. 1 is a circuit diagram showing an embodiment of a transmission delay absorption control device to which a transmission delay absorption control method of the present invention is applied.
11〜1N フレーム同期回路 21〜2N バッファメモリ回路 3 遅延吸収制御回路1 1 to 1 N frame synchronization circuit 2 1 to 2 N buffer memory circuit 3 Delay absorption control circuit
フロントページの続き (72)発明者 上松 仁 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内Continuation of front page (72) Inventor Jin Agematsu 3-19-2 Nishishinjuku, Shinjuku-ku, Tokyo Japan Telegraph and Telephone Corporation
Claims (2)
ータをセンタ局に送信し、センタ局が伝送路の距離差に
より生ずる伝送遅延を吸収し前記N個の複数局からのデ
ータのフレーム信号を一致させて出力するシステムに置
ける伝送遅延吸収制御方法において、 センタ局で受信したデータフレームの中で最初にフレー
ム同期がとれた局を基準局として設定するステップ
と、、 該フレーム同期がとれた局、およびその後同期がとれた
局のデータをフレームを一致させて出力するステップ
と、 前記基準となった局がフレーム同期外れとなっても、基
準局がフレーム同期がとれていたタイミングを保持する
ステップと、 全ての局のデータをフレーム同期がはずれない限りフレ
ーム同期がとれている局毎のフレーム位相を一致させて
データを出力することを特徴とする伝送遅延吸収制御方
法。1. A method of transmitting data including a frame signal from a plurality of N stations to a center station, wherein the center station absorbs a transmission delay caused by a difference in distance between transmission lines, and transmits frame signals of data from the N plurality of stations. A transmission delay absorption control method in a system which outputs the data in a synchronized manner, comprising: setting a station whose frame synchronization is first obtained as a reference station among data frames received by the center station; and And outputting the data of the synchronized station after matching the frames, and holding the timing at which the reference station is in frame synchronization even if the reference station is out of frame synchronization. As long as the data of all the stations is not out of frame synchronization, the data is output with the frame phase of each station in which the frame is synchronized. Transmission delay absorption control method characterized by.
期をとるN個のフレーム同期回路と、 N個の局のなかで伝送遅延時間の差が最大となる局間の
伝送遅延時間差の2倍の時間分のデータを記憶できる容
量を持ち、対応するN個の各局にそれぞれ接続されたN
個のバッファメモリ回路と、 前記N個のフレーム同期回路からのN本のフレーム同期
情報信号により前記N個のバッファメモリ回路に記憶さ
れたデータの読み出しを請求項1記載の伝送遅延吸収制
御方法により制御する遅延制御回路とにより構成される
ことを特徴とする伝送遅延吸収制御装置。2. An N number of frame synchronization circuits for frame synchronization of data from a plurality of N stations, and a transmission delay time difference between stations having a maximum transmission delay time difference among the N stations. It has a capacity to store twice the amount of data, and is connected to each of the corresponding N stations.
2. A transmission delay absorption control method according to claim 1, wherein said buffer memory circuits read out data stored in said N buffer memory circuits by N frame synchronization information signals from said N frame synchronization circuits. And a delay control circuit for controlling the transmission delay absorption control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200061A JPH1051432A (en) | 1996-07-30 | 1996-07-30 | Transmission delay absorption control method and device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8200061A JPH1051432A (en) | 1996-07-30 | 1996-07-30 | Transmission delay absorption control method and device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1051432A true JPH1051432A (en) | 1998-02-20 |
Family
ID=16418196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8200061A Pending JPH1051432A (en) | 1996-07-30 | 1996-07-30 | Transmission delay absorption control method and device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1051432A (en) |
-
1996
- 1996-07-30 JP JP8200061A patent/JPH1051432A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3671720B1 (en) | Real-time on-chip data transfer system | |
| JP3185863B2 (en) | Data multiplexing method and apparatus | |
| US7248663B2 (en) | Apparatus and method for transforming data transmission speed | |
| JPS5915582B2 (en) | Digital phase synchronization method | |
| JP3425842B2 (en) | Transmission delay absorption control method and apparatus | |
| JPS619059A (en) | Regenerative repeater | |
| JPH0669937A (en) | Method and apparatus for delay time difference correction in loop type transmission line | |
| JP2675154B2 (en) | Broadcast communication method | |
| JPS6144426B2 (en) | ||
| JPH0522266A (en) | Sync converter | |
| JP2697460B2 (en) | Clock transfer circuit | |
| JP2644558B2 (en) | Test apparatus and test method for communication device | |
| JP2919212B2 (en) | Delay Reduction Method for Cell Sequence Synchronous Circuit | |
| JPS6331244A (en) | loop transmission equipment | |
| JP3246096B2 (en) | Self-diagnosis device for digital equipment | |
| JP2005286845A (en) | System for synchronously operating a plurality of apparatuses | |
| JPH03255742A (en) | Transmission repeater | |
| JP2672737B2 (en) | Control method of multi-frame synchronization circuit | |
| JPH0481149A (en) | Method and apparatus for composing packet | |
| JPS59224944A (en) | Data transfer system | |
| JPH0669943A (en) | Loop type network system | |
| JPH0650850B2 (en) | Data transmission method between different speed time division multiplex transmission lines | |
| JPH0650851B2 (en) | Frame aligner | |
| JPS63246044A (en) | Data multiplexing system | |
| JPH04156022A (en) | Frame phase synchronization circuit |